JP4059067B2 - 設計ルール決定方法 - Google Patents
設計ルール決定方法 Download PDFInfo
- Publication number
- JP4059067B2 JP4059067B2 JP2002332596A JP2002332596A JP4059067B2 JP 4059067 B2 JP4059067 B2 JP 4059067B2 JP 2002332596 A JP2002332596 A JP 2002332596A JP 2002332596 A JP2002332596 A JP 2002332596A JP 4059067 B2 JP4059067 B2 JP 4059067B2
- Authority
- JP
- Japan
- Prior art keywords
- cost
- evaluation
- design rule
- layout data
- evaluation cost
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明はテクノロジの成熟に伴って生産性を上げるために行われる新しい設計ルールの決定において、自動的に最適な設計ルールを決める設計ルール決定方法に関する。
【0002】
【従来の技術】
近年の半導体集積回路のプロセステクノロジ(以下、テクノロジと略記する)の進歩は著しいものがあり、テクノロジの世代交代に伴って3年にほぼ4倍のペースで集積度の向上が計られてきた。テクノロジの立ち上げ時における配線幅や配線間隔等を定めた設計ルールは、テクノロジそのものが習熟していないのでその限界がそのまま設計ルールとなっている場合が多い。しかし、ある程度テクノロジが成熟してくると同一テクノロジにおいて生産性や性能向上を意図した設計ルールの見直しが行われる。具体的には、歩留りの向上やタイミング、ノイズ、消費電力などの観点から見直しが行われる。設計ルールの見直しによりより高い競争力を維持することは、ビジネス上大きなインパクトを有するからである。
【0003】
ここで掲げた歩留りやタイミング、ノイズあるいは消費電力は、設計されたレイアウトデータを用いてシミュレーションによりその値を求めることが可能である。例えば、歩留りに関しては、ランダム故障率を決定するクリティカルエリアを求めることで歩留りの予測ができることが知られている。クリティカルエリアは、製造環境におけるクリーンルームのダスト粒径と個数のダスト分布を求めておいて、ダストが基板上に付着したときレイアウトパターンがショートやオープンの故障を引き起こす面積である。具体的にはクリーンルームのダスト分布を計測あるいは予測し、このダスト分布データとレイアウトパターンを用いてモンテカルロシミュレーション等により求めるものである。(例えば、特許文献1参照)
また、タイミングに関しては配線遅延を表現する方法としてスラックと呼ばれる概念が一般に用いられている。スラック値は信号パスなどが持つ遅延制約に対する余裕度を示す値で、要求されるパルス到着時間から実際に到着したパルス到着時間を引いた値であり、レイアウトデータから求めることができる。(例えば、特許文献2参照)
ノイズや消費電力についてもレイアウトデータをもとに配線に付随する静電容量や抵抗値、素子の充放電電流などからシミュレーションによりそれらの値を求めることができる。(例えば、特許文献3、非特許文献2参照)
しかし上述した設計ルールの見直しにおいては、テクノロジ担当の技術者が経験や試作実験を通じて行われているのが一般的である。
【0004】
本願発明の設計ルールの見直しの実施形態においては、従来の経験的手法でなく評価関数を定義して既存の設計データから確率的な探索により解を求めるSimulated Annealing(以下、SAと略記する)を用いている。これは、金属を高温から徐々に温度を下げることによりエネルギー順位の低い安定な結晶構造を持つ金属が得られるという過程を模擬したもので、局所最適解につかまらず最適解が得られるアルゴリズムとして知られている(例えば、非特許文献1)。関連する技術として掲げておく。
【0005】
【特許文献1】
特開2001−34430号公報(第3頁、図14)
【0006】
【特許文献2】
特開平10−56067公報(第4頁)
【0007】
【特許文献3】
特開2001−217315公報(第3頁)
【0008】
【非特許文献1】
S. Kirkpatrick, CD Gellatt and MP Vecchi, "Optimi-zation by Simulated Annealing", in Science ,Vol.220, pp.671-680, 1983.
【0009】
【非特許文献2】
日経エレクトロニクス、1996、10−14号、第117〜120頁)
【0010】
【発明が解決しようとする課題】
上記に示したように、従来の設計ルールの見直しはプロセス技術者の経験や試作実験を通じて行われてきた。これは明確な方法論が存在しなかったためであり、結果としてシステマテックに設計ルールの変更を行うことがなされていなかった。
【0011】
このように従来の方法は技術者の経験度に依存することから、設計ルール変更による改良度合いはその時々によって大きく異なることが考えられるとともに、改良の合理的な評価が困難であること、また経験豊富な技術者が求められるため技術者が限定されること等の問題がある。また、数回の試作実験によって確認が行われるため多くの時間を要することも考えられる。
【0012】
本発明は上記の問題を解決するために、技術者の経験に依存することなく自動的に設計ルールを決定する方法の提供にある。また、本発明により試作実験の回数の減少も期待できる。
【0013】
【課題を解決するための手段】
本発明の請求項1の原理を図1を用いて説明する。本発明は、コスト定義工程1、コスト算出工程2および設計ルール決定工程3から構成する。
コスト定義工程1は、評価関数を定義するもので、複数のレイアウトデータに対してそれぞれクリティカルエリアを求め、求めたクリティカルエリアの総和を評価コストと定義する。
【0014】
コスト算出工程2は、所定の設計ルールで設計された複数のレイアウトデータ4に対して、与えられた所定のダスト分布データ5の下で配線幅と配線間隔を定められた範囲内で変化させ、コスト定義工程1で定義したクリティカルエリアの総和である評価コストを算出する。ここで所定の設計ルールとは、例えば既存または仮に決定した設計ルールであり、それらは同一の設計ルールである。複数のレイアウトデータは、例えばGDSIIフォーマットによるデータである。また、評価コストは変化させた配線幅と配線間隔のそれぞれに対して算出するので、複数(変化させた回数分)の評価コストが算出されることになる。
【0015】
設計ルール決定工程3は、コスト算出工程2で得られた複数の評価コストの中から最小の評価コストを求め、そのときの評価コストを算出した配線幅と配線間隔とを設計ルールとするものである。
以上の構成により、クリティカルエリアが最も小さいときの配線幅と配線間隔とを設計ルールとするものである。即ち、最も歩留りが高い配線幅と配線間隔が選ばれたことになる。
【0016】
本発明の請求項2の原理は、評価コストをタイミングスラック値の総和とするもので、所定の設計ルールで設計された複数のレイアウトデータに対して評価コストを求め、以降請求項1と同様に最小の評価コストとなる配線幅と配線間隔とを設計ルールとするものである。本発明により、最もタイミング余裕度のある配線幅と配線間隔を設計ルールとすることができる。
【0017】
本発明の請求項3の原理は、評価コストをノイズ量の総和とするものである。本発明により、最もノイズ量の少ない配線幅と配線間隔を設計ルールとすることができる。
本発明の請求項4の原理は、クリティカルエリアの総和とタイミングスラック値の総和の2つをそれぞれ第一の評価コストおよび第二の評価コストと定義し、配線幅と配線間隔とを変化させて2つの評価コストを変化毎にそれぞれ算出し、指定された重みをそれぞれの評価コストに与えて全体の評価コストを求め、以降請求項1と同様に最小の評価コストにおける配線幅と配線間隔とを設計ルールとするものである。本発明により、歩留りとタイミングの両方の兼ね合いを図った配線幅と配線間隔とを設計ルールとすることができる。
【0018】
本発明の請求項5の原理は、第二の評価コストをノイズ量の総和とするものである。
ここで、請求項2〜請求項5のレイアウトデータは、GDSのデータの他にネットリストや遅延セルライブラリ、RCパラメータ、タイミング制約を含むものである。
【0019】
【発明の実施の形態】
本発明を用いた実施形態を説明をする。本実施形態では、既存の設計ルールで設計された複数個のレイアウトデータに対して配線幅と配線間隔を変化させる処理を、グリッドサイズの拡縮率(α)と配線幅とグリッドサイズの比率(β)とをパラメータとして変化させている(即ち、β=配線幅/グリッドサイズ)。このとき、
グリッドサイズ(g)=配線幅(w)+配線間隔(r)
である。
【0020】
また、本実施形態では、最小のコストを求めるときSA法を用いている。これは、個々のパラメータを微小量変化させたとき極めて大きな組合せでコストの評価を行う必要があり、現実的な処理時間で最小のコストを保証するためである。具体的な実施形態の説明の前に、SA法について概略を述べる。図2はSA法を説明するもので、初期状態のコスト値であるCost(S)を生成し、初期温度T0および終了温度Ttermを設定する。温度が規定の終了温度Termに達するまでの間、設定された各温度Tにおいてコストの算出式にオペレーションを施すことでコスト値Cost(S’)を求め、状態Sから状態S’に変ったときCost(S)を置き替えを行うかどうかを判定する値を次式により求める。
【0021】
Prov=min(1,exp(−D/T))
但し、D=Cost(S’)−Cost(S)
求めた値が0〜1の間で発生するランダム値より大きいときはCost(S)をCost(S’)に変形することを繰り返し行い、繰り返し回数が規定回数に到達するときに温度TをTtermに向けてコストの最適解を求めていく方法である。
【0022】
SA法では、「Cost(S’)<Cost(S)」のときには、
exp(−D/T)>1
となるので、
Prov=1
となり、SはS’に必ず変形されることになる。即ち、コストが小さいとき(評価が高くなるとき)にはCost(S)はCost(S’)に変形されることになる。
【0023】
これに対して、「Cost(S’)>Cost(S)」のときには、
exp(−D/T)<1
となるので、
Prov<1
となり、0〜1の間で発生するランダム値に応じて、Cost(S)はCost(S’)に変形されたり、されなかったりする。このとき、温度が高いときほど変形される確率を高くなる。
【0024】
次に実施形態その1を図3〜図5により説明する。実施形態その1は、評価コストを歩留りが予測できるクリティカルエリアの総和とするものである。図3は本願発明の設計ルール決定方法を実施する設計ルール決定装置10の実施例を示すもので、データ入力部11、コスト算出部12、最小コスト決定部13、レイアウトデータ4およびダスト分布データ5から構成する。設計ルール決定装置10は、パーソナルコンピュータ等の計算機本体を示し、これにレイアウトデータや初期値の入力を行う入力装置20、新しく決定した設計ルールの値を表示するディスプレイ等の出力装置30が接続されている。
【0025】
データ入力部11、コスト算出部12および最小コスト決定部13は本願発明の設計ルール決定方法を実行する計算機のメモリ上で動作するプログラムである。
データ入力部11は、入力装置20から複数回路のレイアウトデータを読み込んで記憶したり、配線幅や配線間隔の値域など指定された初期値データを読み込んで最小コスト決定部13のプログラムに対して設定する。
【0026】
コスト算出部12は、レイアウトデータ4から読み込まれた複数のパターンデータに対してダスト分布データ5を与え、クリティカルエリアの算出を行う。
最小コスト決定部13は、コスト算出部で算出された複数のコストの中から最小のコストを求めるもので、SA法による処理を実施する。
レイアウトデータ4は既存の設計ルールで設計されたGDSIIフォーマットのパターンデータで複数回路が格納されており、これらのデータは同一の設計ルールで設計されている。
【0027】
また、ダスト分布データ5はクリーンルームにおけるダスト粒径に対する個数を示すもので、例えば図4に示すものである。図4では、ダスト粒径が0.1μmのものが10,000個、0.2μmのものは1,200個、0.3μmのものは350個(以下図4に示す通り)あることを示している。これらの値はダストカウンター等を用いて計測した値の例である。レイアウトデータ4およびダスト分布データ5は、ハードディスク等の記憶装置に格納されている。
【0028】
次に設計ルール決定装置10における処理のフローを図5を用いて説明する。まず、グリッドサイズ(g)、配線幅(w)、配線間隔(r)についてそれらの値域である最小寸法および最大寸法を指定させ、設定する。即ち、
Gmin≦g≦Gmax
Wmin≦w≦Wmax
Rmin≦r≦Rmax
次にグリッドサイズ、配線幅、配線間隔に対して初期値を設定する。ここでは初期値としてグリッドサイズを最大値(Gmax)、配線間隔は0〜1の乱数を発生させ、その乱数値がRminとRmaxの間になるよう正規化したときの値、配線幅はグリッドサイズから配線間隔を差し引いた値として設定する。これらの値は、初期の設計ルールの値としてgs、ws、rsとして記憶しておく。
【0029】
続いて、SA法における初期温度(T)と最終温度(Tterm)を指定させ設定する。ここでは、T=100℃、Tterm=0.01℃を設定する。
ここまでの初期設定は、図3のデータ入力部11でなされる。(S101〜S103)
前ステップで与えた初期値の下で、レイアウトデータ4にダスト分布データ5を与えクリティカルエリアを算出する。クリティカルエリアの算出は複数のレイアウトデータに対して行われ、その総和を初期状態(S)のコストとする。即ち、初期状態(S)のコストは次式で表される。
【0030】
【数1】
ここで、Nはレイアウトデータの個数である。クリティカルエリアの算出は図3のコスト算出部12で実施される。(S104)。
これ以降、温度を段階的に減少させた状態でパラメータαとβを乱数を発生して変化させ、最小のコストを求めることを行う。パラメータαはグリッドサイズの拡縮率であり0〜1の乱数を発生させ値がGminとGmaxの間になるよう正規化されるものである。βは配線幅とグリッドサイズの比(即ち、β=w/g)である。まず、温度が最終温度に達しているかどうかを確認し、達していなければ次のステップで行うαとβに対する乱数発生の回数が規定回数(ここでは規定回数を10,000回としている)を超えているかどうかを確認する。規定回数以下であれば、αとβに対して0〜1の乱数を発生させる。
【0031】
発生した乱数値のαとβとからg、w、rがS101で設定された値域を満足するかどうかを調べる。満足していなければαとβを棄却し、新たに乱数を発生してαとβを求める。値域を満足するようであれば、温度Tの状態(S’)におけるパラメータαとβについて先に初期のコストを求めたときに用いた複数のレイアウトデータ4にダスト分布データ5を与えてコストを算出する。コストの算出は次式である。
【0032】
【数2】
続いて、コスト評価の判定値を次式により求めておく。
Prov=min(1,exp(−D/T))
但し、D=Cost(S’)−Cost(S)
次に、0〜1の乱数を発生させ、発生した乱数Random(0,1)がProvより小さいとき、Cost(S)をCost(S’)に置き替える。また、初期状態で設定したgs、ws、rsをこのときのg、wおよびrにそれぞれ置き替える。発生した乱数Random(0,1)がProvより大きいときはCost(S)およびgs、ws、rsの値は維持されることになる。所定の規定回数を同じ温度の下でαとβに乱数を与えて変化させた後に温度を減少させ(ここでは、10%減少させる。即ち、T=0.9T)、この温度の下で同様に繰り返す。(S105〜S116)。
【0033】
温度が始めに設定した最終温度に到達すると、Cost(S)は最小コストになっており、このときのgs、ws、rsには新しい設計ルールであるグリッドサイズ、配線幅、配線間隔が記憶されていることになる。(S117)。
上述した実施形態その1により、評価コストとして歩留りが予測できるクリティカルエリアを算出し、SA法により最適な(即ち、最小の)コストとなるときの設計ルールを求めることができる。
【0034】
次に、評価するコストを歩留りとタイミングの観点から最適な設計ルールを求める実施形態その2について説明する。
図6は実施形態その2のフローを示すものであり、評価を行うコストは歩留りを予測できるクリティカルエリアの総和とタイミング余裕度を示すタイミングスラック値の総和の2つとするものである。まず、g、w、rの値域とクリティカルエリアの評価コストの重みk1とタイミングスラック値の評価コストの重みk2とを指定させ設定する。g、w、rの値域は前述と同一であり、k1とk2は例えば60%および40%を指定し設定する。続いて、前述のように初期温度と最終温度を設定し、初期条件の下で複数のレイアウトデータで求めたクリティカルエリアの総和をCost1(S)として算出する。ここで、レイアウトデータはタイミングスラック値も求める必要があることから、GDSのパターンデータの他にネットリスト、遅延セルライブラリ、RCパラメータ、タイミング制約を含んだデータである。
【0035】
続いて、同様にタイミングスラック値について複数のレイアウトデータに対してそれぞれ求め、その総和をCost2(S)として算出する。タイミングスラック値を求めるとき、ダスト分布データ5は不要である。また、Cost1(S)およびCost2(S)は初期状態のそれぞれの評価コストの値である。(S201〜S205)。
【0036】
温度が最終温度に達していないこと、および以降のステップでαとβに対して乱数を発生する回数が規定回数以下であることを確認して、0〜1の乱数をαとβに対して発生させる。αとβの乱数値からg、wおよびrが値域内にあることを確認し、αとβのパラメータの下でクリティカルエリアのコストCost1(S’)およびCost2(S’)を求め、次式のように重み係数を掛けて全体の評価コストを求める。
【0037】
Cost(S’)=k1*Cost1(S’)+k2*Cost2(S’)以降は実施形態その1と同一で、判定値を求めるProvを算出し、Provの値が0〜1の間で発生した乱数の値より大きければ初期コストCost(S)をCost(S’)に、gs、ws、rsをg、w、rの値に置き替える。αとβの乱数発生の回数を規定回数行い、さらに温度を減少させて最終温度になるまで繰り返す。(S206〜S219)。
【0038】
温度が最終温度に達したときCost(S)は最小の値となり、そのときのgs、ws、rsの値を設計ルールとする。(S220)
以上により、実施形態その2では歩留りとタイミングの観点から最適な設計ルール(g、w、r)を求めることができる。
実施形態その1および実施形態その2においてSA法を用いて評価コストの最適解を求めたが、例えば遺伝的アルゴリズムを用いてもよく本願発明はSA法に限定されるものではない。
【0039】
上記の実施形態では、評価コストをクリティカルエリアとタイミングスラック値とする場合を示したが、ノイズ量であっても同様である。また、評価コストを消費電力量としてもよい。また、クリティカルエリアとノイズ量、あるいはクリティカルエリアと消費電力量のように2つの評価コストをそれぞれ重み付けを行って最小コストを求めてもよい。さらに、クリティカルエリア、タイミングスラック値、ノイズ量、消費電力量の4つの評価コストに重み付けを行って最小コストを求めてもよい。
【0040】
なお、消費電力量を評価コストとするときのレイアウトデータは、GDSデータ、ネットリスト、消費電力セルライブラリ、RCパラメータ、信号遷移率を含むデータとなる。
(付記1) 複数のレイアウトデータから求めるクリティカルエリアの総和を評価コストとするコスト定義工程と、
所定の設計ルールで設計された複数の回路のレイアウトデータに対して所定のダスト分布を与え、配線幅と配線間隔とを定められた範囲内で変化させてそれぞれの変化に対する前記評価コストを算出するコスト算出工程と、
算出した評価コストの中から最小の評価コストを求め、求めた最小の評価コストにおける配線幅と配線間隔とを設計ルールとする設計ルール決定工程と
を有することを特徴とする設計ルール決定方法。
(付記2) 前記コスト定義工程は、複数のレイアウトデータから求めるタイミングスラック値の総和を評価コストとすること
を特徴とする付記1記載の設計ルール決定方法。
(付記3) 前記コスト定義工程は、複数のレイアウトデータから求めるノイズ量の総和を評価コストとすること
を特徴とする付記1記載の設計ルール決定方法。
(付記4) 複数のレイアウトデータから求めるクリティカルエリアの総和を第一の評価コストとし、前記複数のレイアウトデータから求めるタイミングスラック値の総和を第二の評価コストとするコスト定義工程と、
所定の設計ルールで設計された複数の回路のレイアウトデータに対して、配線幅と配線間隔とを定められた範囲内で変化させ、それぞれの変化に対する第一の評価コストと第二の評価コストとを算出するコスト算出工程と、
算出した第一の評価コストと第二の評価コストに対して指定された重み付けを行い、重み付けされた第一の評価コストと第二の評価コストの和を評価コストとして、前記評価コストの中から最小の評価コストとなる配線幅と配線間隔とを設計ルールとする設計ルール決定工程と
を有することを特徴とする設計ルール決定方法。
(付記5) 前記第二の評価コストは、前記複数のレイアウトデータから求めるノイズ量の総和とすること
を特徴とする付記4記載の設計ルール決定方法。
(付記6) 前記コスト定義工程は、複数のレイアウトデータから求める消費電力量の総和を評価コストとすること
を特徴とする付記1記載の設計ルール決定方法。
【0041】
(付記7) 前記第二の評価コストは、前記複数のレイアウトデータから求める消費電力量の総和とすること
を特徴とする付記4記載の設計ルール決定方法。
(付記8) 複数のレイアウトデータから求めるクリティカルエリアの総和を第一の評価コストとし、前記複数のレイアウトデータから求めるタイミングスラック値の総和を第二の評価コストとし、前記複数のレイアウトデータから求めるノイズ量の総和を第三の評価コストとし、前記複数のレイアウトデータから求める消費電力量の総和を第四の評価コストとするコスト定義工程と、
所定の設計ルールで設計された複数の回路のレイアウトデータに対して、配線幅と配線間隔を定められた範囲内で変化させ、それぞれの変化に対応した第一の評価コスト,第二の評価コスト、第三の評価コストおよび第四の評価コストとを算出するコスト算出工程と、
算出した第一の評価コスト、第二の評価コスト、第三の評価コストおよび第四の評価コストとに対して指定された重み付けを行い、重み付けされた第一の評価コスト、第二の評価コスト、第三の評価コストおよび第四の評価コストとの和を評価コストとし、前記評価コストの中から最小の評価コストとなる配線幅と配線間隔とを設計ルールとする設計ルール決定工程と
を有することを特徴とする設計ルール決定方法。
【0042】
【発明の効果】
本願発明の設計ルール決定方法によれば、システマテックに歩留り向上、タイミングなど改善された新しい設計ルールを求めることが可能となる。
【図面の簡単な説明】
【図1】本発明の原理図である。
【図2】Simulated Annealingの説明図である。
【図3】設計ルール決定方法を実施する設計ルール決定装置の実施例である。
【図4】ダスト分布データの例である
【図5】実施形態その1のフロー例である。
【図6】実施形態その2のフロー例である。
【符号の説明】
1:コスト定義工程
2:コスト算出工程
3:設計ルール決定工程
4:レイアウトデータ
5:ダスト分布データ
10:設計ルール決定装置
11:データ入力部
12:コスト算出部
13:最小コスト決定部
20:入力装置
30:出力装置
Claims (5)
- 複数のレイアウトデータから求めるクリティカルエリアの総和を評価コストとするコスト定義工程と、
所定の設計ルールで設計された複数の回路のレイアウトデータに対して所定のダスト分布を与え、配線幅と配線間隔とを定められた範囲内で変化させてそれぞれの変化に対する前記評価コストを算出するコスト算出工程と、
算出した評価コストの中から最小の評価コストを求め、求めた最小の評価コストにおける配線幅と配線間隔とを設計ルールとする設計ルール決定工程と
を有することを特徴とする設計ルール決定方法。 - 前記コスト定義工程は、複数のレイアウトデータから求めるタイミングスラック値の総和を評価コストとし、
前記コスト算出工程は、所定の設計ルールで設計された複数の回路のレイアウトデータに対して所定のタイミングスラック値の総和を算出し、配線幅と配線間隔とを定められた範囲内で変化させてそれぞれの変化に対する前記評価コストを算出する
ことを特徴とする請求項1記載の設計ルール決定方法。 - 前記コスト定義工程は、複数のレイアウトデータから求めるノイズ量の総和を評価コストとし、
前記コスト算出工程は、所定の設計ルールで設計された複数の回路のレイアウトデータに対して所定のノイズ量の総和を算出し、配線幅と配線間隔とを定められた範囲内で変化させてそれぞれの変化に対する前記評価コストを算出する
ことを特徴とする請求項1記載の設計ルール決定方法。 - 複数のレイアウトデータから求めるクリティカルエリアの総和を第一の評価コストとし、前記複数のレイアウトデータから求めるタイミングスラック値の総和を第二の評価コストとするコスト定義工程と、
所定の設計ルールで設計された複数の回路のレイアウトデータに対して、配線幅と配線間隔とを定められた範囲内で変化させ、それぞれの変化に対する第一の評価コストと第二の評価コストとを算出するコスト算出工程と、
算出した第一の評価コストと第二の評価コストに対して指定された重み付けを行い、重み付けされた第一の評価コストと第二の評価コストの和を評価コストとして、前記評価コストの中から最小の評価コストとなる配線幅と配線間隔とを設計ルールとする設計ルール決定工程と
を有することを特徴とする設計ルール決定方法。 - 前記第二の評価コストは、前記複数のレイアウトデータから求めるノイズ量の総和とすることを特徴とする請求項4記載の設計ルール決定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002332596A JP4059067B2 (ja) | 2002-11-15 | 2002-11-15 | 設計ルール決定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002332596A JP4059067B2 (ja) | 2002-11-15 | 2002-11-15 | 設計ルール決定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004172158A JP2004172158A (ja) | 2004-06-17 |
JP4059067B2 true JP4059067B2 (ja) | 2008-03-12 |
Family
ID=32697575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002332596A Expired - Fee Related JP4059067B2 (ja) | 2002-11-15 | 2002-11-15 | 設計ルール決定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4059067B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7448012B1 (en) * | 2004-04-21 | 2008-11-04 | Qi-De Qian | Methods and system for improving integrated circuit layout |
US7398485B2 (en) * | 2006-04-11 | 2008-07-08 | International Business Machines Corporation | Yield optimization in router for systematic defects |
JP4555891B2 (ja) | 2007-05-28 | 2010-10-06 | 富士通株式会社 | 自動配線装置,自動配線プログラム,及び同プログラムを記録したコンピュータ読取可能な記録媒体 |
JP7487034B2 (ja) | 2020-07-28 | 2024-05-20 | 清水建設株式会社 | 設計方法、設計システム、及びプログラム |
-
2002
- 2002-11-15 JP JP2002332596A patent/JP4059067B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004172158A (ja) | 2004-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101187957B (zh) | 设计集成电路的公共时钟域中的多个锁存器的布图的系统和方法 | |
Stocki | A method to improve design reliability using optimal Latin hypercube sampling | |
US7716612B1 (en) | Method and system for integrated circuit optimization by using an optimized standard-cell library | |
US7503020B2 (en) | IC layout optimization to improve yield | |
TWI559156B (zh) | 識別稀有事件故障率的方法與系統 | |
JP3994099B2 (ja) | リーク電流感度(leakagecurrentsensitivity)を求め、それを用いて集積回路の設計を最適化する方法 | |
US7689968B2 (en) | Proximity effect correction with regard to a semiconductor circuit design pattern | |
US8086988B2 (en) | Chip design and fabrication method optimized for profit | |
JP2006512767A (ja) | 歩留まり改善 | |
JP2009140495A (ja) | 確率的相互接続構造設計のためのシステムおよび方法 | |
CN101206686A (zh) | 设计时钟域中锁存器的布图的方法和计算机系统 | |
WO2011078965A1 (en) | Methods and systems for high sigma yield estimation using reduced dimensionality | |
JP2009163655A (ja) | 半導体装置の製造方法、半導体装置の製造プログラムおよび半導体装置の製造システム | |
JP5418409B2 (ja) | モデル式生成方法、装置及びプログラム | |
KR20200030428A (ko) | 표준 셀 설계 시스템, 그것의 표준 셀 설계 최적화 방법, 및 반도체 설계 시스템 | |
JP4059067B2 (ja) | 設計ルール決定方法 | |
JP6219528B2 (ja) | シミュレーションシステム、及びシミュレーション方法 | |
Jain et al. | Efficient selection and placement of in-package decoupling capacitors using matrix-based evolutionary computation | |
US7185298B2 (en) | Method of parasitic extraction from a previously calculated capacitance solution | |
JP2008028161A (ja) | 半導体装置の設計方法及び設計システム | |
US7171640B2 (en) | System and method for operation verification of semiconductor integrated circuit | |
Koh et al. | Pre-layout clock tree estimation and optimization using artificial neural network | |
Sivaswamy et al. | Variation-aware routing for FPGAs | |
US11263375B2 (en) | Constraint determination system and method for semiconductor circuit | |
US7024645B2 (en) | Method for predicting performance of integrated circuit and method for designing the circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040610 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040610 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071210 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131228 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |