JP2011204272A - 製造を容易にする設計 - Google Patents
製造を容易にする設計 Download PDFInfo
- Publication number
- JP2011204272A JP2011204272A JP2011140959A JP2011140959A JP2011204272A JP 2011204272 A JP2011204272 A JP 2011204272A JP 2011140959 A JP2011140959 A JP 2011140959A JP 2011140959 A JP2011140959 A JP 2011140959A JP 2011204272 A JP2011204272 A JP 2011204272A
- Authority
- JP
- Japan
- Prior art keywords
- design
- design data
- manufacturing
- data
- microdevice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/35—Nc in input of data, input till input file format
- G05B2219/35028—Adapt design as function of manufacturing merits, features, for manufacturing, DFM
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/45—Nc applications
- G05B2219/45028—Lithography
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/18—Manufacturability analysis or optimisation for manufacturability
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Stored Programmes (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
【解決手段】これらの技術により、設計者は、設計に於けるデータに関連した製造基準を受領する。次に、関連した設計データが識別されて、超小型装置設計者へ供給され、該設計者は、製造基準に基づいて設計変更を選択することが出来る。このようにして、設計者は、超小型装置の元の設計に於いて、半導体ファンドリからの製造基準を直接的に包含させることが出来る。
【選択図】図5A
Description
前記統計情報は、前記設計データの前記部分の出現頻度に関係するものであってもよい。
前記出現頻度は、前記設計に於ける前記設計データの前記部分の出現頻度であってもよい。
前記統計情報は、前記設計データの前記部分のトラブル頻度に関係するものであってもよい。
当該方法は、前記超小型装置に対する前記設計の階層に基づいて、表示されるべき前記識別設計データの前記部分を選択することを更に含んでもよい。
当該方法は、前記識別設計データの前記部分により表現される構造体に基づいて、前記表示されるべき識別設計データの前記部分を選択することを更に含んでもよい。
前記構造体は、前記設計のユーザにより選択されてもよい。
当該方法は、前記識別設計データの前記部分により表現される構造体の当該超小型装置上の位置に基づいて、前記表示されるべき識別設計データの前記部分を選択することを更に含んでもよい。
当該方法は、前記製造基準に対応するコスト/利益分析情報を受領することと、前記受領されたコスト/利益分析情報に基づいて、前記表示されるべき識別設計データの前記部分を選択することとを更に含んでもよい。
当該方法は、前記製造基準に対応する性能分析情報を受領することと、前記受領された性能分析情報に基づいて、前記表示されるべき識別設計データの前記部分を選択することとを更に含んでもよい。
前記性能分析情報は、前記製造基準に基づいて、前記表示されるべき識別設計データの前記部分を変更することから得られる歩留まりの改善に関するものであってもよい。
前記性能分析情報は、前記製造基準に基づいて、前記表示されるべき識別設計データの前記部分を変更することから得られる当該超小型装置のタイミングの改善に関するものであってもよい。
前記変更されるべき表示設計データの前記選択部分は、前記設計のユーザにより選択されてもよい。
前記変更されるべき表示設計データの前記選択部分は、自動的に選択されてもよい。
前記設計データは、当該超小型装置の前記構成部材間の電気接続が記述されているネットリストを含んでもよい。
前記設計データは、当該超小型装置の構成部材間の物理的関係を表現していてもよい。
前記設計データは、当該超小型装置を形成する多角形構造体をフォトリソグラフィにより生成する断片フォーマットを含んでもよい。
前記製造基準は、当該超小型装置をテストするテストパラメータを含んでもよい。
超小型装置の設計方法は、超小型装置のための設計を設計データベース内部に受領することと、製造基準を受領することと、前記設計データベースの前記設計を分析して、前記製造基準に基づいて、前記設計データの少なくとも一部分になされうる適用可能な変更を確定することと、前記適用可能な変更に関しフィードバックを提供することとを含んでもよい。
前記フィードバックは、当該超小型装置全体に共通の前記適用可能な変更を表していてもよい。
前記フィードバックは、当該少なくともひとつの定められた特性に対応する適用可能な変更を表していてもよい。
前記少なくともひとつの定められた特性は、当該超小型装置の製造に対する製造歩留まりに関係するものであってもよい。
前記少なくともひとつの定められた特性は、当該超小型装置の性能に関係するものであってもよい。
前記少なくともひとつの定められた特性は、当該超小型装置の信頼性に関係するものであってもよい。
当該方法は、統計情報に基づき、前記フィードバックを提供することを更に含んでもよい。
前記設計は、セルに階層的に組織化されていてもよく、この場合、前記提供されるフィードバックは選択されたセルに対応してもよい。
当該方法は、当該超小型装置の選択された構造体に基づき、前記フィードバックを提供することを更に含んでもよい。
超小型装置の設計方法は、超小型装置のための設計を設計データベース内部に受領することと、製造基準を受領することと、前記設計データベースの前記設計を分析して、前記製造基準に関連する設計データを識別することと、前記識別された設計データと前記設計との間の関係を表す関係性データを定めることと、前記設計のユーザに対して前記関係性データを提供することとを含んでもよい。
前記識別された設計データは、1つまたは複数の構造体に関するものであってもよく、この場合、前記関係性データは、当該超小型装置の1つまたは複数の構造体の密度を表すものであってもよい。
前記識別された設計データは、1つまたは複数の構造体に関するものであってもよく、この場合、前記関係性データは、当該超小型装置の1つまたは複数の構造体の各々の、1つまたは複数の他の構造体に対する比率を定めていてもよい。
超小型装置の設計方法は、超小型装置のための設計を設計データベース内部に受領することと、構造体の物理的特徴に対するパラメータを含む製造基準を受領することと、前記設計データベースの前記設計を分析して、前記製造基準と関連し、構造体の物理的特性を特定するデータを含む設計データを識別することと、前記製造基準に基づいて、前記識別された設計データの少なくとも一部分を変更することとを含んでもよい。
超小型装置の設計方法は、超小型装置のための設計を設計データベース内部に受領することと、複数の製造基準を受領することと、前記設計のユーザに対して、前記複数の製造基準を提供することと、ユーザから、前記複数の製造基準の少なくともひとつの選択対象を受領することと、前記複数の製造基準の前記選択された少なくともひとつと関連する、前記設計に於ける設計データを識別することと、前記選択された製造基準に基づいて、前記識別された設計データの少なくとも一部分を変更することとを含んでもよい。
前記製造基準は、前記設計のユーザにより指定されてもよい。
当該方法は、前記製造基準に関連する前記設計における設計データを識別する1つまたは複数のルールを使用することを更に含んでもよい。
前記モデルは、前記製造基準と関連付ける前記設計データの分割を定めるものであってもよい。
前記モデルは、前記製造基準と前記設計データとを関連付けるマルチフォーマットデータベースを使用するものであってもよい。
前記統計情報は、前記設計データの前記部分の前記出現頻度に関連するものであってもよい。
当該コンピュータ読取り可能媒体は、前記出現頻度が、前記設計に於ける前記設計データの前記部分の出現頻度であるコンピュータ実行可能命令を更に含んでもよい。
前記統計情報は、前記設計データの前記部分のトラブル頻度に関連するものであってもよい。
当該コンピュータ読取り可能媒体は、当該超小型装置に対する前記設計の階層に基づき、表示されるべき前記識別設計データの前記部分を選択するためのコンピュータ実行可能命令を更に含んでもよい。
当該コンピュータ読取り可能媒体は、前記識別設計データの前記部分により表現される構造体に基づき、表示される前記識別設計データの前記部分を選択することを更に含むコンピュータ実行可能命令を、更に含んでもよい。
本発明の種々の実施形態は、既存の超小型装置の設計を変更して超小型装置の製造容易性を改善する技術に関する。製造容易性を改善すると、超小型装置に対する歩留まりの改善(つまり、製造された超小型装置に対する故障率の低減)がもたらされることになる。この改善は、超小型装置の動作性能の改善、超小型装置の製造コストの低減、またはこれらの要素の組み合わせをももたらすことが出来る。
製造を容易にするツールの設計
図4は、本発明の種々の実施例に基づく、製造用設計(DFM)ツール401の一例を示す。本図に示すように、入出力端末403は、設計データ処理モジュール405と設計データデータベース407とに接続している。以下に、より詳細に説明するように、入出力端末403は、製造基準と関連する設計部分を見たり操作するユーザインターフェースである。更に、入出力端末403は、ユーザが、関連する製造基準に基づいて設計のどの部分を変更するかを特定できるユーザインターフェースを提供することが出来る。
設計に於いてビアを変更するためのツールの操作
図5Aと図5Bとは、図4に示す製造しやすい設計ツール401のような、本発明の種々の実施形態に基づく製造しやすい設計ツールに対する1つの操作方法を示すフローチャートを示している。この方法は、歩留まりを改善するために超小型回路の設計に於けるビアの変更に対する特定の適用について説明されるが、この方法は、超小型装置の設計に対するいかなる種類の所望の変更にも適用されることは当然のことである。第1に、ステップ501で、製造基準が、例えば、マルチフォーマット設計データベース413を介して、設計データデータベース407内へ受領される。製造基準は、超小型装置の製造に関するいかなる情報であってよい。かくして、超小型回路に余剰ビアを生成する場合、製造基準は、超小型回路の別の構成部材(例えば、配線ライン、トランジスターゲートなど)と干渉することなく安全に余剰ビアを生成するために必要なビア周囲の外部空間の最少値であってもよい。製造基準は更に、元のビアからの余剰ビアの最少ずれ値と、余剰ビアによって接続されることになる導電層周囲に必要となる外部空間の最小値とを含んでいてもよい。
製造基準のルールに基づく使用およびモデルに基づく使用
本発明の種々の実施形態に於いて、製造基準は、ルールに基づいて、モデルに基づいて、またはこれらの2つの組み合わせに基づいて使用することができる。ルールに基づく実施形態の場合、製造しやすい設計ツール401は、変更済設計データを生成する特定のルールに従うことになる。例えば、余剰ビアの生成に関する上述の方法は、製造基準のルールに基づく適用を実施することが出来る。更に詳しくは、設計データ処理モジュール405は、例えば、全ての単一遷移ビア(または全ての選択された単一遷移ビア)をチェックして、そのビアが余剰ビアをサポートするかどうか判断し、ビアが製造基準に適合する余剰ビアをサポートする場合、ある種の出力を行い、ビアが製造基準に適合する余剰ビアをサポートしない場合、別の種類の出力を行う、ということを指定した一連のルールに従うことが出来る。
図7を参照して、図7は4本の平行な接続線401〜407を示している。接続線401は、接続線403から距離d1だけ離間している。同様に、接続線405は接続線407から距離d1だけ離間している。次に、接続線403と接続線405とは距離d2だけ離間しており、この距離d2は距離d1より大きい。当業者には周知のように、製造工程の間、大気中の粒子は、隣接する接続線の機能性を損傷するまたは破壊さえすることがある。例えば、2本の隣接する接続線に接触する粒子は接続線を短絡させてそれらを誤動作させることがある。このため、製造メーカは超小型装置の製造ルームに於ける粒子の数および寸法を厳しく制御している。
改善することが出来る設計データの種類
余剰ビアの追加は上記具体例として使用されてきたが、本発明の種々の実施形態を、製造容易性を改善するために任意の種類の設計データを変更するために使用することができる。例えば、余剰ビアの追加に加えて、本発明の種々の実施例を、接続線の幅を広げるため、超小型装置の表面を平坦化するために金属充填量を追加するため、超小型回路の領域に於ける接続部の密度を低減するため、または、超小型装置の構成部材へのその他の改良のために使用することができる。
結論
本発明を、現在、本発明を実施する好ましい態様を含む特定の例に関して説明してきたが、当業者は、上述のシステムおよび技術には多数の改変例および置換例があるということを当然のこととして理解するべきであり、これらの改変例および置換例は添付の特許請求範囲に記載の本発明の精神および範囲に含まれるものであることはいうまでもない。
Claims (75)
- 超小型装置のための設計を受領することと、
製造基準を受領することと、
前記製造基準と関連する前記設計の設計データを識別することとを含むことを特徴とする超小型装置の設計方法。 - 前記設計データの少なくとも一部分を表示することを更に含むことを特徴とする請求項1に記載の方法。
- 前記製造基準に基づいて表示設計データを変更することとを更に含むことを特徴とする請求項2に記載の方法。
- 統計情報に基づいて、表示されるべき前記設計データの前記部分を選択することを更に含むことを特徴とする請求項2に記載の方法。
- 前記統計情報は、前記設計データの前記部分の出現頻度に関係することを特徴とする請求項4に記載の方法。
- 前記出現頻度は、前記設計に於ける前記設計データの前記部分の出現頻度であることを特徴とする請求項5に記載の方法。
- 前記出現頻度は、特定の構造体に於ける前記設計データの前記部分の出現頻度であることを特徴とする請求項5に記載の方法。
- 前記統計情報は、前記設計データの前記部分のトラブル頻度に関係することを特徴とする請求項4に記載の方法。
- 前記超小型装置に対する前記設計の階層に基づいて、表示されるべき前記設計データの前記部分を選択することを更に含むことを特徴とする請求項2に記載の方法。
- 前記設計はセルへ階層的に組織化されており、そして、
前記設計データの前記部分はセルに対応することを特徴とする請求項9に記載の方法。 - 前記設計データの前記部分により表現される構造体に基づいて、前記表示されるべき設計データの前記部分を選択することを更に含むことを特徴とする請求項2に記載の方法。
- 前記構造体は、前記設計のユーザにより選択されることを特徴とする請求項11に記載の方法。
- 前記構造体は、前記設計に於ける前記構造体の出現頻度に基づいて選択されることを特徴とする請求項11に記載の方法。
- 前記設計データの前記部分により表現される構造体の当該超小型装置上の位置に基づいて、前記表示されるべき設計データの前記部分を選択することを更に含むことを特徴とする請求項2に記載の方法。
- 前記製造基準に対応するコスト/利益分析情報を受領することと、
前記受領されたコスト/利益分析情報に基づいて、前記表示されるべき設計データの前記部分を選択することとを更に含むことを特徴とする請求項2に記載の方法。 - 前記コスト/利益分析情報の少なくとも一部分を表示することを更に含むことを特徴とする請求項15に記載の方法。
- 前記製造基準に対応する性能分析情報を受領することと、
前記受領された性能分析情報に基づいて、前記表示されるべき設計データの前記部分を選択することとを更に含むことを特徴とする請求項2に記載の方法。 - 前記性能分析情報の少なくとも一部分を表示することを更に含むことを特徴とする請求項17に記載の方法。
- 前記性能分析情報は、前記製造基準に基づいて、前記表示されるべき設計データの前記部分を変更することから得られる歩留まりの改善に関することを特徴とする請求項17に記載の方法。
- 前記性能分析情報は、前記製造基準に基づいて、前記表示されるべき設計データの前記部分を変更することから得られる当該超小型装置のタイミングの改善に関することを特徴とする請求項17に記載の方法。
- 前記性能分析情報は、前記製造基準に基づいて、前記表示されるべき設計データの前記部分を変更することから得られる寸法改善に関することを特徴とする請求項17に記載の方法。
- 前記製造基準に基づいて前記設計データの少なくとも一部分を変更することを更に含むことを特徴とする請求項1に記載の方法。
- 前記変更されるべき設計データは、前記設計のユーザにより選択されることを特徴とする請求項22に記載の方法。
- 前記変更されるべき設計データは、自動的に選択されることを特徴とする請求項22に記載の方法。
- 前記設計データは、当該超小型装置の構成部材間の機能関係性を表現していることを特徴とする請求項1に記載の方法。
- 前記設計データは、当該超小型装置の構成部材間の電気接続が記述されているネットリストを含むことを特徴とする請求項25に記載の方法。
- 前記設計データは、当該超小型装置の構成部材間の物理的関係を表現していることを特徴とする請求項1に記載の方法。
- 前記設計データは、当該超小型装置を形成する多角形構造体をフォトリソグラフィにより生成する断片フォーマットを含むことを特徴とする請求項27に記載の方法。
- 前記設計データは、当該超小型装置を形成する多角形構造体のレイアウトを含むことを特徴とする請求項27に記載の方法。
- 前記製造基準に基づいて、前記設計データの少なくとも一部分になされうる適用可能な変更を確定することと、
前記適用可能な変更に関しフィードバックを提供することとを更に含むことを特徴とする請求項1に記載の方法。 - 前記フィードバックは、前記適用可能な変更の少なくとも一部分の説明を含むことを特徴とする請求項30に記載の方法。
- 前記フィードバックは、当該超小型装置全体に共通の適用可能な変更を表していることを特徴とする請求項30に記載の方法。
- 前記フィードバックは、少なくともひとつの定められた特性に対応する適用可能な変更を表していることを特徴とする請求項30に記載の方法。
- 前記少なくともひとつの定められた特性は、当該超小型装置のタイミング動作に関することを特徴とする請求項33に記載の方法。
- 前記少なくともひとつの定められた特性は、当該超小型装置の製造に対する製造歩留まりに関係することを特徴とする請求項33に記載の方法。
- 前記少なくともひとつの定められた特性は、当該超小型装置の性能に関係することを特徴とする請求項33に記載の方法。
- 前記少なくともひとつの定められた特性は、当該超小型装置の製造コストに関係することを特徴とする請求項33に記載の方法。
- 前記少なくともひとつの定められた特性は、当該超小型装置の信頼性に関係することを特徴とする請求項33に記載の方法。
- 統計情報に基づき、前記フィードバックを提供することを更に含むことを特徴とする請求項30に記載の方法。
- 前記設計の階層機構に基づき、前記フィードバックを提供することを更に含むことを特徴とする請求項30に記載の方法。
- 前記設計は、セルに階層的に組織化されており、そして、
前記提供されるフィードバックは選択されたセルに対応することを特徴とする請求項40に記載の方法。 - 当該超小型装置の選択された構造体に基づき、前記フィードバックを提供することを更に含むことを特徴とする請求項30に記載の方法。
- 当該超小型装置の選択された領域に基づき、前記フィードバックを提供することを更に含むことを特徴とする請求項30に記載の方法。
- 前記設計データと前記設計との間の関係を表す関係性データを定めることと、
前記設計のユーザに対して前記関係性データを提供することとを更に含むことを特徴とする請求項1の方法。 - 前記設計データは、1つまたは複数の構造体に関するものであり、
前記関係性データは、当該超小型装置の前記1つまたは複数の構造体の各々の配置を表すことを特徴とする請求項44に記載の方法。 - 前記設計データは、1つまたは複数の構造体に関するものであり、
前記関係性データは、当該超小型装置の前記1つまたは複数の構造体の密度を表すことを特徴とする請求項44に記載の方法。 - 前記関係性データは、前記設計データと前記設計との間の統計的関係を表すものであることを特徴とする請求項44に記載の方法。
- 前記設計データは、1つまたは複数の構造体に関するものであり、
前記関係性データは、当該超小型装置の前記1つまたは複数の構造体の各々の、1つまたは複数の他の構造体に対する比率を定めていることを特徴とする請求項47に記載の方法。 - 前記設計データは、1つまたは複数の構造体に関するものであり、
前記関係性データは、当該超小型装置の前記1つまたは複数の構造体の各々の、全ての前記構造体に対する比率を定めるものであることを特徴とする請求項47に記載の方法。 - 前記設計データは、前記構造体の物理的特徴を特定するデータを含み、
前記製造基準は、前記構造体の物理的特徴に対するパラメータを含むことを特徴とする請求項1に記載の方法。 - 前記設計データは、フォトリソグラフィのレイアウトに対するパラメータを含み、
前記製造基準は、フォトリソグラフィのレイアウトを変更するためのパラメータを含むことを特徴とする請求項1に記載の方法。 - 前記製造基準は、当該超小型装置をテストするテストパラメータを含むことを特徴とする請求項1に記載の方法。
- 複数の製造基準を受領することと、
前記設計のユーザに対して、前記複数の製造基準を提供することと、
ユーザから、前記複数の製造基準の少なくともひとつの選択対象を受領することと、
前記複数の製造基準の前記選択された少なくともひとつと関連する、前記設計に於ける設計データを識別することとを更に含むことを特徴とする請求項1に記載の方法。 - 前記製造基準に基づいて、前記複数の製造基準の前記選択された少なくともひとつに関連する前記設計データの少なくとも一部分を変更することを更に含むことを特徴とする請求項53の方法。
- 前記製造基準に基づき、前記設計データを2つまたはそれ以上のカテゴリに分類することと、
前記設計のユーザに対して前記カテゴリを提供することと、
1つまたは複数の前記カテゴリを指定するユーザから入力を受領することと、
前記製造基準に基づき、前記指定された1つまたは複数のカテゴリにおける前記設計データを変更することとを更に含むことを特徴とする請求項1に記載の方法。 - 前記製造基準は、当該超小型装置を製造するファンドリにより指定されることを特徴とする請求項1に記載の方法。
- 前記製造基準は、前記設計のユーザにより指定されることを特徴とする請求項1に記載の方法。
- 前記製造基準に関連する前記設計における設計データを識別する1つまたは複数のルールを使用することを更に含むことを特徴とする請求項1に記載の方法。
- 前記製造基準に関連する前記設計における設計データを識別するモデルを使用することを更に含むことを特徴とする請求項1に記載の方法。
- 前記モデルは、前記製造基準と関連付ける前記設計データの分割を定めることを特徴とする請求項59に記載の方法。
- 前記モデルは、前記製造基準と前記設計データとを関連付けるマルチフォーマットデータベースを使用することを特徴とする請求項59に記載の方法。
- 超小型装置のための設計と製造基準とを受領する設計データデータベースと、
前記製造基準に関連する前記設計に於ける設計データを識別する設計データ処理モジュールとを含むことを特徴とする超小型装置設計ツール。 - 前記識別設計データの少なくとも一部分を表示するユーザインターフェースを更に含むことを特徴とする請求項62に記載のツール。
- 前記ユーザインターフェースは、前記製造基準に基づき、前記表示設計データを変更する指示を受領することができることを特徴とする請求項63に記載のツール。
- 統計情報を含む統計データデータベースを更に含み、
前記ユーザインターフェースは、ユーザが、前記統計情報に基づき、表示されるべき前記設計データの前記部分を選択することを許容することを特徴とする請求項63に記載のツール。 - 前記統計情報は、前記設計データの前記部分の出現頻度に関連することを特徴とする請求項65に記載のツール。
- 前記出現頻度は、前記設計に於ける前記設計データの前記部分の出現頻度であることを特徴とする請求項66に記載のツール。
- 前記出現頻度は、特定の構造体における前記設計データの前記部分の出現頻度であることを特徴とする請求項66に記載のツール。
- 前記統計情報は、前記設計データの前記部分のトラブル頻度に関連することを特徴とする請求項65に記載のツール。
- 前記ユーザインターフェースは、ユーザが、当該超小型装置に対する前記設計の階層に基づき、表示されるべき前記設計データの前記部分を選択することを許容することを特徴とする請求項63に記載のツール。
- 前記設計はセルへ階層的に組織化されており、
前記設計データの前記部分はセルに対応していることを特徴とする請求項70に記載のツール。 - 前記ユーザインターフェースは、ユーザが、前記設計データの前記部分により表現される構造体に基づき、表示されるべき前記設計データの前記部分を選択することを許容することを特徴とする請求項63に記載のツール。
- 前記ユーザインターフェースは、ユーザが、前記設計データの前記部分により表現される前記構造体を選択することを許容することを特徴とする請求項72に記載のツール。
- 前記構造体は、前記設計に於ける前記構造体の出現頻度に基づいて選択されることを特徴とする請求項72に記載のツール。
- 前記ユーザインターフェースは、ユーザが、前記設計データの前記部分により表現される構造体の当該超小型装置の位置に基づき、表示されるべき前記設計データの前記部分を選択することを許容することを特徴とする請求項63に記載のツール。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US48836303P | 2003-07-18 | 2003-07-18 | |
US60/488,363 | 2003-07-18 | ||
US10/827,990 | 2004-04-19 | ||
US10/827,990 US20050015740A1 (en) | 2003-07-18 | 2004-04-19 | Design for manufacturability |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006520354A Division JP2007535014A (ja) | 2003-07-18 | 2004-07-16 | 製造を容易にする設計 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011204272A true JP2011204272A (ja) | 2011-10-13 |
JP5823744B2 JP5823744B2 (ja) | 2015-11-25 |
Family
ID=34068416
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006520354A Pending JP2007535014A (ja) | 2003-07-18 | 2004-07-16 | 製造を容易にする設計 |
JP2011140959A Expired - Fee Related JP5823744B2 (ja) | 2003-07-18 | 2011-06-24 | 超小型装置の設計方法および設計ツール |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006520354A Pending JP2007535014A (ja) | 2003-07-18 | 2004-07-16 | 製造を容易にする設計 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20050015740A1 (ja) |
EP (1) | EP1604291A4 (ja) |
JP (2) | JP2007535014A (ja) |
KR (7) | KR20090115230A (ja) |
CN (1) | CN1764913B (ja) |
TW (1) | TWI267011B (ja) |
WO (1) | WO2005010690A2 (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005111874A2 (en) * | 2004-05-07 | 2005-11-24 | Mentor Graphics Corporation | Integrated circuit layout design methodology with process variation bands |
US7418693B1 (en) | 2004-08-18 | 2008-08-26 | Cadence Design Systems, Inc. | System and method for analysis and transformation of layouts using situations |
ATE524782T1 (de) * | 2004-11-30 | 2011-09-15 | Freescale Semiconductor Inc | Verfahren und system zur verbesserung der herstellbarkeit integrierter schaltungen |
EP2428563A1 (en) | 2005-02-10 | 2012-03-14 | Regents Of The University Of Minnesota | Vascular/lymphatic endothelial cells |
JP4686257B2 (ja) * | 2005-05-25 | 2011-05-25 | 株式会社東芝 | マスク製造システム、マスクデータ作成方法、及び半導体装置の製造方法 |
US7689960B2 (en) * | 2006-01-25 | 2010-03-30 | Easic Corporation | Programmable via modeling |
US8560109B1 (en) * | 2006-02-09 | 2013-10-15 | Cadence Design Systems, Inc. | Method and system for bi-directional communication between an integrated circuit (IC) layout editor and various IC pattern data viewers |
US20070233805A1 (en) * | 2006-04-02 | 2007-10-04 | Mentor Graphics Corp. | Distribution of parallel operations |
US7673268B2 (en) | 2006-05-01 | 2010-03-02 | Freescale Semiconductor, Inc. | Method and system for incorporating via redundancy in timing analysis |
US8056022B2 (en) | 2006-11-09 | 2011-11-08 | Mentor Graphics Corporation | Analysis optimizer |
KR100828026B1 (ko) | 2007-04-05 | 2008-05-08 | 삼성전자주식회사 | 집적회로 설계패턴의 레이아웃 수정방법 및 이를 수행하기위한 장치 |
US20090055782A1 (en) * | 2007-08-20 | 2009-02-26 | Fu Chung-Min | Secure Yield-aware Design Flow with Annotated Design Libraries |
US7793238B1 (en) * | 2008-03-24 | 2010-09-07 | Xilinx, Inc. | Method and apparatus for improving a circuit layout using a hierarchical layout description |
US8381152B2 (en) | 2008-06-05 | 2013-02-19 | Cadence Design Systems, Inc. | Method and system for model-based design and layout of an integrated circuit |
US9741309B2 (en) | 2009-01-22 | 2017-08-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving display device including first to fourth switches |
US8769475B2 (en) * | 2011-10-31 | 2014-07-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method, system and software for accessing design rules and library of design features while designing semiconductor device layout |
US8832621B1 (en) | 2011-11-28 | 2014-09-09 | Cadence Design Systems, Inc. | Topology design using squish patterns |
US8793638B2 (en) * | 2012-07-26 | 2014-07-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of optimizing design for manufacturing (DFM) |
US8745553B2 (en) * | 2012-08-23 | 2014-06-03 | Globalfoundries Inc. | Method and apparatus for applying post graphic data system stream enhancements |
CN103309148A (zh) * | 2013-05-23 | 2013-09-18 | 上海华力微电子有限公司 | 光学临近效应修正方法 |
TWI683563B (zh) * | 2014-01-29 | 2020-01-21 | 日商新力股份有限公司 | 在無線電信系統中與基地台通訊的電路、終端裝置、基地台及其操作方法 |
US10678985B2 (en) | 2016-08-31 | 2020-06-09 | Arm Limited | Method for generating three-dimensional integrated circuit design |
US11004037B1 (en) * | 2019-12-02 | 2021-05-11 | Citrine Informatics, Inc. | Product design and materials development integration using a machine learning generated capability map |
US11526152B2 (en) | 2019-12-19 | 2022-12-13 | X Development Llc | Techniques for determining fabricability of designs by searching for forbidden patterns |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06332987A (ja) * | 1993-05-26 | 1994-12-02 | Toshiba Corp | プリント配線板設計装置 |
JPH08123843A (ja) * | 1994-10-26 | 1996-05-17 | Matsushita Electric Ind Co Ltd | 自動配置配線方法 |
JPH0916634A (ja) * | 1995-06-27 | 1997-01-17 | Mitsubishi Electric Corp | コンパクション装置 |
JPH1022391A (ja) * | 1996-07-01 | 1998-01-23 | Toshiba Corp | レイアウト圧縮方法 |
JP2000150607A (ja) * | 1998-11-09 | 2000-05-30 | Toshiba Corp | シミュレーション方法、シミュレータ、シミュレーションプログラムを格納した記録媒体、パターン設計方法、パターン設計装置、パターン設計プログラムを格納した記録媒体、および半導体装置の製造方法 |
JP2000223578A (ja) * | 1999-02-03 | 2000-08-11 | Nec Corp | 半導体集積回路の配線方法 |
JP2001015637A (ja) * | 1999-06-30 | 2001-01-19 | Mitsubishi Electric Corp | 回路配線方式及び回路配線方法及び半導体パッケージ及び半導体パッケージ基板 |
JP2002026128A (ja) * | 2000-07-03 | 2002-01-25 | Mitsubishi Electric Corp | 設計支援装置、設計支援方法及び設計支援プログラムが記録された記録媒体 |
JP2002353083A (ja) * | 2001-05-23 | 2002-12-06 | Hitachi Ltd | 半導体集積回路の製造方法 |
JP2003031661A (ja) * | 2001-07-16 | 2003-01-31 | Mitsubishi Electric Corp | 半導体集積回路の配線間隔決定装置、自動配置配線装置、自動配置配線装置のためのルール作成装置、半導体集積回路の配線間隔決定方法、自動配置配線方法および自動配置配線方法のためのルール作成方法。 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4918627A (en) * | 1986-08-04 | 1990-04-17 | Fmc Corporation | Computer integrated gaging system |
US5586052A (en) * | 1993-04-27 | 1996-12-17 | Applied Computer Solutions, Inc. | Rule based apparatus and method for evaluating an engineering design for correctness and completeness |
US5539652A (en) * | 1995-02-07 | 1996-07-23 | Hewlett-Packard Company | Method for manufacturing test simulation in electronic circuit design |
US5903471A (en) * | 1997-03-03 | 1999-05-11 | Motorola, Inc. | Method for optimizing element sizes in a semiconductor device |
US6249904B1 (en) * | 1999-04-30 | 2001-06-19 | Nicolas Bailey Cobb | Method and apparatus for submicron IC design using edge fragment tagging to correct edge placement distortion |
US6584609B1 (en) * | 2000-02-28 | 2003-06-24 | Numerical Technologies, Inc. | Method and apparatus for mixed-mode optical proximity correction |
WO2001097096A1 (en) * | 2000-06-13 | 2001-12-20 | Mentor Graphics Corporation | Integrated verification and manufacturability tool |
JP2002245108A (ja) * | 2001-02-14 | 2002-08-30 | Ricoh Co Ltd | 半導体集積回路のマスクパターン編集装置 |
US20040250223A1 (en) * | 2001-06-15 | 2004-12-09 | Quiroga Jose Luis L | Optimal circuit verification method |
US20030061587A1 (en) * | 2001-09-21 | 2003-03-27 | Numerical Technologies, Inc. | Method and apparatus for visualizing optical proximity correction process information and output |
US6832360B2 (en) * | 2002-09-30 | 2004-12-14 | Sun Microsystems, Inc. | Pure fill via area extraction in a multi-wide object class design layout |
US7240319B2 (en) * | 2003-02-19 | 2007-07-03 | Diversified Systems, Inc. | Apparatus, system, method, and program for facilitating the design of bare circuit boards |
-
2004
- 2004-04-19 US US10/827,990 patent/US20050015740A1/en not_active Abandoned
- 2004-07-16 EP EP04757045A patent/EP1604291A4/en not_active Withdrawn
- 2004-07-16 CN CN2004800083210A patent/CN1764913B/zh not_active Expired - Fee Related
- 2004-07-16 TW TW093121441A patent/TWI267011B/zh not_active IP Right Cessation
- 2004-07-16 KR KR1020097020156A patent/KR20090115230A/ko active Application Filing
- 2004-07-16 KR KR1020127018483A patent/KR20120089374A/ko not_active Application Discontinuation
- 2004-07-16 KR KR1020137003582A patent/KR20130032391A/ko not_active Application Discontinuation
- 2004-07-16 KR KR1020117024537A patent/KR20110123808A/ko not_active Application Discontinuation
- 2004-07-16 KR KR1020057017312A patent/KR100939786B1/ko active IP Right Grant
- 2004-07-16 KR KR1020117002563A patent/KR20110019786A/ko not_active Application Discontinuation
- 2004-07-16 WO PCT/US2004/022831 patent/WO2005010690A2/en active Application Filing
- 2004-07-16 KR KR1020137030810A patent/KR101596429B1/ko not_active IP Right Cessation
- 2004-07-16 JP JP2006520354A patent/JP2007535014A/ja active Pending
-
2011
- 2011-06-24 JP JP2011140959A patent/JP5823744B2/ja not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06332987A (ja) * | 1993-05-26 | 1994-12-02 | Toshiba Corp | プリント配線板設計装置 |
JPH08123843A (ja) * | 1994-10-26 | 1996-05-17 | Matsushita Electric Ind Co Ltd | 自動配置配線方法 |
JPH0916634A (ja) * | 1995-06-27 | 1997-01-17 | Mitsubishi Electric Corp | コンパクション装置 |
JPH1022391A (ja) * | 1996-07-01 | 1998-01-23 | Toshiba Corp | レイアウト圧縮方法 |
JP2000150607A (ja) * | 1998-11-09 | 2000-05-30 | Toshiba Corp | シミュレーション方法、シミュレータ、シミュレーションプログラムを格納した記録媒体、パターン設計方法、パターン設計装置、パターン設計プログラムを格納した記録媒体、および半導体装置の製造方法 |
JP2000223578A (ja) * | 1999-02-03 | 2000-08-11 | Nec Corp | 半導体集積回路の配線方法 |
JP2001015637A (ja) * | 1999-06-30 | 2001-01-19 | Mitsubishi Electric Corp | 回路配線方式及び回路配線方法及び半導体パッケージ及び半導体パッケージ基板 |
JP2002026128A (ja) * | 2000-07-03 | 2002-01-25 | Mitsubishi Electric Corp | 設計支援装置、設計支援方法及び設計支援プログラムが記録された記録媒体 |
JP2002353083A (ja) * | 2001-05-23 | 2002-12-06 | Hitachi Ltd | 半導体集積回路の製造方法 |
JP2003031661A (ja) * | 2001-07-16 | 2003-01-31 | Mitsubishi Electric Corp | 半導体集積回路の配線間隔決定装置、自動配置配線装置、自動配置配線装置のためのルール作成装置、半導体集積回路の配線間隔決定方法、自動配置配線方法および自動配置配線方法のためのルール作成方法。 |
Also Published As
Publication number | Publication date |
---|---|
KR20060024350A (ko) | 2006-03-16 |
WO2005010690A2 (en) | 2005-02-03 |
TWI267011B (en) | 2006-11-21 |
TW200515218A (en) | 2005-05-01 |
EP1604291A4 (en) | 2006-10-11 |
EP1604291A2 (en) | 2005-12-14 |
CN1764913A (zh) | 2006-04-26 |
KR101596429B1 (ko) | 2016-03-07 |
US20050015740A1 (en) | 2005-01-20 |
KR20110019786A (ko) | 2011-02-28 |
KR100939786B1 (ko) | 2010-01-29 |
KR20090115230A (ko) | 2009-11-04 |
KR20130032391A (ko) | 2013-04-01 |
KR20110123808A (ko) | 2011-11-15 |
WO2005010690A3 (en) | 2005-05-19 |
KR20120089374A (ko) | 2012-08-09 |
JP2007535014A (ja) | 2007-11-29 |
KR20130133308A (ko) | 2013-12-06 |
CN1764913B (zh) | 2010-06-23 |
JP5823744B2 (ja) | 2015-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5823744B2 (ja) | 超小型装置の設計方法および設計ツール | |
US8555212B2 (en) | Manufacturability | |
US7155689B2 (en) | Design-manufacturing interface via a unified model | |
US5936868A (en) | Method for converting an integrated circuit design for an upgraded process | |
US9519732B1 (en) | Methods, systems, and articles of manufacture for implementing pattern-based design enabled manufacturing of electronic circuit designs | |
KR100962859B1 (ko) | 집적 회로의 선택적 스케일링 | |
US8453087B2 (en) | Method and apparatus for preemptive design verification via partial pattern matching | |
US20070256046A1 (en) | Analysis and optimization of manufacturing yield improvements | |
JP2007535715A (ja) | 集積回路レイアウトを設計する方法及び機器 | |
TW202018869A (zh) | 積體電路佈局方法 | |
JP2007027290A (ja) | 半導体集積回路のレイアウト設計方法 | |
US9053259B1 (en) | Methods, systems, and articles of manufacture for implementing pattern-based design enabled manufacturing of electronic circuit designs | |
CN111125984A (zh) | 集成电路设计方法 | |
JP5671357B2 (ja) | リソグラフィ検証装置およびリソグラフィシミュレーションプログラム | |
TW202331580A (zh) | 積體電路的佈局圖的修改方法及修改系統及電腦編程產品 | |
WO2018234747A1 (en) | INTEGRATION FILLING TECHNIQUE | |
JP2008210983A (ja) | 信頼性設計支援方法 | |
US20080147373A1 (en) | Method for analyzing the design of an integrated circuit | |
US20210050257A1 (en) | Semiconductor device and method of manufacturing the same | |
Ferguson | Shifting methods: adopting a design for manufacture flow |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130228 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130523 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130528 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130627 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130702 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130723 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130726 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140327 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140626 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140701 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140724 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140729 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140827 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140901 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140909 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150521 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150608 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20150608 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150630 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150910 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151008 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5823744 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |