JP2011204272A - 製造を容易にする設計 - Google Patents

製造を容易にする設計 Download PDF

Info

Publication number
JP2011204272A
JP2011204272A JP2011140959A JP2011140959A JP2011204272A JP 2011204272 A JP2011204272 A JP 2011204272A JP 2011140959 A JP2011140959 A JP 2011140959A JP 2011140959 A JP2011140959 A JP 2011140959A JP 2011204272 A JP2011204272 A JP 2011204272A
Authority
JP
Japan
Prior art keywords
design
design data
manufacturing
data
microdevice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011140959A
Other languages
English (en)
Other versions
JP5823744B2 (ja
Inventor
Joseph D Sawicki
ソウィキ,ジョセフ,ディー.
Laurence W Grodd
グロッド,ローレンス,ダブリュ.
John G Ferguson
ファーガソン,ジョン,ジー.
Sanjay Dhar
ダール,サンジャイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mentor Graphics Corp
Original Assignee
Mentor Graphics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=34068416&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2011204272(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Mentor Graphics Corp filed Critical Mentor Graphics Corp
Publication of JP2011204272A publication Critical patent/JP2011204272A/ja
Application granted granted Critical
Publication of JP5823744B2 publication Critical patent/JP5823744B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/455Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/35Nc in input of data, input till input file format
    • G05B2219/35028Adapt design as function of manufacturing merits, features, for manufacturing, DFM
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/45Nc applications
    • G05B2219/45028Lithography
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18Manufacturability analysis or optimisation for manufacturability
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Stored Programmes (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

【課題】製造容易性を改善するために、既存の超小型装置設計を変更する技術を提供する。
【解決手段】これらの技術により、設計者は、設計に於けるデータに関連した製造基準を受領する。次に、関連した設計データが識別されて、超小型装置設計者へ供給され、該設計者は、製造基準に基づいて設計変更を選択することが出来る。このようにして、設計者は、超小型装置の元の設計に於いて、半導体ファンドリからの製造基準を直接的に包含させることが出来る。
【選択図】図5A

Description

本出願は、ジョン ファーガソンその他の発明者の名前で「ナノメータ設計に於ける歩留まりを最大化するための技術」というタイトルで2003年7月18日に出願された米国仮特許出願第60/488,363号の優先権を主張するものであり且つ、その一部継続出願であり、この出願は全体的に、引用により本明細書に組み込まれるものとする。本出願は更に、ジョセフ サヴィキその他の発明者の名前で「製造を容易にする設計」というタイトルで2004年4月19日に出願された米国特許出願第10/827,990号の優先権を主張するものであり且つ、その一部継続出願であり、この出願は全体的に、引用により本明細書に組み込まれるものとする。
本発明は、超小型装置(マイクロデバイス)の設計を支援する種々の技術およびツールに関する。本発明の種々の局面は特に、超小型装置の設計に適応してこれらの超小型装置のその後の製造容易性を向上させるためのものである。
超小型回路装置は、自動車から電磁波装置やパソコンまで種々の製品に使用されている。超小型回路装置の設計製造は多くの工程を含んでおり、「設計フロー」として知られており、その個々の工程は超小型回路の種類、複雑性、設計チーム、および超小型回路製造者つまり半導体ファンドリに大きく依存することになる。いくつかの工程はすべての設計フローに対して共通である。まず、設計仕様を、通常、ハードウエア設計言語(HDL)に於いて、論理的にモデル化する。ソフトウエアおよびハードウエア「ツール」は、ソフトウエアシミュレータおよび/またはハードウエア・エミュレータを動作させて設計フローの種々の段階で設計を検証してエラーを修正する。
論理設計がOKであれば、合成ソフトウエアにより設計データに変換される。しばしば「ネットリスト」と称される設計データは、所望の論理結果をもたらすことになるトランジスター、抵抗、コンデンサーおよびそれらの相互接続部のような特定の電子装置を表現している。予備的なタイミング予測も、各装置に対する仮定の特徴的スピードを使用して、この段階でなされてもよい。この「ネットリスト」は、典型的な回路図に於いて表示される表現レベルに対応させて見ることも可能である。
一旦、回路素子間の関係が形成されると、設計は再び変換されるが今回は、個々の素子を形成するために生じる形状を決める特定の幾何学的素子へ変換される。メンターグラフィックスのICステーションまたはカデンスのビルチュオソのようなカスタム・レイアウト・エディターがこの種の作業に、通常、使用される。自動化された場所および径路ツールも、特に論理素子を相互接続するために使用される配線の物理的レイアウトを定めるために使用することもできる。
物理的設計データは、通常、フォトリソグラフィ処理により所望の超小型回路装置を製造するために使用されるマスク上に描画されるパターンを表現している。集積回路の各層は、物理的データベースに於いて対応する層表現を有しているとともに、その層表現に於けるデータにより描かれる幾何学的形状は、回路素子の相対位置を定めている。例えば、埋め込み層の層表現に対する形状は、ドーピングが生じる領域を定めている。そして、相互接続層の層表現における線形状は、素子などを接続する金属配線の位置を定めている。物理的設計情報が正確に、適切な性能を発揮するための設計仕様と論理設計とを具体化することがきわめて重要である。更に、「レイアウト」とも称される物理的設計データは、製造に於いて使用されるフォトマスクまたはレチクルを生成するために使用されるので、データは、最終装置を製造する製造設備または「工場」の要求事項に適合しなければならない。各工場は、工程、装置および技術に準拠するように自身の物理的設計パラメータを特定する。
超小型回路装置の重要性が増大しているので、設計者や製造メーカはこれらの装置の改良を継続して行っている。例えば、毎年、超小型回路装置の製造メーカは、プログラム可能マイクロプロセッサのような超小型回路装置を、より複雑にすると共により小型にすることが出来るような新しい技術を開発している。マイクロプロセッサは現在、寸法が90nmにすぎない5千万個以上のトランジスタで製造されている。装置は小型化され続けているので、それらの多くは単一チップに集積化されることが出来るようになっている。更に、多くの製造メーカは現在、光学装置、光子構造体、機構的マシン、その他の微小電気機械システム(MEMS)および静的記憶装置のような他の種類の超小型装置を製造するためにこれらの技術を使用している。これらの他の種類の超小型装置は、超小型回路装置が一般的になるにつれて、重要なものとして将来性を発揮する。
超小型装置がより複雑になるにつれ、設計することがより困難となっている。例えば、従来の超小型回路装置は、数百万箇所の接続部を有している場合があり、各接続部が正しく指示されていないと超小型回路が正しく動作しないまたは故障さえする可能性がある。接続部が正しく指示されなければならないのみならず、接続部自身の構造体が正しく製造されなければならない。例えば、超小型回路装置は、「接点」または「ビア」と定義される導電材のプラグにより接続される導電層すなわち「配線」層をいくつか有している場合がある。図1Aおよび図1Bは、超小型回路装置101の一部分に対する理想化された設計を示している。この理想化された設計に於いて、超小型回路装置101は、第1導電材料層103と、非導電材料層107により分離された第2導電材料層105とに形成された配線を含んでいる。導電層103,105は、非導電層107を介して金属導電性プラグまたはビア109により接続されている。これらの図面は例示の目的でのみ示しているだけであり、実際の構造体に存在するであろうバリア材料層や詳細な位相的特徴などの特徴については、簡潔化および理解を容易にするために省略している。
図1の理想化された設計のビア109は、導電層103と導電層105との間に適切な接続部を設けることになるが、装置101の製造中における局部的な処理条件の変動により、特定のビアが小さくなりすぎて、適切な電気接続を行うことができないという場合がある。例えば、図2に示すように、製造されたビア109’は、導電層103と導電層105との間に最少必要電流を流すには小さすぎる。この問題を解決するために、製造者は超小型回路の設計を修正して、製造工程中に第1ビアが適切に形成されない場合にバックアップとして第2の「余剰」ビアを含むようにすることが出来る。更に詳しくは、2つの導電性層間に単なる遷移状態を設ける単一ビア109(即ち、「単一遷移」ビア)の代わりに、超小型回路装置101は、図3に示すように2つのビア109A,109Bを含むことができる。このように、1つのビアを正しく製造できない場合、その余剰ビアが所望の接続を形成するようにすることもできる。従来の超小型回路は1千5百万個のビアを有しており、そのうち1千万個のビアはもともと、単一遷移ビアとして設計されている。従って、これらのビアのうち2百万個ものビアを識別して倍にすることで超小型回路の信頼性を大幅に改善することが可能になる。
余剰ビアを追加するとビアのトラブル発生を減らすことが出来るが、すべてのビアを倍にすることは出来ない。例えば、回路レイアウトは、2つの導電材層の間に単一ビアの余裕しか与えることが出来ない。更に、余剰ビアを形成するために必要になる追加金属は、周囲回路の静電容量を変動させる可能性がある。その回路のタイミングが重大である場合、余剰ビアを追加すると、解決される問題よりもより多くの問題を引き起こすおそれがある。余剰性を欠いたビアを識別することは、純粋に幾何学的な操作であるが、余剰ビアを付加することによりビアを「固定する」かどうかを決めるためには、全体の超小型回路設計に関する源泉情報が必要になる。従って、装置メーカは単純に各ビアを倍にすることは出来ず、むしろ、超小型回路の動作に影響を与えることなく、どのビアを倍にするかを決めなければならない。
信頼性をより高めるために設計することが出来る超小型装置構造の一例としてビアについて説明を行ってきたが、超小型装置設計において、装置の信頼性、性能もしくはコスト、またはこれらの要因の組み合わせを改良するために変更することが出来る要因が多々ある。例えば、「重大領域分析」を、欠陥により短絡される配線の格子の脆弱性を予測するためにしばしば適用することができ、そして、これらの重大領域に於いて配線間の間隔を増大するよう設計を変更して、故障の可能性を低減することが出来る。同様に、ビアのように、金属層でポリシリコン構造体(例えば、トランジスタゲート)を接続する「接点」も、信頼性をより大きくするように設計することが出来る。
マスクまたはレチクルの製造のためにレイアウトデータの形成に於いて他の例を見出すことが出来る。マスクおよびレチクルは通常、電子またはレーザのビームを使用してブランクのレチクルを露出する大型工具を使用して形成される。露出パターンは、マスク上に所望の回路パターンを描くために使用され、このマスクは、ウエファー上に実際の装置構造を印刷するために使用される。ほとんどのマスク描画ツールは、長方形や台形などのある種の多角形を、機械の制限された寸法より小さい場合にのみ、描画することが出来るだけである。より大型の形状、または(超小型回路の形状の大部分がそうであるように)基本的な矩形または台形でない形状は、描画するためにより小さな且つより基本的な多角形に「分割」しなければならない。マスクを描画するに必要な時間は、レイアウトが分割された多角形の数に直接的に比例する。より少ない数の多角形へより効率的に分割することにより、マスク描画ツールの処理能力を大幅に改善することが出来る。このことは、フォトリソグラフィ処理の間に発生する歪みや光学的効果を補償するためにレイアウトがRETソフトウエアにより変更された場合に生成される合成形状の場合に特に言えることである。従って、超小型装置の設計は、構成部材の全体構成から、これらの構成部材を形成するために使用される特定のマスク形状まで種々異なるレベルに於いて製造容易性を改善するために変更することが出来る。
超小型装置の設計を、製造容易性を改善するために変更することは出来るが、これらの変更は、通常、設計工程中に超小型装置設計者によってなされるものではない。むしろ、これらの変更は通常、設計がなされた後に超小型装置を製造する工場によりなされるものである。工場によりなされる変更は、例えば、工場により使用される製造装置、工場の技術的専門知識、および工場のそれまでの製造に関する専門知識に依存することになる。超小型装置設計の特性の中には、工場がこれらの変更の実施を容易にするものもあるが、これらの変更の実施を妨げる設計特性もある。
従って、超小型装置の設計者が、製造容易性を改善するための変更を、超小型装置の設計に対する設計フローに内包させることを、許容することが望まれることになる。更に、元の設計が半導体ファンドリでの製造容易性を改善するためにどのように変更されるべきかについての手引きを設計者に与えることが望まれるであろう。つまり、超小型装置の製造容易性を改善するための変更が、超小型装置の製造時に工場により更に最適になされることが出来るように、超小型装置をどのように設計するかについての手引きを設計者に与えることが望まれるであろう。
本発明は、既存の超小型装置の設計を変更してその製造容易性を改善するための技術を種々提供するという利点を有する。製造の改善とは、超小型装置の製造に於ける歩留まりの向上、動作性能の向上、超小型装置製造コストの低減、またはこれらの要素の組み合わせを指すことができる。本発明の別の例に於いて、設計者は、統計データベースに格納されている設計データに関連する製造基準またはプロセス情報を受領する。これにより、製造基準の個々の態様に関連する設計データが、識別されて超小型装置の設計者に供給され、設計者は製造基準に基づいて設計変更を選択することが出来る。このようにして、設計者は直接的に、半導体ファンドリからの製造基準を超小型装置の元の設計に含めることが出来る。
超小型装置の設計方法は、超小型装置のための設計を設計データベース内部に受領することと、製造基準を受領することと、前記設計データベースの前記設計を分析して、前記製造基準と関連する設計データを識別することと、表示されるべき前記識別設計データの少なくとも一部分を選択することと、前記識別設計データの前記選択部分を表示することと、変更すべき前記表示設計データの少なくとも一部分の選択対象を受領することと、前記製造基準に基づいて前記表示設計データの前記選択部分を変更することとを含んでもよい。
当該方法は、統計情報に基づいて、表示されるべき前記設計データの前記部分を選択することを更に含んでもよい。
前記統計情報は、前記設計データの前記部分の出現頻度に関係するものであってもよい。
前記出現頻度は、前記設計に於ける前記設計データの前記部分の出現頻度であってもよい。
前記出現頻度は、特定の構造体に於ける前記設計データの前記部分の出現頻度であってもよい。
前記統計情報は、前記設計データの前記部分のトラブル頻度に関係するものであってもよい。
当該方法は、前記超小型装置に対する前記設計の階層に基づいて、表示されるべき前記識別設計データの前記部分を選択することを更に含んでもよい。
前記設計はセルへ階層的に組織化されていてもよく、この場合、前記表示されるべく選択された前記識別設計データの前記部分はセルに対応してもよい。
当該方法は、前記識別設計データの前記部分により表現される構造体に基づいて、前記表示されるべき識別設計データの前記部分を選択することを更に含んでもよい。
前記構造体は、前記設計のユーザにより選択されてもよい。
前記構造体は、前記設計に於ける前記構造体の出現頻度に基づいて選択されてもよい。
当該方法は、前記識別設計データの前記部分により表現される構造体の当該超小型装置上の位置に基づいて、前記表示されるべき識別設計データの前記部分を選択することを更に含んでもよい。
当該方法は、前記製造基準に対応するコスト/利益分析情報を受領することと、前記受領されたコスト/利益分析情報に基づいて、前記表示されるべき識別設計データの前記部分を選択することとを更に含んでもよい。
当該方法は、前記受領されたコスト/利益分析情報の少なくとも一部分を表示することを更に含んでもよい。
当該方法は、前記製造基準に対応する性能分析情報を受領することと、前記受領された性能分析情報に基づいて、前記表示されるべき識別設計データの前記部分を選択することとを更に含んでもよい。
当該方法は、前記受領された性能分析情報の少なくとも一部分を表示することを更に含んでもよい。
前記性能分析情報は、前記製造基準に基づいて、前記表示されるべき識別設計データの前記部分を変更することから得られる歩留まりの改善に関するものであってもよい。
前記性能分析情報は、前記製造基準に基づいて、前記表示されるべき識別設計データの前記部分を変更することから得られる当該超小型装置のタイミングの改善に関するものであってもよい。
前記性能分析情報は、前記製造基準に基づいて、前記表示されるべき識別設計データの前記部分を変更することから得られる寸法改善に関するものであってもよい。
前記変更されるべき表示設計データの前記選択部分は、前記設計のユーザにより選択されてもよい。
前記変更されるべき表示設計データの前記選択部分は、自動的に選択されてもよい。
前記設計データは、当該超小型装置の構成部材間の機能関係性を表現していてもよい。
前記設計データは、当該超小型装置の前記構成部材間の電気接続が記述されているネットリストを含んでもよい。
前記設計データは、当該超小型装置の構成部材間の物理的関係を表現していてもよい。
前記設計データは、当該超小型装置を形成する多角形構造体をフォトリソグラフィにより生成する断片フォーマットを含んでもよい。
前記設計データは、当該超小型装置を形成する多角形構造体のレイアウトを含んでもよい。
前記製造基準は、当該超小型装置をテストするテストパラメータを含んでもよい。
超小型装置の設計方法は、超小型装置のための設計を設計データベース内部に受領することと、製造基準を受領することと、前記設計データベースの前記設計を分析して、前記製造基準に基づいて、前記設計データの少なくとも一部分になされうる適用可能な変更を確定することと、前記適用可能な変更に関しフィードバックを提供することとを含んでもよい。
前記フィードバックは、前記適用可能な変更の少なくとも一部分の説明を含んでもよい。
前記フィードバックは、当該超小型装置全体に共通の前記適用可能な変更を表していてもよい。
前記フィードバックは、当該少なくともひとつの定められた特性に対応する適用可能な変更を表していてもよい。
前記少なくともひとつの定められた特性は、当該超小型装置のタイミング動作に関するものであってもよい。
前記少なくともひとつの定められた特性は、当該超小型装置の製造に対する製造歩留まりに関係するものであってもよい。
前記少なくともひとつの定められた特性は、当該超小型装置の性能に関係するものであってもよい。
前記少なくともひとつの定められた特性は、当該超小型装置の製造コストに関係するものであってもよい。
前記少なくともひとつの定められた特性は、当該超小型装置の信頼性に関係するものであってもよい。
当該方法は、統計情報に基づき、前記フィードバックを提供することを更に含んでもよい。
当該方法は、前記設計の階層機構に基づき、前記フィードバックを提供することを更に含んでもよい。
前記設計は、セルに階層的に組織化されていてもよく、この場合、前記提供されるフィードバックは選択されたセルに対応してもよい。
当該方法は、当該超小型装置の選択された構造体に基づき、前記フィードバックを提供することを更に含んでもよい。
当該方法は、当該超小型装置の選択された領域に基づき、前記フィードバックを提供することを更に含んでもよい。
超小型装置の設計方法は、超小型装置のための設計を設計データベース内部に受領することと、製造基準を受領することと、前記設計データベースの前記設計を分析して、前記製造基準に関連する設計データを識別することと、前記識別された設計データと前記設計との間の関係を表す関係性データを定めることと、前記設計のユーザに対して前記関係性データを提供することとを含んでもよい。
前記識別された設計データは、1つまたは複数の構造体に関するものであってもよく、この場合、前記関係性データは、当該超小型装置の前記1つまたは複数の構造体の各々の配置を表すものであってもよい。
前記識別された設計データは、1つまたは複数の構造体に関するものであってもよく、この場合、前記関係性データは、当該超小型装置の1つまたは複数の構造体の密度を表すものであってもよい。
前記関係性データは、前記識別された設計データと前記設計との間の統計的関係を表すものであってもよい。
前記識別された設計データは、1つまたは複数の構造体に関するものであってもよく、この場合、前記関係性データは、当該超小型装置の1つまたは複数の構造体の各々の、1つまたは複数の他の構造体に対する比率を定めていてもよい。
前記識別された設計データは1つまたは複数の構造体に関するものであってもよく、この場合、前記関係性データは、当該超小型装置の1つまたは複数の構造体の各々の、全ての前記構造体に対する比率を定めるものであってもよい。
超小型装置の設計方法は、超小型装置のための設計を設計データベース内部に受領することと、構造体の物理的特徴に対するパラメータを含む製造基準を受領することと、前記設計データベースの前記設計を分析して、前記製造基準と関連し、構造体の物理的特性を特定するデータを含む設計データを識別することと、前記製造基準に基づいて、前記識別された設計データの少なくとも一部分を変更することとを含んでもよい。
前記設計データは、フォトリソグラフィのレイアウトに対するパラメータを含んでもよく、この場合、前記製造基準は、前記フォトリソグラフィのレイアウトを変更するためのパラメータを含んでもよい。
超小型装置の設計方法は、超小型装置のための設計を設計データベース内部に受領することと、複数の製造基準を受領することと、前記設計のユーザに対して、前記複数の製造基準を提供することと、ユーザから、前記複数の製造基準の少なくともひとつの選択対象を受領することと、前記複数の製造基準の前記選択された少なくともひとつと関連する、前記設計に於ける設計データを識別することと、前記選択された製造基準に基づいて、前記識別された設計データの少なくとも一部分を変更することとを含んでもよい。
当該方法は、前記製造基準に基づき、前記識別設計データを2つまたはそれ以上のカテゴリに分類することと、前記設計のユーザに対して前記カテゴリを提供することと、1つまたは複数のカテゴリを指定するユーザから入力を受領することと、前記製造基準に基づき、前記指定された1つまたは複数のカテゴリにおける前記識別設計データを変更することとを更に含んでもよい。
前記製造基準は、当該超小型装置を製造する半導体ファンドリにより指定されてもよい。
前記製造基準は、前記設計のユーザにより指定されてもよい。
当該方法は、前記製造基準に関連する前記設計における設計データを識別する1つまたは複数のルールを使用することを更に含んでもよい。
当該方法は、前記製造基準に関連する前記設計における設計データを識別するモデルを使用することを更に含んでもよい。
前記モデルは、前記製造基準と関連付ける前記設計データの分割を定めるものであってもよい。
前記モデルは、前記製造基準と前記設計データとを関連付けるマルチフォーマットデータベースを使用するものであってもよい。
コンピュータ読取り可能媒体は、超小型装置のための設計を設計データベース内部に受領するステップと、製造基準を受領するステップと、前記設計データベースに於ける前記設計を分析して、前記製造基準と関連する設計データを識別するステップと、表示されるべき、前記識別設計データの少なくとも一部分を選択するステップと、前記識別設計データの前記選択部分を表示するステップと、変更すべき、前記表示設計データの少なくとも一部分の選択対象を受領するステップと、前記製造基準に基づき、前記表示設計データの前記選択部分を変更するステップとを実施するためのコンピュータ実行可能命令を有していてもよい。
当該コンピュータ読取り可能媒体は、統計情報に基づき、表示されるべき前記設計データの前記部分を選択するためのコンピュータ実行可能命令を、更に含んでもよい。
前記統計情報は、前記設計データの前記部分の前記出現頻度に関連するものであってもよい。
当該コンピュータ読取り可能媒体は、前記出現頻度が、前記設計に於ける前記設計データの前記部分の出現頻度であるコンピュータ実行可能命令を更に含んでもよい。
前記出現頻度は、特定の構造体における前記設計データの前記部分の出現頻度であってもよい。
前記統計情報は、前記設計データの前記部分のトラブル頻度に関連するものであってもよい。
当該コンピュータ読取り可能媒体は、当該超小型装置に対する前記設計の階層に基づき、表示されるべき前記識別設計データの前記部分を選択するためのコンピュータ実行可能命令を更に含んでもよい。
前記設計はセルへ階層的に組織化されていてもよく、この場合、表示されるべく選択された前記識別設計データの前記部分は、セルに対応していてもよい。
当該コンピュータ読取り可能媒体は、前記識別設計データの前記部分により表現される構造体に基づき、表示される前記識別設計データの前記部分を選択することを更に含むコンピュータ実行可能命令を、更に含んでもよい。
前記構造体は、前記設計のユーザにより選択されてもよい。
2つの導電層の間にビアを有する装置を示している。 2つの導電層の間にビアを有する装置を示している。 2つの導電層の間にビアを有する装置を示している。 製造容易性を改善するために超小型装置の設計を支援するツールを示している。 製造容易性のために超小型装置設計を改善するプロセスを示すフローチャートである。 製造容易性のために超小型装置設計を改善するプロセスを示すフローチャートである。 余剰ビアを設けるためビア周囲の領域を示している。 4本の平行な接続線を示している。
概要
本発明の種々の実施形態は、既存の超小型装置の設計を変更して超小型装置の製造容易性を改善する技術に関する。製造容易性を改善すると、超小型装置に対する歩留まりの改善(つまり、製造された超小型装置に対する故障率の低減)がもたらされることになる。この改善は、超小型装置の動作性能の改善、超小型装置の製造コストの低減、またはこれらの要素の組み合わせをももたらすことが出来る。
本発明の種々の実施形態に於いて、設計に於けるデータと関連する製造基準またはプロセス情報は、この種のデータを受領するよう設計されたデータベースに供給される。次に、関連する設計データは識別されて超小型装置の設計者へ供給され、設計者は製造基準に基づいて設計を変更することを選択することが出来る。統計データベースまたはデータベースの使用履歴に於ける他の基準に基づいて、可能な修正を示唆するヒントが設計者に供給されてもよい。製造基準に基づく関連設計の自動修正が行われて、暫定的な結果が設計者に提供されて承認されることができる。また、修正履歴に基づいて、設計データへの変更が設計者からの承認なしに完了されることもできる。このような場合、工場からの製造基準または他のプロセス情報を、超小型装置の元の設計に直接的に内蔵させることも可能である。以下に、本発明の種々の実施例をより詳細に説明する。
製造を容易にするツールの設計
図4は、本発明の種々の実施例に基づく、製造用設計(DFM)ツール401の一例を示す。本図に示すように、入出力端末403は、設計データ処理モジュール405と設計データデータベース407とに接続している。以下に、より詳細に説明するように、入出力端末403は、製造基準と関連する設計部分を見たり操作するユーザインターフェースである。更に、入出力端末403は、ユーザが、関連する製造基準に基づいて設計のどの部分を変更するかを特定できるユーザインターフェースを提供することが出来る。
設計データ処理モジュール405は、超小型装置のための設計データを扱うために使用することができる処理ツールである。更に詳しくは、設計データ処理モジュール405は、超小型装置設計データを扱うための命令を実行するプログラム可能コンピュータであってもよい。本発明の種々の実施例に基づいて、例えば、設計データ処理モジュール405は、オレゴン、ウイルソンビルのメンターグラフィクス(登録商標)社から提供されているカリバー(登録商標)検証および製造容易ソフトウエアツールを実行するプログラム可能コンピュータの一部分として、実行されるものであってもよい。従って、本発明の種々の実施形態は、プログラム可能コンピュータにより実行される媒体に格納されたソフトウエア命令により実施されてもよい。同様に、本発明の種々の実施形態は、プログラム可能なコンピュータでソフトウエア命令を実行することにより実施されてもよい。
以下に更に詳細に説明するように、設計データ処理モジュール405は、提供された製造基準またはプロセス情報と関連した超小型装置の設計に於ける設計データを識別する。次に、設計データ処理モジュール405は、識別された設計データを、考慮の対象として入出力端末403のユーザに提供する。ユーザからの入力に基づいて、設計データ処理モジュール405は、製造基準を使用して設計データを変更して設計の製造容易性を改善する。次に、設計データデータベース407は、例えば、超小型装置に対する設計、製造基準および入出力端末403を介してユーザにより提供された命令などの、設計データ処理モジュール405により使用された情報を格納する。
製造しやすい設計ツール401は更に、統計データ処理モジュール409と統計データデータベース411とを含むことができる。下記の説明から明らかになるように、統計データ処理モジュール409は、製造基準に関連する設計データを、統計的に関連する情報に組織化する。例えば、以下に更に詳細に説明するように、統計データ処理モジュール409は、製造基準と関連する高密度構造体(例えば、ビア)を有する設計領域を示すマップを生成することが出来る。以下に更に詳細に説明するように、設計が階層的に組織化されている場合、統計データ処理モジュール409は、設計の異なる階層レベルに関連した統計情報を提供することが出来る。かくして、設計がセルに階層的に組織化されている場合、統計データ処理モジュール409は、選択されたセルの内の設計データ、選択されたセルグループ内の設計データに対して、または全体設計に対して、統計情報を個々にまたは一括して提供することが出来る。次に、統計データデータベース411は、統計データデータベース411により使用された情報を格納して設計データを統計情報に組織化する。
マルチフォーマット設計データベース413は、超小型装置の異なる態様を設計するために使用された種々のフォーマットで設計データデータベース407と統計データデータベース411とに設計情報を提供する。例えば、マルチフォーマット設計データベース413は、超小型回路の構成部材間の電気接続を抽象的に記述する「ネットリスト」の形態で、超小型回路に対する設計情報を含むことが出来る。マルチフォーマット設計データベース413は、例えば、設計情報を、GDSII,OASIS、OAC,Genesis, Apollo, GL1, SPICE, Verilog, VHDL, CDL,およびMilkywayなどの所望のフォーマットへおよびこれらの所望のフォーマットから変換したり格納することが出来る。
マルチフォーマット設計データベース413は更に、マスク描画ツールに於いて使用されるように準備された後、超小型回路の層のレイアウトを幾何学的に描画する「断片フォーマット」の形態で、超小型回路の為の設計情報を含むことも出来る。マルチフォーマット設計データベース413は、例えば、超小型装置の構成部材を形成するために使用される多角形構造体を描画するフォーマットへおよびこのフォーマットからこの種の設計情報を変換したり格納することが出来る。マルチフォーマット設計データベース413は更に、フォトリソグラフィ処理の間、多角形構造体を形成するために使用されるマスク上に特徴を描画するフォーマットへおよびフォーマットからこの種の設計情報を変換したり格納することが出来る。
設計に於いてビアを変更するためのツールの操作
図5Aと図5Bとは、図4に示す製造しやすい設計ツール401のような、本発明の種々の実施形態に基づく製造しやすい設計ツールに対する1つの操作方法を示すフローチャートを示している。この方法は、歩留まりを改善するために超小型回路の設計に於けるビアの変更に対する特定の適用について説明されるが、この方法は、超小型装置の設計に対するいかなる種類の所望の変更にも適用されることは当然のことである。第1に、ステップ501で、製造基準が、例えば、マルチフォーマット設計データベース413を介して、設計データデータベース407内へ受領される。製造基準は、超小型装置の製造に関するいかなる情報であってよい。かくして、超小型回路に余剰ビアを生成する場合、製造基準は、超小型回路の別の構成部材(例えば、配線ライン、トランジスターゲートなど)と干渉することなく安全に余剰ビアを生成するために必要なビア周囲の外部空間の最少値であってもよい。製造基準は更に、元のビアからの余剰ビアの最少ずれ値と、余剰ビアによって接続されることになる導電層周囲に必要となる外部空間の最小値とを含んでいてもよい。
本発明の種々の実施形態に於いて、製造基準は、超小型装置を製造する半導体ファンドリにより提供される。工場は通常、超小型装置を製造するために使用する装置の可能性および限界についてより多くの専門知識を有している。従って、工場は、製造容易性のために設計を如何に改善できるかについて超小型装置設計者に対して有益な手引き(例えば、余剰ビアを安全に付加するために必要となる他の構成部材からの最小の空間配置など)を提供することが出来る。過去に於いては、この種の有益な情報は、通常、文書にされた報告書や概要の形態で設計者に提供されており、製造基準を含むデータベースを、設計を変更するためのエディターとリンクさせることを可能にするソフトウエアツールは存在していなかった。換言すれば、設計者は、情報を使用して設計を分析したり、または変更する実際的な手立てがなかったということである。然しながら、本発明の種々の実施形態に於いて、工場の製造経験および知識は、超小型装置の設計に、その設計中に、直接的に組み込むことが出来る。本発明の更に別の実施形態に於いて、製造基準は、超小型装置の設計者により、交互にまたは追加的に提供されることも出来る。従って、設計者は、例えば、余剰ビアを安全に追加するために必要となる他の構成部材からの最小空間配置を特定することができる。
製造基準が一旦受領されると、設計データ処理モジュール405は、ステップ503に於いて製造基準と関連する設計データを識別(同定)する。かくして、図示した例では、設計データ処理モジュール405は、単一ビアにより接続される既存設計に於ける全ての対の導電層即ち「相互接続部」を識別する。次に、設計データ処理モジュール405は、ビア構造体が余剰ビアをサポートすることが出来るかどうか決めるために、各ビア構造体(各ビア構造体はビアとビアにより接続される相互接続部とを両方含んでいる)の周囲の領域をチェックすることになる。更に詳しくは、設計に於ける各ビア構造体に対して、設計データ処理モジュール405は、製造基準に於いて特定されたずれ値により、ビアの一方側からの第1接続ずれ領域を検査する。次に、設計データ処理モジュール405は、この第1相互接続部の領域により、製造基準に記載された外部最小空間配置を満足するビアを形成することが出来るかどうかを定める。同様に、設計データ処理モジュール405は、ビア層(即ち、ビアが貫通形成される層)の対応領域と第2相互接続部との両方が、製造基準に記載の外部最小空間配置を満足するようなビアを形成することを許容するかどうかを定める。
図6は、ビア603を含むビア構造体における第1相互接続部の領域601を示す。第1相互接続部のこの領域が余剰ビアをサポートするかどうかを決めるために、設計データ処理モジュール405は、製造基準領域605Aに指定されたずれ値により定められたビア603の一方側の領域605Aを検査して、製造基準に定められた外側最小空間配置の値に適合するこの領域605Aにビアを形成することが出来るかどうかを決めることが出来る。設計データ処理モジュール405はまた、ビア層の対応領域と第2相互接続部の対応領域との両方が、製造基準に定められた外側最小空間配置の値を満足するビアを形成することを許容するかどうかを定めることになる。
この領域の分析により、ビア構造体が、製造基準の最小空間配置の要求事項を満たしていないということが判明したら、設計データ処理モジュール405が、製造基準に定められた最小空間配置の要求事項に適合するビアの一方側領域を識別するまで、または、元のビアのどの側も余剰ビアをサポート出来ないという結論を出すまで、このビア構造体の各側についてこの分析が繰り返される。かくして、設計データ処理モジュール405は、領域605B〜605Dを連続して検査して、これらの領域のいずれかにビアを形成できるかどうかを判断する。ここで、図6において、領域605A〜605Dは水平方向および垂直方向に直線状に示しているが、本発明の種々の実施形態に於いて、例えば領域605Aと領域605Bとの間の所望の領域が、余剰ビアをサポートするかどうかを判断するようにしてもよい。
統計データ処理モジュール409が、ビア構造体の各層に対して、製造基準に定められた最小空間配置の要求事項に適合する余剰ビアをサポートする、元のビア構造体に隣接する領域を識別することが出来れば、この場合、設計データ処理モジュール405は、製造基準に定められた最小空間配置の要求事項を使用して余剰ビアを製造する変更済設計データを生成することになる。すなわち、ステップ505に於いて、設計データ処理モジュール405は、製造基準に基づいて、識別設計データに対応する変更済設計データを生成することになる。この変更済設計データは、例えば、余剰ビアの配置および形状を特定するデータ、余剰ビアに到達するために必要になる導電層103、105の延長部分の配置および形状、または、所望の製造プロセスに基づき余剰ビアを形成するに必要な他のデータなどを含んでいてもよい。
次に、統計データ処理モジュール409は、変更済設計データおよび元の設計データを取得する。ステップ507に於いて、統計データ処理モジュール409は、入出力端末403に対して、変更済設計データに関してツール401のユーザへのフィードバックを供給する。かくして、図示した実施例の場合、統計データ処理モジュール409は、ユーザへフィードバックを提供し、ユーザは、例えば、余剰ビアを含むように修正できるビア構造体を識別する。入出力端末403は、製造ツール401に対する設計との相互作用を行えるユーザインターフェースをユーザへ提供できる装置であればどのようなタイプでもよい。例えば、入出力端末403は、インターネットのような公的なネットワークまたは私的なネットワークを介して設計データ処理モジュール405および統計データ処理モジュール409へ接続されるプログラム可能なコンピュータであってもよい。これとは別に、入出力端末403は、ディスプレイのような1ケまたは複数の入力装置、および、設計データ処理モジュール405もしくは統計データ処理モジュール409へ直接接続できるキーボード、マウスもしくは他のポインティングデバイスなどの1ケまたは複数の出力装置を含んでいてもよい。
種々の異なるタイプのフィードバックを、変更済設計データに関してユーザに提供できるということが理解されよう。例えば、統計データ処理モジュール409は、変更済設計データがもっとも頻繁に現れる超小型装置の領域を示す「温度」マップを生成してもよい。かくして、マップは、元のビア構造体の0%〜10%が余剰ビアを含むよう修正できる領域を、ある色で示すことが出来るであろう。そして、マップは、元のビア構造体の11%〜20%が余剰ビアを含むよう修正できる領域を、別の色で示すことができ、以下同様におこなうことが出来るであろう。これとは別に、統計データ処理モジュール409は、変更済設計データを生成した各領域を示すマップを生成することも出来る。
設計が階層構成に組織化されている場合、統計データ処理モジュール409は、階層の1つまたは複数の特定のレベルに対してフィードバックを生成するようにしてもよい。例えば、元の設計は、異なる設計部分に対応する「セル」に組織化されてもよい。超小型装置に於いて数百回見られることであるが、設計データの1つのセルは、メモリ回路のような離散した構成部材に対応する場合があり、他方、「より上位の」セルは、数個のメモリ回路を内蔵するレジスタを表現する場合がある。かくして、統計データ処理モジュール409は、全体設計に対応するフィードバックを提供するよりも、メモリ回路を示す設計データのセルに基づいてフィードバックを提供することもできる。たとえば、統計データ処理モジュール409は、まさに、変更済データがもっとも頻繁に発生する超小型装置の領域を示すメモリ回路の温度マップを生成してもよい。交互にまたは追加的に、統計データ処理モジュール409は、変更済設計データが生成されたメモリ回路に於ける各配置を示すレジスタマップを生成してもよいし、または、変更済設計データが生成されたメモリ回路に於ける各配置を示す超小型回路全体のマップを生成してもよい。
交互にまたは追加的に、統計データ処理モジュール409は、設計データにより表現される超小型回路の地理的領域に基づいて、フィードバックを提供することもできる。例えば、統計データ処理モジュール409は超小型装置を複数の領域に分割することができる。設計変更の頻度または割合の高い領域をひとつの色で示し、設計変更の頻度または割合の低い領域を別の色で示すことができる。これにより、設計変更が最も重要である設計部分に対して設計者の注意を集中させることが出来る。
統計データ処理モジュール409により、あらゆる種類の所望のフィードバックが提供されうるということに留意されたい。設計データデータベース407は例えば、超小型装置全体に対する、または、超小型装置の特定の領域、構成部材もしくはセルに対するマップよりむしろヒストグラムを生成してもよい。更にまた、設計データ処理モジュール405は、設計データ処理モジュール405により定められた設計データに対して利用可能な変更をユーザへ通知するための所望のまたは有益な情報を、円グラフ、リストまたはその他の形式で提供することが出来る。更にまた、本発明の種々の実施形態に於いて、ユーザは、フィードバック情報をどのように表示するかを選択することが出来る。例えば、本発明の種々の実施形態に於いて、ユーザは、フィードバック情報を表示する為に使用する範囲または値を種々選択することができる。かくして、本発明の種々の実施形態に於いて、ユーザは、元のビア構造体の0%〜10%が変更できる領域をひとつの色で表示するとともに元のビア構造体の11%〜20%が変更できる領域を別の色で表示するというやり方ではなく、元のビア構造体の0%〜15%または0%〜20%が余剰ビアを含むように変更できる領域を単一の色で示すマップを生成することが出来る。交互にまたは追加的に、本発明の種々の実施形態に於いて、ユーザは、フィードバック情報が表示されるカスタマイズされた領域、構成部材グループ、またはセルグループを特定することが許容される。
本発明の種々の実施形態に於いて、統計データ処理モジュール409または設計データ処理モジュール405は更に、ユーザに対して、変更済設計データを設計に含めるかどうかを決めるに際し有益な手引き情報を提供することが出来る。例えば、フィードバック情報は、変更済設計データに対して予測されうる歩留まりの増加を示す予測歩留まりデータを含むことが出来る。交互にまたは追加的に、変更済設計データを超小型装置設計に内蔵させることに起因する製造コストの増加(または減少)を示すコストデータをフィードバックすることも出来る。更にまた、変更済設計データを含めることから起因する超小型装置の性能の増大または低減を示す性能情報をフィードバックすることも出来る。この一例として、変更済設計データを使用して完了させるある種の論理演算に必要となる時間の効果を示すタイミングデータが挙げられよう。
更にまた、フィードバック情報は、手引き情報の組み合わせを含むことが出来ることに留意されたい。例えば、ユーザへのフィードバックに、変更済設計データを実施することから得られるコスト変動と結果として生じる歩留まり変動との両方を示すコスト利益分析情報を含めることが出来る。更にまた、フィードバックは、変更済設計データの全てを包含することも出来るし、変更済設計データの特別なカテゴリに特定することも出来るし、その両方を含めることも出来る。かくして、変更済設計データが、余剰ビアと、例えば拡げられた接続線との両方に関係している場合、余剰ビアに関する変更済設計データを包含する場合の歩留まりの増加、拡げられた接続線に関する変更済設計データを包含する場合の歩留まりの増加、これらの両方の変更済設計データを包含する場合の歩留まりの増加、または、上記3つのカテゴリーにおける歩留まり情報の組みあわせを、フィードバック情報として示すことができる。
ステップ509に於いて、ユーザは、変更済設計データのどの部分を設計に包含させるかを選択する。当然のことながら、ユーザは変更済設計データの全てを包含させるかまたは変更済設計データの一部分のみを包含させるかを選択することが出来る。例えば、ユーザは、余剰ビアを含むように変更できるビア構造体と、拡げることが出来る接続線との両方を識別するためにツール401を使用することができる。変更済設計データを検討して、ユーザは、接続線への潜在的設計変更は非実際的、不適切または不必要であると判断することが出来る。この場合、ユーザは、余剰ビアに関する変更済設計データのみを回路設計に包含することを選択して、広げられた接続線に関する変更済設計データを捨てることが出来る。
本発明の種々の実施形態に於いて、交互にまたは追加的に、ユーザは、設計の特定の階層レベルに基づいて変更済設計データを包含することが出来る。例えば、ユーザは、設計階層に於いて1つまたは複数のセルに対して変更済設計データを包含するよう選択し、同一階層レベルの他のセルに対して変更済設計データを捨てることが出来る。同様に、本発明の種々の実施形態に於いて、交互にまたは追加的に、ユーザに対して、超小型装置の特定の構成部材に基づいて変更済設計データを包含することを許容することが出来る。例えば、ユーザは、超小型装置に使用されるある種のメモリ回路に対して変更済設計データを包含するよう選択することが出来、より感度の高いラジオ周波数構成部材に対して変更済設計データを捨てることが出来る。
ユーザが一旦、設計に包含する変更済設計データを選択した場合、ステップ511に於いて、設計データ処理モジュール405は、超小型装置の設計を改定して、ユーザが選択した変更済設計データを包含させる。このようにして、製造基準に基づく設計改善が、設計に対して直接的に組み込まれることが出来る。更に、設計改善は、設計が半導体ファンドリに対して供給される前に、設計に組み込まれることが出来る。
本発明の種々の実施形態に於いて、上記の1つまたは複数のステップは、全体的に、再実施されたりまたは省略されたりすることが出来ることに留意されたい。例えば、本発明の種々の実施形態に於いて、設計データに対する変更は、ユーザの承認を必要とすることなく、自動的に設計に組み込まれることが出来る。本発明の他の実施形態に於いて、ユーザは、変更済設計データを元の設計に直接的に組み込むことが出来るようにすることなく、変更済設計データに関するフィードバックを受領するだけにすることもできる。例えば、ユーザは、変更済設計データを組み込むために別のツールを使用することもできる。更にまた、本発明の種々の実施形態に於いて、設計者は、設計に組み込まれない変更済設計データを選択するよう要求されて、選択されなかった変更済設計データが設計に自動的にくみこまれるようにすることもできる。
更にまた、当然のことながら、複数の種類の製造基準を同時に使用して変更済設計データを生成することが出来る。余剰ビアの生成に関する上述の例に於いて、製造基準は、余剰ビアと接続線との間の最短間隔を決めることが出来る。この最短距離に基づいて、設計データ処理モジュール405は、領域が、接続線に対して余りに近接した位置に配置されることなく余剰ビアをサポートすることが出来るかどうかを判断する。しかしながら、本発明の更に別の実施形態に於いて、製造基準は、接続線を移動したり幅を狭めたりするパラメータを含むことが出来る。従って、設計データ処理モジュール405は、領域が、接続線を移動したり幅を狭めたりして余剰ビアをサポートするように形成されることが出来るかどうかを追加的に判断するこれらのパラメータを使用することができる。かくして、このような製造基準を使用して生成された変更済設計データは、余剰ビアを生成するデータと、接続線を移動したり幅を狭めたりするデータとの両方を含むことが出来る。従って、変更済設計データに対してなされるフィードバックは、接続線を移動するまたは幅を狭めることにより生成されることが出来る余剰ビアと、設計された接続線を変更することなく生成することが出来る余剰ビアとを分離して識別することが出来る。
製造基準のルールに基づく使用およびモデルに基づく使用
本発明の種々の実施形態に於いて、製造基準は、ルールに基づいて、モデルに基づいて、またはこれらの2つの組み合わせに基づいて使用することができる。ルールに基づく実施形態の場合、製造しやすい設計ツール401は、変更済設計データを生成する特定のルールに従うことになる。例えば、余剰ビアの生成に関する上述の方法は、製造基準のルールに基づく適用を実施することが出来る。更に詳しくは、設計データ処理モジュール405は、例えば、全ての単一遷移ビア(または全ての選択された単一遷移ビア)をチェックして、そのビアが余剰ビアをサポートするかどうか判断し、ビアが製造基準に適合する余剰ビアをサポートする場合、ある種の出力を行い、ビアが製造基準に適合する余剰ビアをサポートしない場合、別の種類の出力を行う、ということを指定した一連のルールに従うことが出来る。
製造基準のモデルに基づく適用の場合、製造しやすい設計ツール401は、プロセス製造モデルのようなモデルを使用して、設計データをどのように変更するかを判断する。例えば、粒子サイズ対歩留まりのモデルを使用して、多数の異なる変数による変更済設計データを生成することが出来る。
図7を参照して、図7は4本の平行な接続線401〜407を示している。接続線401は、接続線403から距離d1だけ離間している。同様に、接続線405は接続線407から距離d1だけ離間している。次に、接続線403と接続線405とは距離d2だけ離間しており、この距離d2は距離d1より大きい。当業者には周知のように、製造工程の間、大気中の粒子は、隣接する接続線の機能性を損傷するまたは破壊さえすることがある。例えば、2本の隣接する接続線に接触する粒子は接続線を短絡させてそれらを誤動作させることがある。このため、製造メーカは超小型装置の製造ルームに於ける粒子の数および寸法を厳しく制御している。
この種の短絡トラブルが1対の隣接する接続線に於いて発生する可能性は、粒子の数、粒子のサイズ、および隣接する接続線間の間隔に依存する。図7に示すように、粒子409(409Aおよび409B)の幅は距離d1よりも小さく、従って、接続線401〜407の間のいずれの箇所においても短絡を引き起こすことはない。しかしながら、より大きな粒子4011(4011Aおよび4011B)の幅は距離d1より大きい。従って、粒子4011(4011Aおよび4011B)が接続線401と接続線403との間の領域413A、または接続線405と接続線407との間の領域413B内部に落下すると、粒子4011(4011Aおよび4011B)は隣接する接続線を短絡させることになる。他方、粒子4011(4011Aおよび4011B)の幅は距離d2より小さいので、粒子4011(4011Aおよび4011B)は接続線403と接続線405との間に短絡を引き起こさない。
図示する例に於いて、短絡トラブルの頻度は、距離d1より幅の広い粒子の数を低減することにより、もしくは、距離d1の値を増大させることにより、またはその両方を行うことにより、低減させることが出来る。しかしながら、接続線403と接続線405とを相互に近接させるように移動させて距離d1の値を増大させると、これらの接続線をより短絡させやすくなる(即ち、距離d2より幅の広い粒子の数を増大させることになる)。当業者により容易に理解されうるように、距離d1より幅の広い粒子の数を減少させることと接続線間の距離d1の値を増大させることとの両方は、歩留まりには有利になろうが製造コストおよび/または性能コストに負担となるだろう。
従って、本発明の種々の実施形態に於いて、歩留まりの有利性、製造コスト、性能コスト、またはこれら3つの要因の組み合わせを、粒子サイズおよび分布値(頻度)、接続線の幅および分布値、またはこれら両方の組合せとに関連付けるモデルを使用することができる。例えば、本発明は、回路設計の歩留まりが、異なる粒子サイズと分布値とによりどのように影響されるかを識別するモデルを使用することができる。粒子サイズと分布値とは、例えば、1ミクロンより小さい粒子の、1立方フィート空間当たりの数、1ミクロン〜5ミクロン範囲の粒子の、1立方フィート空間当たりの数、5ミクロン〜10ミクロン範囲の粒子の、1立方フィート空間当たりの数などを示す鐘型曲線により図式的に表現することが出来る。このモデルにより、更に、接続線幅と分布値とが変動した場合(例えば、より多くの接続線間の間隔が広くなった場合)、その設計の製造歩留まりがどのように変動するかを識別することが出来る。
この種のモデルを使用することにより、本発明の種々の実施形態に於いて、例えば、種々の接続線間の間隔を広げる変更済設計データを生成することが出来る。更に、本発明の種々の実施形態に於いて、設計者が、種々の接続線間の間隔を広げることによる歩留まりの有利性および/または負担するコストを、製造中選択されたサイズを上回る粒子の分布を低減することによる歩留まりの有利性および/または負担するコストと比較することが出来るようなフィードバックを、設計者に対して供給することが出来る。
改善することが出来る設計データの種類
余剰ビアの追加は上記具体例として使用されてきたが、本発明の種々の実施形態を、製造容易性を改善するために任意の種類の設計データを変更するために使用することができる。例えば、余剰ビアの追加に加えて、本発明の種々の実施例を、接続線の幅を広げるため、超小型装置の表面を平坦化するために金属充填量を追加するため、超小型回路の領域に於ける接続部の密度を低減するため、または、超小型装置の構成部材へのその他の改良のために使用することができる。
更に、本発明の種々の実施例を、超小型装置の幾何学的特徴を構築するために使用される幾何学的設計データを改善するために使用することができる。例えば、本発明の実施例を、超小型装置を生成するためにフォトリソグラフィ処理に於いて使用されるマスクの形状を改善するために使用することができる。かくして、マスク設計データは、空間に余裕がある場合、超小型装置の多角形構造体のエンドキャップを拡げるように変更することが出来て、これにより、形成される多角形構造体は十分な表面積を備えて製造されることが確実になる。更に、多角形構造体の構成を変更してフォトリソグラフィック処理に於ける工程数(「ショット数」)を低減することが出来る。
更に、化学的機械的研磨(CMP)で生じるプロセス変動を、本発明の種々の実施例に於いて、評価し且つ修正することも出来る。これらの修正は、空き領域に多角形を付加するという形を取り、これにより、付加金属が、多角形により表現される空間を充填して研磨工程における歪みを修正することが出来るものである。
結論
本発明を、現在、本発明を実施する好ましい態様を含む特定の例に関して説明してきたが、当業者は、上述のシステムおよび技術には多数の改変例および置換例があるということを当然のこととして理解するべきであり、これらの改変例および置換例は添付の特許請求範囲に記載の本発明の精神および範囲に含まれるものであることはいうまでもない。

Claims (75)

  1. 超小型装置のための設計を受領することと、
    製造基準を受領することと、
    前記製造基準と関連する前記設計の設計データを識別することとを含むことを特徴とする超小型装置の設計方法。
  2. 前記設計データの少なくとも一部分を表示することを更に含むことを特徴とする請求項1に記載の方法。
  3. 前記製造基準に基づいて表示設計データを変更することとを更に含むことを特徴とする請求項2に記載の方法。
  4. 統計情報に基づいて、表示されるべき前記設計データの前記部分を選択することを更に含むことを特徴とする請求項2に記載の方法。
  5. 前記統計情報は、前記設計データの前記部分の出現頻度に関係することを特徴とする請求項4に記載の方法。
  6. 前記出現頻度は、前記設計に於ける前記設計データの前記部分の出現頻度であることを特徴とする請求項5に記載の方法。
  7. 前記出現頻度は、特定の構造体に於ける前記設計データの前記部分の出現頻度であることを特徴とする請求項5に記載の方法。
  8. 前記統計情報は、前記設計データの前記部分のトラブル頻度に関係することを特徴とする請求項4に記載の方法。
  9. 前記超小型装置に対する前記設計の階層に基づいて、表示されるべき前記設計データの前記部分を選択することを更に含むことを特徴とする請求項2に記載の方法。
  10. 前記設計はセルへ階層的に組織化されており、そして、
    前記設計データの前記部分はセルに対応することを特徴とする請求項9に記載の方法。
  11. 前記設計データの前記部分により表現される構造体に基づいて、前記表示されるべき設計データの前記部分を選択することを更に含むことを特徴とする請求項2に記載の方法。
  12. 前記構造体は、前記設計のユーザにより選択されることを特徴とする請求項11に記載の方法。
  13. 前記構造体は、前記設計に於ける前記構造体の出現頻度に基づいて選択されることを特徴とする請求項11に記載の方法。
  14. 前記設計データの前記部分により表現される構造体の当該超小型装置上の位置に基づいて、前記表示されるべき設計データの前記部分を選択することを更に含むことを特徴とする請求項2に記載の方法。
  15. 前記製造基準に対応するコスト/利益分析情報を受領することと、
    前記受領されたコスト/利益分析情報に基づいて、前記表示されるべき設計データの前記部分を選択することとを更に含むことを特徴とする請求項2に記載の方法。
  16. 前記コスト/利益分析情報の少なくとも一部分を表示することを更に含むことを特徴とする請求項15に記載の方法。
  17. 前記製造基準に対応する性能分析情報を受領することと、
    前記受領された性能分析情報に基づいて、前記表示されるべき設計データの前記部分を選択することとを更に含むことを特徴とする請求項2に記載の方法。
  18. 前記性能分析情報の少なくとも一部分を表示することを更に含むことを特徴とする請求項17に記載の方法。
  19. 前記性能分析情報は、前記製造基準に基づいて、前記表示されるべき設計データの前記部分を変更することから得られる歩留まりの改善に関することを特徴とする請求項17に記載の方法。
  20. 前記性能分析情報は、前記製造基準に基づいて、前記表示されるべき設計データの前記部分を変更することから得られる当該超小型装置のタイミングの改善に関することを特徴とする請求項17に記載の方法。
  21. 前記性能分析情報は、前記製造基準に基づいて、前記表示されるべき設計データの前記部分を変更することから得られる寸法改善に関することを特徴とする請求項17に記載の方法。
  22. 前記製造基準に基づいて前記設計データの少なくとも一部分を変更することを更に含むことを特徴とする請求項1に記載の方法。
  23. 前記変更されるべき設計データは、前記設計のユーザにより選択されることを特徴とする請求項22に記載の方法。
  24. 前記変更されるべき設計データは、自動的に選択されることを特徴とする請求項22に記載の方法。
  25. 前記設計データは、当該超小型装置の構成部材間の機能関係性を表現していることを特徴とする請求項1に記載の方法。
  26. 前記設計データは、当該超小型装置の構成部材間の電気接続が記述されているネットリストを含むことを特徴とする請求項25に記載の方法。
  27. 前記設計データは、当該超小型装置の構成部材間の物理的関係を表現していることを特徴とする請求項1に記載の方法。
  28. 前記設計データは、当該超小型装置を形成する多角形構造体をフォトリソグラフィにより生成する断片フォーマットを含むことを特徴とする請求項27に記載の方法。
  29. 前記設計データは、当該超小型装置を形成する多角形構造体のレイアウトを含むことを特徴とする請求項27に記載の方法。
  30. 前記製造基準に基づいて、前記設計データの少なくとも一部分になされうる適用可能な変更を確定することと、
    前記適用可能な変更に関しフィードバックを提供することとを更に含むことを特徴とする請求項1に記載の方法。
  31. 前記フィードバックは、前記適用可能な変更の少なくとも一部分の説明を含むことを特徴とする請求項30に記載の方法。
  32. 前記フィードバックは、当該超小型装置全体に共通の適用可能な変更を表していることを特徴とする請求項30に記載の方法。
  33. 前記フィードバックは、少なくともひとつの定められた特性に対応する適用可能な変更を表していることを特徴とする請求項30に記載の方法。
  34. 前記少なくともひとつの定められた特性は、当該超小型装置のタイミング動作に関することを特徴とする請求項33に記載の方法。
  35. 前記少なくともひとつの定められた特性は、当該超小型装置の製造に対する製造歩留まりに関係することを特徴とする請求項33に記載の方法。
  36. 前記少なくともひとつの定められた特性は、当該超小型装置の性能に関係することを特徴とする請求項33に記載の方法。
  37. 前記少なくともひとつの定められた特性は、当該超小型装置の製造コストに関係することを特徴とする請求項33に記載の方法。
  38. 前記少なくともひとつの定められた特性は、当該超小型装置の信頼性に関係することを特徴とする請求項33に記載の方法。
  39. 統計情報に基づき、前記フィードバックを提供することを更に含むことを特徴とする請求項30に記載の方法。
  40. 前記設計の階層機構に基づき、前記フィードバックを提供することを更に含むことを特徴とする請求項30に記載の方法。
  41. 前記設計は、セルに階層的に組織化されており、そして、
    前記提供されるフィードバックは選択されたセルに対応することを特徴とする請求項40に記載の方法。
  42. 当該超小型装置の選択された構造体に基づき、前記フィードバックを提供することを更に含むことを特徴とする請求項30に記載の方法。
  43. 当該超小型装置の選択された領域に基づき、前記フィードバックを提供することを更に含むことを特徴とする請求項30に記載の方法。
  44. 前記設計データと前記設計との間の関係を表す関係性データを定めることと、
    前記設計のユーザに対して前記関係性データを提供することとを更に含むことを特徴とする請求項1の方法。
  45. 前記設計データは、1つまたは複数の構造体に関するものであり、
    前記関係性データは、当該超小型装置の前記1つまたは複数の構造体の各々の配置を表すことを特徴とする請求項44に記載の方法。
  46. 前記設計データは、1つまたは複数の構造体に関するものであり、
    前記関係性データは、当該超小型装置の前記1つまたは複数の構造体の密度を表すことを特徴とする請求項44に記載の方法。
  47. 前記関係性データは、前記設計データと前記設計との間の統計的関係を表すものであることを特徴とする請求項44に記載の方法。
  48. 前記設計データは、1つまたは複数の構造体に関するものであり、
    前記関係性データは、当該超小型装置の前記1つまたは複数の構造体の各々の、1つまたは複数の他の構造体に対する比率を定めていることを特徴とする請求項47に記載の方法。
  49. 前記設計データは、1つまたは複数の構造体に関するものであり、
    前記関係性データは、当該超小型装置の前記1つまたは複数の構造体の各々の、全ての前記構造体に対する比率を定めるものであることを特徴とする請求項47に記載の方法。
  50. 前記設計データは、前記構造体の物理的特徴を特定するデータを含み、
    前記製造基準は、前記構造体の物理的特徴に対するパラメータを含むことを特徴とする請求項1に記載の方法。
  51. 前記設計データは、フォトリソグラフィのレイアウトに対するパラメータを含み、
    前記製造基準は、フォトリソグラフィのレイアウトを変更するためのパラメータを含むことを特徴とする請求項1に記載の方法。
  52. 前記製造基準は、当該超小型装置をテストするテストパラメータを含むことを特徴とする請求項1に記載の方法。
  53. 複数の製造基準を受領することと、
    前記設計のユーザに対して、前記複数の製造基準を提供することと、
    ユーザから、前記複数の製造基準の少なくともひとつの選択対象を受領することと、
    前記複数の製造基準の前記選択された少なくともひとつと関連する、前記設計に於ける設計データを識別することとを更に含むことを特徴とする請求項1に記載の方法。
  54. 前記製造基準に基づいて、前記複数の製造基準の前記選択された少なくともひとつに関連する前記設計データの少なくとも一部分を変更することを更に含むことを特徴とする請求項53の方法。
  55. 前記製造基準に基づき、前記設計データを2つまたはそれ以上のカテゴリに分類することと、
    前記設計のユーザに対して前記カテゴリを提供することと、
    1つまたは複数の前記カテゴリを指定するユーザから入力を受領することと、
    前記製造基準に基づき、前記指定された1つまたは複数のカテゴリにおける前記設計データを変更することとを更に含むことを特徴とする請求項1に記載の方法。
  56. 前記製造基準は、当該超小型装置を製造するファンドリにより指定されることを特徴とする請求項1に記載の方法。
  57. 前記製造基準は、前記設計のユーザにより指定されることを特徴とする請求項1に記載の方法。
  58. 前記製造基準に関連する前記設計における設計データを識別する1つまたは複数のルールを使用することを更に含むことを特徴とする請求項1に記載の方法。
  59. 前記製造基準に関連する前記設計における設計データを識別するモデルを使用することを更に含むことを特徴とする請求項1に記載の方法。
  60. 前記モデルは、前記製造基準と関連付ける前記設計データの分割を定めることを特徴とする請求項59に記載の方法。
  61. 前記モデルは、前記製造基準と前記設計データとを関連付けるマルチフォーマットデータベースを使用することを特徴とする請求項59に記載の方法。
  62. 超小型装置のための設計と製造基準とを受領する設計データデータベースと、
    前記製造基準に関連する前記設計に於ける設計データを識別する設計データ処理モジュールとを含むことを特徴とする超小型装置設計ツール。
  63. 前記識別設計データの少なくとも一部分を表示するユーザインターフェースを更に含むことを特徴とする請求項62に記載のツール。
  64. 前記ユーザインターフェースは、前記製造基準に基づき、前記表示設計データを変更する指示を受領することができることを特徴とする請求項63に記載のツール。
  65. 統計情報を含む統計データデータベースを更に含み、
    前記ユーザインターフェースは、ユーザが、前記統計情報に基づき、表示されるべき前記設計データの前記部分を選択することを許容することを特徴とする請求項63に記載のツール。
  66. 前記統計情報は、前記設計データの前記部分の出現頻度に関連することを特徴とする請求項65に記載のツール。
  67. 前記出現頻度は、前記設計に於ける前記設計データの前記部分の出現頻度であることを特徴とする請求項66に記載のツール。
  68. 前記出現頻度は、特定の構造体における前記設計データの前記部分の出現頻度であることを特徴とする請求項66に記載のツール。
  69. 前記統計情報は、前記設計データの前記部分のトラブル頻度に関連することを特徴とする請求項65に記載のツール。
  70. 前記ユーザインターフェースは、ユーザが、当該超小型装置に対する前記設計の階層に基づき、表示されるべき前記設計データの前記部分を選択することを許容することを特徴とする請求項63に記載のツール。
  71. 前記設計はセルへ階層的に組織化されており、
    前記設計データの前記部分はセルに対応していることを特徴とする請求項70に記載のツール。
  72. 前記ユーザインターフェースは、ユーザが、前記設計データの前記部分により表現される構造体に基づき、表示されるべき前記設計データの前記部分を選択することを許容することを特徴とする請求項63に記載のツール。
  73. 前記ユーザインターフェースは、ユーザが、前記設計データの前記部分により表現される前記構造体を選択することを許容することを特徴とする請求項72に記載のツール。
  74. 前記構造体は、前記設計に於ける前記構造体の出現頻度に基づいて選択されることを特徴とする請求項72に記載のツール。
  75. 前記ユーザインターフェースは、ユーザが、前記設計データの前記部分により表現される構造体の当該超小型装置の位置に基づき、表示されるべき前記設計データの前記部分を選択することを許容することを特徴とする請求項63に記載のツール。
JP2011140959A 2003-07-18 2011-06-24 超小型装置の設計方法および設計ツール Expired - Fee Related JP5823744B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US48836303P 2003-07-18 2003-07-18
US60/488,363 2003-07-18
US10/827,990 2004-04-19
US10/827,990 US20050015740A1 (en) 2003-07-18 2004-04-19 Design for manufacturability

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006520354A Division JP2007535014A (ja) 2003-07-18 2004-07-16 製造を容易にする設計

Publications (2)

Publication Number Publication Date
JP2011204272A true JP2011204272A (ja) 2011-10-13
JP5823744B2 JP5823744B2 (ja) 2015-11-25

Family

ID=34068416

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006520354A Pending JP2007535014A (ja) 2003-07-18 2004-07-16 製造を容易にする設計
JP2011140959A Expired - Fee Related JP5823744B2 (ja) 2003-07-18 2011-06-24 超小型装置の設計方法および設計ツール

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2006520354A Pending JP2007535014A (ja) 2003-07-18 2004-07-16 製造を容易にする設計

Country Status (7)

Country Link
US (1) US20050015740A1 (ja)
EP (1) EP1604291A4 (ja)
JP (2) JP2007535014A (ja)
KR (7) KR20090115230A (ja)
CN (1) CN1764913B (ja)
TW (1) TWI267011B (ja)
WO (1) WO2005010690A2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005111874A2 (en) * 2004-05-07 2005-11-24 Mentor Graphics Corporation Integrated circuit layout design methodology with process variation bands
US7418693B1 (en) 2004-08-18 2008-08-26 Cadence Design Systems, Inc. System and method for analysis and transformation of layouts using situations
ATE524782T1 (de) * 2004-11-30 2011-09-15 Freescale Semiconductor Inc Verfahren und system zur verbesserung der herstellbarkeit integrierter schaltungen
EP2428563A1 (en) 2005-02-10 2012-03-14 Regents Of The University Of Minnesota Vascular/lymphatic endothelial cells
JP4686257B2 (ja) * 2005-05-25 2011-05-25 株式会社東芝 マスク製造システム、マスクデータ作成方法、及び半導体装置の製造方法
US7689960B2 (en) * 2006-01-25 2010-03-30 Easic Corporation Programmable via modeling
US8560109B1 (en) * 2006-02-09 2013-10-15 Cadence Design Systems, Inc. Method and system for bi-directional communication between an integrated circuit (IC) layout editor and various IC pattern data viewers
US20070233805A1 (en) * 2006-04-02 2007-10-04 Mentor Graphics Corp. Distribution of parallel operations
US7673268B2 (en) 2006-05-01 2010-03-02 Freescale Semiconductor, Inc. Method and system for incorporating via redundancy in timing analysis
US8056022B2 (en) 2006-11-09 2011-11-08 Mentor Graphics Corporation Analysis optimizer
KR100828026B1 (ko) 2007-04-05 2008-05-08 삼성전자주식회사 집적회로 설계패턴의 레이아웃 수정방법 및 이를 수행하기위한 장치
US20090055782A1 (en) * 2007-08-20 2009-02-26 Fu Chung-Min Secure Yield-aware Design Flow with Annotated Design Libraries
US7793238B1 (en) * 2008-03-24 2010-09-07 Xilinx, Inc. Method and apparatus for improving a circuit layout using a hierarchical layout description
US8381152B2 (en) 2008-06-05 2013-02-19 Cadence Design Systems, Inc. Method and system for model-based design and layout of an integrated circuit
US9741309B2 (en) 2009-01-22 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device including first to fourth switches
US8769475B2 (en) * 2011-10-31 2014-07-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method, system and software for accessing design rules and library of design features while designing semiconductor device layout
US8832621B1 (en) 2011-11-28 2014-09-09 Cadence Design Systems, Inc. Topology design using squish patterns
US8793638B2 (en) * 2012-07-26 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of optimizing design for manufacturing (DFM)
US8745553B2 (en) * 2012-08-23 2014-06-03 Globalfoundries Inc. Method and apparatus for applying post graphic data system stream enhancements
CN103309148A (zh) * 2013-05-23 2013-09-18 上海华力微电子有限公司 光学临近效应修正方法
TWI683563B (zh) * 2014-01-29 2020-01-21 日商新力股份有限公司 在無線電信系統中與基地台通訊的電路、終端裝置、基地台及其操作方法
US10678985B2 (en) 2016-08-31 2020-06-09 Arm Limited Method for generating three-dimensional integrated circuit design
US11004037B1 (en) * 2019-12-02 2021-05-11 Citrine Informatics, Inc. Product design and materials development integration using a machine learning generated capability map
US11526152B2 (en) 2019-12-19 2022-12-13 X Development Llc Techniques for determining fabricability of designs by searching for forbidden patterns

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06332987A (ja) * 1993-05-26 1994-12-02 Toshiba Corp プリント配線板設計装置
JPH08123843A (ja) * 1994-10-26 1996-05-17 Matsushita Electric Ind Co Ltd 自動配置配線方法
JPH0916634A (ja) * 1995-06-27 1997-01-17 Mitsubishi Electric Corp コンパクション装置
JPH1022391A (ja) * 1996-07-01 1998-01-23 Toshiba Corp レイアウト圧縮方法
JP2000150607A (ja) * 1998-11-09 2000-05-30 Toshiba Corp シミュレーション方法、シミュレータ、シミュレーションプログラムを格納した記録媒体、パターン設計方法、パターン設計装置、パターン設計プログラムを格納した記録媒体、および半導体装置の製造方法
JP2000223578A (ja) * 1999-02-03 2000-08-11 Nec Corp 半導体集積回路の配線方法
JP2001015637A (ja) * 1999-06-30 2001-01-19 Mitsubishi Electric Corp 回路配線方式及び回路配線方法及び半導体パッケージ及び半導体パッケージ基板
JP2002026128A (ja) * 2000-07-03 2002-01-25 Mitsubishi Electric Corp 設計支援装置、設計支援方法及び設計支援プログラムが記録された記録媒体
JP2002353083A (ja) * 2001-05-23 2002-12-06 Hitachi Ltd 半導体集積回路の製造方法
JP2003031661A (ja) * 2001-07-16 2003-01-31 Mitsubishi Electric Corp 半導体集積回路の配線間隔決定装置、自動配置配線装置、自動配置配線装置のためのルール作成装置、半導体集積回路の配線間隔決定方法、自動配置配線方法および自動配置配線方法のためのルール作成方法。

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4918627A (en) * 1986-08-04 1990-04-17 Fmc Corporation Computer integrated gaging system
US5586052A (en) * 1993-04-27 1996-12-17 Applied Computer Solutions, Inc. Rule based apparatus and method for evaluating an engineering design for correctness and completeness
US5539652A (en) * 1995-02-07 1996-07-23 Hewlett-Packard Company Method for manufacturing test simulation in electronic circuit design
US5903471A (en) * 1997-03-03 1999-05-11 Motorola, Inc. Method for optimizing element sizes in a semiconductor device
US6249904B1 (en) * 1999-04-30 2001-06-19 Nicolas Bailey Cobb Method and apparatus for submicron IC design using edge fragment tagging to correct edge placement distortion
US6584609B1 (en) * 2000-02-28 2003-06-24 Numerical Technologies, Inc. Method and apparatus for mixed-mode optical proximity correction
WO2001097096A1 (en) * 2000-06-13 2001-12-20 Mentor Graphics Corporation Integrated verification and manufacturability tool
JP2002245108A (ja) * 2001-02-14 2002-08-30 Ricoh Co Ltd 半導体集積回路のマスクパターン編集装置
US20040250223A1 (en) * 2001-06-15 2004-12-09 Quiroga Jose Luis L Optimal circuit verification method
US20030061587A1 (en) * 2001-09-21 2003-03-27 Numerical Technologies, Inc. Method and apparatus for visualizing optical proximity correction process information and output
US6832360B2 (en) * 2002-09-30 2004-12-14 Sun Microsystems, Inc. Pure fill via area extraction in a multi-wide object class design layout
US7240319B2 (en) * 2003-02-19 2007-07-03 Diversified Systems, Inc. Apparatus, system, method, and program for facilitating the design of bare circuit boards

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06332987A (ja) * 1993-05-26 1994-12-02 Toshiba Corp プリント配線板設計装置
JPH08123843A (ja) * 1994-10-26 1996-05-17 Matsushita Electric Ind Co Ltd 自動配置配線方法
JPH0916634A (ja) * 1995-06-27 1997-01-17 Mitsubishi Electric Corp コンパクション装置
JPH1022391A (ja) * 1996-07-01 1998-01-23 Toshiba Corp レイアウト圧縮方法
JP2000150607A (ja) * 1998-11-09 2000-05-30 Toshiba Corp シミュレーション方法、シミュレータ、シミュレーションプログラムを格納した記録媒体、パターン設計方法、パターン設計装置、パターン設計プログラムを格納した記録媒体、および半導体装置の製造方法
JP2000223578A (ja) * 1999-02-03 2000-08-11 Nec Corp 半導体集積回路の配線方法
JP2001015637A (ja) * 1999-06-30 2001-01-19 Mitsubishi Electric Corp 回路配線方式及び回路配線方法及び半導体パッケージ及び半導体パッケージ基板
JP2002026128A (ja) * 2000-07-03 2002-01-25 Mitsubishi Electric Corp 設計支援装置、設計支援方法及び設計支援プログラムが記録された記録媒体
JP2002353083A (ja) * 2001-05-23 2002-12-06 Hitachi Ltd 半導体集積回路の製造方法
JP2003031661A (ja) * 2001-07-16 2003-01-31 Mitsubishi Electric Corp 半導体集積回路の配線間隔決定装置、自動配置配線装置、自動配置配線装置のためのルール作成装置、半導体集積回路の配線間隔決定方法、自動配置配線方法および自動配置配線方法のためのルール作成方法。

Also Published As

Publication number Publication date
KR20060024350A (ko) 2006-03-16
WO2005010690A2 (en) 2005-02-03
TWI267011B (en) 2006-11-21
TW200515218A (en) 2005-05-01
EP1604291A4 (en) 2006-10-11
EP1604291A2 (en) 2005-12-14
CN1764913A (zh) 2006-04-26
KR101596429B1 (ko) 2016-03-07
US20050015740A1 (en) 2005-01-20
KR20110019786A (ko) 2011-02-28
KR100939786B1 (ko) 2010-01-29
KR20090115230A (ko) 2009-11-04
KR20130032391A (ko) 2013-04-01
KR20110123808A (ko) 2011-11-15
WO2005010690A3 (en) 2005-05-19
KR20120089374A (ko) 2012-08-09
JP2007535014A (ja) 2007-11-29
KR20130133308A (ko) 2013-12-06
CN1764913B (zh) 2010-06-23
JP5823744B2 (ja) 2015-11-25

Similar Documents

Publication Publication Date Title
JP5823744B2 (ja) 超小型装置の設計方法および設計ツール
US8555212B2 (en) Manufacturability
US7155689B2 (en) Design-manufacturing interface via a unified model
US5936868A (en) Method for converting an integrated circuit design for an upgraded process
US9519732B1 (en) Methods, systems, and articles of manufacture for implementing pattern-based design enabled manufacturing of electronic circuit designs
KR100962859B1 (ko) 집적 회로의 선택적 스케일링
US8453087B2 (en) Method and apparatus for preemptive design verification via partial pattern matching
US20070256046A1 (en) Analysis and optimization of manufacturing yield improvements
JP2007535715A (ja) 集積回路レイアウトを設計する方法及び機器
TW202018869A (zh) 積體電路佈局方法
JP2007027290A (ja) 半導体集積回路のレイアウト設計方法
US9053259B1 (en) Methods, systems, and articles of manufacture for implementing pattern-based design enabled manufacturing of electronic circuit designs
CN111125984A (zh) 集成电路设计方法
JP5671357B2 (ja) リソグラフィ検証装置およびリソグラフィシミュレーションプログラム
TW202331580A (zh) 積體電路的佈局圖的修改方法及修改系統及電腦編程產品
WO2018234747A1 (en) INTEGRATION FILLING TECHNIQUE
JP2008210983A (ja) 信頼性設計支援方法
US20080147373A1 (en) Method for analyzing the design of an integrated circuit
US20210050257A1 (en) Semiconductor device and method of manufacturing the same
Ferguson Shifting methods: adopting a design for manufacture flow

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130228

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130523

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130528

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130627

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130702

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130723

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140327

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140626

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140701

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140724

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140729

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140827

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140909

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150521

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150608

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150608

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151008

R150 Certificate of patent or registration of utility model

Ref document number: 5823744

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees