CN1764913B - 工艺性设计 - Google Patents

工艺性设计 Download PDF

Info

Publication number
CN1764913B
CN1764913B CN2004800083210A CN200480008321A CN1764913B CN 1764913 B CN1764913 B CN 1764913B CN 2004800083210 A CN2004800083210 A CN 2004800083210A CN 200480008321 A CN200480008321 A CN 200480008321A CN 1764913 B CN1764913 B CN 1764913B
Authority
CN
China
Prior art keywords
design
design data
microdevice
data
manufacturing standard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2004800083210A
Other languages
English (en)
Other versions
CN1764913A (zh
Inventor
约瑟夫·D·萨茨基
劳伦斯·W·格罗德
约翰·G·福格森
桑贾伊·达尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mentor Worldwide LLC
Mentor Graphics Corp
Original Assignee
Mentor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=34068416&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1764913(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Mentor Corp filed Critical Mentor Corp
Publication of CN1764913A publication Critical patent/CN1764913A/zh
Application granted granted Critical
Publication of CN1764913B publication Critical patent/CN1764913B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/35—Nc in input of data, input till input file format
    • G05B2219/35028—Adapt design as function of manufacturing merits, features, for manufacturing, DFM
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45028—Lithography
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Stored Programmes (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本发明公开了一种用于修改现有微型器件的设计以改进其工艺性的技术。根据所公开的技术，设计者接收与设计中的数据相关的制造规范。随即确定所述相关的设计数据并将其提供给微型器件的设计者，微型器件的设计者根据制造规范可以选择性地对设计进行修改。以这种方式，设计者可以将来自工厂的制造规范直接整合到微型器件的初始设计中。

Description

工艺性设计
本申请要求了于2003年7月18日提交的编号为60/488,363、题为“Techniques For Maximizing Yield In Nanometer Design”，发明人为John Ferguson等人的美国临时申请的部分继续申请的优先权，并通过在此引用而被完整地并入本申请中。本申请还要求了于2004年4月19日提交的编号为10/827,990、题为“Design For Manufaeturability”，发明人为Joseph Sawicki等人的美国专利申请的部分继续申请的优先权，并通过在此引用而被完整地并入本申请中。
技术领域
本发明涉及用于辅助设计微型器件的各种技术和工具。本发明的多个方面具体应用在微型器件的设计中，以改进这些微型器件随后的工艺性。
背景技术
微电路设备应用在从汽车到微波到个人电脑的多种产品中。设计和制造微电路设备涉及多个步骤；被通称为“设计流程”，具体步骤很大程度上取决于微电路的类型、复杂性、设计团队、和微电路制造商或加工工厂。个别步骤通用于全部的设计流程：首先，逻辑化地对设计标准进行建模，通常使用硬件描述语言(HDL)。通过运行软件模拟器和/或硬件仿真器(或程序)，软件和硬件的“工具”对设计流程中各阶段的设计进行校验，并改正错误。
当满足了逻辑设计之后，通过综合软件转入设计数据。该设计数据，通常称为“网表”(netlist)，代表了特定的电气设备，例如晶体管、电阻、电容、和它们的相互连接，所述的相互连接将获得所希望的逻辑结果。在这个阶段还可以利用对每个器件假定的特性速率对时序作出初步的估计。该“网表”可以被视为相应于显示在常规电路图中所代表的层级。
一旦电路基本元件间的关系被建立，那么再一次对设计进行变换，这次将设计变换为特定的几何元素，该几何元素定义了形成各个元件时会出现的形状。自定义布局图编辑器，例如Mentor Graphics公司的IC Station或者Cadence公司的Virtuoso都是通常用于这个任务的。自动放置和布线工具也可以用于定义实体的(physical)布局图，尤其是用于互相连接逻辑元件的连线。
实体设计数据代表了在制造希望的微电路设备时写入到掩模上的图案，通常是通过光刻过程。集成电路的每个层在实体数据库中具有相应的表示层(layer representation)，并且由表示层中的数据所描述的几何形状定义了各电路元件的相对位置。例如，表示层中的注入层(implant layer)形状定义了将要发生掺杂的区域；互联层的表示层中的连线形状定义了连接各元件的金属布线的位置，等等。非常重要的是，实体设计信息准确地将设计标准和逻辑设计具体化为恰当的性能。进一步，由于实体设计数据，也称为“布局图(layout)”，用于创建在生产中使用的光掩模或标线(reticle)，因此该数据必须符合生产最终器件的生产设备或工厂的要求。每个工厂依照它们自己的工艺、设备和技术定义自己的实体设计参数。
由于微电路设备重要性的日益增长，设计者和厂商不断地改进这些设备。每年，例如，微电路设备厂商开发新技术使得微电路设备，例如可编程微处理器，变得更加复杂并且具有更小的尺寸。目前生产的微处理器具有超过5千万晶体管，每个的尺寸仅为90纳米。由于器件尺寸不断的缩小，它们中的大多数都集成在一个单独的芯片上。此外，许多厂商正在使用这些技术生产其他类型的微型器件，例如光学器件、光子晶体(photonic structure)、机械的机器或者其他微电子机械系统(MEMS)和静态存储设备。这些其他的微型器件具有与目前微电路器件同等重要的前景。
由于微型器件变得越来越复杂，它们变得很难设计。例如，常规的微电路器件可能具有数百万个连接，并且如果没有正确的设计连接，那么每个连接都可能导致微电路工作不正常或者甚至错误。不仅连接必须被正确地设计，而且连接的结构本身也必须正确地加工。例如，微电路器件可以具有由导电材料的插件连接的多个不同的导电或“布线”层，该插件被称为“触点”(contact)或“通孔”(via)。参考图1A和1B，这两个图示出了微型器件101的一部分的理想化设计。根据这个理想化的设计，微电路器件101包括形成在材料103的第一导电层和由非导电层107隔开的材料105的第二导电层中的布线。导电层103和105随后经导电金属插件即通孔109穿过非导电层107连接在一起。应该理解的是，这些图只是说明性的，并且为了简化和容易理解而省略了一些特征，例如会出现在实际结构中的材料的屏蔽层或者具体的拓扑特征等。
尽管示出在图1中的理想化设计的通孔109将在导电层103和105之间提供恰当的连接，但是在器件101的生产过程中，本地处理条件的变化将导致实际通孔太小以至于不能提供恰当的电气连接。例如，如图2所示，生产的通孔109’太小以至于不能够承载导电层103和105之间需要的最小电流。为了解决这个问题，厂商可以在生产过程中不能恰当地形成第一通孔的时候，修改微电路的设计，加入第二或“冗余”通孔作为备用。更具体说，设备101可以包含两个通孔109A和109B，如图3所示的，以取代在两个导电层之间形成的唯一连通的单独通孔109(例如，“单连通”通孔，single-transition via)。因此，如果单通孔没有正确地制造，则其冗余的通孔仍然可以形成所需要的连接。通常的微电路可能具有一千五百万个通孔，其中的一千万个可能初始地设计为单连通通孔。确定并即使备份这些通孔中的两百万个，都将会因此而大幅度提升微电路的可靠性。
增加冗余通孔可以减少通孔错误的出现，但并不是所有通孔都能复制。例如，电路的布局图在两个导电材料层之间只留出了一个通孔的空间。此外，形成冗余通孔所需要的额外金属可能改变周围电路的电容。如果电路的时序非常严苛，增加冗余通孔将会得不偿失。确定不适合(添加)的冗余通孔是个纯粹的几何操作，而确定是否通过增加冗余通孔来“装备”这个通孔却需要涉及整个微电路设计的源信息。因此器件厂商不能简单地备份每个通孔，而是必须判断在不影响微电路运行的情况下哪些通孔能够备份。
前面对通孔所进行的描述，是设计高可靠性的微电路结构的一个例子，但是还可以修改微型器件设计中的许多方面，以提升器件的可靠性、性能或成本，或两者或更多这些特性的组合。例如，可以应用“关键区域分析”(critical area analysis)预测某个布线栅格的由于故障而短路的可能性，以及是否能改变设计以增加这些关键区域中布线之间的间隔，以降低故障发生的可能性。类似的，与通孔一样，以金属层连接多晶硅结构(例如，晶体管的栅极)的“触点”的设计也可以提供更高的稳定性。
另一个例子在用于掩模或标线制造的布局图数据的准备中。通常使用大型工具制作掩模和标线，该大型工具使用电子束或激光束对空白的标线(blank reticle)进行曝光。曝光的图案用于将所需的电路图案写在掩模上，并接下来用于在晶片上印刷实际的器件结构。大多数掩模刻写工具只能写特定种类的多边形，例如长方形或梯形，并且仅限于小于机器所限定(允许)的尺度的那些刻写的多边形。更大的形状(feature)或者不是基本的正方形和梯形的形状(将是大多数微电路形状的那些形状)，必须被“分割”(fracture)成这些较小的、更基本的多边形才能写入。通常，刻写掩模的时间长度正比于布局图被分割成的多边形的数目。很明显，更有效地将多边形分割成更少的数量能够极大地提升掩模刻写工具的生产能力。当使用RET软件对布局图进行修改的时候，对于创建的复杂的特色形状来说，可以尤其真实地补偿在光刻处理中出现的光学效应和扭曲。由此修改微型器件的设计可以在多个不同的层面上提升工艺性，从元件的总体布局到用于形成这些元件的特定掩模形状。
尽管修改微型器件的设计可以提升工艺性，但是在设计过程中，这些修改对于微型器件的设计者来说通常是不可能的，而这些修改通常是在该设计已经创建完成之后，由生产微型器件的工厂提供的。由工厂提供的这些修改可以由以下因素决定：例如，工厂使用的生产设备、工厂的技术能力和先前生产的经验。微型器件设计的某些特性将促进工厂实施这些修改，但是，其他设计的特性可能会阻碍这些修改的实施。
因此，希望能够使微型器件的设计者将这些修改整合到微型器件的设计流程中，以改进微型器件的工艺性。进一步，希望向设计者提供一些关于应当如何对初始设计进行修改以在工厂改进其工艺性的指导意见。即，希望向设计者提供关于如何设计微型器件的指导，以使得在工厂生产微型器件的时候能够更优化地应用这些为改进微型器件工艺性的修改。
发明内容
有利地，本发明的多个实施例提供了修改现有微型器件设计的技术，用以提升它的工艺性。对生产的改进可以是提高了生产微型器件的成品率、更好的运行性能、更低的生产成本、或者两者或更多此类特征的组合。根据本发明的不同实施例，设计者接收存储在统计数据库中的与设计中的数据相关的加工信息或制造规范。随即确定与制造规范具体各方面相关的设计数据并将其提供给微型器件的设计者，微型器件的设计者可以根据制造规范对设计进行选择性修改。以这种方式，设计者可以直接将来自工厂的制造规范整合到微型器件的初始设计中。
附图说明
图1-3示出了在两个导电层之间具有通孔的器件。
图4示出了有助于在微型器件设计中改进工艺性的工具。
图5A和5B示出了描述改进微型器件工艺性过程的流程图。
图6示出了定位冗余通孔的通孔周围的区域。
图7示出了四条平行连线。
具体实施方式
概述
本发明的各种实施例涉及改进现有的微型器件设计的技术，用以改进微型器件的工艺性。工艺性的改进可以最终提高微型器件的成品率(即，在每个生产的微型器件中出现更少的错误)。这样的改进也可以使得微型器件具有更好的运行性能、更低的生产成本，或者可以具有二者或更多这种特点的组合。
根据本发明的不同的各实施例，将与设计中的数据相关的加工信息或制造规范提供给为接收这些数据而设计的数据库。随后确定相关的设计数据并且将其提供给微型器件的设计者，设计者基于制造规范选择修改该设计。同时还可以向设计者提供建议了可能的修正的提示，该提示是基于在统计数据库或该数据库中以往的应用中的其他标准。在某些情况下，根据制造规范可以实行与设计数据相关的自动修正，并且将这些实验性的结果提供给设计者请求认可。在其他情况下，根据修正的历史，可以不经过设计者的任何认可就可以直接完成对设计数据的修正。以这种方式，制造规范或者来自工厂的其他加工信息都可以直接整合到微型器件的初始设计中。本发明的各种实例将在下文进行更详细的说明。
工艺性设计工具
图4示出了根据本发明各种实施例的工艺性设计(DFM)工具401的例子。如图所示，输入/输出终端403与设计数据处理模块405和设计数据数据库407进行通讯。如下文将详细说明的，输入/输出终端403是一个用户接口，用于浏览和操作与制造规范相关的设计的那些部分。进一步，输入/输出终端403可以提供一个用户接口，该用户接口允许用户根据与设计相关的制造规范确定该设计中的哪些部分将要被修改。
设计数据处理模块405是一个处理工具，其用于操作微型器件的设计数据。更具体的，设计数据处理模块405可以是各种用于操作微型器件数据的可编程的计算机执行指令。根据本发明的各种实施例，例如，设计数据处理模块405可以作为执行CALIBRE
Figure G2004800083210D00071
的验证和工艺性软件工具的可编程计算机的一部分来实施，该软件工具可以从俄勒冈州Wilsonville的Mentor Graphics
Figure G2004800083210D00072
公司获得。因此，可以通过存储在介质上由可编程计算机执行的各种软件指令来实现本发明的各种实施例。类似地，可以用可编程计算机执行软件指令来实现本发明的各种实施例。
如也将在下文详细描述的，设计数据处理模块405在微型器件的设计中确定与提供的制造规范或加工信息相关的设计数据。设计数据处理模块405随即将确定的设计数据提供给输入/输出终端403的用户考虑。根据来自用户的输入，设计数据处理模块405还要使用制造规范对设计数据进行修改，以改进设计的工艺性。设计数据数据库407随即储存设计数据处理模块405处理过的信息，其中包括，例如，微型器件的设计、制造规范、和用户通过输入/输出终端403提供的各指令。
工艺性设计工具401还可能包括统计数据处理模块409和统计数据数据库411。如将在下文讨论的，统计数据处理模块409将与制造规范相关的设计数据组织成为在统计学上相关的信息。例如，如下文将详细讨论的，统计数据处理模块409可以创建一个图表，该图表示出了与制造规范相关的设计的各区域，所述区域具有高密度的结构(例如通孔)。也正如在下文详细讨论的，如果设计是分层(hierarchically)地构成的，则统计数据处理模块409可以提供与该设计的各个不同层级相关的统计信息。因此，如果设计是以单元的形式分层组成的，则统计数据处理模块409可以单独地或者共同地为以下设计数据提供统计信息：对某个选中的单元中的设计数据、对某个选中的单元组中的设计数据、或者对整个设计的设计数据。统计数据数据库411随后储存由该统计数据数据库411使用过的信息，以将设计数据组织成统计信息。
多格式设计数据库413向设计数据数据库407和统计数据数据库411以多种格式提供设计信息，所述的多种格式用于设计微型器件的不同方面。例如，多格式设计数据库413可以包括“网表”形式的微电路设计信息，“网表”抽象地描述了微电路的各元件之间的电气连接。多格式设计数据库413可以，例如，将设计信息储存并将这些设计信息转换成任何希望的格式，例如，GDSII、OASIS、OAC、Genesis、Apollo、GL1、SPICE、Verilog、VHDL、CDL、和Milkyway、或其他格式，或者是从以上各种格式转换过来。
多格式设计数据库413还可以包括“分割格式”(fracture format)的微电路的设计信息，在微型器件的层的布局图已经准备用于掩模刻写工具中后，所述“分割格式”从几何学上描述了该微型器件的层的布局图。多格式设计数据库413可以，例如，将这种类型的设计信息存储并转换为这样的格式：该格式描述了用于形成微型器件的各元件的多边形结构，或者从这样的格式转换过来。多格式设计数据库413还可以将该设计信息的类型存储并转换成这样的格式：该格式描述了用于在光刻过程中形成多边形结构的掩模上的形状，或者从这样的格式转换过来。
用于在设计中修改通孔的工具的操作
图5A和5B示出了根据本发明多个实施例的工艺性设计工具实施方法的流程图，例如图4中示出的工艺性设计工具401。尽管该方法是用特定的应用来描述的(该特定的应用是在微电路的设计中修改通孔以便提高成品率)，但是应该理解该方法可以应用到对微型器件设计中的任何希望的修改类型。首先，在步骤501中，例如，通过多格式设计数据库413将制造规范接收到设计数据数据库407中。该制造规范可以是任何与微型器件的制造相关的信息。因此，为了在微电路中创建冗余通孔，制造规范可以是围绕通孔的外部空间的最小值，该外部空间的最小值是用于安全地创建一个冗余通孔而不干扰微电路中的其他元件(例如，布线，晶体管的栅极等等)。制造规范还包括冗余通孔到初始通孔的最小偏移量，以及要由冗余通孔连接的导电层周围所需要的外部空间的最小值。
在本发明的多个实施例中，制造规范由生产微型器件的制造工厂提供。通常，工厂(fab)在生产微型器件的设备的能力和局限性方面具有更多的技术专长。因此工厂可以向微型器件的设计者提供关于怎样能够改进工艺性设计的有益指导(例如，为安全地添加一个冗余通孔所需要的与其他元件隔开的最小的可能间隔)。在过去，设计者可以获得这些有用的信息，但通常是以书面报告和摘要的形式，而不存在这样的软件工具：该软件工具允许将包含制造规范的数据库与用于修改设计的编辑器相连接。换句话说，设计者没有使用这些信息对设计加以分析或修改的实用的途径。然而，根据本发明的各种实施例，在进行微型器件的设计创建期间，工厂的生产经验和知识就可以直接地整合到设计中。在本发明的其他实施例中，制造规范可选地或额外地可以由微型器件的设计者提供。因此，设计者可以，例如，对安全地添加一个冗余通孔所需与其他元件的最小可用间隔进行指定。
一旦收到制造规范，在步骤503，设计数据处理模块405确定与制造规范相关的设计数据。因此，在示出的例子中，设计数据处理模块405确定所有在已有的设计中通过单个通孔相连接的导电层对或“互连”。设计数据处理模块405随后检查每个围绕通孔结构(每个通孔结构包括该通孔和由该通孔连接的互连)的区域，以判断该通孔结构能否支持冗余通孔。更具体地，对于设计中每个通孔结构，设计数据处理模块405将以在制造规范中规定的偏移数值，检查距通孔一侧的第一互连偏移量的区域。随后，设计数据处理模块405判断该第一互连区域能否允许形成一个通孔，以满足制造规范中阐明的外部最小间隔。类似地，设计数据处理模块405将判断通孔层(要穿过它形成该通孔的层)的相应区域和第二互连是否都允许形成通孔，以满足制造规范中阐明的外部最小间隔值或各种值的要求。
图6示出了在包括通孔603的通孔结构中的第一互连的区域601。为了判断第一互连的该区域是否能支持冗余通孔，设计数据处理模块405因此以在制造规范区域605A中规定的偏移值，检查该区域605A到通孔603的一侧的区域，以判断在区域603A中，能否以符合制造规范中阐明的外部最小间隔值或各种值来形成一个通孔。设计数据处理模块405还判断通孔层的相应区域和第二互连的相应区域是否都能允许通孔的形成，以满足制造规范中阐明的外部最小间隔值或各种值。
如果对该区域的分析确定该通孔结构不能满足制造规范的最小间隔的要求，则在该通孔结构的每侧重复该分析，直到设计数据处理模块405确定到通孔一侧的区域符合制造规范中阐明的最小间隔的要求，或者直到确定初始通孔的任何一侧都不能支持冗余通孔。因此，设计数据处理模块405可以顺序地检查区域605B至605D，以判断是否能在这些区域中的任何一个中形成通孔。值得注意的是，尽管区域605A至605D水平地和垂直地排列示于图6中，但是应当理解的是，本发明的多个实施例可以判断任意希望的区域能否支持冗余通孔，例如，在区域605A和605B之间的位置。
对于通孔结构的每个层，如果统计数据处理模块409确认与初始通孔结构相邻的区域能够支持满足制造规范中阐明的最小间隔要求的冗余通孔，则设计数据处理模块405将通过使用制造规范阐明的最小间隔要求为制造冗余通孔而创建修改的设计数据。即，在步骤505，设计数据处理模块405将创建修改的设计数据，所述修改的设计数据相应于根据制造规范而确认的设计数据。所述修改的设计数据可以包括，例如，指定冗余通孔的位置和几何形状的数据、连接到该冗余通孔所需要的导电层103或105的延伸的位置和几何形状、或者是根据希望的制造工艺形成冗余通孔所需要的任何其他的数据。
接下来，统计数据处理模块409获取修改的设计数据和初始的设计数据。在步骤507，统计数据处理模块409向输入/输出终端403提供关于修改设计数据的反馈给工具401的用户。因此，在示出的实施例中，统计数据处理模块409向用户提供反馈，例如，确认通孔结构可以被修改以包含冗余的各通孔。该输入/输出终端403可以是能够向用户提供用户接口的任何类型的设备，该用户接口用于与工艺性设计工具401进行互动。例如，输入/输出终端403可以是通过专用网络或共用网络(例如因特网)连接到设计数据处理模块405和统计数据处理模块409的可编程计算机。可选地，输入/输出终端403可以包括直接连接到设计数据处理模块405或统计数据处理模块409的一个或多个输入设备(例如显示器)和一个或多个输出设备(例如键盘、鼠标或其他指点设备(pointing device))。
应该理解的是，可以向用户提供关于修改设计数据的各种不同类型的反馈。例如，统计数据处理模块409可以创建“温标”(temperature)图，显示微型器件中修改数据发生最频繁的那些区域。因此，该图可能将可以对各初始通孔结构的0-10％进行修改以包含冗余通孔的区域显示为一种颜色。该图随即可能将可以对各初始通孔结构的11-20％进行修改以包含冗余通孔的区域显示为另一种颜色，等等。可选地，统计数据处理模块409也可以创建一种图，该图显示了已经创建过修改设计数据的各个位置。
如果设计是以层级布置构成的，那么统计数据处理模块409可以针对层级的一个或多个特定层级创建反馈。例如，初始设计可能是由对应于设计的不同部分的各“单元”构成的，则设计数据的一个单元可能对应于一个分立的元件，例如一个常常会在微型器件中出现几百次存储电路，而一个“更高等级的”(higher)单元可能代表了集成多个存储电路的寄存器。因此，除了提供相应于整个设计的反馈，统计数据处理模块409可以基于代表了存储电路的设计数据的单元提供反馈。例如，统计数据处理模块409仅创建一个存储电路的温标图，以显示微型器件中那些修改数据发生最频繁的区域。可选地或额外地，统计数据处理模块409可以创建该寄存器的图示，以显示在存储电路中已经创建过修改设计数据的每个位置，或者创建整个微电路图，以显示在存储电路中已经创建过修改设计数据的每个位置。
可选地或额外地，统计数据处理模块409还可替换地根据由设计数据表示的微电路的布置区域提供反馈。例如，统计数据处理模块409可以将微型器件的范围分为多个不同的区域。具有高数值或高百分比的设计修改那些区域可以显示为一种颜色，而具有较低数值或较低百分比设计修改的那些区域可以显示为另一种颜色。这个特性允许设计者将注意力集中在设计中设计修改最显著的那些部分上。
还应该注意的是，统计数据处理模块409可以提供任何类型的希望的反馈。例如，除了上述图表，设计数据数据库407还可以为整个微型器件或者特定的区域、元件或者微型器件的各单元创建柱状图。更进一步地，为了将设计数据处理模块405确定的对于设计数据作出的有效修改通知给用户，设计数据处理模块405可以创建圆饼图、列表或者其他任何类型的希望的或有用的信息。更进一步地，本发明的多个实施例能够允许用户选择怎样显示反馈信息。例如，本发明的某些实施例可以允许用户对用于显示反馈信息的不同的范围或数值进行选择。因此，在上述例子中，本发明的某些实施例可以创建一种图，将可以对各初始通孔结构的0-15％或0-20％进行修改以包含冗余通孔的各区域显示为一种颜色；而不是将可以修改的各初始通孔结构0-10％的区域显示为一种颜色并将可以修改的各初始通孔结构的11-20％的区域显示为不同的颜色。可选地和额外地，本发明的多个实施例能够允许用户指定自选的区域、元件组或者单元组以显示它们的反馈信息。
在本发明的各种实施例中，统计数据处理模块409或者设计数据处理模块405可以额外地向用户提供指导信息，该指导信息有助于判断是否将修改的设计数据整合到设计当中。例如，反馈信息可以包括期望的成品率数据，该成品率数据描述了对于修改的设计数据所能够期望的成品率的增长。可选地或额外地，反馈可以包括成本数据，该成本数据描述了由于将修改的设计数据整合到微型器件设计中而导致的生产成本的增加(或减少)。更进一步地，反馈可以包括性能信息，该性能信息描述了将修改的设计数据整合到微型器件设计中将导致的微型器件性能的提升或降低。其中的一个例子是时序数据，时序数据示出了使用修改的设计数据为完成某些逻辑操作而对所花费时间的影响。
应该注意的是，反馈还可以包含指导信息的任意组合。例如，给用户的反馈可以包括成本收益分析信息，其描述了由实施修改的设计数据而获得的成本变化和所导致的成品率的改变。此外，反馈也可以包含所有修改的设计数据、针对修改设计数据的特定类别的细节，或者同时包含两者。因此，如果修改的设计数据同时涉及冗余通孔和例如加宽的连线，那么反馈信息可以描述由于整合了关于冗余通孔的修改设计数据而导致的成品率的增加、由于整合了关于加宽连线的修改设计数据而导致的成品率的增加、同时整合两种修改设计数据而导致的成品率的增加，或者这三种类型的成品率信息的任意组合。
在步骤509中，用户选择修改数据的哪些部分将被整合到设计中。应该理解的是，用户可以选择整合全部的修改设计数据，或者仅整合修改设计数据的一部分。例如，用户可以使用工具401同时确定可以被修改以包含冗余通孔的各通孔结构和可以被加宽的连线。当考虑修改设计数据时，用户可以决定对于连线的可能的设计修改是不切实际的、难以实施的、或者不必要的。在这种情况下，用户随即可以选择仅仅将关于冗余通孔的修改设计数据整合到电路设计中，并且放弃关于加宽连线的修改设计数据。
可选地或额外地，本发明的各个实施例可以允许用户根据设计中的特定层级的级别对修改的设计数据进行整合。例如，用户可以选择设计层级中一个或多个单元的修改设计数据进行整合，而放弃同一层级中其他单元的修改设计数据。类似地，可选地或额外地，本发明的各个实施例可以允许用户根据微型器件的特定元件对修改设计数据进行整合。例如，用户可以选择对在微型器件中使用的存储电路类型的修改设计数据进行整合，而放弃对于更敏感的射频调制元件的修改设计数据进行整合。
在步骤511，一旦用户选择了要整合到设计中的修改设计数据，那么设计数据处理模块405修改微型器件的设计以将用户选择的修改设计数据包含进去。以这种方式，基于制造规范的设计改进可以直接整合到设计当中。进一步的，可以在将设计提供给制造工厂之前就将设计改进整合到设计当中。
需要注意的是，在本发明的各个实施例中，上述步骤中的一个或多个可以重新排序或完全地省略。例如，在本发明的某些实施例中，设计数据的修改可以自动地整合到设计中，而无需用户的准许。在本发明的其他实施例中，用户仅能接收关于修改设计数据的反馈，而不能直接将该修改设计数据整合到初始设计中。例如，用户可以用一个预备的工具对修改的设计数据进行整合。更进一步地，在本发明的各个实施例中，可以要求设计者选择哪些修改的设计数据不会被整合到设计中，而没有选择的那些修改设计数据将被自动地整合到设计中。
更进一步地，应该理解的是，可以同时使用多种类型的制造规范创建修改设计数据。在上述关于创建冗余通孔的例子中，制造规范可以决定在冗余通孔和连线之间的最小距离，根据这个最小距离，设计数据处理模块405将判断某个区域能否在不与连线过于接近的情况下支持冗余通孔。然而，在本发明其他的实施例中，制造规范可以包括移动连线或将连线变窄的参数。因此，使用这些参数，设计数据处理模块405可以额外地判断能否通过将连线变窄或移动来制造某个区域以支持冗余通孔。因此，使用这样的制造规范创建的修改设计数据可以同时包含创建冗余通孔的数据和将连线变窄或移动的数据。为修改设计数据提供的反馈则可以分别确认：在不改动设计好的连线的情况下创建的冗余通孔，和在将连线变窄或移动的情况下创建的冗余通孔。
基于规则的应用和基于模型的制造规范的应用
本发明的各个实施例可以在规则的基础上或模型的基础上、或者在二者的组合的基础上使用制造规范。在基于规则的实施例中，工艺性设计工具601将遵循特定的规则以创建修改设计数据。例如，上述关于创建冗余通孔的方法可以是制造规范的基于规则的应用来实施的。更具体地，设计数据处理模块405可以遵循一系列的规则，这些规则规定了以下内容，例如，检查每一个单连通通孔(或者每一个选定的单连通通孔)以判断该通孔是否支持冗余通孔，如果该通孔支持符合制造规范的冗余通孔，则提供一种类型的输出；并且如果该通孔不支持符合制造规范的冗余通孔，则提供另一种类型的输出。
在制造规范的基于模型的应用中，工艺性设计工具601将使用模型，例如过程装配模型，决定如何修改设计数据。例如，可以使用颗粒尺寸--成品率对应模型来创建说明了多个不同变量的修改设计数据。
现在参考图7，图7示出了4条平行连线401-407。连线401与连线403的间距为d1。类似地，连线405与连线407的间距为d1。而连线403与连线405的间距为d2，d2大于d1。本领域技术人员可以理解的是，在生产过程中空气中的颗粒可能会损伤或甚至毁坏相邻连线的性能。例如，接触两条相邻连线的颗粒可以使这两根连线短路，导致它们工作不正常。基于这个原因，厂商在他们的微电路制造车间中严格地控制颗粒的数量和大小。
发生在相邻连线对间的短路故障的类型可能性取决于颗粒的数量、颗粒的大小、和相邻连线间的距离。如图7所示，颗粒409的宽度小于距离d1，并且因此不会在任意的连线(401-407)之间造成短路。然而，稍大的颗粒411比距离d1宽。因此，如果颗粒411落在连线401和403或连线405和407之间的区域413中，那么该颗粒411就会使相邻的连线短路。另一方面，由于颗粒411的宽度小于距离d2，所以颗粒411不会造成连线403和405之间的短路。
在已经示出的实施例中，可以通过如下手段降低短路故障的频率：减小宽度大于d1的颗粒的数量、增加距离d1的数值、或者同时结合两者。通过移动连线403和405使其相互靠近即可增加距离d1的数值，然而，这将使得这些连线变得更容易短路(例如，这将使宽度大于距离d2的颗粒的数量增加)。本领域技术人员可以理解的是，减小宽度大于距离d1的颗粒的数量和加宽连线间距离d1的数值都可能对成品率带来益处，但是也同时会付出生产和/或性能成本上的代价。
因此，本发明的各个实施例使用了这样的模型：该模型涉及成品率利益、制造成本、性能成本或者这三者的组合与颗粒大小和分布值、连线宽度和分布值、或二者之间的关系。例如，本发明可以使用模型来确认电路设计的成品率是如何受到不同的颗粒大小和分布值影响的。颗粒大小和分布值可以由例如贝尔曲线(bell-type curve)以图形方式表示，该贝尔曲线显示了在每立方英尺的空间中小于1微米的颗粒的数目、在每立方英尺的空间中大小为1至5微米的颗粒的数目、在每立方英尺的空间中大小为5至10微米的颗粒的数目，等等。该模型进一步确认如果连线宽度和分布值改变(例如，如果更多的连线之间的距离变宽)的情况下，设计的生产成品率是如何变化的。
使用这个类型的模型，本发明的各个实施例可以这样创建修改设计数据，例如，加宽各个连线之间的距离。进一步，本发明的各个实施例可以向设计者提供反馈，以允许设计者将下列二者进行比较：将在制造期间由加宽各个连线之间的距离所带来的成品率收益和/或导致的成本，与减少上述选定尺寸的颗粒的分布所带来的成品率收益和/或导致的成本进行比较。
可以改进的设计数据类型
尽管在上文中使用了增加冗余通孔作为特定例子，然而可以使用本发明的多个实施例修改任意类型的设计数据以改善工艺性。例如，除了增加冗余通孔之外，本发明的各个实施还可以用于例加宽连线、添加金属覆层(fill)使微型器件表面平整、减小某一微电路区域中连接密度、或者对微型器件元件作出的其他任何改进。
此外，可以使用本发明的各个实施例改进用于构建微型器件的几何特征的几何图形设计数据。例如，可以使用本发明的不同实施方案改进掩模形状，该掩模形状用在光刻过程中以创建微型器件。因此，当空间允许时，可以修改掩模设计数据，以延伸微型器件的多边形结构的封端(end cap)，以确保有足够的表面空间制造最终的多边形结构。进一步，可以修改多边形结构的布置以减小在光刻过程中的步骤(即“shot count”)。
此外，在遇到机械-化学抛光(CMP)时的处理变化也可以通过本发明的各个实施例进行评估和修正。这些修正可以采取在空白区域增加多边形的形式，以使得额外的金属充填由多边形表示的空间，以及修正在抛光过程中的变形。
结论
尽管本发明已经描述了包含实施本发明的当前最佳实施模式在内的特定的实施例，本领域技术人员还可以理解的是，在所附的权利要求声明的本发明的精神和范围内，上述系统和技术存在着大量的变形和变化。

Claims (57)

1.一种设计微型器件的方法，包括：
将对微型器件的设计接收到设计数据库中；
接收制造规范；
在所述设计数据库中对所述设计进行分析以确认与所述制造规范相关的设计数据；
选择将要被显示的经确认的设计数据的至少一部分；
显示所选择的经确认的设计数据的该部分；
接收所选择的显示设计数据的至少一部分以进行修改；以及
根据所述制造规范对所显示的设计数据的选定部分进行修改。
2.如权利要求1所述的方法，进一步包括根据统计信息选择将要被显示的设计数据的所述部分。
3.如权利要求2所述的方法，其中所述统计信息与设计数据的所述部分的出现频率相关。
4.如权利要求3所述的方法，其中所述出现频率是在设计中所述设计数据的所述部分的出现频率。
5.如权利要求3所述的方法，其中所述出现频率是在特定结构中所述设计数据的所述部分的出现频率。
6.如权利要求2所述的方法，其中所述统计信息与设计数据的该部分的故障频率相关。
7.如权利要求1所述的方法，进一步包括根据微型器件设计的分层结构选择将要被显示的经确认的设计数据的所述部分。
8.如权利要求7所述的方法，其中，
所述设计是以各单元分层地构成的；以及
被选定要显示的经确认的设计数据的所述部分相应于某一单元。
9.如权利要求1所述的方法，进一步包括根据由经确认的设计数据的所述部分所代表的结构，选择将要被显示的经确认的设计数据的所述部分。
10.如权利要求9所述的方法，其中所述结构是由所述设计的用户所选择的。
11.如权利要求10所述的方法，其中所述结构是根据在设计中所述结构出现的频率进行选择的。
12.如权利要求1所述的方法，进一步包括根据某一结构在微型器件上的位置，选择将要被显示的经确认的设计数据的所述部分，所述结构是由所述经确认的设计数据的所述部分代表的。
13.如权利要求1所述的方法，进一步包括：
接收与所述制造规范相应的成本/收益分析信息；以及
根据所接收的成本/收益分析信息选择将要被显示的经确认的设计数据的所述部分。
14.如权利要求13所述的方法，进一步包括显示所接收的成本/收益分析信息的至少一部分。
15.如权利要求1所述的方法，进一步包括：
接收与所述制造规范相应的性能分析信息；以及
根据所接收的性能分析信息选择将要被显示的经确认的设计数据的所述部分。
16.如权利要求15所述的方法，进一步包括显示所接收的性能分析信息的至少一部分。
17.如权利要求15所述的方法，其中所述性能分析信息与成品率的改进相关，所述成品率的改进是根据所述制造规范通过修改将要被显示的经确认的设计数据的所述部分而获得的。
18.如权利要求15所述的方法，其中所述性能分析信息与微型器件中的时序改进相关，所述时序改进是根据所述制造规范对将要被显示的经确认的设计数据的所述部分进行修改而获得的。
19.如权利要求15所述的方法，其中所述性能分析信息与尺寸改进相关，所述尺寸改进是根据所述制造规范对将要被显示的经确认的设计数据的所述部分进行修改而获得的。
20.如权利要求1所述的方法，其中所显示的将要被修改的设计数据的所述选定部分是由所述设计的用户进行选择的。
21.如权利要求22所述的方法，其中所显示的将要被修改的设计数据的所述选定部分是自动选择的。
22.如权利要求1所述的方法，其中所述设计数据代表了微型器件中各元件之间的功能关系。
23.如权利要求22所述的方法，其中所述的设计数据包括描述微型器件各元件间电气连接的网表。
24.如权利要求1所述的方法，其中所述的设计数据代表了微型器件中各元件间的实体关系。
25.如权利要求24所述的方法，其中所述的设计数据包括分割格式，所述分割格式用于光刻构图地创建各多边形结构以形成微型器件。
26.如权利要求25所述的方法，其中所述的设计数据包括用以形成微型器件的多边形结构的布局图。
27.如权利要求1所述的方法，其中，
所述制造规范包括用于测试微型器件的测试参数。
28.一种设计微型器件的方法，包括：
将对微型器件的设计接收到设计数据库中；
接收制造规范；
在设计数据库中对所述设计进行分析以确定可能的修改，根据所述制造规范，所述可能的修改可以是对所述设计数据的至少一部分进行的；以及
提供关于所述可能的修改的反馈。
29.如权利要求28所述的方法，其中所述反馈包括对所述可能的修改的至少一部分的描述。
30.如权利要求28所述的方法，其中所述反馈描述了共用于整个微型器件的可能的修改。
31.如权利要求28所述的方法，其中所述反馈描述了符合至少一个定义的特征的可能的修改。
32.如权利要求31所述的方法，其中所述至少一个定义的特征与微型器件的时序操作相关。
33.如权利要求31所述的方法，其中所述至少一个定义的特征与微型器件生产的制造成品率相关。
34.如权利要求31所述的方法，其中所述至少一个定义的特征与微型器件的性能相关。
35.如权利要求31所述的方法，其中所述至少一个定义的特征与微型器件的生产成本相关。
36.如权利要求31所述的方法，其中所述至少一个定义的特征与微型器件的可靠性相关。
37.如权利要求28所述的方法，进一步包括根据统计信息提供所述反馈。
38.如权利要求28所述的方法，进一步包括根据设计的分层结构提供所述反馈。
39.如权利要求38所述的方法，其中，
所述设计是以各单元分层地构成的；以及
所提供的反馈相应于所选择的某个单元。
40.如权利要求28所述的方法，进一步包括根据在微型器件上所选择的结构提供所述反馈。
41.如权利要求28所述的方法，进一步包括根据在微型器件上所选择的区域提供所述反馈。
42.一种设计微型器件的方法，包括：
将对微型器件的设计接收到设计数据库中；
接收制造规范；
在设计数据库中对所述设计进行分析以确认与所述制造规范相关的设计数据；
定义关连数据，所述关连数据描述了经确认的设计数据和所述设计之间的关连；以及
将所述关连数据提供给所述设计的用户。
43.如权利要求42所述的方法，其中，
所述经确认的设计数据与一个或多个结构相关；以及
所述关连数据描述了所述一个或多个结构中的每个在微型器件上的位置。
44.如权利要求42所述的方法，其中，
所述经确认的设计数据与一个或多个结构相关；以及
所述关连数据描述了所述一个或多个结构在微型器件上的密度。
45.如权利要求42所述的方法，其中，
所述关连数据描述了所述经确认的设计数据和所述设计之间的统计关系。
46.如权利要求42所述的方法，其中，
所述经确认的设计数据与一个或多个结构相关；以及
所述关连数据定义了在微型器件上所述一个或多个所述结构的每一个与一个或多个其他结构之间的比率。
47.如权利要求45所述的方法，其中，
所述经确认的设计数据与一个或多个结构相关；以及
所述关连数据定义了在微型器件上所述一个或多个所述结构的每一个与所有结构之间的比率。
48.一种设计微型器件的方法，包括：
将对微型器件的设计接收到设计数据库中；
接收制造规范，所述制造规范中包括结构的实体特性的参数；
在设计数据库中对所述设计进行分析以确认与所述制造规范相关的设计数据，所述经确认的设计数据包括指定了结构的实体特性的数据；以及
根据所述制造规范修改所述经确认的设计数据的至少一部分。
49.如权利要求48所述的方法，其中，
所述设计数据包括光刻布局图的各参数；以及
所述制造规范包括用于修改所述光刻布局图的各参数。
50.一种设计微型器件的方法，包括：
将对微型器件的设计接收到设计数据库中；
接收多个制造规范；
将所述多个制造规范提供给所述设计的用户；
从该用户接收对所述多个制造规范中至少一个的选择；
确认所述设计中的设计数据，该设计数据与所述多个制造规范中所选定的至少一个相关；以及
根据所选定的制造规范对所确认的设计数据中的至少一部分进行修改。
51.如权利要求50所述的方法，进一步包括：
根据所述制造规范将所确认的设计数据分为两类或更多；
将这些类别提供给所述设计的用户；
从该用户处接收指定了一个或多个所述类别的输入；以及
根据所述制造规范，在指定的一个或多个所述类别中对所确认的设计数据进行修改。
52.如权利要求51所述的方法，其中所述制造规范由生产微型器件的工厂指定。
53.如权利要求51所述的方法，其中所述制造规范由所述设计的用户指定。
54.如权利要求51所述的方法，进一步包括在与所述制造规范相关的设计中，使用一个或多个规则以确认设计数据。
55.如权利要求51所述的方法，进一步包括在与所述制造规范相关的设计中，使用模型来确认设计数据。
56.如权利要求55所述的方法，其中所述模型确定了与所述制造规范相关的设计数据的划分。
57.如权利要求55所述的方法，其中所述模型使用了多种格式的数据库，用于将所述设计数据与所述制造规范相关联。
CN2004800083210A 2003-07-18 2004-07-16 工艺性设计 Expired - Fee Related CN1764913B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US48836303P 2003-07-18 2003-07-18
US60/488,363 2003-07-18
US10/827,990 2004-04-19
US10/827,990 US20050015740A1 (en) 2003-07-18 2004-04-19 Design for manufacturability
PCT/US2004/022831 WO2005010690A2 (en) 2003-07-18 2004-07-16 Design for manufacturability

Publications (2)

Publication Number Publication Date
CN1764913A CN1764913A (zh) 2006-04-26
CN1764913B true CN1764913B (zh) 2010-06-23

Family

ID=34068416

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800083210A Expired - Fee Related CN1764913B (zh) 2003-07-18 2004-07-16 工艺性设计

Country Status (7)

Country Link
US (1) US20050015740A1 (zh)
EP (1) EP1604291A4 (zh)
JP (2) JP2007535014A (zh)
KR (7) KR20110019786A (zh)
CN (1) CN1764913B (zh)
TW (1) TWI267011B (zh)
WO (1) WO2005010690A2 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1747520B1 (en) * 2004-05-07 2018-10-24 Mentor Graphics Corporation Integrated circuit layout design methodology with process variation bands
US7653892B1 (en) 2004-08-18 2010-01-26 Cadence Design Systems, Inc. System and method for implementing image-based design rules
US7735029B2 (en) * 2004-11-30 2010-06-08 Freescale Semiconductor, Inc. Method and system for improving the manufacturability of integrated circuits
EP2428563A1 (en) 2005-02-10 2012-03-14 Regents Of The University Of Minnesota Vascular/lymphatic endothelial cells
JP4686257B2 (ja) * 2005-05-25 2011-05-25 株式会社東芝 マスク製造システム、マスクデータ作成方法、及び半導体装置の製造方法
US7689960B2 (en) * 2006-01-25 2010-03-30 Easic Corporation Programmable via modeling
US8560109B1 (en) * 2006-02-09 2013-10-15 Cadence Design Systems, Inc. Method and system for bi-directional communication between an integrated circuit (IC) layout editor and various IC pattern data viewers
US20070233805A1 (en) * 2006-04-02 2007-10-04 Mentor Graphics Corp. Distribution of parallel operations
US7673268B2 (en) 2006-05-01 2010-03-02 Freescale Semiconductor, Inc. Method and system for incorporating via redundancy in timing analysis
US8056022B2 (en) 2006-11-09 2011-11-08 Mentor Graphics Corporation Analysis optimizer
KR100828026B1 (ko) 2007-04-05 2008-05-08 삼성전자주식회사 집적회로 설계패턴의 레이아웃 수정방법 및 이를 수행하기위한 장치
US20090055782A1 (en) * 2007-08-20 2009-02-26 Fu Chung-Min Secure Yield-aware Design Flow with Annotated Design Libraries
US7793238B1 (en) * 2008-03-24 2010-09-07 Xilinx, Inc. Method and apparatus for improving a circuit layout using a hierarchical layout description
US8381152B2 (en) 2008-06-05 2013-02-19 Cadence Design Systems, Inc. Method and system for model-based design and layout of an integrated circuit
US9741309B2 (en) 2009-01-22 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device including first to fourth switches
US8769475B2 (en) * 2011-10-31 2014-07-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method, system and software for accessing design rules and library of design features while designing semiconductor device layout
US8832621B1 (en) 2011-11-28 2014-09-09 Cadence Design Systems, Inc. Topology design using squish patterns
US8793638B2 (en) * 2012-07-26 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of optimizing design for manufacturing (DFM)
US8745553B2 (en) * 2012-08-23 2014-06-03 Globalfoundries Inc. Method and apparatus for applying post graphic data system stream enhancements
CN103309148A (zh) * 2013-05-23 2013-09-18 上海华力微电子有限公司 光学临近效应修正方法
TWI683563B (zh) 2014-01-29 2020-01-21 日商新力股份有限公司 在無線電信系統中與基地台通訊的電路、終端裝置、基地台及其操作方法
US10678985B2 (en) * 2016-08-31 2020-06-09 Arm Limited Method for generating three-dimensional integrated circuit design
US11004037B1 (en) * 2019-12-02 2021-05-11 Citrine Informatics, Inc. Product design and materials development integration using a machine learning generated capability map
US11526152B2 (en) 2019-12-19 2022-12-13 X Development Llc Techniques for determining fabricability of designs by searching for forbidden patterns

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903471A (en) * 1997-03-03 1999-05-11 Motorola, Inc. Method for optimizing element sizes in a semiconductor device
CN1531696A (zh) * 2001-06-15 2004-09-22 L 最优电路检测方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4918627A (en) * 1986-08-04 1990-04-17 Fmc Corporation Computer integrated gaging system
US5586052A (en) * 1993-04-27 1996-12-17 Applied Computer Solutions, Inc. Rule based apparatus and method for evaluating an engineering design for correctness and completeness
JP3192821B2 (ja) * 1993-05-26 2001-07-30 株式会社東芝 プリント配線板設計装置
JPH08123843A (ja) * 1994-10-26 1996-05-17 Matsushita Electric Ind Co Ltd 自動配置配線方法
US5539652A (en) * 1995-02-07 1996-07-23 Hewlett-Packard Company Method for manufacturing test simulation in electronic circuit design
JPH0916634A (ja) * 1995-06-27 1997-01-17 Mitsubishi Electric Corp コンパクション装置
JPH1022391A (ja) * 1996-07-01 1998-01-23 Toshiba Corp レイアウト圧縮方法
JP3771064B2 (ja) * 1998-11-09 2006-04-26 株式会社東芝 シミュレーション方法、シミュレータ、シミュレーションプログラムを格納した記録媒体、パターン設計方法、パターン設計装置、パターン設計プログラムを格納した記録媒体、および半導体装置の製造方法
JP3223902B2 (ja) 1999-02-03 2001-10-29 日本電気株式会社 半導体集積回路の配線方法
US6249904B1 (en) * 1999-04-30 2001-06-19 Nicolas Bailey Cobb Method and apparatus for submicron IC design using edge fragment tagging to correct edge placement distortion
JP2001015637A (ja) 1999-06-30 2001-01-19 Mitsubishi Electric Corp 回路配線方式及び回路配線方法及び半導体パッケージ及び半導体パッケージ基板
US6584609B1 (en) * 2000-02-28 2003-06-24 Numerical Technologies, Inc. Method and apparatus for mixed-mode optical proximity correction
WO2001097096A1 (en) * 2000-06-13 2001-12-20 Mentor Graphics Corporation Integrated verification and manufacturability tool
JP2002026128A (ja) * 2000-07-03 2002-01-25 Mitsubishi Electric Corp 設計支援装置、設計支援方法及び設計支援プログラムが記録された記録媒体
JP2002245108A (ja) * 2001-02-14 2002-08-30 Ricoh Co Ltd 半導体集積回路のマスクパターン編集装置
JP2002353083A (ja) * 2001-05-23 2002-12-06 Hitachi Ltd 半導体集積回路の製造方法
JP2003031661A (ja) * 2001-07-16 2003-01-31 Mitsubishi Electric Corp 半導体集積回路の配線間隔決定装置、自動配置配線装置、自動配置配線装置のためのルール作成装置、半導体集積回路の配線間隔決定方法、自動配置配線方法および自動配置配線方法のためのルール作成方法。
US20030061587A1 (en) * 2001-09-21 2003-03-27 Numerical Technologies, Inc. Method and apparatus for visualizing optical proximity correction process information and output
US6832360B2 (en) * 2002-09-30 2004-12-14 Sun Microsystems, Inc. Pure fill via area extraction in a multi-wide object class design layout
US7240319B2 (en) * 2003-02-19 2007-07-03 Diversified Systems, Inc. Apparatus, system, method, and program for facilitating the design of bare circuit boards

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903471A (en) * 1997-03-03 1999-05-11 Motorola, Inc. Method for optimizing element sizes in a semiconductor device
CN1531696A (zh) * 2001-06-15 2004-09-22 L 最优电路检测方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
BAJAJ M ET AL.Towards next-generation design-for-manufacturability (DFM)frameworks for electronics product realization.IEEE/CPMT/SEMI INTERNATIONAL ELECTRONICS MANUFACTURING TECHNOLOGY SYMPOSIUM.2003,359-367. *
FERGUSON J.Turning up the yield.ELECTRONICS SYSTEMS AND SOFTWARE IEE UK1 3.2003,1(3),12-15.
FERGUSON J.Turning up the yield.ELECTRONICS SYSTEMS AND SOFTWARE IEE UK1 3.2003,1(3),12-15. *

Also Published As

Publication number Publication date
JP5823744B2 (ja) 2015-11-25
KR20110019786A (ko) 2011-02-28
WO2005010690A2 (en) 2005-02-03
WO2005010690A3 (en) 2005-05-19
US20050015740A1 (en) 2005-01-20
JP2007535014A (ja) 2007-11-29
EP1604291A4 (en) 2006-10-11
EP1604291A2 (en) 2005-12-14
JP2011204272A (ja) 2011-10-13
TWI267011B (en) 2006-11-21
KR101596429B1 (ko) 2016-03-07
KR20130133308A (ko) 2013-12-06
KR20130032391A (ko) 2013-04-01
KR20060024350A (ko) 2006-03-16
CN1764913A (zh) 2006-04-26
KR20120089374A (ko) 2012-08-09
KR100939786B1 (ko) 2010-01-29
KR20110123808A (ko) 2011-11-15
TW200515218A (en) 2005-05-01
KR20090115230A (ko) 2009-11-04

Similar Documents

Publication Publication Date Title
CN1764913B (zh) 工艺性设计
US8555212B2 (en) Manufacturability
US7278118B2 (en) Method and process for design of integrated circuits using regular geometry patterns to obtain geometrically consistent component features
US6574786B1 (en) Gate array cell generator using cadence relative object design
US8103982B2 (en) System and method for statistical design rule checking
JP4761859B2 (ja) 半導体集積回路のレイアウト設計方法
US20050172252A1 (en) Elastic assembly floor plan design tool
US20080034332A1 (en) Optimization Of Geometry Pattern Density
US7886238B1 (en) Visual yield analysis of intergrated circuit layouts
Bartelink Statistical metrology: At the root of manufacturing control
US7721248B2 (en) Circuit element function matching despite auto-generated dummy shapes
DE102022132158A1 (de) Verfahren, system und computerprogrammprodukt zum entwerfen von integrierten schaltkreisen
US7331026B2 (en) Method and system for generating an initial layout of an integrated circuit
JP3476688B2 (ja) ネットリスト生成方法及びネットリスト生成装置
CN108933175A (zh) 半导体装置
TW202234282A (zh) 使用可滿足性模理論解算器自動產生標準單元之系統及方法
JP2003345847A (ja) 半導体装置の回路設計支援装置およびレイアウト変更方法
WO2009064269A1 (en) System and method for automatic elimination of design rule violations during construction of a mask layout block

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100623

Termination date: 20190716

CF01 Termination of patent right due to non-payment of annual fee