JP3961621B2 - 高周波アナログ回路用プリント配線基板設計cad装置 - Google Patents

高周波アナログ回路用プリント配線基板設計cad装置 Download PDF

Info

Publication number
JP3961621B2
JP3961621B2 JP16678497A JP16678497A JP3961621B2 JP 3961621 B2 JP3961621 B2 JP 3961621B2 JP 16678497 A JP16678497 A JP 16678497A JP 16678497 A JP16678497 A JP 16678497A JP 3961621 B2 JP3961621 B2 JP 3961621B2
Authority
JP
Japan
Prior art keywords
pattern
printed wiring
wiring board
board design
pattern diagram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16678497A
Other languages
English (en)
Other versions
JPH1115861A (ja
Inventor
崇 横田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP16678497A priority Critical patent/JP3961621B2/ja
Publication of JPH1115861A publication Critical patent/JPH1115861A/ja
Application granted granted Critical
Publication of JP3961621B2 publication Critical patent/JP3961621B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
この発明は、CAD( Computer Aided Design)を用いたプリント配線基板設計CAD装置に関し、特に複雑な形状でしかも寸法精度を要求する高周波アナログ回路のパターンを有する高周波アナログ回路のプリント配線基板設計CAD装置に関する。
【0002】
【従来の技術】
従来のCAD( Computer Aided Design)にはプリント配線基板設計CADや機械系CADや電子回路設計CADなどがある。CADは主として、EWS(Engineering Work Station)とCPU( Central Processing Unit)で構成され、各種の設計用装置として利用されているが、それぞれに特長があり、得意、不得意の分野がある。
【0003】
プリント配線基板設計CADには、例えばAllegroがある。このプリント配線基板設計CADは図5(A)に示すように直線やL字などの線書きが得意で、部品接続情報を持つことができる。そこで、図5(B)のように部品と部品間を線で接続することができる。しかしながら、任意の大きさの円を書くことができず、線の分割ができないなどの不得意部門を持つ。よって、論理回路のプリント配線基板設計は得意であるが、高周波のアナログ回路の基板設計は出来ない。
【0004】
機械系CADには、例えばDEC社のCadraやCADAM社のMicro−Cadamがある。この機械系CADは図6(A)(B)に示すように任意の外形を書くことが得意で、任意の大きさの円や半円や楕円など種種な形状を書くことができ、線を分割することも簡単にできる。しかしながら、部品接続情報を持つことができない。つまり、パターンを線で書いた外形図のみの作図である。
【0005】
また、電子回路設計CADには、例えばCADENCE社のConceptがある。電子回路設計CADは回路ネットの作成が得意であるが、作図ができず、プリント基板のレイアウトも出来ない。
【0006】
上述のように、それぞれのCADには得意、不得意があり、寸法精度を要求し複雑な形状を有する高周波のアナログ回路のようなプリント配線基板設計は、1つのCADでは機能不足で作成できなかった。そこで、機械系CADで図6(A)のようなフィルタや図6(B)のようなランドなどの複雑なパターン形状の作図を行い、それを一度取り出し、人手でプリント配線基板設計CADに入力して基板設計を行っている。
【0007】
図4に従来のプリント配線基板設計手法の一例を示す。プリント配線基板設計CAD1と機械系CAD2を用いて設計し、この間のインターフェースは人手によっていた。初めに、機械系CAD2のEWSにおいて、始め11で設計者はCRT(Cathode Ray Tube)を見ながら、高周波アナログ回路の複雑なパターンの外形図作成12を行う。作成すると検討13を行いNG( No Good)なら再設計し、OKなら次の行程のパターン図作成14に移る。パターン図作成14ではEWSにおいてCRTを見ながら外形図と外形図との間を配線するパターン図を記入する。必要な数種類の図面を書き込んでチェックした後に、機械系CAD2のEWSで検索・出力15を行う。現状では、機械系CADからプリント配線基板設計CAD1への直接の変換入力が行えないからである。
【0008】
検索・出力15では特定図面毎に検索を行い、必要な図面毎に印字出力させるものである。この図面を基に設計者は機械系CAD2の図面を下絵として用い、人手を介してパターンデータに属性を持たせながらトレースしてプリント配線基板設計CAD1にパターン入力をしていた。ここで属性とは、例えばどこの図面なのか、その基板の表面あるいは裏面に属するのか、どの種類の配線基板なのか、多層基板では何層目なのか、を意味する。
【0009】
プリント配線基板設計CAD1では人手によるパターン入力16を得て、プリント配線基板設計CAD1でのEWSで人手により必要な部分に塗りつぶし17を行い、一般部品の部品配置18を行い、部品接続情報を与えて各部品の部品接続19を行い、出図20していた。塗りつぶし17は、プリント配線基板の銅箔の有無を決めるためである。
【0010】
【発明が解決しようとする課題】
従来の手法でも、高周波アナログ回路のプリント配線パターンの設計は出来ていた。しかしながら、機械系CAD2からの出力図面を人手によりプリント配線基板設計CAD1へパターン入力16する。このとき機械系CAD2の図面を下絵としてトレースするために、入力ミスや寸法精度の狂いを生じることがある。しかもEWSで人手を介してのパターン入力16や塗りつぶし17を行っているため、作業工数が一人で1週間から2週間の工数を必要とするなどの問題が生じていた。
【0011】
この発明は、上記の問題点を解決し、機械系CAD2とプリント配線基板設計CAD1をドッキングした高周波アナログ回路のプリント配線基板設計装置を提案し、更に暫定的に機械系CAD2からプリント配線基板設計CAD1へデータの転送を自動的に行うインターフェースを提案し、パターン寸法を含む入力ミスを解決し、設計時間の短縮を図ることを目的とする。
【0012】
【課題を解決するための手段】
上記目的を達成するために、この発明は従来の機械系CADとプリント配線基板設計CADの特長を統合して、両者間の人手によるデータの移管を、CAD同士で自動的に行わしめるものである。同一のCADシステムで行うこともできるし、また、別々の両者間をインターフェースで結ぶこともできる。構成は次による。
【0013】
高周波アナログ回路を含む電子回路のプリント配線基板を設計するプリント配線基板設計CAD装置であって、アナログ回路のプリント配線パターンの外形図を作成する外形図作成手段と、個々のアナログ回路の外形図と外形図との間を接続して必要な種類のパターン図を作成するパターン図作成手段と、各種パターン図を特定パターン図として区分けするためにパターンのデータにそのパターンの属性情報をルール化したファイル名を付ける属性情報付け手段と、属性情報を付けられた特定パターン図のファイルを属性情報を基に検索するファイル検索手段と、検索された特定パターン図において塗りつぶしパターンとしてルール決めされたプリント配線パターンの特定部分を自動的に塗りつぶす自動塗りつぶし手段と、特定部分が塗りつぶされた特定パターン図に一般部品を配置する部品配置手段と、一般部品が配置された特定パターン図に配置された個々の部品間を接続する部品接続手段と、個々の部品間が接続された特定パターン図を出図する出図手段とを設けた高周波アナログ回路用プリント配線基板設計CAD装置である。
【0014】
インターフェースを用いる構成は、機械系CADで、アナログ回路のプリント配線パターンの外形図作成個々のアナログ回路の外形図と外形図との間を接続して必要な種類のパターン図を作成するパターン図作成を行い、プリント配線基板設計CADで、機械系CADからパターン図を入力し、パターン図において塗りつぶしパターンとしてルール決めされたプリント配線パターンの特定部分の塗りつぶしをし、パターン図に一般部品を配置する部品配置をし、個々の部品間を接続する部品接続をし、出図を行い、インターフェースとして上記機械系CADに各種パターン図を特定パターン図として区分けするためにパターンのデータにそのパターンの属性情報をルール化したファイル名を付ける属性情報付け手段を設け、上記プリント配線基板設計CADに属性情報を付けられた特定パターン図のファイルを属性情報を基に検索するファイル検索手段と検索された特定パターン図における特定部分を塗りつぶす自動塗りつぶし手段とを設け、ファイル検索手段がファイル名に基づいて上記属性情報付け手段により区分けされた特定パターン図の検索を行い、その検索された特定パターン図プリント配線基板設計CADの自動塗りつぶし手段に転送し、特定部分の塗りつぶしを自動的に行わせるようにする。
また、自動塗りつぶし手段は、上記ルール決めされた塗りつぶしパターンについて、検索された特定パターン図の外形線を基準として奇数クローズラインの内部を塗りつぶし、偶数クローズラインの内部をパターン抜きにする。
【0015】
【発明の実施の形態】
発明の実施の形態を実施例に基づき図面を参照して説明する。図1に本発明の一実施例の構成図を、図2にインターフェースを用いた他の実施例の構成図を示す。図4と同一部分には同一符号を付す。先ず、図1について説明する。
【0016】
図1でのハード構成はCADシステムから成り、EWS(Engineering Work Station)とCPU( Central Processing Unit)で構成されている。一例として、1つのCADシステムに現状の機械系CADとプリント配線基板設計CADとのプログラムを搭載して、それぞれの特長を採用し、それに新たに属性情報付け手段22とファイル検索手段21と自動塗りつぶし手段23を追加したものである。現状では一般にそれぞれのOS(Operating System)が異なるので、同一のOSに修正する必要はある。更に独自のプログラムを作成するとよい。
【0017】
手段としては、始め11で設計者はEWSで高周波アナログ回路の複雑なパターンの外形図作成12を行う。外形図作成12が終わると次の行程の検討手段13に移るが、この検討手段13は特にこの段階のみ必要とするものではなく、各手段の後にはCRT上で常にチェックできるようにする。次のパターン図作成14では外形図と外形図との間を接続し配線するパターン図を記入する。必要な数種類の図面を書き込んでチェックした後に、それぞれの図面に属性情報付け手段22で属性を付与する。属性とは前述したが、別名はファイル名のことであり、例えば製品名と名称とである。名称は表面あるいはtopとか、裏面あるいはbottomなどで統一し、ルール化して記述する。
【0018】
この属性情報を基に、ファイル検索手段21は特定図面を検索する。ファイル検索手段21では必要な図面を検索し取り出し、自動塗りつぶし手段23で特定部分を塗りつぶす。自動塗りつぶし手段23を図3で説明する。図3(A)は外形図にパターン図を追加した図面である。この場合に、外形線31を基準として、第1クローズライン32と第2クローズライン33間を塗りつぶし、塗りつぶしパターン35とし、第2クローズライン33と第3クローズライン34間をパターン抜き36とし、第3クローズライン34内を塗りつぶしパターンとルール決めする。つまり、奇数クローズラインの内部を塗りつぶし、偶数クローズラインの内部をパターン抜きにして、自動的に塗りつぶすようにする。このように決めて外形図やパターン図を作成すると、図3(B)のように必要な部分に自動塗りつぶしを行うことができる。
【0019】
この図面に、部品配置手段18で一般部品を配置する。一般部品とはICや抵抗やコンデンサなどの部品である。部品配置が決まると、部品接続情報を与え、部品接続手段19で部品同士の接続を行う。完成すると出図手段20でもって出図したり、CADデータを取り出したりして終了する。
【0020】
図2は従来のプリント配線基板設計CAD1と機械系CAD2を別々に用い、この間に新たに考案したインターフェースを用い、準自動的に高周波アナログ回路のプリント配線基板を設計するCAD装置である。
【0021】
インターフェース3は機械系CAD2側のパターン図作成14の後に属性情報付け手段22を設け、プリント配線基板設計CAD1側にファイル検索手段21と自動塗りつぶし手段23を設けて自動的にデータの転送が行えるようにしたものである。属性情報付け手段22で属性の情報を付けられた図面データをプリント配線基板設計CAD1側に設けたファイル検索手段21で特定図面を検索し、検索された特定図面データを自動塗りつぶし手段23に自動転送させるようにした。
【0022】
属性情報付け手段22では属性情報をルール化した。つまり、誰が設計しても同一属性を付与するようにした。例えば、前述したように、ファイル名は製品名と名称とし、名称にはtopとかbottomのようなルールとする。自動塗りつぶし手段23でも、前述したように、決められたルールに従って特定部分を塗りつぶしていく。特定パターンの塗りつぶしを終わると、プリント配線基板設計CAD1の得意分野である部品配置18から部品接続19を経て出図20する。
【0023】
【発明の効果】
以上詳細に説明したように、この発明は、インターフェース3を考案したことにより作成工数は1日で出来るようになった。従来の1/10以下である。しかも機械系CAD2からプリント配線基板設計CAD1へのデータ転送を直接に自動転送することができるようになり、入力ミスが無くなり、パターンの寸法精度が改善され、作業工数は大幅に短縮された。
【0024】
更に、単独の高周波アナログ回路用プリント配線基板設計CAD装置も具現化できるようになり、この発明の技術的効果は非常に大である。
【図面の簡単な説明】
【図1】本発明の一実施例のCADの設計手段図である。
【図2】本発明のインターフェースを用いた他の実施例の設計手段図である。
【図3】塗りつぶし手段の説明図である。図3(A)は外形図で、図3(B)は特定部分を塗りつぶした図である。
【図4】従来技術の設計手段図である。
【図5】プリント配線基板設計CADの一例の出力図である。図5(A)は部分図で、図5(B)は接続線図である。
【図6】機械系CADの一例の出力図である。
【符号の説明】
1 プリント配線基板設計CAD
2 機械系CAD
3 インターフェース
12 外形図作成手段
14 パターン図作成手段
18 部品配置手段
19 部品接続手段
20 出図手段
21 ファイル検索手段
22 属性情報付け手段
23 自動塗りつぶし手段
31 外形線
32 第1クローズライン
33 第2クローズライン
34 第3クローズライン
35 塗りつぶしパターン
36 パターン抜き

Claims (3)

  1. 高周波アナログ回路を含む電子回路のプリント配線基板を設計するプリント配線基板設計CAD装置であって
    アナログ回路のプリント配線パターンの外形図を作成する外形図作成手段(12)と、
    個々のアナログ回路の外形図と外形図との間を接続して必要な種類のパターン図を作成するパターン図作成手段(14)と、
    各種パターン図を特定パターン図として区分けするためにパターンのデータにそのパターンの属性情報をルール化したファイル名を付ける属性情報付け手段(22)と、
    上記属性情報を付けられた特定パターン図のファイルを属性情報を基に検索するファイル検索手段(21)と、
    上記検索された特定パターン図において塗りつぶしパターンとしてルール決めされたプリント配線パターンの特定部分を自動的に塗りつぶす自動塗りつぶし手段(23)と、
    上記特定部分が塗りつぶされた特定パターン図に一般部品を配置する部品配置手段(18)と、
    上記一般部品が配置された特定パターン図に配置された個々の部品間を接続する部品接続手段(19)と、
    上記個々の部品間が接続された特定パターン図を出図する出図手段(20)と、
    を具備することを特徴とする高周波アナログ回路用プリント配線基板設計CAD装置。
  2. 高周波アナログ回路を含む電子回路のプリント配線基板を設計するプリント配線基板設計CAD装置であって
    アナログ回路のプリント配線パターンの外形図作成(12)をし、個々のアナログ回路の外形図と外形図との間を接続して必要な種類のパターン図を作成するパターン図作成(14)を行う機械系CAD(2)と、
    上記機械系CAD(2)からパターン図を入力(16)し、上記パターン図において塗りつぶしパターンとしてルール決めされたプリント配線パターンの特定部分の塗りつぶし(17)をし、パターン図に一般部品を配置する部品配置(18)をし、個々の部品間を接続する部品接続(19)をし、出図(20)を行う、プリント配線基板設計CAD(1)と、
    上記機械系CAD(2)に各種パターン図を特定パターン図として区分けするためにパターンのデータにそのパターンの属性情報をルール化したファイル名を付ける属性情報付け手段(22)を設け、上記プリント配線基板設計CADに上記属性情報を付けられた特定パターン図を上記ファイル名で検索するファイル検索手段(21)と上記検索された特定パターン図における上記特定部分を塗りつぶす自動塗りつぶし手段(23)とを設け、ファイル検索手段(21)がファイル名に基づいて上記属性情報付け手段(22)により区分けされた特定パターン図の検索を行い、その検索された特定パターン図上記プリント配線基板設計CADの自動塗りつぶし手段(23)に転送し、上記特定部分の塗りつぶしを自動的に行わせるインターフェース(3)と、
    を具備することを特徴とする高周波アナログ回路用プリント配線基板設計CAD装置。
  3. 上記自動塗りつぶし手段は、上記ルール決めされた塗りつぶしパターンについて、検索された特定パターン図の外形線を基準として奇数クローズラインの内部を塗りつぶし、偶数クローズラインの内部をパターン抜きにする
    ことを特徴とする請求項1又は2に記載の高周波アナログ回路用プリント配線基板設計CAD装置。
JP16678497A 1997-06-24 1997-06-24 高周波アナログ回路用プリント配線基板設計cad装置 Expired - Fee Related JP3961621B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16678497A JP3961621B2 (ja) 1997-06-24 1997-06-24 高周波アナログ回路用プリント配線基板設計cad装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16678497A JP3961621B2 (ja) 1997-06-24 1997-06-24 高周波アナログ回路用プリント配線基板設計cad装置

Publications (2)

Publication Number Publication Date
JPH1115861A JPH1115861A (ja) 1999-01-22
JP3961621B2 true JP3961621B2 (ja) 2007-08-22

Family

ID=15837620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16678497A Expired - Fee Related JP3961621B2 (ja) 1997-06-24 1997-06-24 高周波アナログ回路用プリント配線基板設計cad装置

Country Status (1)

Country Link
JP (1) JP3961621B2 (ja)

Also Published As

Publication number Publication date
JPH1115861A (ja) 1999-01-22

Similar Documents

Publication Publication Date Title
US5781446A (en) System and method for multi-constraint domain electronic system design mapping
JP3264806B2 (ja) 回路シミュレーションモデル抽出方法及び装置
JPH07262241A (ja) プリント板実装設計システム及び方法
US20050086626A1 (en) Electronic circuit designing method and apparatus, and storage medium
US20040255258A1 (en) Method, apparatus, and computer program product for generation of a via array within a fill area of a design layout
US6230305B1 (en) Methods and apparatus for configuring schematic diagrams
US8521483B1 (en) Method and apparatus for concurrent design of modules across different design entry tools targeted to single simulation
JPH0434951A (ja) プリント配線板の検査方法
US6629307B2 (en) Method for ensuring correct pin assignments between system board connections using common mapping files
US8306803B2 (en) Method and apparatus for assisting integrated circuit designing with a substrate coupling
CN112235949A (zh) 一种印刷电路板设计中差分过孔的挖洞方法、装置及设备
JPH03238556A (ja) Cadシステム
JP3961621B2 (ja) 高周波アナログ回路用プリント配線基板設計cad装置
JP3230937B2 (ja) 電子回路最適設計支援装置及びその方法
JP2999585B2 (ja) 回路基板生産性設計自動評価システム
JP2940124B2 (ja) 基板cad装置
JPH10283378A (ja) 部品自動配置方法
CN118228644A (zh) 数字芯片设计的方法、装置、设备、存储介质和程序产品
JPH0245881A (ja) プリント基板の配線方法
JP3230495B2 (ja) 自動配線装置及び自動配線方法
Geer Computer-aided coarse grid layout technique for photomasks
Hillier et al. A decade of PCB design experience
JPH06325126A (ja) プリント基板cadシステム
JPH11184908A (ja) データベースを用いたプリント基板設計方法
Morris et al. Structured abstract schematics

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070417

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070517

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120525

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees