DE3312725A1 - Bond- und loetbare duennschichtleiterbahnen mit durchkontaktierungen - Google Patents

Bond- und loetbare duennschichtleiterbahnen mit durchkontaktierungen

Info

Publication number
DE3312725A1
DE3312725A1 DE19833312725 DE3312725A DE3312725A1 DE 3312725 A1 DE3312725 A1 DE 3312725A1 DE 19833312725 DE19833312725 DE 19833312725 DE 3312725 A DE3312725 A DE 3312725A DE 3312725 A1 DE3312725 A1 DE 3312725A1
Authority
DE
Germany
Prior art keywords
layer
aluminum
copper
conductor tracks
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19833312725
Other languages
English (en)
Inventor
Virinder Dr.-Ing. 8017 Ebersberg Grewal
Werner 8025 Unterhaching Reindl
Thomas 8900 Augsburg Wagner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19833312725 priority Critical patent/DE3312725A1/de
Publication of DE3312725A1 publication Critical patent/DE3312725A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0317Thin film conductor layer; Thin film passive component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2081Compound repelling a metal, e.g. solder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

  • Bond- und lötbare Dünnschichtleiterbahnen mit Durchkon-
  • taktierunqen.
  • Die Erfindung betrifft ein Verfahren zur Herstellung von partiell bond- und lötbaren Dünnschichtleiterbahnen mit Durchkontaktierungen, die zusammen mit Bauelementen auf einem als Träger dienenden, elektrisch nicht leitenden Substrat in der Form einer integrierten Schicht bzw.
  • Hybridschaltung aufgebracht sind, wobei nach dem Aufbringen im Vakuum eine Haft- bzw. Widerstandsschicht, eine Leitschicht aus Kupfer und eine Schutzschicht aus Aluminium bzw. Aluminiumlegierung vorliegen. Ein derartiges Schichtaufbau ist bereits durch die DE-OS 31 07 943 als Verfahren zur Herstellung von lötbaren und temperfähigen edelmetallfreien Dünnschichtleiterbahnen bekannt.
  • Bond- und lötbare Dünnschichtleiterbahnen mit Durchkontaktierungen werden nach bislang bekannten Verfahren durch Aufdampfen bzw. Aufstäuben von TiPdCu bzw. TiCu und Galvanisieren mit CuNiAu (GB-PS 1 527 108, DE-OS 2 108 730) oder CuAu (DE-AS 25 22 944) hergestellt.
  • Die nach der zitierten Patentliteratur hergestellten Dünnschichtleiterbahnen haben relativ dicke galvanisch abgeschiedene Kupferschichten, die bei höheren Temperungen () 300°C) zu erheblicher Oxidation an den Flanken führen.
  • Deshalb sind diese Schichtkombinationen für Anwendungen dieser Art nicht gut geeignet.
  • In den genannten drei Verfahren ist die selektive Ätzbarkeit zwischen einer der aufgedampften Schichten und den galvanisch abgeschiedenen Schichten (Kupfer auf Kupfer bzw. Gold auf Gold) nicht gewährleistet.
  • Die zitierten Verfahren haben außerdem den Nachteil, daß das gesamte Leiterbahnsystem mit dicken galvanischen Schichten verstärkt werden muß um einen niederen Widerstand zu erreichen. Dies führt aber zu einem erhöhten Edelmetallverbrauch.
  • Der Erfindung liegt die Aufgabe zugrunde, das eingangs definierte Verfahren zur Herstellung von partiell bond-und lötbaren Dünnschichtleiterbahnen mit Durchkontaktierungen zu entwickeln, das folgende Anforderungen erfüllen soll: - Einfache und kostengünstige Herstellung - Temperfähigkeit (200° - 400°C) - Bondbarkeit durch Thermokompression oder Thermosonic mit Golddrähtchen - Zuverlässige Durchkontaktierungen - Lösbarkeit - Korrosionsbeständigkeit - Niederer Widerstand.
  • Diese Aufgabe wird dadurch gelöst, daß nach dem Entfernen der Schutzschicht eine gut galvanisierbare Oberfläche freigelegt und anschließend galvanisiert wird.
  • Nach einer Weiterbildung der Erfindung besteht die zu galvanisierende Oberfläche vorzugsweise aus einer dünnen Kupfer/Aluminium-Bronze-Schicht. Dadurch wird eine Kupferdiffusion in die darüberliegende Goldschicht bzw. Nickel-Goldschicht stark herabgesetzt. Deshalb kann auch nach Temperbehandlungen (200°C bis 400°C) gut mit Golddrähtchen gebondet werden.
  • Erfindungsgemäß entsteht die Kupfer/Aluminium-Bronze- Schicht durch Wärmebehandlung in Luft bei 2000 bis 30000.
  • Nach einer weiteren Ausgestaltung der Erfindung besteht die galvanische Schicht aus vorzugsweise Gold bzw.
  • Nickel/Gold. Diese Schichten sind sehr gut bondbar.
  • Nach einer Weiterbildung der Erfindung werden die Schaltungen bei 2000 bis 40000 20 Stunden bis 0,5 Stunden getempert. Der Schichtaufbau nach der Erfindung hält diesen Temperaturbeanspruchungen stand.
  • Ein wesentlicher Vorteil der Erfindung besteht darin, daß die im Vakuum abgeschiedene Leitschicht aus Kupfer und die darüber liegende Schutzschicht aus Aluminium ausgezeichnet selektiv gegenüber den galvanisch abgeschiedenen Schichten aus Gold und Nickel/Gold ätzbar sind. Da nur an den Durchkontaktierungen, Bond- und Lötstellen galvanisiert wird, ist der Edelmetallverbrauch auf ein Minimum reduziert.
  • Die Kupferleiterbahnen werden während den#Temperaturprozessen durch die Aluminium-Schutzschicht gegen Oxidation geschützt.
  • Es ist weiterhin ein Vorteil der Erfindung, daß dieses Verfahren natürlich auch bei Spezialanwendungen, zum Beispiel Mikrowellenschaltungen, eingesetzt werden kann, die zusätzlich zu den Bond- und Lötkontakten auch galvanisch verstärkte Leiterbahnen erfordern.
  • Die Erfindung wird anhand einer Figur erläutert, die einen Ausschnitt einer Dünnschichtleiterbahn im Schnitt zeigt. Nach dem Ausführungsbeispiel wird nur partiell galvanisiert.
  • In dieser Darstellung ist ein Substrat mit 1, eine-Haft-bzw. Widerstandsschicht mit 2, eine Leitschicht aus Kupfer mit 3, eine Kupfer/Aluminium-Bronze-Schicht mit 4, eine Schutzschicht aus Aluminium bzw. Aluminiumlegierung mit 5, eine Gold- bzw. Nickel/Gold-Schicht an Durchkontaktierungen mit 6, eine Bondstelle mit 7 und eine Lötstelle mit 8 bezeichnet.
  • Ein typischer Verfahrensablauf zur Herstellung von partiell bond- und lötbaren Dünnschichtleiterbahnen mit Durchkontaktierungen nach der Erfindung geht zum Beispiel folgendermaßen vor sich: Auf einem Substrat 1 aus Isoliermaterial, wie zum Beispiel Keramik oder Glas, werden im Vakuum eine Haft- bzw.
  • Widerstandsschicht 2, eine Leitschicht aus Kupfer 3 und eine Schutzschicht aus Aluminium bzw. Aluminiumlegierung 5 aufgebracht. Danach wird eine Kupfer/Aluminium-Bronze-Schicht 4 durch Wärmebehandlung in Luft bei 2000 bis 3000C erzeugt. Darauf folgt ein erster Fotoprozeß für die Galvanisierung von Durchkontaktierungen 6 für die Bond- 7 bzw. Lötstellen 8. Nach einem selektiven Entfernen der nicht in eine Kupfer/Aluminium-Bronze-Schicht übergegangenen Aluminiumschicht wird durch anschließendes Galvanisieren auf der Kupfer/Aluminium-Bronze-Schicht durch Abscheiden einer Gold bzw. Nickel/Gold-Schicht an Durchkon taktierungen 6, Bond- 7 und Lötstellen 8 die Durchkontaktierung erzeugt. Daran schließt sich ein zweiter Fotoprozeß an, der entfallen kann, wenn keine partielle bond-und lötbare Leiterbahnen erforderlich sind. Anschließend wird die Leiterbahnschicht aus Aluminium und Kupfer und die eventuell darunterliegende Haftschicht geätzt. Danach folgt ein dritter Fotoprozeß, um die Struktur der Widerstände zu ätzen. Abschließend werden die freigelegten Widerstände einer Stabilisierungstemperung (250° bis 400°C) unterworfen. Zum Schluß folgt das Hybridieren (Bonden, Löten), und zwar speziell auf den Anwendungsfall zugeschnitten.
  • Wenn keine partielle bond- und lötbare Leiterbahnstellen erforderlich sind, kann das Leiterbahnnetz auch ganzflächig galvanisch verstärkt werden Dadurch sind nur noch zwei Fotoschritte erforderlich.

Claims (6)

  1. Patentansprüche Verfahren zur Herstellung von partiell bond- und lötbaren Dünnschichtleiterbahnen mit Durchkontaktierungen, die zusammen mit Bauelementen auf einem als Träger dienenden elektrisch nicht leitenden Substrat in der Form einer integrierten Schicht- bzw. Hybridschaltung aufgebracht sind, wobei nach dem Aufbringen im Vakuum eine Haft- bzw. Widerstandsschicht, eine Leitschicht aus Kupfer und eine Schutzschicht aus Aluminium bzw. Aluminiumlegierung vorliegen, d a d u r c h g e k e n n -z e i c h n e t , daß nach dem Entfernen der Schutzschicht eine gut galvanisierbare Oberfläche (4) freigelegt und anschließend galvanisiert wird.
  2. 2. Verfahren nach Anspruch 1, d a d u r c h g e -k e n n z e i c h n e t , daß die zu galvanisierende Oberfläche (4) vorzugsweise aus einer dünnen Kupfer/Aluminium-Bronze-Schicht besteht.
  3. 3. Verfahren nach Anspruch 1 und 2, d a d u r c h g e k e n n z e i c h n e t , daß die Kupfer-Aluminium-Bronze-Schicht (4) durch Wärmebehandlung in Luft bei 2000C bis 3000C entsteht.
  4. 4. Verfahren nach Anspruch 1 bis 3, da d u r c h g e k e n n z e i c h n e t , daß die galvanische Schicht (6-8) aus gut bondbarem Material besteht.
  5. 5. Verfahren nach Anspruch 1 bis 4, d a d u r c h g e k e n n z e i c h n e t , daß die galvanische Schicht (6 - 8) vorzugsweise aus Gold bzw. Nickel/Gold besteht.
  6. 6. Verfahren nach Anspruch 1 bis 5, d a d u r c h g e k e n n z e i c h n e t , daß die Schaltungen bei 2000 bis 40000 20 Stunden bis 0,5 Stunden getempert werden.
DE19833312725 1983-04-08 1983-04-08 Bond- und loetbare duennschichtleiterbahnen mit durchkontaktierungen Withdrawn DE3312725A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19833312725 DE3312725A1 (de) 1983-04-08 1983-04-08 Bond- und loetbare duennschichtleiterbahnen mit durchkontaktierungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19833312725 DE3312725A1 (de) 1983-04-08 1983-04-08 Bond- und loetbare duennschichtleiterbahnen mit durchkontaktierungen

Publications (1)

Publication Number Publication Date
DE3312725A1 true DE3312725A1 (de) 1984-10-11

Family

ID=6195798

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833312725 Withdrawn DE3312725A1 (de) 1983-04-08 1983-04-08 Bond- und loetbare duennschichtleiterbahnen mit durchkontaktierungen

Country Status (1)

Country Link
DE (1) DE3312725A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0654818A1 (de) * 1993-11-19 1995-05-24 Citizen Watch Co., Ltd. Halbleitervorrichtung mit Lötstellen und Verfahren zur Herstellung
DE10018025A1 (de) * 2000-04-04 2001-10-18 Atotech Deutschland Gmbh Verfahren zum Erzeugen von lötfähigen Oberflächen und funktionellen Oberflächen auf Schaltungsträgern

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3413711A (en) * 1966-09-07 1968-12-03 Western Electric Co Method of making palladium copper contact for soldering
DE3107857A1 (de) * 1981-03-02 1982-09-16 Siemens AG, 1000 Berlin und 8000 München Verfahren und herstellung von duennfilmschaltungen mit sehr gut loetbaren leiterbahnschichtsystemen
DE3107943A1 (de) * 1981-03-02 1982-09-16 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung von loetbaren und temperfaehigen edelmetallfreien duennschichtleiterbahnen

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3413711A (en) * 1966-09-07 1968-12-03 Western Electric Co Method of making palladium copper contact for soldering
DE3107857A1 (de) * 1981-03-02 1982-09-16 Siemens AG, 1000 Berlin und 8000 München Verfahren und herstellung von duennfilmschaltungen mit sehr gut loetbaren leiterbahnschichtsystemen
DE3107943A1 (de) * 1981-03-02 1982-09-16 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung von loetbaren und temperfaehigen edelmetallfreien duennschichtleiterbahnen

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0654818A1 (de) * 1993-11-19 1995-05-24 Citizen Watch Co., Ltd. Halbleitervorrichtung mit Lötstellen und Verfahren zur Herstellung
KR100339252B1 (ko) * 1993-11-19 2002-10-11 시티즌 도케이 가부시키가이샤 땜납범프(bump)를갖춘반도체장치및그의제조방법
DE10018025A1 (de) * 2000-04-04 2001-10-18 Atotech Deutschland Gmbh Verfahren zum Erzeugen von lötfähigen Oberflächen und funktionellen Oberflächen auf Schaltungsträgern
US6698648B2 (en) 2000-04-04 2004-03-02 Atotech Deutschland Gmbh Method for producing solderable and functional surfaces on circuit carriers

Similar Documents

Publication Publication Date Title
DE2440481C3 (de) Verfahren zum Herstellen von Dünnschicht-Leiterzügen auf einem elektrisch isolierenden Träger
US4109297A (en) Conduction system for thin film and hybrid integrated circuits
DE2032872A1 (de) Verfahren zum Herstellen weichlötfähiger Kontakte zum Einbau von Halbleiterbauelementen in Gehäuse
WO1996016442A1 (de) Kernmetall-lothöcker für die flip-chip-technik
DE3107943C2 (de)
EP0016925B1 (de) Verfahren zum Aufbringen von Metall auf Metallmuster auf dielektrischen Substraten
DE2554691C2 (de) Verfahren zum Herstellen elektrischer Leiter auf einem isolierenden Substrat und danach hergestellte Dünnschichtschaltung
DE2509912B2 (de) Elektronische Dünnfilmschaltung
DE4224012C1 (de) Lötfähiges elektrisches Kontaktelement
EP0234487B1 (de) Dünnschichtschaltung und ein Verfahren zu ihrer Herstellung
DE3312725A1 (de) Bond- und loetbare duennschichtleiterbahnen mit durchkontaktierungen
EP0220541A1 (de) Verfahren zum Metallisieren von transparenten Leiterbahnen
EP0139205A2 (de) Verfahren zum Herstellen von Halbleiterbausteinen mit einem Metallsubstrat
DE3321295C2 (de)
EP0163830A2 (de) Mehrschicht-Substrate für integrierte Schaltungen und Verfahren zum Herstellen derselben
EP0386458A1 (de) Verfahren zum Herstellen von Dünnschichtschaltungen mit Zinnstrukturen
EP0278413A2 (de) Verfahren zur Herstellung einer Verbindung zwischen einem Bonddraht und einer Kontaktfläche bei hybriden Dickschicht-Schaltkreisen
DE3107857C2 (de) Verfahren zur Herstellung von Dünnfilmschaltungen mit sehr gut lötbaren Leiterbahnschichtsystemen
DE102005024430B4 (de) Verfahren zum Beschichten eines Siliziumwafers oder Siliziumchips
DE2207012C2 (de) Verfahren zur Kontaktierung von Halbleiterbauelementen
EP0186655A2 (de) Verfahren zur Herstellung einer Verbundleiterplatte
DE10030468B4 (de) Dickfilmschaltungen und Metallisierungsprozeß
DE2834221C3 (de) Verfahren zur Herstellung von Dünnschichtleiterbahnen
DE7106898U (de) Integrierter Hybrid Schaltkreis
DE2155029C3 (de) Elektronische Dünnfilmschaltung

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8120 Willingness to grant licences paragraph 23
8110 Request for examination paragraph 44
8139 Disposal/non-payment of the annual fee