KR100944534B1 - 전자 방출 소자를 이용하는 웨이퍼 범핑을 위한 고분해능오버레이 얼라인 장치 및 방법 - Google Patents

전자 방출 소자를 이용하는 웨이퍼 범핑을 위한 고분해능오버레이 얼라인 장치 및 방법 Download PDF

Info

Publication number
KR100944534B1
KR100944534B1 KR1020070136888A KR20070136888A KR100944534B1 KR 100944534 B1 KR100944534 B1 KR 100944534B1 KR 1020070136888 A KR1020070136888 A KR 1020070136888A KR 20070136888 A KR20070136888 A KR 20070136888A KR 100944534 B1 KR100944534 B1 KR 100944534B1
Authority
KR
South Korea
Prior art keywords
template
wafer
alignment
electrons
electron emission
Prior art date
Application number
KR1020070136888A
Other languages
English (en)
Other versions
KR20090069048A (ko
Inventor
최은열
임용진
이호덕
차정학
Original Assignee
주식회사 에이디피엔지니어링
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에이디피엔지니어링 filed Critical 주식회사 에이디피엔지니어링
Priority to KR1020070136888A priority Critical patent/KR100944534B1/ko
Publication of KR20090069048A publication Critical patent/KR20090069048A/ko
Application granted granted Critical
Publication of KR100944534B1 publication Critical patent/KR100944534B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B25—HAND TOOLS; PORTABLE POWER-DRIVEN TOOLS; MANIPULATORS
    • B25B—TOOLS OR BENCH DEVICES NOT OTHERWISE PROVIDED FOR, FOR FASTENING, CONNECTING, DISENGAGING OR HOLDING
    • B25B11/00—Work holders not covered by any preceding group in the subclass, e.g. magnetic work holders, vacuum work holders
    • B25B11/005—Vacuum work holders
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70716—Stages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Wire Bonding (AREA)
  • Electron Beam Exposure (AREA)

Abstract

본 발명은 상부의 템플릿(template) 지지체에 구비된 전자총과 같은 전자 방출 소자를 이용하여 전자를 방출시킬 때, 방출된 전자가 하부 전극에 도달되어 수집되는 양을 측정하여 범핑 대상인 웨이퍼 위에 솔더 범프를 가진 일반적인 투명 템플릿 이외에 불투명 템플릿까지도 고정밀도로 얼라인(align)할 수 있는 웨이퍼 범핑용 얼라인 장치 및 방법에 관한 것이다. 본 발명에 따라 상부와 하부의 대상들을 서로 정렬하기 위한 얼라인 장치는, 전자 방출 소자가 결합되어 있고, 상부의 제1 대상을 지지하는 상부 스테이지, 상기 전자 방출 소자와 대향하는 전극이 결합되어 있고, 하부의 제2 대상을 지지하는 하부 스테이지, 및 상기 전자 방출 소자에 인가되는 전압을 제어하여 전자의 방출량을 제어하고, 상기 전자 방출 소자로부터 상기 전극으로 입사되는 전자에 의한 전류를 측정하여 상기 제1 대상과 상기 제2 대상 간의 얼라인을 제어하는 콘트롤러를 포함하고, 상기 콘트롤러는, 상기 측정 결과에 기초하여 상기 상부 스테이지 또는 상기 하부 스테이지를 이동시켜 상기 제1 대상과 상기 제2 대상 간의 얼라인을 제어할 수 있다.
Figure R1020070136888
템플릿(template), 전자 방출소자 이용 얼라인

Description

전자 방출 소자를 이용하는 웨이퍼 범핑을 위한 고분해능 오버레이 얼라인 장치 및 방법{High Resolution Overlay Alignment Apparatus and Method for Wafer Bumping using Electron Emission Device}
본 발명은 웨이퍼 범핑을 위한 오버레이 얼라인 장치 및 방법에 관한 것으로서, 특히, 상부의 템플릿(template) 지지체에 구비된 전자총과 같은 전자 방출 소자를 이용하여 전자를 방출시킬 때, 방출된 전자가 하부 전극에 도달되어 수집되는 양을 측정하여 범핑 대상인 웨이퍼 위에 솔더 범프를 가진 일반적인 투명 템플릿 이외에 불투명 템플릿까지도 고정밀도로 얼라인(align)할 수 있는 웨이퍼 범핑용 얼라인 장치 및 방법에 관한 것이다.
일반적으로 유리 기판에 캐비티들을 가공한 템플릿을 이용하여 웨이퍼 범핑 공정을 수행한다. 외부 리드(outer lead)와 연결된 기판 상의 내부 리드와 와이어 본딩(wire bonding)으로 연결하는 경우에 공간 활용에 제약이 크므로, 템플릿의 캐비티들에 솔더 범프들을 만들고 이를 칩 단위 또는 웨이퍼 단위의 전극 패드들에 전이하는 웨이퍼 범핑 공정을 수행하고 솔더 범프들이 전이된 칩을 기판 상의 내부 리드와 연결시켜 플립 칩(flip chop) 형태로 패키징을 수행한다.
이와 같은 웨이퍼 범핑을 위하여 일반적으로 유리 재질의 템플릿 상에 만들어진 얼라인 마크가 이용된다. 예를 들어, 템플릿이 결합된 스테이지나 웨이퍼를 지지하는 스테이지를 이송시키면서, 템플릿 상에 만들어진 얼라인 마크와 웨이퍼 상의 얼라인 마크를 일치시켜서 서로 정렬이 되면, 템플릿의 캐비티들에 고형화하여 준비하여 놓은 솔더 범프들을 웨이퍼 상의 전극 패드들에 범핑하게 된다. 그러나 이와 같은 일반적인 얼라인 방법은, 투명 재질의 템플릿에 얼라인 마크를 형성하기 위한 공정이 요구되며, 템플릿을 사용함에 따라 마모 또는 재질의 변형 등으로 얼라인의 정밀도가 떨어질 수 있는 문제점이 있다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은, 템플릿 자체에는 얼라인 마크가 불필요하며 템플릿이 불투명 재질로 이루어진 경우에도 범핑 대상인 웨이퍼와의 얼라인을 고분해능으로 용이하게 할 수 있도록, 상부의 템플릿 지지체에 구비된 전자총과 같은 전자 방출 소자를 이용하여 전자를 방출시킬 때, 방출된 전자가 하부 전극에 도달되어 수집되는 양을 측정하여 웨이퍼 위에 템플릿을 고정밀도로 얼라인할 수 있는 웨이퍼 범핑용 얼라인 장치 및 방법을 제공하는 데 있다.
먼저, 본 발명의 주요 특징을 요약하면, 상기한 바와 같은 기술적 과제를 실현하기 위한 본 발명의 일면에 따라 상부와 하부의 대상들을 서로 정렬하기 위한 얼라인 장치는, 전자 방출 소자가 결합되어 있고, 상부의 제1 대상을 지지하는 상부 스테이지; 상기 전자 방출 소자와 대향하는 전극이 결합되어 있고, 하부의 제2 대상을 지지하는 하부 스테이지; 및 상기 전자 방출 소자에 인가되는 전압을 제어하여 전자의 방출량을 제어하고, 상기 전자 방출 소자로부터 상기 전극으로 입사되는 전자에 의한 전류를 측정하여 상기 제1 대상과 상기 제2 대상 간의 얼라인을 제어하는 콘트롤러를 포함하고, 상기 콘트롤러는, 상기 측정 결과에 기초하여 상기 상부 스테이지 또는 상기 하부 스테이지를 이동시켜 상기 제1 대상과 상기 제2 대상 간의 얼라인을 제어하는 것을 특징으로 한다.
상기 제1 대상은 상기 제2 대상인 웨이퍼에 솔더 범핑을 위한 템플릿을 포함한다.
상기 콘트롤러는, 상기 상부 스테이지 또는 상기 하부 스테이지를 적어도 3축 이상의 방향으로 위치 조정하여 상기 제1 대상과 상기 제2 대상 간의 얼라인을 제어한다.
상기 제1 대상 및 상기 제2 대상은, 각 스테이지에 결합된 지지체에 의하여 지지된 것을 특징으로 한다.
상기 얼라인 장치는, 상기 상부 스테이지에 결합되고 상기 제1 대상을 지지하는 제1 진공척; 및 상기 하부 스테이지에 결합되고 상기 제2 대상을 지지하는 제2 진공척을 더 포함할 수 있다.
그리고, 본 발명의 일면에 따라 상부와 하부의 대상들을 서로 정렬하기 위한 얼라인 방법은, 상부의 제1 대상을 지지하는 상부 스테이지와 결합된 전자 방출 소 자를 제어하여 전자를 방출시키는 단계; 상기 전자 방출 소자와 대향하여 하부의 제2 대상을 지지하는 하부 스테이지와 결합된 전극을 이용하여 상기 전자 방출 소자로부터 방출되는 전자를 수집하는 단계; 상기 수집되는 전자에 의한 전류를 측정하는 단계; 및 상기 측정 결과에 기초하여 상기 상부 스테이지 또는 상기 하부 스테이지를 이동시켜 상기 제1 대상과 상기 제2 대상 간의 얼라인을 제어하는 단계를 포함한다.
본 발명에 따른 웨이퍼 범핑용 얼라인 장치 및 방법에 따르면, 상부의 템플릿 지지체에 구비된 전자총과 같은 전자 방출 소자를 이용하여 전자를 방출시킬 때, 방출된 전자가 하부 전극에 도달되어 수집되는 양을 측정하여 범핑 대상인 웨이퍼 위에 템플릿을 고정밀도로 얼라인할 수 있게 함으로써, 템플릿 자체에는 얼라인 마크가 없더라도 얼라인이 가능하게 하였으며, 템플릿이 불투명 재질로 이루어진 경우에도 웨이퍼와의 얼라인을 고분해능으로 용이하게 할 수 있다.
이하에서는 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다. 그러나, 이하에서 설명될 실시예 및 도면은 본 발명의 기술사상의 범위를 제한하거나 한정하는 의미로 해석될 수는 없다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 일실시예에 따른 웨이퍼 범핑을 위한 얼라인 장치(100)를 설명하기 위한 도면이다.
도 1을 참조하면, 본 발명의 일실시예에 따른 얼라인 장치(100)는 상부 스테이지(110)에 결합된 지지체(111), 및 지지체(111)의 가장자리 측에 결합되고 전자 방출이 직진성을 가지도록 일부 절연체(113)로 둘러싸인 전자 방출 소자(112)를 포함하고, 하부 스테이지(120)에 결합된 지지체(121), 지지체(121)의 가장자리 측에 결합되고 전자 수집의 효율을 높이도록 일부 절연체(123)로 둘러싸인 금속성 전극(122)을 포함한다. 상부의 지지체(111)의 가장자리의 안쪽 평평한 면에는 정렬 대상 중 하나인 템플릿(114)이 착탈식 장치에 의하여 결합될 수 있고, 하부의 지지체(121)의 가장자리의 안쪽 평평한 면에는 템플릿(114)과의 정렬 대상체인 웨이퍼(124)를 놓는다. 상부의 지지체(111) 및 하부의 지지체(121)는 템플릿(114) 또는 웨이퍼(124)가 흔들림 없이 고정되어 지지되도록 할 수 있는 진공척 형태일 수 있다. 이외에도, 본 발명의 일실시예에 따른 얼라인 장치(100)에는 전자 방출 소자(112)의 전자 방출을 제어하고 상부 스테이지(110) 및 하부 스테이지(120)의 위치를 조정하는 콘트롤러(130)가 포함된다.
웨이퍼(124) 상의 전극 패드들에 템플릿(114)에 고형화해 놓은 솔더 범프들을 범핑하기 위한 웨이퍼 범핑 공정 등에서, 상부의 정렬 대상체인 템플릿(114)과 하부의 정렬 대상체인 웨이퍼(124) 간에 서로 고분해능으로 정렬되도록 하기 위하여, 본 발명의 일실시예에 따른 얼라인 장치(100)가 유용하게 사용될 수 있다. 여기서, 웨이퍼 범핑 공정을 예로 들어 설명하지만, 이에 한정되는 것은 아니며, 포토 공정을 위한 웨이퍼와 마스크 간의 얼라인, 또는 리드(lead)와 본딩 공정을 위한 기판(예를 들어, 플립칩 등에서 칩의 솔더 범프와 연결되는 리드를 가지는 기 판)과 템플릿 사이의 얼라인 등 두 대상체를 얼라인하기 위하여 다양하게 활용될 수 있다.
도 1에서, 콘트롤러(130)는 전자 방출 소자(112)에 인가되는 전압을 제어하여 전자 방출 소자(112)에서 방출되는 전자의 방출량을 제어한다. 예를 들어, 전자 방출 소자(112)는 수십 킬로볼트의 고전압을 인가하면 열에 의하여 전자를 방출하는 필라멘트 형태의 전자총을 포함할 수 있다. 전자 방출 소자(112)는 전자를 방출하는 전자총과 같은 소정 디바이스와 함께 방출된 전자의 가속과 편향을 위한 전자 렌즈 또는 편향계를 포함할 수 있다.
콘트롤러(130)의 제어에 따라 전자 방출 소자(112)가 전자를 방출하면, 하부의 전극(122)은 방출된 전자를 감지하게 된다. 즉, 콘트롤러(130)는 하부의 전극(122)으로 입사되어 수집되는 전자에 의한 전류를 측정하여 두 대상체들인 템플릿(114)과 웨이퍼(124)가 정렬되도록 제어한다.
콘트롤러(130)는 하부의 전극(122)으로 입사되어 수집되는 전자에 의한 전류을 측정한 결과에 따라 상부 스테이지(110) 또는 하부 스테이지(120)를 적어도 3축, 예를 들어, 직교하는 x, y, z 3축 이상의 방향으로 위치 조정하여 템플릿(114)과 웨이퍼(124)가 정렬되도록 제어할 수 있다. 예를 들어, 콘트롤러는 x, y, z 3축으로 상부 스테이지(110) 또는 하부 스테이지(120)를 조금씩 이동시키면서 하부의 전극(122)으로 입사되어 수집되는 전자에 의한 전류가 최대가 되는 위치를 찾도록 위치 보정을 수행할 수 있다.
이에 따라, 템플릿(114)과 웨이퍼(124)가 필요한 오차 범위에서 정렬이 이루 어진 경우에, 도 2와 같이, 템플릿(114)에 일정 온도, 예를 들어, 230~250 oC로 가열하여 고형화되어 붙어있는 솔더 범프들(115)을 다시 용융시켜 웨이퍼(124) 상의 전극 패드들(125)로 전이되도록 할 수 있다.
이와 같이 본 발명에서는, 두 대상체들인 템플릿(114)과 웨이퍼(124)가 얼라인 마크를 포함하지 않아도 되며 템플릿(114)이 불투명 재질로 이루어진 경우에 있어서도, 상부의 템플릿 지지체(111)에 구비된 전자총과 같은 전자 방출 소자(112)를 이용하여 전자를 방출시킬 때, 방출된 전자가 하부의 전극(122)에 도달되어 수집되는 양을 측정하여 범핑 대상인 웨이퍼(124) 위에 템플릿(114)을 고정밀도로 얼라인할 수 있게 된다.
이하, 본 발명의 일실시예에 따른 얼라인 장치(100)의 동작을 도 3의 흐름도를 참조하여 좀 더 자세히 설명한다.
웨이퍼 범핑 공정을 위하여, 먼저, 다양한 방법으로 템플릿(114)의 캐비티에 Au, Ag/Sn 등의 재질을 용융하여 고형화시킴으로써, 웨이퍼(124)의 전극 패드(125)에 대응되는 위치들에 솔더 범프(또는 솔더 볼)(115)를 형성하여 준비한다(S310). 준비된 템플릿(114)이 도 1의 상부의 지지체(111)에 결합되고 장착된 후, 수동으로 또는 콘트롤러의 제어에 따라 상부 스테이지(110) 또는 하부 스테이지(120)를 이동시킴으로써 웨이퍼(124) 위까지 대략적으로 이송될 수 있다(S320).
다음에, 위와 같은 대략적인 템플릿(114)의 이송이 된 후에, 콘트롤러(130)는 전자 방출 소자(112)에 인가되는 전압을 제어하여 전자 방출 소자(112)가 일정량의 전자를 방출하도록 전자 방출 소자(112)를 구동한다(S330). 이에 따라 전자 방출 소자(112)에서 방출되는 전자는 소정 회로 또는 디바이스에 따라 가속과 편향이 이루어져 하부의 전극(122)으로 입사될 수 있다. 콘트롤러(130)의 제어에 따라 하부의 전극(122)으로 입사된 전자가 감지되고, 콘트롤러(130)는 하부의 전극(122)으로 입사되어 수집되는 전자에 의한 전류를 측정하여 두 대상체들인 템플릿(114)과 웨이퍼(124)가 정렬되도록 제어할 수 있다.
예를 들어, 콘트롤러(130)는 하부의 전극(122)으로 입사되어 수집되는 전자에 의한 전류를 측정하고, 그 측정값이 소정 임계치(예를 들어, 해당 조건에서 최대치의 90% 등) 보다 크지 않은 경우에(S340), 상부 스테이지(110) 또는 하부 스테이지(120)가 정렬 위치로 보정되도록 x, y, z 3축 방향으로의 이동을 제어할 수 있다(S350). 하부의 전극(122)으로 입사되어 수집되는 전자에 의한 전류의 측정값이 위와 같이 미리 설정해 놓은 임계치 보다 커질 때까지, xy 평면 상의 배치 에러, z 축과의 각도로의 세타(theta) 에러, z 축 방향으로의 확대 에러 등이 보정되면서 위와 같은 과정(S330~S350)이 반복된다.
하부의 전극(122)으로 입사되어 수집되는 전자에 의한 전류의 측정값이 위와 같이 미리 설정해 놓은 임계치 보다 커지면, 템플릿(114)과 웨이퍼(124)가 필요한 오차 범위에서 정렬이 이루어진 것으로 보고, 범핑 과정을 수행할 수 있다(S360). 예를 들어, 템플릿(114)을 230~250 oC 범위의 일정 온도로 가열하여 고형화되어 붙어있는 솔더 범프들(115)을 다시 용융시켜, 도 2와 같이 웨이퍼(124) 상의 전극 패 드들(125)로 전이되도록 할 수 있다.
본 발명에 따른 장치 및 방법은 본 발명의 기술적 사상의 범위 안에서 다양한 형태의 변형 및 응용이 가능하다. 예를 들어, 본 발명의 실시예들에서 웨이퍼 범핑을 위한 템플릿(114) 및 웨이퍼(124)의 정렬인 것이 바람직하나, 필요에 따라 포토 마스킹 또는 칩 패키징 공정에서 칩, 기판, 템플릿, 마스크 중에서 어느 두 대상체의 정렬을 위한 용도로도 활용될 수 있다. 결국, 상기 실시예들과 도면들은 본 발명의 내용을 상세히 설명하기 위한 목적일 뿐, 발명의 기술적 사상의 범위를 한정하고자 하는 것이 아니므로, 본 발명의 권리범위는 후술하는 청구범위 뿐만 아니라 그와 균등한 범위를 포함하여 판단되어야 한다.
도 1은 본 발명의 일실시예에 따른 웨이퍼 범핑을 위한 얼라인 장치를 설명하기 위한 도면이다.
도 2는 본 발명의 일실시예에 따른 템플릿을 이용한 웨이퍼로의 솔더 범프 전이를 설명하기 도면이다.
도 3은 본 발명의 일실시예에 따른 얼라인 장치의 동작 설명을 위한 흐름도이다.
<도면의 주요 부분에 대한 부호의 설명>
얼라인 장치:100
상부 지지체:111
전자 방출 소자:112
템플릿:114
솔더 범프:115
하부 지지체:121
금속성 전극:122
웨이퍼:124
전극 패드:125

Claims (6)

  1. 전자 방출 소자가 결합되어 있는 상부 스테이지;
    상기 상부 스테이지에 결합되고 상부의 템플릿을 지지하는 제1 진공척;
    상기 전자 방출 소자와 대향하는 전극이 결합되어 있는 하부 스테이지;
    상기 하부 스테이지에 결합되고 하부의 웨이퍼를 지지하는 제2 진공척; 및
    상기 상부 스테이지의 전자 방출 소자에 인가되는 전압을 제어하여 전자의 방출량을 제어하고, 상기 전자 방출 소자로부터 상기 하부 스테이지의 전극으로 입사되는 전자에 의한 전류를 측정하여 상기 템플릿과 상기 웨이퍼 간의 얼라인을 제어하는 콘트롤러를 포함하고,
    상기 콘트롤러는, 상기 측정 결과에 기초하여 상기 상부 스테이지 또는 상기 하부 스테이지를 이동시켜 상기 템플릿과 상기 웨이퍼 간의 얼라인을 제어하며,
    상기 템플릿과 상기 웨이퍼를 정렬하기 위한 얼라인 마크가 없더라도 상기 얼라인을 통하여 상기 템플릿 상의 솔더 범프들을 상기 웨이퍼 상의 전극 패드들에 범핑하기 위한 것을 특징으로 하는 얼라인 장치.
  2. 삭제
  3. 제1항에 있어서, 상기 콘트롤러는,
    상기 상부 스테이지 또는 상기 하부 스테이지를 적어도 3축 이상의 방향으로 위치 조정하여 상기 템플릿과 상기 웨이퍼 간의 얼라인을 제어하는 것을 특징으로 하는 얼라인 장치.
  4. 삭제
  5. 삭제
  6. 상부의 템플릿을 제1 진공척으로 지지하는 상부 스테이지와 결합된 전자 방출 소자를 제어하여 전자를 방출시키는 단계;
    상기 전자 방출 소자와 대향하여 하부의 웨이퍼를 제2 진공척으로 지지하는 하부 스테이지와 결합된 전극을 이용하여 상기 전자 방출 소자로부터 방출되는 전자를 수집하는 단계;
    상기 수집되는 전자에 의한 전류를 측정하는 단계; 및
    상기 측정 결과에 기초하여 상기 상부 스테이지 또는 상기 하부 스테이지를 이동시켜 상기 템플릿과 상기 웨이퍼 간의 얼라인을 제어하는 단계를 포함하고,
    상기 템플릿과 상기 웨이퍼를 정렬하기 위한 얼라인 마크가 없더라도 상기 얼라인을 통하여 상기 템플릿 상의 솔더 범프들을 상기 웨이퍼 상의 전극 패드들에 범핑하기 위한 것을 특징으로 하는 얼라인 방법.
KR1020070136888A 2007-12-24 2007-12-24 전자 방출 소자를 이용하는 웨이퍼 범핑을 위한 고분해능오버레이 얼라인 장치 및 방법 KR100944534B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070136888A KR100944534B1 (ko) 2007-12-24 2007-12-24 전자 방출 소자를 이용하는 웨이퍼 범핑을 위한 고분해능오버레이 얼라인 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070136888A KR100944534B1 (ko) 2007-12-24 2007-12-24 전자 방출 소자를 이용하는 웨이퍼 범핑을 위한 고분해능오버레이 얼라인 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20090069048A KR20090069048A (ko) 2009-06-29
KR100944534B1 true KR100944534B1 (ko) 2010-03-03

Family

ID=40996362

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070136888A KR100944534B1 (ko) 2007-12-24 2007-12-24 전자 방출 소자를 이용하는 웨이퍼 범핑을 위한 고분해능오버레이 얼라인 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100944534B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100257420B1 (ko) * 1995-08-02 2000-05-15 포만 제프리 엘 결합 재료 범프에 의해 상호접속되는 시스템
KR20030003541A (ko) * 2001-07-03 2003-01-10 삼성전자 주식회사 반도체 노광 장비의 정렬 시스템
KR20030040378A (ko) * 2000-08-01 2003-05-22 보드 오브 리전츠, 더 유니버시티 오브 텍사스 시스템 임프린트 리소그래피를 위한 투명한 템플릿과 기판사이의고정확성 갭 및 방향설정 감지 방법
KR20050063372A (ko) * 2003-12-22 2005-06-28 동부아남반도체 주식회사 노광 장비의 레티클 예비 정렬 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100257420B1 (ko) * 1995-08-02 2000-05-15 포만 제프리 엘 결합 재료 범프에 의해 상호접속되는 시스템
KR20030040378A (ko) * 2000-08-01 2003-05-22 보드 오브 리전츠, 더 유니버시티 오브 텍사스 시스템 임프린트 리소그래피를 위한 투명한 템플릿과 기판사이의고정확성 갭 및 방향설정 감지 방법
KR20030003541A (ko) * 2001-07-03 2003-01-10 삼성전자 주식회사 반도체 노광 장비의 정렬 시스템
KR20050063372A (ko) * 2003-12-22 2005-06-28 동부아남반도체 주식회사 노광 장비의 레티클 예비 정렬 장치

Also Published As

Publication number Publication date
KR20090069048A (ko) 2009-06-29

Similar Documents

Publication Publication Date Title
CN102646572B (zh) 芯片焊接机以及半导体制造方法
JP6356081B2 (ja) 対向面に存在する構造的特徴を有する部品の光学的測定
JP4167790B2 (ja) チップ実装装置
KR102336343B1 (ko) 반도체 소자의 본딩에 관한 평행도를 결정하고 조정하기 위한 시스템과 방법
CN107615465B (zh) 引线接合装置以及引线接合方法
CN109155261B (zh) 半导体装置的制造方法和制造装置
CN108198776B (zh) 具有移动载体容纳装置的移动装置的装配机
JP2021097220A (ja) 素子実装装置
JP2010041001A (ja) ボンディング装置、ボンディング装置の補正量算出方法及びボンディング方法
KR100944534B1 (ko) 전자 방출 소자를 이용하는 웨이퍼 범핑을 위한 고분해능오버레이 얼라인 장치 및 방법
JP4343989B1 (ja) ボンディング装置およびボンディング装置に用いられるボンディング領域の位置認識方法及びプログラム
US6440758B1 (en) Method for fabricating semiconductor laser device by aligning semiconductor laser chips based on light emission measurements
JPWO2014155658A1 (ja) 生産設備
JP7154074B2 (ja) 素子実装装置及び素子実装基板の製造方法
US10784130B2 (en) Bonding apparatus
KR102053602B1 (ko) 접합 장치의 구성요소들 사이의 상대 위치들을 조정하기 위한 시스템
CN112218517B (zh) 安装装置
KR102488231B1 (ko) 전자 부품 실장 장치
JP6902974B2 (ja) 電子部品の実装装置および実装方法
JP2002110740A (ja) 半導体装置の実装方法及び実装装置
JP2010161293A (ja) マスクを用いた処理装置および方法
JP4083533B2 (ja) 半導体装置の製造方法
KR102252732B1 (ko) 다이 본딩 방법 및 다이 본딩 장치
JP2000286452A (ja) 発光素子の発光中心検出方法
KR20220099475A (ko) 반도체 장치의 제조 장치 및 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130220

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee