CN217183541U - 高密度线路结构与低密度线路结构组成的多层线路结构 - Google Patents
高密度线路结构与低密度线路结构组成的多层线路结构 Download PDFInfo
- Publication number
- CN217183541U CN217183541U CN202220793898.2U CN202220793898U CN217183541U CN 217183541 U CN217183541 U CN 217183541U CN 202220793898 U CN202220793898 U CN 202220793898U CN 217183541 U CN217183541 U CN 217183541U
- Authority
- CN
- China
- Prior art keywords
- circuit structure
- conductive
- density
- layer
- density circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本申请提出了一种高密度线路结构与低密度线路结构组成的多层线路结构,通过设置具有变截面的导电柱实现高密度线路结构与低密度线路结构的电性连接,取代目前先激光钻孔后电镀形成的导通孔结构,由于导电柱结构具有电性更佳,可靠性更高等优点,因而可以解决以激光钻孔制程电性连接扇出层与基板造成的电性损失的问题。
Description
技术领域
本申请涉及半导体封装技术领域,具体涉及一种高密度线路结构与低密度线路结构组成的多层线路结构。
背景技术
目前的半导体封装中,倒装芯片球栅格阵列(Flip Chip Ball Grid Array,FCBGA)基板(substrate)要先透过扇出(Fan out)层再接裸芯片(Die),并且在扇出层激光钻孔后进行电镀制程形成导通孔(Through via),使用导通孔让裸芯片与扇出层及基板进行电连接。
然而,扇出层的成本居高不下,且扇出层与基板层叠贴附后,所进行的激光钻孔制程其高深宽比(或者说深径比)的特性,使后续的电镀制程无法匹配,孔的底部无法得到有效电镀,且电镀制程会有气泡问题(void issue),因而会造成电性损失,影响结构效能。
实用新型内容
本申请提出了一种高密度线路结构与低密度线路结构组成的多层线路结构。
第一方面,本申请提供一种高密度线路结构与低密度线路结构组成的多层线路结构,包括:导电柱,具有变截面,用于实现所述高密度线路结构与所述低密度线路结构的电性连接。
在一些可选的实施方式中,所述导电柱位于所述高密度线路结构内。
在一些可选的实施方式中,所述导电柱穿越所述高密度线路结构中的至少两层线路层。
在一些可选的实施方式中,所述导电柱的侧面包括呈现内凹曲面状的曲面部分。
在一些可选的实施方式中,所述导电柱的至少一端的宽度小于中间部位的宽度。
在一些可选的实施方式中,所述导电柱从一端至另一端依次包括第一端部、第一过渡部、中间部位、第二过渡部和第二端部,其中,所述第一过渡部和/或所述第二过渡部的表面呈现内凹曲面状。
在一些可选的实施方式中,所述高密度线路结构为高级方形扁平无引脚封装aQFN结构,所述低密度线路结构为基板。
在一些可选的实施方式中,所述aQFN结构包括:第一表面,设置有第一导电焊盘,用于对接电子元件;第二表面,与所述第一表面相对,设置有第二导电焊盘,用于对接所述基板;所述导电柱,用于电性连接所述第一导电焊盘和所述第二导电焊盘。
在一些可选的实施方式中,所述aQFN结构与所述基板之间填充有底部填充材料。
在一些可选的实施方式中,所述基板包括以下基板中的一种:BT树脂基板和无芯基板。
在一些可选的实施方式中,所述导电柱的一部分伸出所述高密度线路结构的一侧表面之外。
在一些可选的实施方式中,所述高密度线路结构包括位于内部的线路层和位于表面的导电焊盘,所述线路层、所述导电焊盘与所述导电柱的金相不同。
在一些可选的实施方式中,所述线路层为压延铜,所述导电焊盘为电镀铜,所述导电柱为块铜。
为了解决以激光钻孔制程电性连接扇出层与基板会造成电性损失的问题,本申请提出了高密度线路结构与低密度线路结构组成的多层线路结构,通过设置具有变截面的导电柱实现高密度线路结构与低密度线路结构的电性连接,取代目前先激光钻孔后电镀形成的导通孔结构,由于导电柱结构具有电性更佳和可靠性更高等优点,因而可以解决以激光钻孔制程电性连接扇出层与基板造成的电性损失的问题。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本申请的其它特征、目的和优点将会变得更明显:
图1是根据本申请的多层线路结构的一个实施例1a的纵向截面结构示意图;
图2是根据本申请的一个实施例的导电柱的纵向截面结构示意图;
图3是根据本申请的多层线路结构的一个实施例3a的纵向截面结构示意图;
图4A-4F分别是根据本申请的制造多层线路结构的方法的一个实施例在各个阶段制造的多层线路结构的剖视示意图;
图5A-5B分别是根据本申请的制造多层线路结构的方法的另一个实施例在各个阶段制造的多层线路结构的剖视示意图。
附图标记/符号说明:
10-导电柱(Pillar);11-曲面部分;12-第一端部;13-第一过渡部;14-中间部位;15-第二过渡部;16-第二端部;20-高密度线路结构;201-第一表面;202第二表面;21-线路层;22-介电层;23-导通孔;24-第一导电焊盘;25-第二导电焊盘;26-第一导电端子;27-第二导电端子;30-低密度线路结构;40-芯片;50-底部填充材料;60-引线框架(Lead frame);601-第一面;602-第二面;603-上凸柱;604-下凸柱。
具体实施方式
下面结合附图和实施例对说明本申请的具体实施方式,通过本说明书记载的内容本领域技术人员可以轻易了解本申请所解决的技术问题以及所产生的技术效果。可以理解的是,此处所描述的具体实施例仅仅用于解释相关发明,而非对该发明的限定。另外,为了便于描述,附图中仅示出了与有关发明相关的部分。
应容易理解,本申请中的“在...上”、“在...之上”和“在...上面”的含义应该以最广义的方式解释,使得“在...上”不仅意味着“直接在某物上”,而且还意味着包括存在两者之间的中间部件或层的“在某物上”。
此外,为了便于描述,本文中可能使用诸如“在...下面”、“在...之下”、“下部”、“在...之上”、“上部”等空间相对术语来描述一个元件或部件与附图中所示的另一元件或部件的关系。除了在图中描述的方位之外,空间相对术语还意图涵盖装置在使用或操作中的不同方位。设备可以以其他方式定向(旋转90°或以其他定向),并且在本文中使用的空间相对描述语可以被同样地相应地解释。
本文中所使用的术语“层”是指包括具有一定厚度的区域的材料部分。层可以在整个下层或上层结构上延伸,或者可以具有小于下层或上层结构的范围的程度。此外,层可以是均质或不均质连续结构的区域,其厚度小于连续结构的厚度。例如,层可以位于连续结构的顶表面和底表面之间或在其之间的任何一对水平平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。基板(substrate)可以是一层,可以在其中包括一个或多个层,和/或可以在其上、之上和/或之下具有一个或多个层。一层可以包括多层。例如,半导体层可以包括一个或多个掺杂或未掺杂的半导体层,并且可以具有相同或不同的材料。
本文中使用的术语“基板(substrate)”是指在其上添加后续材料层的材料。基板本身可以被图案化。添加到基板顶部的材料可以被图案化或可以保持未图案化。此外,基板可以包括各种各样的半导体材料,诸如硅、碳化硅、氮化镓、锗、砷化镓、磷化铟等。可替选地,基板可以由非导电材料制成,诸如玻璃、塑料或蓝宝石晶片等。进一步可替选地,基板可以具有在其中形成的半导体装置或电路。
需要说明的是,说明书附图中所绘示的结构、比例、大小等,仅用于配合说明书所记载的内容,以供本领域技术人员的了解与阅读,并非用以限定本申请可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本申请所能产生的功效及所能达成的目的下,均应仍落在本申请所揭示的技术内容得能涵盖的范围内。同时,本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语,也仅为便于叙述的明了,而非用以限定本申请可实施的范围,其相对关系的改变或调整,在无实质变更技术内容下,当也视为本申请可实施的范畴。
还需要说明的是,本申请的实施例对应的纵向截面可以为对应前视图方向截面,横向截面可以为对应右视图方向截面,水平截面可以为对应上视图方向截面。
另外,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
参考图1和图2,图1是根据本申请的高密度线路结构与低密度线路结构组成的多层线路结构的一个实施例1a的纵向截面结构示意图,图2是根据本申请的一个实施例的导电柱的纵向截面结构示意图。如图1和图2所示,本申请的多层线路结构1a包括:
高密度线路结构20;
低密度线路结构30;
导电柱10,具有变截面,用于实现高密度线路结构20与低密度线路结构30的电性连接。
这里,高密度线路结构20和低密度线路结构30中的“高密度”和“低密度”仅表示一种相对概念,不表示绝对数值。高密度线路结构20中的“高密度”仅仅是指其线路密度高于低密度线路结构30,低密度线路结构30中的“低密度”仅仅是指其线路密度低于高密度线路结构20。
在一些可选的实施方式中,高密度线路结构20可以是基于引线框架(Lead frame)制成的线路结构,例如高级方形扁平无引脚封装(Advanced Quad Flat No-leadsPackage,aQFN)结构(structure)。
在一些可选的实施方式中,低密度线路结构30为基板(Substrate),例如普通的BT树脂基板,或者无芯基板(Embedded Trace Substrate)。
在一些可选的实施方式中,导电柱10可以是利用引线框架(Lead frame)加工而成的金属柱。本申请中,导电柱10的特点是具有变截面。这里所说的变截面是指尺寸有变化的截面,可以理解为导电柱10的纵向截面的宽度不是一致的而是有变化,例如,某些部位的宽度会比其它一些部位的宽度更大;或者,也可以理解为导电柱10的横向截面的截面积和/或形状不是一致的而是有变化,例如,某些部位的截面积会比其它一些部位的截面积更大。变截面的导电柱10,具有更好的结构效能,比如,与介电层可以结合的更好,更适合采用某些工艺制作。
这里,高密度线路结构20与低密度线路结构30通过导电柱10实现电性连接。导电柱10结构相比于先激光钻孔后电镀形成的导通孔结构,具有电性更佳,可靠性更高等优点,可以解决激光钻孔制程因其深宽比(即,孔的深度与孔的宽度(直径)的比值)的特性使得后续电镀制程无法匹配,以及电镀制程会有气泡问题,所导致的电性损失,影响结构效能的问题。
参考图1,在一些可选的实施方式中,高密度线路结构20为aQFN结构,包括至少一层介电层22和至少一层线路层21以及用于连接不同线路层21的导通孔23。导电柱10位于aQFN结构内,且可选的,导电柱10穿越aQFN结构中的至少两层线路层21(或者说至少两层介电层22)。导电柱10与线路层21可以没有电性连接,也可以具有电性连接。
参考图1,在一些可选的实施方式中,aQFN结构还包括:
第一表面201,设置有第一导电焊盘24;
第二表面202,设置有第二导电焊盘25;
其中,导电柱10电性连接第一导电焊盘24和第二导电焊盘25;
这里,第二导电焊盘25用于对接低密度线路结构30(例如基板)。
参考图1,在一些可选的实施方式中,本申请的多层线路结构1a还包括电子元件,例如芯片40,设置于高密度线路结构20(例如aQFN结构)的第一表面201。这里,设置于第一表面201的第一导电焊盘24用于对接芯片40。
进一步可选的,芯片40可通过设置于第一导电焊盘24的第一导电端子26(例如锡球、锡膏、焊料凸块等)与高密度线路结构20的第一表面201电性连接(及物理连接),低密度线路结构30(例如基板)可通过设置于第二导电焊盘25的第二导电端子27(例如锡球、锡膏、焊料凸块等)与高密度线路结构20的第二表面202电性连接(及物理连接)。
进一步可选的,高密度线路结构20(例如aQFN结构)与低密度线路结构30(例如基板)之间具有间隙,间隙内填充有底部填充材料50。底部填充材料50可以填充间隙,从而达到加固的目的。底部填充材料50例如可以是毛细底部填充料(CUF,capillary underfill)、成型底部填充料(MUF,molded underfill)、非导电胶(NCP,Non-conductive Paste)等。
参考图2,在一些可选的实施方式中,导电柱10的侧面包括呈现内凹曲面状的曲面部分11。这是由于,在一些实施方式中,导电柱10是采用例如湿蚀刻制程对引线框架进行例如半蚀刻而形成,基于湿蚀刻的等向性蚀刻特征,导电柱10的侧面会有部分表面呈现内凹曲面状。但在其它一些可选的实施方式中,基于所选择的制程不同,导电柱10的侧面曲面部分11也可能呈现其它形状,例如平面形状或者外凸曲面状等。
参考图2,在一些可选的实施方式中,导电柱10从一端至另一端依次包括第一端部12、第一过渡部13、中间部位14、第二过渡部15和第二端部16,其中,第一过渡部13和/或第二过渡部15的表面呈现内凹曲面状。
参考图2,在一些可选的实施方式中,导电柱10的至少一端的宽度小于中间部位14的宽度。如图2中所示,第一端部12的宽度D1小于中间部位14的宽度D3,第二端部16的宽度D2小于中间部位14的宽度D3。至于第一端部12的宽度D1和第二端部16的宽度D2的大小,这里不予限定。
在一些可选的实施方式中,高密度线路结构20内部的线路层21和表面的导电焊盘(包括第一导电焊盘24、第二导电焊盘25)与导电柱10的金相不同。其中,导电柱10是基于引线框架蚀刻而成,为块铜;导电焊盘通过电镀形成,为电镀铜;线路层21通过电镀形成,但是,由于经过压合(即层压)处理,同时具有压延铜(或者说压合铜)的特性。
参考图3,图3是根据本申请的高密度线路结构与低密度线路结构组成的多层线路结构的一个实施例3a的纵向截面结构示意图。图3所示的多层线路结构3a类似于图1所示的多层线路结构1a,不同之处在于:
图1所示的多层线路结构1a,其导电柱10全部位于高密度线路结构20内部。
而图3所示的多层线路结构3a,其导电柱10只有部分位于高密度线路结构20内部,另一部分伸出于高密度线路结构20的第二表面202之外。本实施例中,导电柱10的伸出部分可直接贴装(mount)到低密度线路结构30上,实现高密度线路结构20与低密度线路结构30的结合。
在一些可选的实施方式中,高密度线路结构20与低密度线路结构30之间可以填充底部填充材料50以实现加固结构的目的,而导电柱10的伸出部分嵌入底部填充材料50内。
参考图4A-4F,图4A-4F分别是根据本申请的制造多层线路结构的方法的一个实施例在各个阶段制造的多层线路结构的剖视示意图。
参考图4A,提供引线框架60。引线框架60又称为导线框或导线架,通常为铜合金材质,例如KFC、C194、C7025、FeNi42、TAMAC-15、PMC-90等。引线框架60具有第一面601以及与第一面601相对的第二面602。第一面601上已预先形成有上凸柱603。
参考图4B至4D,在引线框架60的第一面601进行基板制程(Substrate process),并对第二面602进行半蚀刻(Half etchng),形成导电柱(Pillar)10。
在引线框架60的第一面601进行基板制程的过程中,首先,如图4B所示,进行图案电镀(Pattern plating)和树脂层压(Resin lamination),形成一层线路层21和一层介电层22;然后,如图4C所示,进行增层形成(Build-up layer formation),再形成至少一层线路层21和至少一层介电层22,以及,形成导通不同线路层21的导通孔23。
对第二面602进行半蚀刻(Half etchng)的制程如图4D所示,以湿蚀刻制程的方式对第二面602进行半蚀刻。半蚀刻前引线框架60的第二面602为短路,经过半蚀刻后第二面602有部分结构为变成开路。通过半蚀刻,形成与各个上凸柱603位置对应的下凸柱604,并且,形成的下凸柱604与对应的上凸柱603一起构成导电柱10。这里,由于湿蚀刻的等向性蚀刻特性,所形成的导电柱10的部分表面呈现内凹曲面状。这里,导电柱10基于引线框架60制成,为块铜。
参考图4E和4F,继续在引线框架60的第二面602进行基板制程,包括进行树脂层压和图案电镀,再形成至少一层线路层21和至少一层介电层22;至此,完成必要的结构层数,形成aQFN结构的高密度线路结构20;以及,还可以在高密度线路结构20的两面分别形成导电焊盘,包括在其第一表面201形成第一导电焊盘24,在其第二表面202形成第二导电焊盘25。
这里,线路层21虽然是电镀形成,但由于经过了压合(即层压)制程,因而同时具有压延铜(或者说压合铜)的特性。而导电焊盘(包括第一导电焊盘24、第二导电焊盘25)不经过压合制程,不具有压延铜的特性。
参考图1,再将此高密度线路结构20的第二表面202与已完成的低密度线路结构30(例如基板)进行结合,即得到多层线路结构1a。多层线路结构1a还可以包括芯片(Die)40,芯片40与高密度线路结构20的第一表面201结合。
如上所述,本申请方法以引线框架60进行减法(tending)制程形成导电柱10,取代重布线层(Redistribution Layer,RDL)的激光钻孔(Laser via)制程,以完成上下层线路结构的电性连接;并且,导入基板制程以完成线路结构;从而形成高密度线路结构20;高密度线路结构20再搭配低密度线路结构30(例如基板),形成多层线路结构来取代现有的FCBGA基板,以达到高良率与低成本,并且解决了FCBGA基板以激光钻孔制程电性连接扇出层与基板所造成的电性损失的问题。
图5A-5B分别是根据本申请的制造多层线路结构的方法的另一个实施例在各个阶段制造的多层线路结构的剖视示意图。本实施例类似于图4A-4F所示的实施例,不同之处在于:
参考图5B,对引线框架60的第二面602进行半蚀刻制程形成导电柱10后,不再于第二面602进行基板制程。从而,得到的高密度线路结构20中,导电柱10只有部分位于高密度线路结构20内部,另一部分伸出于高密度线路结构20的第二表面202之外。
在一些可选的实施方式中,不同之处还在于:
参考图5A,在引线框架60的第一面601进行基板制程时,就在形成的线路结构的一表面形成第一导电焊盘24。
参考图3,再将此高密度线路结构20的第二表面202与已完成的低密度线路结构30(例如基板)进行结合,即得到多层线路结构3a。多层线路结构3a还可以包括芯片40,芯片40与高密度线路结构20的第一表面201结合。
尽管已参考本申请的特定实施例描述并说明本申请,但这些描述和说明并不限制本申请。所属领域的技术人员可清楚地理解,可进行各种改变,且可在实施例内替代等效元件而不脱离如由所附权利要求书限定的本申请的真实精神和范围。图示可能未必按比例绘制。归因于制造过程中的变量等等,本申请中的技术再现与实际实施之间可能存在区别。可存在未特定说明的本申请的其它实施例。应将说明书和图示视为说明性的,而非限制性的。可作出修改,以使特定情况、材料、物质组成、方法或过程适应于本申请的目标、精神以及范围。所有此些修改都落入在此所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本文中所公开的方法,但应理解,可在不脱离本申请的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此,除非本文中特别指示,否则操作的次序和分组并不限制本申请。
Claims (10)
1.一种高密度线路结构与低密度线路结构组成的多层线路结构,其特征在于,包括:
导电柱,具有变截面,用于实现所述高密度线路结构与所述低密度线路结构的电性连接。
2.根据权利要求1所述的多层线路结构,其特征在于,所述导电柱位于所述高密度线路结构内。
3.根据权利要求2所述的多层线路结构,其特征在于,所述导电柱穿越所述高密度线路结构中的至少两层线路层。
4.根据权利要求1所述的多层线路结构,其特征在于,所述导电柱的侧面包括呈现内凹曲面状的曲面部分。
5.根据权利要求4所述的多层线路结构,其特征在于,所述导电柱的至少一端的宽度小于中间部位的宽度。
6.根据权利要求5所述的多层线路结构,其特征在于,所述导电柱从一端至另一端依次包括第一端部、第一过渡部、中间部位、第二过渡部和第二端部,其中,所述第一过渡部和/或所述第二过渡部的表面呈现内凹曲面状。
7.根据权利要求2所述的多层线路结构,其特征在于,所述高密度线路结构为高级方形扁平无引脚封装aQFN结构,所述低密度线路结构为基板。
8.根据权利要求7所述的多层线路结构,其特征在于,所述aQFN结构包括:
第一表面,设置有第一导电焊盘,用于对接电子元件;
第二表面,与所述第一表面相对,设置有第二导电焊盘,用于对接所述基板;
所述导电柱,用于电性连接所述第一导电焊盘和所述第二导电焊盘。
9.根据权利要求1所述的多层线路结构,其特征在于,所述导电柱的一部分伸出所述高密度线路结构的一侧表面之外。
10.根据权利要求1所述的多层线路结构,其特征在于,所述高密度线路结构包括位于内部的线路层和位于表面的导电焊盘,所述线路层、所述导电焊盘与所述导电柱的金相不同。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220793898.2U CN217183541U (zh) | 2022-04-07 | 2022-04-07 | 高密度线路结构与低密度线路结构组成的多层线路结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220793898.2U CN217183541U (zh) | 2022-04-07 | 2022-04-07 | 高密度线路结构与低密度线路结构组成的多层线路结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN217183541U true CN217183541U (zh) | 2022-08-12 |
Family
ID=82747045
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202220793898.2U Active CN217183541U (zh) | 2022-04-07 | 2022-04-07 | 高密度线路结构与低密度线路结构组成的多层线路结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN217183541U (zh) |
-
2022
- 2022-04-07 CN CN202220793898.2U patent/CN217183541U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7170158B2 (en) | Double-sided circuit board and multi-chip package including such a circuit board and method for manufacture | |
US20180158778A1 (en) | Packaged semiconductor assemblies and methods for manufacturing such assemblies | |
US20180114786A1 (en) | Method of forming package-on-package structure | |
US7981796B2 (en) | Methods for forming packaged products | |
CN105493269A (zh) | 超微间距PoP无芯封装 | |
US8963318B2 (en) | Packaged semiconductor device | |
CN104505382A (zh) | 一种圆片级扇出PoP封装结构及其制造方法 | |
US20130122216A1 (en) | Structure of embedded-trace substrate and method of manufacturing the same | |
US20120264257A1 (en) | Mold array process method to prevent exposure of substrate peripheries | |
US7763983B2 (en) | Stackable microelectronic device carriers, stacked device carriers and methods of making the same | |
US11362057B2 (en) | Chip package structure and manufacturing method thereof | |
CN217183541U (zh) | 高密度线路结构与低密度线路结构组成的多层线路结构 | |
CN218385219U (zh) | 半导体器件 | |
KR101078735B1 (ko) | 반도체 패키지 및 이의 제조 방법 | |
US10192802B2 (en) | Thin film based fan out and multi die package platform | |
US11227814B2 (en) | Three-dimensional semiconductor package with partially overlapping chips and manufacturing method thereof | |
US20200075554A1 (en) | Electronic package and method for fabricating the same | |
CN217507299U (zh) | 半导体封装装置 | |
CN220796738U (zh) | 封装结构 | |
CN219917166U (zh) | 半导体封装装置 | |
US6875639B2 (en) | Semiconductor device and method of manufacturing the same | |
CN218385184U (zh) | 半导体封装装置 | |
US20080116587A1 (en) | Conductor polymer composite carrier with isoproperty conductive columns | |
CN113299626B (zh) | 一种多芯片封装用的导电组件及其制作方法 | |
CN202394967U (zh) | 半导体封装构造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |