CN218385184U - 半导体封装装置 - Google Patents

Abstract

本申请提出了一种半导体封装装置。本申请通过在封装装置的第一封装层内埋设支撑图案结构，来增强整个封装装置的结构强度，可以降低封装装置的翘曲程度，从而解决因不同材料CTE不匹配造成的翘曲过大的技术问题，进而有助于降低产品制程风险和增加产品可靠度。

Description

半导体封装装置

技术领域

本申请涉及半导体封装技术领域，具体涉及一种半导体封装装置。

背景技术

扇出型基板上芯片封装(Fan-Out Chip on Substrate，FOCoS)和FOCoS-B(Fan-Out Chip on Substrate Bridge)等封装结构为2.5D/3D堆叠封装结构，旨在为多个紧密互连、细间距(例如间距小于300μm)的裸芯片(Die)提供高速传输的互连线路，为同质/异质多芯片产品提供扇出级(FO-level)的整合方案。

其中，FOCoS-B使用桥接芯片(Bridge Die)来实现至少两个裸芯片的互连，完成裸芯片间通讯的功能。FOCoS-B封装结构中会有模封中介层(Molding interposer layer)，用来内置桥接芯片或其余功能性组件。

然而，由于硅(silicon)材质的裸芯片、模封材(Molding Compound)，以及例如为聚酰亚胺(Polyimide，PI)的介电材的热膨胀系数(Coefficient of Thermal Expansion，CTE)不匹配，经过温度制程后易造成整个封装结构翘曲过大。尤其是在产品有薄化需求的情况下，因CTE不匹配造成的翘曲过大会更严重。封装结构翘曲过大，会导致难以进行后续制程，例如在回流焊接制程中易产生假焊、冷焊等问题。

实用新型内容

本申请提出了一种半导体封装装置。

本申请采用的技术方案为：一种半导体封装装置，包括：导电图案结构，用于实现层间电性连接；第一支撑图案结构，用于增强结构强度；第一封装层，封装所述导电图案结构与所述第一支撑图案结构；其中，所述第一支撑图案结构与所述导电图案结构的材质不同。

在一些可选的实施方式中，所述第一支撑图案结构的热膨胀系数小于所述导电图案结构的热膨胀系数。

在一些可选的实施方式中，所述第一支撑图案结构的材质为低膨胀镍铁合金。

在一些可选的实施方式中，所述半导体封装装置进一步包括：第一电子元件，埋设在所述第一封装层中，所述第一支撑图案结构的热膨胀系数小于所述第一电子元件的热膨胀系数。

在一些可选的实施方式中，所述第一支撑图案结构环绕所述导电图案结构和所述第一电子元件。

在一些可选的实施方式中，所述半导体封装装置进一步包括：上重布线层，设置于所述第一封装层上且电连接所述导电图案结构；所述第一支撑图案结构的热膨胀系数小于所述上重布线层的热膨胀系数。

在一些可选的实施方式中，所述半导体封装装置进一步包括：第二支撑图案结构，设置在所述上重布线层上；所述第二支撑图案结构的热膨胀系数与所述第一支撑图案结构的热膨胀系数实质相同。

在一些可选的实施方式中，所述半导体封装装置进一步包括：至少一个第二电子元件，设置在所述上重布线层上；第二封装层，封装所述第二电子元件和所述第二支撑图案结构；其中，所述第二支撑图案结构的热膨胀系数小于所述第二封装层的热膨胀系数。

在一些可选的实施方式中，所述第二支撑图案结构靠近所述上重布线层的边缘。

在一些可选的实施方式中，所述第一支撑图案结构的热膨胀系数小于17ppm/℃。

如上所述，为了解决FOCoS-B封装结构中不同材料的热膨胀系数(CTE)不匹配，易造成整个封装结构翘曲过大的技术问题，本申请提出了一种半导体封装装置。本申请通过在封装装置的第一封装层内埋设支撑图案结构，来增强整个封装装置的结构强度，可以降低封装装置的翘曲程度，从而解决因不同材料CTE不匹配造成的翘曲过大的技术问题，进而有助于降低产品制程风险和增加产品可靠度。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1A是根据本申请的半导体封装装置的一个实施例1a的纵向截面结构示意图；

图1B是图1A的A-A剖视图；

图2是根据本申请的半导体封装装置的一个实施例2a的纵向截面结构示意图；

图3A-3H分别是本申请的半导体封装装置的一个实施例的制造步骤的示意图。

附图标记/符号说明：

100-模封中介层；1-导电图案结构；2-第一支撑图案结构；3-第一封装层；4-第一电子元件；5-被动元件；6-上重布线层；7-第二支撑图案结构；8-第二电子元件；9-第二封装层；10-下重布线层；11-基板；12-第一导电端子；13-第二导电端子；14-第三导电端子；15-底部填充材；16-载板。

具体实施方式

下面结合附图和实施例对说明本申请的具体实施方式，通过本说明书记载的内容本领域技术人员可以轻易了解本申请所解决的技术问题以及所产生的技术效果。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明创造，而非对该发明创造的限定。另外，为了便于描述，附图中仅示出了与有关发明创造相关的部分。

应容易理解，本申请中的“在...上”、“在...之上”和“在...上面”的含义应该以最广义的方式解释，使得“在...上”不仅意味着“直接在某物上”，而且还意味着包括存在两者之间的中间部件或层的“在某物上”。

此外，为了便于描述，本文中可能使用诸如“在...下面”、“在...之下”、“下部”、“在...之上”、“上部”等空间相对术语来描述一个元件或部件与附图中所示的另一元件或部件的关系。除了在图中描述的方位之外，空间相对术语还意图涵盖装置在使用或操作中的不同方位。设备可以以其他方式定向(旋转90°或以其他定向)，并且在本文中使用的空间相对描述语可以被同样地相应地解释。

本文中所使用的术语“层”是指包括具有一定厚度的区域的材料部分。层可以在整个下层或上层结构上延伸，或者可以具有小于下层或上层结构的范围的程度。此外，层可以是均质或不均质连续结构的区域，其厚度小于连续结构的厚度。例如，层可以位于连续结构的顶表面和底表面之间或在其之间的任何一对水平平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。基板(substrate)可以是一层，可以在其中包括一个或多个层，和/或可以在其上、之上和/或之下具有一个或多个层。一层可以包括多层。例如，半导体层可以包括一个或多个掺杂或未掺杂的半导体层，并且可以具有相同或不同的材料。

本文中使用的术语“基板(substrate)”是指在其上添加后续材料层的材料。基板本身可以被图案化。添加到基板顶部的材料可以被图案化或可以保持未图案化。此外，基板可以包括各种各样的半导体材料，诸如硅、碳化硅、氮化镓、锗、砷化镓、磷化铟等。可替选地，基板可以由非导电材料制成，诸如玻璃、塑料或蓝宝石晶片等。进一步可替选地，基板可以具有在其中形成的半导体装置或电路。

需要说明的是，说明书附图中所绘示的结构、比例、大小等，仅用于配合说明书所记载的内容，以供本领域技术人员的了解与阅读，并非用以限定本申请可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本申请所能产生的功效及所能达成的目的下，均应仍落在本申请所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本申请可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本申请可实施的范畴。

还需要说明的是，本申请的实施例对应的纵向截面可以为对应前视图方向截面，横向截面可以为对应右视图方向截面，水平截面可以为对应上视图方向截面。

另外，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

参考图1A和1B，图1A是根据本申请的半导体封装装置的一个实施例1a的纵向截面结构示意图，图1B是图1A的A-A剖视图。

如图1A和1B所示，本申请实施例的半导体封装装置1a包括模封中介层100，该模封中介层100包括：导电图案结构1，第一支撑图案结构2，以及，封装导电图案结构1与第一支撑图案结构2的第一封装层3。

这里，模封中介层100是半导体封装中传递电信号的一层平台，通过引线/导通孔/导电柱等实现层间电性连接。

这里，导电图案结构1是用于实现层间电性连接的导电体，包括但不限于铜柱(Cupillar)、导通孔、引线等。导电图案结构1的材质可以为金属，包括但不限于铜或铜合金。导电图案结构1贯通第一封装层3，其两端分别从第一封装层3的两侧表面露出，用于电性连接模封中介层100上方的线路与模封中介层100下方的线路。

这里，第一封装层3可以由模封材料(Molding Compound)形成。示例性的，模封材料可以包括环氧树脂(Epoxy resin)、填充物(Filler)、催化剂(Catalyst)、颜料(Pigment)、脱模剂(Release Agent)、阻燃剂(Flame Retardant)、耦合剂(CouplingAgent)、硬化剂(Hardener)、低应力吸收剂(Low Stress Absorber)、粘合促进剂(AdhesionPromoter)、离子捕获剂(Ion Trapping Agent)等。

这里，第一支撑图案结构2埋设在第一封装层3内，用于增强模封中介层100乃至整个封装装置的结构强度，减少模封中介层100乃至整个封装装置的翘曲。第一支撑图案结构2与导电图案结构1的材质不同，以更好的提高结构强度，减少翘曲。

在一些可选的实施方式中，第一支撑图案结构2采用较导电图案结构1的热膨胀系数更低的低膨胀材料例如低膨胀金属材料制成，即，第一支撑图案结构2的热膨胀系数小于第一材料的热膨胀系数。以此，有助于增强模封中介层100的结构强度，减少模封中介层100的翘曲程度。

在一些可选的实施方式中，通过采用低膨胀材料，第一支撑图案结构2的热膨胀系数小于17ppm/℃，即，小于常用的导电材料例如铜的热膨胀系数，铜的热膨胀系数通常大于17ppm/℃。或者进一步的，第一支撑图案结构2的热膨胀系数小于10ppm/℃，即，小于常用的模封材料和介电层等高分子材料的热膨胀系数，模封材料和介电层等高分子材料的热膨胀系数通常大于10ppm/℃。这里，可以将本文中所说的低膨胀材料理解成热膨胀系数小于17ppm/℃的材料，或者进一步理解成热膨胀系数小于10ppm/℃的材料。

进一步的实施方式中，第一支撑图案结构2采用热膨胀系数小于3ppm/℃或者小于2.6ppm/℃的低膨胀材料，即，与裸芯片(Die)的热膨胀系数相当或更小。裸芯片(Die)的主要材质为硅，其热膨胀系数通常在2.6ppm/℃左右。

进一步的实施方式中，第一支撑图案结构2采用热膨胀系数小于或等于0.4ppm/℃的低膨胀材料，以尽可能的增强整个封装装置在热制程中的结构强度。

在一些可选的实施方式中，为了实现较低的热膨胀系数，第一支撑图案结构2的材质可以为因瓦(Invar)合金。因瓦合金也称为殷钢，是一种低膨胀镍铁合金，它的热膨胀系数极低，能在很宽的温度范围内保持固定尺寸。示例性的，低膨胀镍铁合金具体可以为FeNi36。FeNi36是一种含镍量为36％的镍铁合金，它的热膨胀系数(CTE)大约等于或略小于0.4ppm/℃，弹性模量(modulus)大约为135Gpa。弹性模量是指材料在受力状态下应力与应变之比，可视为衡量材料产生弹性变形难易程度的指标。

在一些可选的实施方式中，模封中介层100进一步包括：第一电子元件4，埋设在第一封装层3中，并且第一支撑图案结构2的热膨胀系数小于第一电子元件4的热膨胀系数。

在一些可选的实施方式中，第一电子元件4可以是桥接芯片(Bridge Die)。本申请的半导体封装装置1a可以采用FOCoS-B封装结构。

更进一步的，模封中介层100还可以包括：至少一个被动元件5，埋设在第一封装层3中，并且第一支撑图案结构2的热膨胀系数小于被动元件5的热膨胀系数。示例性的，被动元件5可以包括电感器、电容器等功能性组件。

在一些可选的实施方式中，如图1B所示，第一支撑图案结构2可以是环形结构，位于第一封装层3的边缘，将多个导电图案结构1环绕在内。进一步的，在包括第一电子元件4的情况下，第一支撑图案结构2可以将导电图案结构1与第一电子元件4一起环绕在内。更进一步，在还包括被动元件5的情况下，第一支撑图案结构2可以将导电图案结构1与第一电子元件4以及被动元件5一起环绕在内。这里，第一支撑图案结构2可以是连续的环形结构，如图1B所示；或者，第一支撑图案结构2也可以是不连续的环形结构，例如包括多个块状结构，多个块状结构环绕形成环形结构；或者，第一支撑图案结构2也可以包括多个金属柱，多个金属柱排列组成环形结构，金属柱之间可以具有间隙。

在一些可选的实施方式中，第一支撑图案结构2可以全部埋设在第一封装层3内，也可以部分埋设在第一封装层3内，例如，第一支撑图案结构2的外侧表面可以露出于第一封装层3外部。

在一些可选的实施方式中，第一支撑图案结构2不限于设置在第一封装层3的边缘区域，也可以部分位于第一封装层3的中间区域。

在一些可选的实施方式中，第一支撑图案结构2可以采用电镀方式形成，例如以黄光制程形成。在其它一些可选的实施方式中，第一支撑图案结构2也可以采用机械加工方式形成，以胶粘方式置入，然后封装到第一封装层3内。

在一些可选的实施方式中，本申请的半导体封装装置1a进一步包括：上重布线层6，设置于模封中介层100上方，即，设置在第一封装层3上且电连接导电图案结构1。这里，第一支撑图案结构2的热膨胀系数小于上重布线层6的热膨胀系数。具体的，上重布线层6可以包括线路层和介电层，线路层的材质例如可以是铜，介电层的材质例如可以是PI(聚酰亚胺)，第一支撑图案结构2的热膨胀系数小于上重布线层6内的线路层或介电层的热膨胀系数。

在一些可选的实施方式中，本申请的半导体封装装置1a进一步包括：下重布线层10，设置于模封中介层100下方，即，设置在第一封装层3下方且电连接导电图案结构1。这里，第一支撑图案结构2的热膨胀系数小于下重布线层10的热膨胀系数。具体的，下重布线层10可以包括线路层和介电层，线路层的材质例如可以是铜，介电层的材质例如可以是PI(聚酰亚胺)，第一支撑图案结构2的热膨胀系数小于上下重布线层10内的线路层或介电层的热膨胀系数。

这里，上重布线层6和下重布线层10通过模封中介层100内的导电图案结构1实现电性连接。

在一些可选的实施方式中，本申请的半导体封装装置1a进一步包括：第二支撑图案结构7，设置在上重布线层6上。这里，第二支撑图案结构7的热膨胀系数与第一支撑图案结构2的热膨胀系数实质相同，即，第二支撑图案结构7与第一支撑图案结构2可以采用相同的材质或者热膨胀系数相近的材质。第二支撑图案结构7有助于增强整个封装装置的结构强度，减少整个封装装置的翘曲程度。

在一些可选的实施方式中，本申请的半导体封装装置1a进一步包括：至少一个第二电子元件8和第二封装层9。至少一个第二电子元件8，设置在上重布线层6上；第二封装层9，封装第二电子元件8和第二支撑图案结构7。其中，第二支撑图案结构7的热膨胀系数小于第二封装层9的热膨胀系数。第二封装层9可以采用与第一封装层3相同或不同的模封材料。

可选的，第二电子元件8包括但不限于实现逻辑运算的逻辑芯片或者实现数据存储的存储芯片。示例性的，第二电子元件8可以包括专用集成芯片(Application SpecificIntegrated Circuit，ASIC)和/或高带宽内存芯片(High Bandwidth Memory，HBM)。

可选的，第二电子元件8可通过其底部设置的多个第一导电端子12电连接到上重布线层6上，第一导电端子12例如可以为焊料凸块(Solder Bump)。进一步可选的，第二电子元件8和上重布线层6之间的缝隙中，还可以填充有底部填充材15，用于包覆和保护第一导电端子12以及增加结构强度。

在一些可选的实施方式中，第二支撑图案结构7靠近上重布线层6的边缘。进一步的，在俯视方向下第二支撑图案结构7为环形结构，环绕第二电子元件8。示例性的，第二支撑图案结构7的形状结构与如图1B所示的第一支撑图案结构2的形状结构相同或类似。

在一些可选的实施方式中，第二支撑图案结构7可以全部埋设在第二封装层9内，也可以部分埋设在第二封装层9内，例如，第二支撑图案结构7的外侧表面可以露出于第二封装层9外部。

在一些可选的实施方式中，本申请的半导体封装装置1a进一步包括：基板11，设置于下重布线层10的下方，与下重布线层10电性连接。可选的，下重布线层10可通过其底部设置的多个第二导电端子13电连接到基板11的上表面。第二导电端子13例如可以为焊料凸块(Solder Bump)。

在一些可选的实施方式中，基板11的下表面还设置有电连接于基板11的第三导电端子14，第三导电端子14配置成连接外部装置。可选的，第三导电端子14例如可以为焊料球(Solder ball)。

这里，基板11可以是各种设置有线路的基板(substrate)。另外，根据实际需要，基板11上还可以设置有通孔、埋孔或盲孔以实现线路连接。需要说明的是，这里对通孔、埋孔或盲孔的大小或方向并不做具体限定。如果设置有通孔、埋孔或盲孔，则通孔、埋孔或盲孔中可以填充例如金属或金属合金的导电材料，或包含例如金属或金属合金的导电材料。这里，金属例如可以是金(Au)、银(Ag)、铝(Al)、铜(Cu)或其合金。

以上，对本申请的半导体封装装置1a的结构做了详细说明。示例性的，半导体封装装置1a中，多个第二电子元件8可通过上重布线层6和模封中介层100，尤其是模封中介层100内的第一电子元件4(可以是桥接芯片)，实现紧密互连线路，完成相互之间的通信。并且，多个第二电子元件8可通过上重布线层6和模封中介层100以及下重布线层10，扇出到基板11底部的第三导电端子14。

本申请的半导体封装装置1a，其第一封装层3内埋设有第一支撑图案结构2，且可选的，其上重布线层6上还设置有埋设在第二封装层9内的第二支撑图案结构7，利用所埋设的支撑图案结构，增强了整个封装装置的结构强度，可以降低封装装置的翘曲程度。可选的，第一支撑图案结构2和第二支撑图案结构7，与封装装置内的其它实现电性功能的结构例如上重布线层6、下重布线层10、导电图案结构1、第一电子元件4等，相互绝缘隔离，没有电性连接。

进一步的，第一支撑图案结构2和第二支撑图案结构7的材质可以采用热膨胀系数较导电图案结构1、模封材料、介电材料、电子元件更低的低膨胀材料，例如低膨胀铁镍合金，能在很宽的温度范围(例如-20℃～100℃)内保持固定尺寸，因而能够更好的增强整个封装装置的结构强度，降低封装装置在温度制程中的变化量，从而降低封装装置的翘曲程度，避免因翘曲过大导致后续制程例如回流焊接制程出现焊接不良，从而有助于降低产品制程风险和增加产品可靠度。

需要说明的是，本申请不仅适用于包含模封中介层的产品，也适用于不包含模封中介层、仅包含封装层的产品。

本申请尤其适用于有薄化需求或者扇出面积较大的产品，例如第二电子元件8的厚度在600微米、或500微米、或300微米以下的产品。第二电子元件8主要材质为硅，其热膨胀系数与模封材料、介电层的热膨胀系数相差较大，本就容易发生翘曲，再加上第二电子元件8的厚度过小或者扇出面积较大，翘曲会更加严重。本申请通过在模封材料内埋设采用低膨胀材料的支撑图案结构，可以有效的降低翘曲状况。

申请人对本申请方案进行了实验验证，验证结果如表1所示。

参考表1所示的验证结果，与不设置第一支撑图案结构2相比，第一支撑图案结构2的材质为铜时，半导体封装装置1a的翘曲达到286μm，翘曲变化率为上升14％，对翘曲的控制没有明显效果；第一支撑图案结构2的材质为FeNi36时，半导体封装装置1a的翘曲为143μm，翘曲变化率为下降43％，对于整个封装装置的翘曲有明显的抑制效果。可见，采用具有不同热膨胀系数的材料作为支撑图案结构，对于整个封装装置的翘曲有明显不同的影响，热膨胀系数越小的材料，对于抑制翘曲具有越好的效果。

表1验证结果

参考图2，图2是根据本申请的半导体封装装置的一个实施例2a的纵向截面结构示意图。图2所示的半导体封装装置2a类似于图1A所示的半导体封装装置1a，不同之处在于：

半导体封装装置2a中，第二支撑图案结构7可以向下穿过上重布线层6后与第一支撑图案结构2相连接，形成一体化的支撑图案结构，以此，有助于进一步增强整个封装装置的结构强度，减少温度制程中整个封装装置翘曲的程度，降低翘曲的效果比半导体封装装置1a会更好。

接下来，结合图3A-3H，介绍本申请的半导体封装装置的一个实施例的制造步骤。

参考图3A-3C，在一载板16上形成下重布线层10，在下重布线层10上形成导电图案结构1，并在下重布线层10上设置第一电子元件4。第一电子元件4可以设置在多个导电图案结构1之间，被多个导电图案结构1环绕。第一电子元件4例如可以是桥接芯片，导电图案结构1例如可以是铜柱(Cu Pillar)。进一步的，还可以在下重布线层10上设置至少一个被动元件5，被动元件5例如可以包括电容器或电感器。

参考图3D-3E，在下重布线层10上设置第一支撑图案结构2。可选的，第一支撑图案结构2为环形结构，俯视方向上位于下重布线层10的边缘，环绕导电图案结构1和第一电子元件4。可选的，第一支撑图案结构2的材质可以为低膨胀铁镍合金，例如FeNi36。以及，模封形成封装导电图案结构1、第一电子元件4和被动元件5以及第一支撑图案结构2的第一封装层3。这里，第一支撑图案结构2的设置方式可以包括以下任一种：第一种、可以通过电镀方式在下重布线层10上形成第一支撑图案结构2；第二种、可以预先以机械加工等方式形成第一支撑图案结构2，然后放置到下重布线层10上并可以以胶粘方式固定。

至此，形成模封中介层100。

接下来，参考图3F，在模封中介层100上，即第一封装层3上，形成上重布线层6。

参考图3G，在上重布线层6上，设置至少一个第二电子元件8。第二电子元件8可通过其底部设置的多个第一导电端子12电连接到上重布线层6上，第一导电端子12例如可以为焊料凸块(Solder Bump)。进一步可选的，第二电子元件8和上重布线层6之间的缝隙中，还可以填充有底部填充材15，用于包覆和保护第一导电端子12以及增加结构强度。

继续参考图3G，在上重布线层6上形成环绕第二电子元件8的第二支撑图案结构7，第二支撑图案结构7可以通过电镀方式形成。第二支撑图案结构7的材质可以与第一支撑图案结构2的材质相同。以及，进行模封，形成封装第二电子元件8和第二支撑图案结构7的第二封装层9。

然后，移除载板16(见图3F)。

参考图3H，在下重布线层10的底部设置多个第二导电端子13，将下重布线层10电连接到基板11上。第二导电端子13例如可以为焊料凸块(Solder Bump)。以及，在基板11的底部设置多个电连接于基板11的第三导电端子14，第三导电端子14配置成连接外部装置。可选的，第三导电端子14例如可以为焊料球(Solder ball)。

至此，制得本申请的半导体封装装置。

尽管已参考本申请的特定实施例描述并说明本申请，但这些描述和说明并不限制本申请。所属领域的技术人员可清楚地理解，可进行各种改变，且可在实施例内替代等效元件而不脱离如由所附权利要求书限定的本申请的真实精神和范围。图示可能未必按比例绘制。归因于制造过程中的变量等等，本申请中的技术再现与实际实施之间可能存在区别。可存在未特定说明的本申请的其它实施例。应将说明书和图示视为说明性的，而非限制性的。可作出修改，以使特定情况、材料、物质组成、方法或过程适应于本申请的目标、精神以及范围。所有此些修改都落入在此所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本文中所公开的方法，但应理解，可在不脱离本申请的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并不限制本申请。

Claims (10)

1.一种半导体封装装置，其特征在于，包括：

导电图案结构，用于实现层间电性连接；

第一支撑图案结构，用于增强结构强度；

第一封装层，封装所述导电图案结构与所述第一支撑图案结构；

其中，所述第一支撑图案结构与所述导电图案结构的材质不同。

2.根据权利要求1所述的半导体封装装置，其特征在于，所述第一支撑图案结构的热膨胀系数小于所述导电图案结构的热膨胀系数。

3.根据权利要求2所述的半导体封装装置，其特征在于，所述第一支撑图案结构的材质为低膨胀镍铁合金。

4.根据权利要求1所述的半导体封装装置，其特征在于，进一步包括：

第一电子元件，埋设在所述第一封装层中，所述第一支撑图案结构的热膨胀系数小于所述第一电子元件的热膨胀系数。

5.根据权利要求4所述的半导体封装装置，其特征在于，所述第一支撑图案结构环绕所述导电图案结构和所述第一电子元件。

6.根据权利要求1所述的半导体封装装置，其特征在于，进一步包括：

上重布线层，设置于所述第一封装层上且电连接所述导电图案结构；所述第一支撑图案结构的热膨胀系数小于所述上重布线层的热膨胀系数。

7.根据权利要求6所述的半导体封装装置，其特征在于，进一步包括：

第二支撑图案结构，设置在所述上重布线层上；所述第二支撑图案结构的热膨胀系数与所述第一支撑图案结构的热膨胀系数实质相同。

8.根据权利要求7所述的半导体封装装置，其特征在于，进一步包括：

至少一个第二电子元件，设置在所述上重布线层上；

第二封装层，封装所述第二电子元件和所述第二支撑图案结构；

其中，所述第二支撑图案结构的热膨胀系数小于所述第二封装层的热膨胀系数。

9.根据权利要求8所述的半导体封装装置，其特征在于，所述第二支撑图案结构靠近所述上重布线层的边缘。

10.根据权利要求1所述的半导体封装装置，其特征在于，所述第一支撑图案结构的热膨胀系数小于17ppm/℃。

Images