KR20240034964A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20240034964A
KR20240034964A KR1020220113785A KR20220113785A KR20240034964A KR 20240034964 A KR20240034964 A KR 20240034964A KR 1020220113785 A KR1020220113785 A KR 1020220113785A KR 20220113785 A KR20220113785 A KR 20220113785A KR 20240034964 A KR20240034964 A KR 20240034964A
Authority
KR
South Korea
Prior art keywords
core
ncf
die
buffer
dbcod
Prior art date
Application number
KR1020220113785A
Other languages
English (en)
Inventor
이선호
엄명철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220113785A priority Critical patent/KR20240034964A/ko
Priority to US18/214,124 priority patent/US20240096839A1/en
Priority to CN202311140163.5A priority patent/CN117672982A/zh
Publication of KR20240034964A publication Critical patent/KR20240034964A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/01—Hydrocarbons
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/04—Oxygen-containing compounds
    • C08K5/15—Heterocyclic compounds having oxygen in the ring
    • C08K5/151—Heterocyclic compounds having oxygen in the ring having one oxygen atom in the ring
    • C08K5/1515—Three-membered rings
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

반도체 패키지는 버퍼 다이; 상기 버퍼 다이 상에 배치된 제1 코어 다이; 및 상기 버퍼 다이 및 상기 제1 코어 다이가 서로 본딩되도록 상기 버퍼 다이와 상기 제1 코어 다이 사이에 배치된 NCF(non-conductive film)를 포함하고, 상기 NCF는 다이벤조사이클로옥타디엔(dibenzocyclooctadiene; DBCOD) 계열의 화합물을 포함할 수 있다.

Description

반도체 패키지{Semiconductor package}
본 발명의 기술적 사상은 반도체 패키지에 관한 것이다. 보다 구체적으로, 본 발명의 기술적 사상은 NCF(Non-Conductive Film)를 이용한 열 압착 공정을 통해 제조된 반도체 패키지에 관한 것이다.
지난 수십 년 동안, 기술, 소재 및 제조 공정의 발견으로 인해 컴퓨팅 파워와 무선 통신 기술이 급속도로 발전해 왔다. 이에 따라 고성능 트랜지스터의 고 직접 구현이 가능하게 되었고, 집적화의 속도는 무어의 법칙에 따라 약 18 개월마다 두 배로 증가했다. 시스템의 경박 단소화 및 전력 효율화는 반도체 제조업의 영속적인 목표이며, 경제적, 물리적 공정 한계에 다다른 현 시점에서는 3 차원 집적 패키징이 유효한 해결 수단으로 제시되고 있다.
본 발명의 기술적 사상이 해결하고자 하는 과제는 신뢰성 및 성능이 향상된 반도체 패키지를 제공하는 것이다.
본 발명의 기술적 사상이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 기술적 사상에 의해 반도체 패키지가 제공된다. 반도체 패키지는 버퍼 다이; 상기 버퍼 다이 상에 배치된 제1 코어 다이; 및 상기 버퍼 다이 및 상기 제1 코어 다이가 서로 본딩되도록 상기 버퍼 다이와 상기 제1 코어 다이 사이에 배치된 NCF(non-conductive film)를 포함하고, 상기 NCF는 다이벤조사이클로옥타디엔(dibenzocyclooctadiene; DBCOD) 계열의 화합물을 포함할 수 있다.
본 발명의 기술적 사상에 의해 반도체 패키지가 제공된다. 반도체 패키지는 버퍼 다이; 상기 버퍼 다이 상에 배치된 제1 코어 다이; 및 상기 버퍼 다이와 상기 제1 코어 다이가 서로 본딩되도록 상기 제1 코어 다이를 둘러싸는 NCF(non-conductive film)를 포함하고, 상기 NCF는 다이벤조사이클로옥타디엔(dibenzocyclooctadiene; DBCOD) 계열의 화합물을 포함할 수 있다.
본 발명의 기술적 사상에 의해 반도체 패키지가 제공된다. 반도체 패키지는 버퍼 다이; 상기 버퍼 다이의 상면 상에 배치되는 버퍼 상면 패드; 상기 버퍼 다이 상에 배치된 제1 코어 다이; 상기 제1 코어 다이의 하면 상에 배치되는 코어 하면 패드; 상기 코어 하면 패드에 부착되는 코어 하부 솔더; 및 상기 버퍼 다이 및 상기 제1 코어 다이가 서로 본딩되도록 상기 버퍼 다이와 상기 제1 코어 다이 사이에 배치되고, 상기 코어 하부 솔더를 둘러싸는 NCF(non-conductive film)를 포함하고, 상기 코어 하부 솔더는 상기 버퍼 상면 패드 상에 배치되며, 상기 버퍼 상면 패드와 접촉하고, 상기 NCF는 다이벤조사이클로옥타디엔(dibenzocyclooctadiene; DBCOD) 계열의 화합물을 포함할 수 있다.
본 발명의 기술적 사상에 의해 반도체 패키지가 제공된다. 반도체 패키지는 제1 다이; 및상기 제1 다이의 하면에 접착되는 DAF(die attach film)를 포함하고, 상기 DAF는 상기 제1 다이를 제2 다이 또는 반도체 기판에 본딩하도록 구성되고, 상기 DAF는 다이벤조사이클로옥타디엔(dibenzocyclooctadiene; DBCOD) 계열의 화합물을 포함할 수 있다.
본 발명의 기술적 사상에 의해 반도체 패키지가 제공된다. 반도체 패키지는 기판; 및 상기 기판 상에 배치되는 제1 다이를 포함하고, 상기 기판은 재배선 절연층 및 재배선 패턴을 포함하고, 상기 재배선 절연층은 ABF(Azinomoto buildup film) 및 PID(photo imageable dielectric) 중 선택된 하나 이상을 포함하고, 상기 ABF 및 상기 PID 중 선택된 상기 하나 이상은 다이벤조사이클로옥타디엔(dibenzocyclooctadiene; DBCOD) 계열의 화합물을 포함할 수 있다.
본 발명의 기술적 사상에 의해, 성능 및 신뢰성이 향상된 반도체 패키지가 제공될 수 있다.
도 1은 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 반도체 패키지를 설명하기 위한 레이아웃도이다.
도 2a는 도 1의 A-A' 선을 따라 취한 단면도이다.
도 2b는 도 2a의 EX1 부분을 확대한 확대 단면도이다.
도 3a 및 도 3b는 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 반도체 패키지의 일부 구성 요소를 설명하기 위한 도면이다.
도 4는 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 반도체 패키지의 일부 구성 요소를 설명하기 위한 그래프이다.
도 5a 내지 도 5d는 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 반도체 패키지를 설명하기 위하여, 도 6a 내지 도 6d에 도시한 실시예와 비교하여 설명하기 위한 비교예의 제조 방법의 일부를 도시한 단면도들이다.
도 6a 내지 도 6d는 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 반도체 패키지를 설명하기 위하여, 실시예의 제조 방법의 일부를 도시한 단면들이다.
도 7a 및 도 7b는 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 반도체 패키지를 설명하기 위하여, 각각 비교예와 실시예의 경우를 도시한 그래프들이다.
도 8은 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 반도체 패키지를 설명하기 위한 레이아웃도이다.
도 9a는 도 8의 B-B' 선을 따라 취한 단면도이다.
도 9b는 도 9a의 EX2 부분을 확대한 확대 단면도이다.
도 10은 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 반도체 패키지들 설명하기 위한 단면도이다.
도 11은 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 반도체 패키지들 설명하기 위한 단면도이다.
도 12는 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 반도체 패키지들 설명하기 위한 단면도이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다. 이하의 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되어 표현되었고, 이에 따라 실제의 형상 및 비율과 다소 상이할 수 있다.
도 1은 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 반도체 패키지(10)를 설명하기 위한 레이아웃도이다. 도 2a는 도 1의 A-A' 선을 따라 취한 단면도이다. 도 2b는 도 2의 EX1 부분을 확대한 확대 단면도이다.
도 1, 도 2a, 및 도 2b를 참조하면, 반도체 패키지(10)는 버퍼 다이(BD), 코어 다이 스택(CDS), NCF(non-conductive film)(130), 및 몰딩층(140)을 포함할 수 있다. 일부 실시예들에 따르면, 도 1, 도 2a, 및 도 2b에 도시된 반도체 패키지(10)는 복수의 DRAM 칩 및 로직 칩으로 구성된 HBM(High Bandwidth Memory)일 수 있다.
반도체 패키지(10)는 회로가 형성되는 회로 영역(CR) 및 적층된 복수의 코어 다이(CD) 사이의 전기적 연결을 위한 패드 영역(PR)을 포함할 수 있다. 도 1에서 두 개의 회로 영역(CR)이 패드 영역(PR)을 사이에 두고 이격되어 배치된 것으로 도시되었으나, 이러한 도시는 예시를 위한 것으로서 어떠한 의미에서도 본 발명의 기술적 사상을 제한하지 않는다.
패드 영역(PR)은 복수의 관통 전극들(123, 523), 복수의 패드들(122, 124, 522, 524) 및 복수의 솔더들(121, 521)이 배치되는 영역일 수 있다.
복수의 관통 전극들(123, 523), 복수의 패드들(122, 124, 522, 524) 및 복수의 솔더들(121, 521)은 패드 영역(PR) 내에서 제1 수평 방향(X 방향) 및 제2 수평 방향(Y 방향)을 따라 다양한 레이아웃으로 배열될 수 있다. 일부 실시예들에 따르면, 도 1에 도시된 것과 같이, 패드 영역(PR)에서 복수의 패드들 및 복수의 솔더들은 제1 수평 방향(X 방향) 및 제2 수평 방향(Y 방향)을 따라 소정의 피치를 가지면서 매트릭스를 이룰 수 있다. 도시되진 않았지만, 이는 복수의 관통 전극들에 대해서도 마찬가지일 수 있다. 도 1을 참조하면, 위에서 볼 때, 복수의 솔더들(121)의 평면 형상이 대략 원형을 이루는 것으로 도시되었으나 이에 제한되는 것은 아니다. 예컨대, 코어 하부 솔더(121)의 평면 형상은 사각형일 수 있다.
또한, 도시의 편의를 위하여 도 1에는 패드 영역(PR) 내에 제1 수평 방향(X 방향)을 따라 8개의 관통 전극들, 예를 들어 8개의 코어 관통 전극들(123)이 배치되고, 제1 수평 방향(X 방향)을 따라 2개의 코어 관통 전극들(123)이 배치된 것이 예시적으로 도시되었으나, 코어 관통 전극들(123)의 개수 및 배치는 도 1에 도시된 바에 한정되지 않는다.
일부 실시예들에서, 버퍼 다이(BD)는 로직 칩일 수 있다. 여기서 로직 칩은, 게이트 어레이, 셀 베이스 어레이, 임베디드 어레이, 구조화된(structured) ASIC(Application-specific integrated circuit), FPGA(Field programmable gate array), CPLD(Complex ProgrammableLogic Device), CPU(central processing unit), MPU(Micro Processing Unit), MCU(Micro Controller Unit), 로직 IC, AP(Application Processor), 드라이버 구동 IC, RF 칩 및 CMOS 이미지 센서 중 어느 하나일 수 있다. 하지만 이에 제한되는 것은 아니고, 버퍼 다이(BD)는 메모리 칩일 수 있다.
버퍼 다이(BD)는 버퍼 기판(510), 버퍼 하부 절연막(511), 버퍼 하부 솔더(521), 버퍼 하부 패드(522), 버퍼 상부 절연막(512), 버퍼 상부 패드(524), 및 버퍼 관통 전극(523)을 포함할 수 있다.
일부 실시예들에서, 버퍼 기판(510)은 실리콘(Si)을 포함할 수 있다. 또는 버퍼 기판(510)은 게르마늄(Ge)과 같은 반도체 원소, 또는 실리콘 카바이드(SiC), 갈륨 비소(GaAs), 인듐 비소(InAs), 및 인화 인듐(InP)과 같은 화합물 반도체를 포함할 수 있다. 또는 버퍼 기판(510)은 SOI(silicon on insulator) 구조를 가질 수 있다. 예를 들면, 버퍼 기판(510)은 BOX 층(buried oxide layer)을 포함할 수 있다. 버퍼 기판(510)은 도전 영역, 예를 들면 불순물이 도핑된 웰 (well), 또는 불순물이 도핑된 구조물을 포함할 수 있다. 또한, 버퍼 기판(510)은 STI(shallow trench isolation) 구조와 같은 다양한 소자 분리 구조를 가질 수 있다.
일부 실시예들에서, 버퍼 기판(510)은 다양한 종류의 복수의 개별 소자 (individual devices)와 층간 절연막을 포함할 수 있다. 상기 복수의 개별 소자는 다양한 미세 전자 소자 (microelectronic devices), 예를 들면 CMOS 트랜지스터(complementary metal-insulator-semiconductor transistor) 등과 같은 MOSFET(metal-oxide-semiconductor field effect transistor), 시스템 LSI(large scale integration), 플래쉬 메모리, DRAM, SRAM, EEPROM, PRAM, MRAM, 또는 RERAM, CIS(CMOS imaging sensor) 등과 같은 이미지 센서, MEMS(micro-electro-mechanical system), 능동 소자, 수동 소자 등을 포함할 수 있다. 상기 복수의 개별 소자는 셀 영역(CR)에서 버퍼 기판(510) 내에 형성될 수 있고, 상기 복수의 개별 소자는 버퍼 기판(510)의 상기 도전 영역에 전기적으로 연결될 수 있다. 버퍼 기판(510)은 상기 복수의 개별 소자 중 적어도 2개, 또는 상기 복수의 개별 소자와 버퍼 기판(510)의 상기 도전 영역을 전기적으로 연결하는 도전성 배선 또는 도전성 플러그를 더 포함할 수 있다. 또한, 상기 복수의 개별 소자는 각각 절연막들에 의하여 이웃하는 다른 개별 소자들과 전기적으로 분리될 수 있다.
일부 실시예들에서, 버퍼 기판(510)은 상기 복수의 개별 소자들을 버퍼 기판(510)에 형성되는 다른 배선들과 연결시키기 위한 복수의 배선 구조를 포함하도록 형성될 수 있다. 복수의 배선 구조는 수평 방향으로 연장되는 금속 배선 패턴 및 수직 방향으로 연장되는 비아 플러그를 포함할 수 있다. 금속 배선 패턴 및 비아 플러그는 배리어막 및 도전층을 포함할 수 있다. 상기 배선용 배리어막은 티타늄(Ti), 질화 티타늄(TiN), 탄탈륨(Ta) 및 질화 탄탈륨(TaN) 중에서 선택되는 적어도 하나의 물질을 포함할 수 있다. 상기 도전층은 텅스텐(W), 알루미늄(Al), 및 구리(Cu) 중에서 선택되는 적어도 하나의 금속을 포함할 수 있다. 복수의 배선 구조는 2개 이상의 금속 배선 패턴 및 2개 이상의 비아 플러그가 번갈아 적층되는 다층 구조일 수 있다. 일부 실시예들에 따르면, 버퍼 하부 패드(522) 및 버퍼 상부 패드(524) 역시 텅스텐(W), 알루미늄(Al), 및 구리(Cu) 중에서 선택되는 적어도 하나의 금속을 포함할 수 있다.
일부 실시예들에서, 버퍼 기판(510)은 서로 대향하는 하면 및 상면을 가질 수 있고, 버퍼 하부 절연막(511)은 버퍼 기판(510)의 하면 위에 배치되고, 버퍼 상부 절연막(512)은 버퍼 기판(510)의 상면 위에 배치될 수 있다. 본 명세서에서, 기판의 하면 및 상면이란 기판이 적층되는 방향(즉 수직 방향, Z 방향)과 수직한 면을 의미하고, 특히 하면은 이중 수직 레벨이 낮은 면을 의미하고, 상면은 수직 레벨이 높은 면을 의미할 수 있다. 버퍼 하부 절연막(511) 및 버퍼 상부 절연막(512)은 버퍼 기판(510) 및 그 내에 형성된 배선 구조를 외부 충격이나 습기로부터 보호하기 위한 보호층일 수 있다. 일부 실시예들에서, 버퍼 하부 절연막(511) 및 버퍼 상부 절연막(512)은 실리콘 질화물, 실리콘 산화물 및 실리콘 산질화물 중 적어도 어느 하나를 포함할 수 있다.
일부 실시예들에서, 버퍼 기판(510)의 상기 하면 상에 버퍼 하부 솔더(521) 및 버퍼 하부 패드(522)가 배치될 수 있다. 버퍼 하부 솔더(521) 및 버퍼 하부 패드(522)는 적층 구조를 형성할 수 있다. 버퍼 하부 패드(522)의 측면은 버퍼 하부 절연막(511)에 의해 커버될 수 있다. 버퍼 하부 패드(522)의 일 면은 버퍼 하부 절연막(511)의 상면과 공면을 이루며 외부로 노출될 수 있다.
일부 실시예들에서, 버퍼 하부 패드(522) 상에 버퍼 하부 솔더(521)가 배치되어 버퍼 다이(BD)를 외부 장치와 전기적으로 연결시킬 수 있다. 버퍼 하부 솔더(521)는 버퍼 기판(510) 상에 배치될 수 있고, 버퍼 하부 패드(522)와 접할 수 있다. 버퍼 하부 솔더(521)는 주석(Sn) 티타늄(Ti) 바나듐(V), 안티모니(Sb), 납(Pb), 텅스텐(W), 크롬(Cr), 구리(Cu), 니켈(Ni), 알루미늄(Al), 팔라듐(Pd), 은(Ag) 및 금(Au) 중 적어도 하나를 포함할 수 있다.
일부 실시예들에서, 버퍼 하부 솔더(521)는 단일의 금속층이거나, 복수의 금속층들의 적층 구조일 수도 있다. 예를 들어, 버퍼 하부 솔더(521)는 순차적으로 적층된 제1 금속층, 제2 금속층 내지 제3 금속층을 포함할 수 있다. 상기 제1 금속층은 버퍼 하부 패드(522) 및 버퍼 하부 절연막(511)에 대해 우수한 접착성을 갖는 물질을 포함할 수 있다. 즉 상기 제1 금속층은 버퍼 하부 솔더(521) 형성의 안정성을 제고하기 위한 접착층일 수 있다. 상기 제1 금속층은 예컨대, 티타늄(Ti), 티타늄-텅스텐(Ti-W), 크롬(Cr) 및 알루미늄(Al) 중 적어도 하나를 포함할 수 있다. 상기 제2 금속층은 버퍼 하부 솔더(521)에 포함된 금속 물질이 버퍼 기판(510) 내로 확산하는 것을 방지하는 배리어층일 수 있다. 상기 제2 금속층은 구리(Cu), 니켈(Ni), 크롬-구리(Cr-Cu) 및 니켈바나듐(Ni-V) 중 적어도 하나를 포함할 수 있다. 상기 제3 금속층은 버퍼 하부 솔더(521)의 형성을 위한 시드층 또는 버퍼 하부 솔더(521)의 웨팅 특성을 향상시키기 위한 웨팅층으로 작용할 수 있다. 상기 제3 금속층은 니켈(Ni), 구리(Cu) 및 알루미늄(Al) 중 적어도 하나를 포함할 수 있다.
버퍼 하부 솔더(521)는 반도체 패키지(10)의 최하부면을 이룰 수 있다. 일부 실시예들에서, 버퍼 하부 솔더(521)는 반도체 패키지(10)를 외부의 기판 또는 인터포저 상에 실장시키기 위한 칩-기판 연결 솔더(chip-substrate connection solder)일 수 있다. 다른 일부 실시예들에서, 버퍼 하부 솔더(521)는 반도체 패키지(10)를 외부의 기판 또는 인터포저 상에 실장시키기 위한 칩-칩 연결 솔더(chip-chip connection solder)일 수 있다.
버퍼 하부 솔더(521)는 솔더 물질을 포함할 수 있다. 버퍼 하부 솔더(521)는 주석(Sn), 인듐(In), 비스무트(Bi), 안티모니(Sb), 구리(Cu), 은(Ag), 아연(Zn), 납(Pb) 및/또는 이들의 합금을 포함할 수 있다. 예를 들어, 버퍼 하부 솔더(521)는 Sn, Pb, Sn-Pb, Sn-Ag, Sn-Au, Sn-Cu, Sn-Bi, Sn-Zn, Sn-Ag-Cu, Sn-Ag-Bi, Sn-Ag-Zn, Sn-Cu-Bi, Sn-Cu-Zn, Sn-Bi-Zn 등을 포함할 수 있다.
일부 실시예들에서, 버퍼 기판(510)의 상기 상면 상에 버퍼 상부 패드(524)가 배치될 수 있다. 버퍼 상부 패드(524)의 측면은 버퍼 상부 절연막(512)에 의해 커버될 수 있다. 버퍼 상부 패드(524)의 일 면은 버퍼 상부 절연막(512)의 상면과 공면을 이루며 외부로 노출될 수 있다. 버퍼 상부 패드(524) 상에 코어 하부 솔더(121)가 배치되어 버퍼 다이(BD)를 코어 다이 스택(CDS)과 전기적으로 연결시킬 수 있다.
일부 실시예들에서, 버퍼 기판(510) 내에 버퍼 기판(510)을 관통하며, 버퍼 하부 솔더(521), 버퍼 하부 패드(522), 및 버퍼 상부 패드(524)와 전기적으로 연결되도록 구성된 버퍼 관통 전극(523)이 배치될 수 있다. 버퍼 관통 전극(523)은 버퍼 기판(510)을 수직 방향(Z 방향)으로 관통할 수 있다. 버퍼 관통 전극(523)은 버퍼 상부 패드(524)를 버퍼 하부 솔더(521) 및 버퍼 하부 패드(522)와 전기적으로 연결시켜, 코어 다이 스택(CDS)을 외부 장치와 전기적으로 연결시킬 수 있다.
일부 실시예들에서, 버퍼 관통 전극(523)은 기둥 형상을 포함할 수 있다. 버퍼 관통 전극(523)은 기둥 형상의 표면을 정의하는 배리어막 및 상기 배리어막의 내부를 채우는 매립 도전층을 포함할 수 있다. 배리어막은 예를 들어, 티타늄(Ti), 질화 티타늄(TiN), 탄탈륨(Ta), 또는 질화 탄탈륨(TaN), 루테늄(Ru), 코발트(Co), 망간(Mn), 질화 텅스텐(WN), 니켈(Ni), 및 보론화 니켈(NiB) 중에서 적어도 하나를 포함할 수 있고, 매립 도전층은 Cu, CuSn, CuMg, CuNi, CuZn, CuPd, CuAu, CuRe, CuW 등의 Cu 합금, W, W 합금, Ni, Ru 및 Co 중에서 적어도 하나를 포함할 수 있다. 일부 실시예들에서, 버퍼 관통 전극(523)은 버퍼 기판(510)과 동일 레벨에 형성되고, 상기 배리어막을 커버하는 관통 비아 절연막을 더 포함할 수 있다. 상기 관통 비아 절연막은 산화막, 질화막, 탄화막, 폴리머 또는 이들의 조합으로 이루어질 수 있다.
일부 실시예들에서, 복수의 코어 다이(CD)는 예를 들어, 메모리 반도체 칩일 수 있다. 메모리 반도체 칩은, 예를 들면, DRAM(Dynamic Random Access Memory) 또는 SRAM(Static Random Access Memory)과 같은 휘발성 메모리 반도체 칩이거나, PRAM(Phase-change Random Access Memory), MRAM(Magnetoresistive Random Access Memory), FeRAM(Ferroelectric Random Access Memory) 또는 ReRAM(Resistive Random Access Memory)과 같은 비휘발성 메모리 반도체 칩일 수 있다. 일부 실시예에 따르면, 복수의 코어 다이(CD) 각각은 HBM(High Bandwidth Memory)을 구성하기 위한 DRAM 반도체 칩일 수 있다.
도 2a에서, 4개의 코어 다이(CD)가 적층된 반도체 패키지(10)를 예시적으로 도시하나, 반도체 패키지(10) 내에 적층되는 반도체 칩의 개수가 이에 한정되는 것은 아니다. 예를 들어 반도체 패키지(10) 내에 2개 내지 32개의 반도체 칩이 적층될 수도 있다.
일부 실시예들에서, 버퍼 다이(BD) 상에 코어 다이(CD)가 배치될 수 있다. 코어 다이(CD)는 코어 기판(110), 코어 하부 절연막(111), 코어 하부 솔더(121), 코어 하부 패드(122), 코어 상부 절연막(112), 코어 상부 패드(124), 및 코어 관통 전극(123)을 포함할 수 있다.
일부 실시예들에서, 코어 기판(110)은 실리콘(Si)을 포함할 수 있다. 또는 코어 기판(110)은 게르마늄(Ge)과 같은 반도체 원소, 또는 실리콘 카바이드(SiC), 갈륨 비소(GaAs), 인듐 비소(InAs), 및 인화 인듐(InP)과 같은 화합물 반도체를 포함할 수 있다. 또는 코어 기판(110)은 SOI 구조를 가질 수 있다. 또한, 코어 다이(CD)는 STI 구조와 같은 다양한 소자 분리 구조를 가질 수 있다.
일부 실시예들에서, 코어 기판(110)은 서로 대향하는 하면 및 상면을 가질 수 있고, 코어 하부 절연막(111)은 코어 기판(110)의 하면 위에 배치되고, 코어 상부 절연막(112)은 코어 기판(110)의 상면 위에 배치될 수 있다. 코어 하부 절연막(111) 및 코어 상부 절연막(112)은 코어 기판(110) 및 그 내에 형성된 배선 구조를 외부 충격이나 습기로부터 보호하기 위한 보호층일 수 있다.
일부 실시예들에서, 코어 기판(110)의 상기 하면 상에 코어 하부 솔더(121) 및 코어 하부 패드(122)가 배치될 수 있다. 코어 하부 솔더(121) 및 코어 하부 패드(122)는 적층 구조를 형성할 수 있다. 코어 하부 패드(122)의 측면은 코어 하부 절연막(111)에 의해 커버될 수 있다. 코어 하부 패드(122)의 일 면은 코어 하부 절연막(111)의 상면과 공면을 이루며 외부로 노출될 수 있다. 코어 하부 패드(122) 상에 코어 하부 솔더(121)가 배치되어 코어 다이(CD)를 버퍼 다이(BD)와 전기적으로 연결시킬 수 있다. 코어 하부 솔더(121)는 버퍼 다이(BD)의 버퍼 상부 패드(524) 상에 배치되어 코어 다이(CD)를 버퍼 다이(BD)와 전기적으로 연결시킬 수 있다. 코어 하부 솔더(121)는 버퍼 다이(BD)와 코어 다이(CD) 사이에 배치되고, 버퍼 다이(BD)와 코어 다이(CD)를 전기적으로 연결시키는 연결 단자를 포함할 수 있다.
일부 실시예들에서, 코어 기판(110)의 상기 상면 상에 코어 상부 패드(124)가 배치될 수 있다. 코어 상부 패드(124)의 측면은 코어 상부 절연막(112)에 의해 커버될 수 있다. 코어 상부 패드(124)의 일 면은 코어 상부 절연막(112)의 상면과 공면을 이루며 외부로 노출될 수 있다. 코어 상부 패드(124) 상에 코어 하부 솔더(121)가 배치되어 복수의 코어 다이(CD)를 전기적으로 연결시킬 수 있다.
일부 실시예들에서, 코어 기판(110) 내에 코어 기판(110)을 관통하며, 코어 하부 솔더(121), 코어 하부 패드(122), 및 코어 상부 패드(124)와 전기적으로 연결되도록 구성된 코어 관통 전극(123)이 배치될 수 있다. 코어 관통 전극(123)은 코어 기판(110)을 수직 방향(Z 방향)으로 관통할 수 있다. 코어 관통 전극(123)은 코어 상부 패드(124)를 코어 하부 솔더(121) 및 코어 하부 패드(122)와 전기적으로 연결시켜, 코어 다이(CD)를 버퍼 다이(BD) 및/또는 외부 장치와 전기적으로 연결시킬 수 있다.
일부 실시예들에서, 코어 하부 솔더(121)는 복수의 코어 다이(CD)의 동작을 위한 제어 신호, 전원 전위 및 접지 전위 중 적어도 하나를 버퍼 다이(BD) 및/또는 외부 장치로부터 제공받고, 복수의 코어 다이(CD)에 저장될 데이터 신호를 버퍼 다이(BD) 및/또는 외부 장치로부터 제공받으며, 복수의 코어 다이(CD)에 저장된 데이터를 버퍼 다이(BD) 및/또는 외부 장치로 제공하기 위한 경로를 구성할 수 있다.
일부 실시예들에서, 버퍼 다이(BD) 상에 적층되어 배치되는 복수의 코어 다이(CD)는 최상부에 배치되는 코어 다이(CD)를 제외하고 실질적으로 동일할 수 있다. 최상부에 배치되는 코어 다이(CD)는 코어 기판(110), 코어 하부 절연막(111), 코어 하부 솔더(121), 및 코어 하부 패드(122)를 포함할 수 있다. 최상부에 배치되는 코어 다이(CD)는 상부 절연막, 상부 패드 및 관통 전극이 생략될 수 있다. 상부 절연막, 상부 패드 및 관통 전극이 생략된 것을 제외하고, 최상부에 배치되는 코어 다이(CD)는 하부에 배치되는 코어 다이(CD)와 유사한 기술적 특징을 가지므로 이에 대한 자세한 설명은 생략한다.
최하부에 배치되는 코어 하부 솔더(121)를 제외하고, 코어 하부 솔더(121)는 하부에 위치한 코어 다이(CD)의 코어 상부 패드(124)와 상부에 위치한 코어 하부 패드(122) 사이에 배치될 수 있다. 코어 하부 솔더(121)는 코어 상부 패드(124) 및 코어 하부 패드(122) 각각에 접할 수 있다. 이에 따라, 복수의 코어 다이(CD)는 서로 전기적으로 연결될 수 있도록 구성된다.
일부 실시예들에서, 반도체 패키지(10)는 코어 다이 스택(CDS)을 본딩하는 NCF(130)를 포함할 수 있다. 구체적으로, 복수의 코어 다이(CD)를 서로 본딩하는 NCF(130)가 복수의 코어 다이(CD) 사이에 배치될 수 있다. 일부 실시예들에서, 2개의 코어 다이(CD) 사이에 배치되는 NCF(130)가 수평 방향, 즉 제1 수평 방향(X 방향) 및 제2 수평 방향(Y 방향)으로 연장될 수 있다. 일부 실시예들에서, 코어 다이(CD)의 하면 상에 코어 하부 솔더(121)가 배치될 수 있고, NCF(130)는 코어 하부 솔더(121)를 둘러싸며 복수의 코어 다이(CD) 사이에 배치될 수 있다. 일부 실시예들에서, NCF(130)는 코어 하부 솔더(121) 사이를 채울 수 있다.
NCF(130)는 복수의 코어 다이(CD)를 서로 본딩시키기 위한 접착 필름일 수 있다. NCF(130)는 절연성 물질을 포함할 수 있다. 복수의 코어 다이(CD)는 후술하는 NCF(130)를 이용한 열 압착 공정에 의해 본딩될 수 있다. NCF(130)는 예를 들어, 에폭시(epoxy), 경화제(hardener), 폴리머(polymer), 플럭스(flux) 및/또는 필러(filler)를 포함할 수 있다. NCF(130)는 다이벤조사이클로옥타디엔(dibenzocyclooctadiene; DBCOD)을 포함할 수 있다.
일부 실시예들에서, NCF(130)는 하기 화학식 A1을 갖는 다이벤조사이클로옥타디엔(DBCOD)계 화합물을 포함할 수 있다.
<화학식 A1>
Figure pat00001
상기 화학식 A1에서, R1 내지 R12는 각각 수소, 알킬기, 카복실기, 아민기, 이미다졸기, 및 페닐기를 포함하는 다양한 작용기 또는 이들의 조합일 수 있다.
예를 들어, NCF(130)는 하기 화학식 A2, A3, 및 A4를 갖는 다이벤조사이클로옥타디엔(DBCOD)계 화합물을 포함할 수 있다.
<화학식 A2>
Figure pat00002
<화학식 A3>
Figure pat00003
<화학식 A4>
Figure pat00004
상기 화학식 A3 및 A4에서, R1 및 R2는 위에서 정의한 바와 같다.
일부 실시예들에서, 다이벤조사이클로옥타디엔(DBCOD)계 화합물은 시스-다이아민다이벤조사이클로옥타디엔(Cis-diaminedibenzocyclooctadiene; Cis-DADBCOD) 계열 화합물 및 트랜스-다이아민다이벤조사이클로옥타디엔(Trans-DADBCOD) 계열 화합물 중 하나 이상을 포함할 수 있다. 즉, 다이벤조사이클로옥타디엔(DBCOD)계 화합물은 다이벤조사이클로옥타디엔(DBCOD)에 작용기가 결합할 때, 같은 쪽에 결합하는 시스형(cis-) 및/또는 다른 쪽에 결합하는 트랜스형(trans-)을 포함할 수 있다. 일부 실시예들에서, 다이벤조사이클로옥타디엔(DBCOD)계 화합물은 시스-다이아민다이벤조사이클로옥타디엔(Cis-DADBCOD) 계열 화합물 및 트랜스-다이아민다이벤조사이클로옥타디엔(Trans-DADBCOD) 계열 화합물의 혼합물(mixture) 일 수 있다.
일부 실시예들에서, 다이벤조사이클로옥타디엔(DBCOD)은 NCF(130)의 구성요소인 에폭시, 경화제, 폴리머, 플럭스 및/또는 필러의 일부로서 NCF(130)에 포함될 수 있다. 즉, 에폭시, 경화제, 폴리머, 플럭스 및/또는 필러는 다이벤조사이클로옥타디엔(DBCOD) 계열 화합물을 포함할 수 있다.
예를 들어, NCF(130)는 에폭시를 포함할 수 있다. 일부 실시예들에서, 다이벤조사이클로옥타디엔(DBCOD)은 상기 에폭시의 일부분으로 NCF(130)에 포함되어 있을 수 있다. 구체적으로, 다이벤조사이클로옥타디엔(DBCOD)은 에폭시기와 화학 결합하여 NCF(130)에 포함되어 있을 수 있다. 예를 들어, 다이벤조사이클로옥타디엔(DBCOD)을 포함하는 NCF(130)는 하기 화학식 A5을 갖는 에폭시를 포함할 수 있다.
<화학식 A5>
Figure pat00005
예를 들어, NCF(130)는 경화제를 포함할 수 있다. 일부 실시예들에서, 이벤조사이클로옥타디엔(DBCOD)은 상기 경화제의 일부분으로 NCF(130)에 포함되어 있을 수 있다. 구체적으로, 다이벤조사이클로옥타디엔(DBCOD)을 포함하는 NCF(130)는 하기 화학식 A6을 갖는 경화제를 포함할 수 있다. 예를 들어, 하기 화학식 A6을 갖는 경화제는 하기 화학식 A7 및/또는 A8을 포함할 수 있다.
<화학식 A6>
Figure pat00006
<화학식 A7>
Figure pat00007
<화학식 A8>
Figure pat00008
일부 실시예들에서, 다이벤조사이클로옥타디엔(DBCOD)은 상기 경화제의 약 0.1 wt% 내지 약 10 wt% 의 중량비를 가질 수 있다. 즉, 다이벤조사이클로옥타디엔(DBCOD) 계열의 화합물인 상기 경화제의 중량 대비, 다이벤조사이클로옥타디엔(DBCOD)의 중량은 약 0.1 % 내지 약 10 % 일 수 있다. 예를 들어, 다이벤조사이클로옥타디엔(DBCOD)의 중량비는 다이벤조사이클로옥타디엔(DBCOD) 계열의 화합물인 상기 경화제의 약 5 wt% 일 수 있다.
예를 들어, NCF(130)는 폴리머를 포함할 수 있다. 일부 실시예들에서, 이벤조사이클로옥타디엔(DBCOD)은 상기 폴리머의 일부분으로 NCF(130)에 포함되어 있을 수 있다.
일부 실시예들에서, 다이벤조사이클로옥타디엔(DBCOD)의 중량비는 상기 폴리머의 약 0.1 wt% 내지 약 50 wt% 의 중량비를 가질 수 있다. 또는 일부 실시예들에서, 상기 폴리머의 분자량의 약 0.1 % 내지 약 50 % 비율은 다이벤조사이클로옥타디엔(DBCOD)이 차지할 수 있다.
일부 실시예들에서, 다이벤조사이클로옥타디엔(DBCOD) 계열의 화합물인 폴리머를 포함하는 NCF(130)의 경우에, 상기 폴리머는 NCF(130)의 약 1wt% 내지 약 50wt% 중량비로 포함되어 있을 수 있다.
예를 들어, NCF(130)는 플럭스를 포함할 수 있다. 일부 실시예들에서, 이벤조사이클로옥타디엔(DBCOD)은 상기 플럭스의 일부분으로 NCF(130)에 포함되어 있을 수 있다.
일부 실시예들에서, 다이벤조사이클로옥타디엔(DBCOD) 계열의 화합물인 상기 플럭스의 중량 대비 다이벤조사이클로옥타디엔(DBCOD)의 중량은 약 0.1 % 내지 약 10 % 일 수 있다. 예를 들어, 다이벤조사이클로옥타디엔(DBCOD)의 중량비는 다이벤조사이클로옥타디엔(DBCOD) 계열의 화합물인 상기 플럭스의 약 5 wt% 일 수 있다.
다이벤조사이클로옥타디엔(DBCOD)을 포함하는 NCF(130)에 대해서는 이하 도 3a, 도 3b 및 도 4를 참조해 이어서 설명하겠다.
도 2b에 도시된 것처럼, 코어 다이 스택(CDS) 중 최하부에 위치한 코어 다이(CD)와 버퍼 다이(BD)를 본딩하는 NCF(130)는 버퍼 다이(BD)의 상면에 접촉하는 부분을 포함할 수 있다. 일부 실시예들에서, NCF(130)의 중간 부분, 즉 몰딩층(140)과 이격된 부분은 버퍼 다이(BD)의 상면과 접촉할 수 있다. 일부 실시예들에서, NCF(130)의 가장자리 부분, 즉 몰딩층(140)과 인접하여 접하고 있는 부분은 버퍼 다이(BD)의 상면과 접촉할 수 있다. 일부 실시예들에서, NCF(130)의 가장자리 부분, 즉 몰딩층(140)과 인접하여 접하고 있는 부분은 버퍼 다이(BD)의 상면에 접촉하는 부분을 포함할 수 있다.
일부 실시예들에서, 반도체 패키지(10)는 코어 다이 스택(CDS)을 둘러싸는 몰딩층(140)을 포함할 수 있다. 몰딩층(140)은 코어 다이 스택(CDS) 및 복수의 코어 다이(CD)를 본딩하는 NCF(130)를 둘러쌀 수 있다. 몰딩층(140)은 코어 다이 스택(CDS) 및 버퍼 다이(BD)를 함께 몰딩할 수 있다. 몰딩층(140)은 예를 들어, EMC(Epoxy Mold Compound)를 포함할 수 있다.
도 3a 및 도 3b는 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 반도체 패키지의 일부 구성 요소를 설명하기 위한 도면이다. 도 4는 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 반도체 패키지의 일부 구성 요소를 설명하기 위한 그래프이다.
도 3a는 다이벤조사이클로옥타디엔(DBCOD)의 화학 구조이고, 도 3b는 다이벤조사이클로옥타디엔(DBCOD)의 부피 변화를 설명하기 위한 도면이다. 도 3a 및 도 3b를 함께 참조하면, 다이벤조사이클로옥타디엔(DBCOD)은 열을 가하면 3차원 구조가 변하여 부피가 감소할 수 있다. 예를 들어, 다이벤조사이클로옥타디엔(DBCOD)은 열을 가하면 3차원 구조가 보트(boat)에서 체어(chair)로 변화할 수 있다. 열을 가해 부피가 감소한 상태에서 냉각하면 다시 3차원 구조가 변하여 부피가 증가할 수 있다. 예를 들어, 체어 구조를 갖는 다이벤조사이클로옥타디엔(DBCOD)을 냉각하면 보트 구조로 변화할 수 있다. 즉, 다이벤조사이클로옥타디엔(DBCOD)의 가열/냉각에 따른 부피 감소/증가는 가역적일 수 있다. 다이벤조사이클로옥타디엔(DBCOD)은 열을 가하면 부피가 감소할 수 있다.
도 4를 참조하면, NCF는 양의 열팽창계수(coefficient of thermal expansion; CTE)를 가질 수 있다. 특히, 다이벤조사이클로옥타디엔(DBCOD)을 구성요소로 포함하지 않는 NCF(131, 도 5d 참조)는 양의 열팽창계수를 가질 수 있다. 그래프 410은 다이벤조사이클로옥타디엔(DBCOD)을 구성요소로 포함하지 않는 NCF(131, 도 5d 참조)의 온도에 따른 열팽창계수를 나타낼 수 있다. 즉, 다이벤조사이클로옥타디엔(DBCOD)을 구성요소로 포함하지 않는 NCF(131, 도 5d 참조)는 열을 가하면 부피가 증가하는 성질을 가질 수 있다. 구체적으로, 다이벤조사이클로옥타디엔(DBCOD)을 구성요소로 포함하지 않는 NCF(131, 도 5d 참조)의 열팽창계수는 상기 NCF(131)의 유리 전이 온도(glass transition temperature) 이하의 온도에서는 40 ppm/℃ 상기 NCF(131, 도 5d 참조)의 상기 유리 전이 온도 이상의 온도에서는 130 ppm/℃ 일 수 있다.
반면, 다이벤조사이클로옥타디엔(DBCOD)은 음의 열팽창계수를 가질 수 있다. 도 4의 그래프 411은 다이벤조사이클로옥타디엔(DBCOD)의 온도에 따른 열팽창계수를 나타낼 수 있다. 즉, 다이벤조사이클로옥타디엔(DBCOD)은 열을 가하면 부피가 감소하는 성질을 가질 수 있다.
도 4의 그래프 412는 다이벤조사이클로옥타디엔(DBCOD)을 구성요소로 포함하는 NCF(130)의 온도에 따른 예시적인 열팽창계수를 나타낸 것이다. 다이벤조사이클로옥타디엔(DBCOD)을 구성요소로 포함하지 않는 NCF(131)가 양의 열팽창계수를 갖는 것에 비해, 다이벤조사이클로옥타디엔(DBCOD)은 음의 열팽창계수를 갖기 때문에, 다이벤조사이클로옥타디엔(DBCOD)을 구성요소로 포함하는 NCF(130)는 다이벤조사이클로옥타디엔(DBCOD)을 구성요소로 포함하지 않는 NCF(131)의 경우보다 작은 열팽창계수를 가질 수 있다. 즉, 다이벤조사이클로옥타디엔(DBCOD)이 함유된 NCF(130)의 열팽창계수는 다이벤조사이클로옥타디엔(DBCOD)을 함유하지 않은 것을 제외하고 동일한 성분으로 이루어지는 다른 NCF(131)의 열팽창 계수보다 작을 수 있다. 예를 들어, 다이벤조사이클로옥타디엔(DBCOD)을 포함하는 NCF(130)는 상기 NCF(130)의 유리 전이 온도(glass transition temperature) 이하의 온도에서는 40 ppm/℃ 이하의 열팽창계수를 가질 수 있다. 예를 들어, 다이벤조사이클로옥타디엔(DBCOD)을 포함하는 NCF(130)는 상기 NCF(130)의 유리 전이 온도 초과의 온도에서는 130 ppm/℃ 이하의 열팽창계수를 가질 수 있다.
일부 실시예들에서, 다이벤조사이클로옥타디엔(DBCOD)을 포함하는 NCF(130)의 열팽창계수는 NCF(130)와 접촉하고 있는 다른 구성요소의 열팽창계수와의 차이가 감소된 것일 수 있다. 구체적으로, 몰딩층(140)이 NCF(130)의 열팽창계수보다 작은 열팽창계수를 갖는 경우, NCF(130)의 열팽창계수는 NCF(130)의 유리 전이 온도 이하의 온도에서는 몰딩층(140)의 열팽창계수 이상, 40 ppm/℃ 이하일 수 있다. NCF(130)의 열팽창계수는 유리 전이 온도 초과의 온도에서는 몰딩층(140)의 열팽창계수 이상, 130 ppm/℃ 이하일 수 있다. 예를 들어, NCF(130)의 열팽창계수는 10 ppm/℃ 이상, 40 ppm/℃ 이하 또는 30 ppm/℃ 이상, 130 ppm/℃ 이하일 수 있다. 구체적으로, 버퍼 다이(BD)가 NCF(130)의 열팽창계수보다 작은 열팽창계수를 갖는 경우, NCF(130)의 열팽창계수는 NCF(130)의 유리 전이 온도 이하의 온도에서는 버퍼 다이(BD)의 열팽창계수 이상, 40 ppm/℃ 이하일 수 있다. NCF(130)의 열팽창계수는 유리 전이 온도 초과의 온도에서는 버퍼 다이(BD)의 열팽창계수 이상, 130 ppm/℃ 이하일 수 있다. 예를 들어, NCF(130)의 열팽창계수는 3 ppm/℃ 이상, 40 ppm/℃ 이하 또는 3 ppm/℃ 이상, 130 ppm/℃ 이하일 수 있다.
도 4의 그래프 412에는 다이벤조사이클로옥타디엔(DBCOD)을 구성요소로 포함하는 NCF(130)의 온도에 따른 열팽창계수가 양수인 경우를 예시적으로 도시하였지만, 일부 다른 실시예들에서, 다이벤조사이클로옥타디엔(DBCOD)을 구성요소로 포함하는 NCF(130)의 열팽창계수는 음수일 수 있다. 예를 들어, 다이벤조사이클로옥타디엔(DBCOD)을 구성요소로 포함하는 NCF(130)의 열팽창계수는 다이벤조사이클로옥타디엔(DBCOD)의 열팽창계수의 절대값보다 작은 절대값을 갖는 음수일 수 있다.
도 5a 내지 도 5d, 도 6a 내지 도 6d에는 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 반도체 패키지를 설명하기 위하여, 각각 일 비교예와 일 실시예를 제조하기 위한 방법 중 일부를 도시하였다. 도 5a 내지 도 5d는 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 반도체 패키지를 설명하기 위하여, 도 6a 내지 도 6d에 도시한 실시예와 비교하여 설명하기 위한 비교예의 제조 방법의 일부를 도시한 단면도들이다. 도 6a 내지 도 6d는 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 반도체 패키지를 설명하기 위하여, 일 실시예의 제조 방법의 일부를 도시한 단면들이다.
도 5a 내지 도 5d에 의하면, 버퍼 다이(BD)와 버퍼 다이(BD) 상에 배치되는 코어 다이(CD)는 버퍼 다이(BD)와 코어 다이(CD) 사이에 배치되는 NCF(131)에 의해 본딩될 수 있다. 일부 실시예들에서, 다이벤조사이클로옥타디엔(DBCOD)을 포함하지 않는 NCF(131)의 일부 또는 코어 하부 솔더(121)의 일부는 버퍼 다이(BD)와 접촉하지 않을 수 있다.
도 5a를 참조하면, 코어 기판(110)의 일면에는 코어 하부 솔더(121)가 배치될 수 있다. 코어 하부 솔더(121)가 배치되는 코어 기판(110)의 일면은 코어 기판(110)의 하면일 수 있다. 일부 실시예들에서, 코어 하부 솔더(121)가 배치되는 코어 기판(110)의 상기 하면은 수직 위의 방향(즉, +Z 방향)을 향할 수 있다. 일부 실시예들에서, 코어 기판(110)에는 자체적인 휨(warpage)이 발생할 수 있다. 예를 들어, 코어 기판(110)에 발생할 수 있는 자체적인 휨은 수직 위로 볼록하게 발생할 수 있다. 즉, 코어 기판(110)은 코어 하부 솔더(121)가 배치되는 면은 면적이 증가하고, 코어 하부 솔더(121)가 배치되는 면과 반대되는 면은 면적이 감소하도록 자체적인 휨이 발생할 수 있다.
도 5b를 참조하면, 코어 기판(110)의 일면에 코어 하부 솔더(121)를 둘러싸는 프리 NCF(131F)가 배치될 수 있다. 프리 NCF(131F)는 코어 하부 솔더(121) 사이사이를 채우도록 배치될 수 있다. 즉, 프리 NCF(131F)는 자체적인 휨이 발생한 코어 기판(110)의 양면 중, 면적이 증가한 면에 배치될 수 잇다. 즉, 코어 다이(CD)의 하면에 프리 NCF(131F)가 배치될 수 있다. 프리 NCF(131F)는 코어 다이(CD)의 일면에 배치되지만, 버퍼 다이(BD)에는 접착되지 않은 상태의 NCF를 의미할 수 있다. 프리 NCF(131F)는 다이벤조사이클로옥타디엔(DBCOD)을 포함하지 않는 NCF일 수 있다. 일부 실시예들에서, 코어 기판(110)에 휨이 발생함에 따라, 일면에 배치되는 프리 NCF(131F)에도 휨이 발생할 수 있다.
도 5c를 참조하면, 코어 다이(CD)가 버퍼 다이(BD) 상에 본딩되도록 배치될 수 있다. 구체적으로, 프리 NCF(131F)가 버퍼 다이(BD)를 향하는 방향에 배치되도록 코어 다이(CD)가 배치될 수 있다. 예를 들어, 일면에 코어 하부 솔더(121)를 둘러싸도록 배치된 프리 NCF(131F)가 수직 아래 방향(즉, -Z 방향)을 향하도록 코어 다이(CD)가 뒤집힐 수 있다. 일부 실시예들에서, 코어 다이(CD)가 버퍼 다이(BD) 상에 본딩되도록 수직 아래 방향(-Z 방향)으로 본딩 포스(bonding force)가 가해질 수 있다. 상기 본딩 포스에 의해서 코어 다이(CD)와 버퍼 다이(BD)가 NCF에 의해 본딩될 수 있다. 상기 본딩 포스에 의해 코어 다이(CD) 및 프리 NCF(131F)에 열과 압력이 가해질 수 있다.
도 5d를 참조하면, 코어 다이(CD)가 버퍼 다이(BD) 상에 본딩되고, NCF(131)가 코어 다이(CD)와 버퍼 다이(BD) 사이에 배치될 수 있다. 상기 본딩 포스가 가해짐에 따라 코어 다이(CD) 및 NCF(131)의 휨이 감소할 수 있다. 일부 실시예들에서, 상기 본딩 포스가 가해짐에도 불구하고 코어 다이(CD)와 버퍼 다이(BD) 사이에 배치되는 NCF(131)가 상기 코어 다이(CD)와 버퍼 다이(BD) 사이를 완전히 채우지 못할 수 있다. 예를 들어, 코어 다이(CD) 및 NCF(131)의 중앙 부분에 버퍼 다이(BD)를 향하는 방향으로의 휨이 여전히 존재하여, 코어 다이(CD) 및 NCF(131)의 가장자리 부분이 버퍼 다이(BD)의 상면와 이격될 수 있다. 즉, 다이벤조사이클로옥타디엔(DBCOD)을 포함하지 않는 NCF(131)는 버퍼 다이(BD)의 상면과 접촉하지 않는 부분을 포함할 수 있다. 예를 들어, 다이벤조사이클로옥타디엔(DBCOD)을 포함하지 않는 NCF(131)의 가장자리 부분은 버퍼 다이(BD)의 상면과 접촉하지 않을 수 있다. 즉, 코어 다이(CD)와 버퍼 다이(BD) 사이에 NCF(131)가 미충진되는 영역이 존재할 수 있다.
일부 실시예들에서, 전술한 NCF(131)의 휨으로 인해 코어 하부 솔더(121)의 적어도 일부가 버퍼 다이(BD)와 접촉하지 않을 수 있다. 전술한 것처럼, 코어 하부 솔더(121)가 버퍼 다이(BD)의 버퍼 상부 패드(524) 상에 버퍼 상부 패드(524)와 접촉하도록 배치되어 코어 다이(CD)와 버퍼 다이(BD) 사이의 전기적 연결을 매개할 수 있는데, 다이벤조사이클로옥타디엔(DBCOD)을 포함하지 않는 NCF(131)가 배치되는 경우에는 일부 코어 하부 솔더(121)가 버퍼 다이(BD)와 전기적으로 접속되지 않을 수 있다. 예를 들어, 복수의 코어 하부 솔더(121) 중 가장자리 부분에 배치되는 적어도 일부의 코어 하부 솔더(121)는 버퍼 다이(BD)와 접촉하지 않을 수 있다.
반면, 도 6a 내지 도 6d에 의하면, 버퍼 다이(BD)와 버퍼 다이(BD) 상에 배치되는 코어 다이(CD)는 버퍼 다이(BD)와 코어 다이(CD) 사이에 배치되는 NCF(130)에 의해 본딩될 수 있다.
도 6a를 참조하면, 도 5a와 마찬가지로 코어 기판(110)의 일면에는 코어 하부 솔더(121)가 배치될 수 있다. 코어 하부 솔더(121)가 배치되는 코어 기판(110)의 일면은 코어 기판(110)의 하면일 수 있다. 일부 실시예들에서, 코어 기판(110)에는 자체적인 휨(warpage)이 발생할 수 있다.
도 6b를 참조하면, 코어 기판(110)의 일면에 코어 하부 솔더(121)를 둘러싸는 프리 NCF(130F)가 배치될 수 있다. 프리 NCF(130F)는 코어 하부 솔더(121) 사이사이를 채우도록 배치될 수 있다. 즉, 프리 NCF(130F)는 자체적인 휨이 발생한 코어 기판(110)의 양면 중, 면적이 증가한 면에 배치될 수 잇다. 즉, 코어 다이(CD)의 하면에 프리 NCF(130F)가 배치될 수 있다. 프리 NCF(130F)는 다이벤조사이클로옥타디엔(DBCOD)을 포함하는 NCF일 수 있다. 일부 실시예들에서, 코어 기판(110)에 휨이 발생함에 따라, 일면에 배치되는 프리 NCF(130F)에도 휨이 발생할 수 있다.
도 6c를 참조하면, 코어 다이(CD)가 버퍼 다이(BD) 상에 본딩되도록 배치될 수 있다. 구체적으로, 프리 NCF(130F)가 버퍼 다이(BD)를 향하는 방향에 배치되도록 코어 다이(CD)가 배치될 수 있다. 일부 실시예들에서, 코어 다이(CD)가 버퍼 다이(BD) 상에 본딩되도록 수직 아래 방향(-Z 방향)으로 본딩 포스가 가해질 수 있다. 상기 본딩 포스에 의해서 코어 다이(CD)와 버퍼 다이(BD)가 NCF에 의해 본딩될 수 있다. 상기 본딩 포스에 의해 코어 다이(CD) 및 프리 NCF(130F)에 열과 압력이 가해질 수 있다.
도 6d를 참조하면, 코어 다이(CD)가 버퍼 다이(BD) 상에 본딩되고, NCF(130)가 코어 다이(CD)와 버퍼 다이(BD) 사이에 배치될 수 있다. 상기 본딩 포스가 가해짐에 따라 코어 다이(CD) 및 NCF(130)의 휨이 감소할 수 있다. 일부 실시예들에서, NCF(130)가 코어 다이(CD)와 버퍼 다이(BD) 사이를 채울 수 있다. 예를 들어, NCF(130)의 중앙 부분 및 가장자리 부분은 버퍼 다이(BD)의 상면과 접촉할 수 있다. 즉, 다이벤조사이클로옥타디엔(DBCOD)을 포함하는 NCF(130)는 버퍼 다이(BD)의 상면과 접촉하는 부분을 포함할 수 있다. 도 5a 내지 도 5d를 참조하여 설명되는 다이벤조사이클로옥타디엔(DBCOD)을 포함하지 않는 NCF(131)의 가장자리 부분이 버퍼 다이(BD)의 상면과 접촉하지 않을 수 있는 것과 달리, 다이벤조사이클로옥타디엔(DBCOD)을 포함하는 NCF(130)의 가장자리 부분은 버퍼 다이(BD)의 상면과 접촉할 수 있다.
일부 다른 실시예들에서, 다이벤조사이클로옥타디엔(DBCOD)을 포함하는 NCF(130)는 버퍼 다이(BD)의 상면과 접촉하지 않는 부분을 포함할 수 있다. 구체적으로, 다이벤조사이클로옥타디엔(DBCOD)을 포함하는 NCF(130)의 가장자리 부분은 버퍼 다이(BD)의 상면과 접촉하지 않는 부분을 포함할 수 있다. 즉, 코어 다이(CD)와 버퍼 다이(BD) 사이에 NCF(130)가 미충진되는 영역이 존재할 수 있다. 다이벤조사이클로옥타디엔(DBCOD)을 포함하는 NCF(130)가 버퍼 다이(BD)의 상면과 접촉하지 않는 부분을 포함하는 경우라도, 다이벤조사이클로옥타디엔(DBCOD)을 포함하지 않는 NCF(131)가 버퍼 다이(BD)의 상면과 접촉하지 않는 부분을 포함하는 경우와 비교하여 미접촉하는 부분이 감소된 것일 수 있다. 상기 미접촉한 부분이 감소하는지 여부를 비교하는 NCF(131)는 다이벤조사이클로옥타디엔(DBCOD)의 포함되지 않는 것을 제외하고 NCF(130)와 동일한 구성요소를 포함하고 있는 것일 수 있다. 즉, 다이벤조사이클로옥타디엔(DBCOD)을 포함하는 NCF(130)는 코어 다이(CD)와 버퍼 다이(BD) 사이에 미충진 되는 정도는 다이벤조사이클로옥타디엔(DBCOD)을 포함하지 않는 NCF(131)가 미충진되는 정도보다 감소할 수 있다.
일부 실시예들에서, 코어 하부 솔더(121)가 버퍼 다이(BD)와 접촉할 수 있다. 도 5a 내지 도 5d를 참조하여 설명되는 다이벤조사이클로옥타디엔(DBCOD)을 포함하지 않는 NCF(131)의 휨으로 인해 일부 코어 하부 솔더(121)가 버퍼 다이(BD)와 전기적으로 접속되지 않을 수 있는 것과 달리, 다이벤조사이클로옥타디엔(DBCOD)을 포함하는 NCF(130)가 배치되는 경우에는 코어 하부 솔더(121)가 버퍼 다이(BD)와 전기적으로 접속될 수 있다. 예를 들어, 복수의 코어 하부 솔더(121) 중 가장자리 부분에 배치되는 일부의 코어 하부 솔더(121)는 버퍼 다이(BD)와 접촉할 수 있다.
일부 다른 실시예들에서, 다이벤조사이클로옥타디엔(DBCOD)을 포함하는 NCF(130)가 배치되는 경우라도 코어 하부 솔더(121) 중 일부는 버퍼 다이(BD)와 접촉하지 않을 수 있다. 다이벤조사이클로옥타디엔(DBCOD)을 포함하는 NCF(130)의 가장자리 부분 중 일부가 버퍼 다이(BD)의 상면과 접촉하지 않는 경우에, 상기 NCF(131)로 둘러싸이는 일부 코어 하부 솔더(121)는 버퍼 다이(BD)의 상면과 접촉하지 않을 수 있다. 다이벤조사이클로옥타디엔(DBCOD)을 포함하는 NCF(130)가 배치되는 경우의 코어 하부 솔더(121) 중 일부가 버퍼 다이(BD)와 접촉하지 않는 경우라도, 다이벤조사이클로옥타디엔(DBCOD)을 포함하지 않는 NCF(131)가 배치되는 경우의 코어 하부 솔더(121) 중 일부가 버퍼 다이(BD)와 접촉하지 않는 경우와 비교하여 미접촉하는 코어 하부 솔더(121)가 감소된 것일 수 있다. 상기 미접촉한 부분이 감소하는지 여부를 비교하는 NCF(131)는 다이벤조사이클로옥타디엔(DBCOD)의 포함되지 않는 것을 제외하고 NCF(130)와 동일한 구성요소를 포함하고 있는 것일 수 있다. 즉, 다이벤조사이클로옥타디엔(DBCOD)을 포함하는 NCF(130)에 의해 코어 다이(CD)와 버퍼 다이(BD) 사이에서 코어 하부 솔더(121)의 접촉을 개선할 수 있다.
도 7a 및 도 7b는 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 반도체 패키지를 설명하기 위하여, 각각 비교예와 실시예의 경우를 도시한 그래프들이다.
도 7a를 참조하면, 비교예의 본딩 포스에 따른 NCF(131) 미충진(721)과NCF(131) 필렛(fillet)(711)을 각각 나타낸 그래프를 도시하였다. 본 명세서에서, NCF 필렛은 버퍼 다이(BD) 및 코어 다이(CD)를 본딩하기 위한 NCF가 본딩 포스에 의해 버퍼 다이(BD)와 코어 다이(CD) 사이, 코어 다이(CD)들의 사이의 공간에서 넘친 부분을 의미할 수 있다. 도시된 것처럼, NCF(131) 미충진(721)은 본딩 포스가 증가할수록 감소할 수 있는 반면 NCF(131) 필렛(711)은 본딩 포스가 증가할수록 증가할 수 있다. NCF(131) 미충진(721)과 NCF(131) 필렛(711)은 트레이드 오프(trade-off)의 관계를 가질 수 있다. 즉, NCF(131) 미충진(721)을 감소시키기 위해 본딩 포스를 증가시키면, NCF(131) 필렛(711)이 증가하고, NCF(131) 필렛(711)을 감소시키기 위해 본딩 포스를 감소시키면, NCF(131) 미충진(721)이 증가하는 결과를 가져올 수 있다.
도 7a의 비교예에서, 허용 가능한 최대 미충진(720) 보다 NCF(131) 미충진(721)이 작은 경우 및 허용 가능한 최대 필렛(710) 보다 NCF(131) 필렛(711)이 작은 조건을 모두 충족할 때 반도체 패키지가 제공될 수 있고, 비교예의 경우 공정 마진은 M1과 같다.
도 7b를 참조하면, 실시예의 본딩 포스에 따른 NCF(130) 미충진(722)과 NCF(130) 필렛(712)을 각각 나타낸 그래프를 도시하였다. 도 7a의 경우와 마찬가지로, NCF(130) 미충진(722)은 본딩 포스가 증가할수록 감소할 수 있는 반면 NCF(130) 필렛(712)은 본딩 포스가 증가할수록 증가할 수 있다. 도 7b에 도시한 실시예의 NCF(130) 미충진(722) 그래프는 도 7a에 도시한 비교예의 NCF(131) 미충진(721) 그래프와 비교해 기울기의 절대값이 작을 수 있다. 즉, 허용 가능한 최대 미충진(720) 보다 작은 NCF(130) 미충진(722)을 갖는 경우의 본딩 포스의 범위(L2)가 도 7a에 도시한 비교예의 경우(L1)보다 증가할 수 있다.
도 7b에서, 허용 가능한 최대 미충진(720) 보다 NCF(130) 미충진(722)이 작은 경우 및 허용 가능한 최대 필렛(710) 보다 NCF(130) 필렛(712)이 작은 조건을 모두 충족할 때 반도체 패키지가 제공될 수 있고, 실시예의 경우 공정 마진은 M2과 같다. 이는 비교예의 공정 마진인 M1 보다 증가한 것일 수 있다.
도 1 내지 도 7b를 통해 설명된 본 발명의 기술적 사상에 의하여 성능 및 신뢰성이 향상된 반도체 패키지가 제공될 수 있다. 예를 들어, 다이벤조사이클로옥타디엔(DBCOD)을 포함하는 NCF(130)에 의해, 코어 다이 스택(CDS)과 버퍼 다이(BD) 사이의 NCF 미충진이 개선된 반도체 패키지가 제공될 수 있다. 예를 들어, 다이벤조사이클로옥타디엔(DBCOD)을 포함하는 NCF(130)에 의해, NCF 필렛이 과다한 현상을 개선한 반도체 패키지가 제공될 수 있다. 예를 들어, 다이벤조사이클로옥타디엔(DBCOD)을 포함하는 NCF(130)에 의해 코어 하부 솔더(121)의 접촉이 개선된 반도체 패키지가 제공될 수 있다. 예를 들어, 다이벤조사이클로옥타디엔(DBCOD)을 포함하는 NCF(130)에 의해 공정 마진이 개선된 반도체 패키지가 제공될 수 있다.
도 8은 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 반도체 패키지를 설명하기 위한 레이아웃도이다. 도 9a는 도 8의 B-B' 선을 따라 취한 단면도이다. 도 9b는 도 9a의 EX2 부분을 확대한 확대 단면도이다.
도 8, 도 9a, 및 도 9b를 참조하면, 반도체 패키지(11)는 버퍼 다이(BD), 코어 다이 스택(CDS), NCF(130, 132), 및 몰딩층(140)을 포함할 수 있다. 도 8, 도 9a, 및 도 9b에 예시된 반도체 패키지(11)는 NCF(132)를 더 포함하는 것을 제외하고 도 1, 도 2a, 및 도 2b에 도시된 반도체 패키지(10)와 유사할 수 있다.
일부 실시예들에서, 반도체 패키지(11)는 버퍼 다이(BD)와 코어 다이 스택(CDS)이 서로 본딩되도록 코어 다이 스택(CDS)의 측면을 둘러싸는 NCF(132)를 더 포함할 수 있다. 예를 들어, 코어 다이(CD)의 측면을 둘러싸는 NCF(132)를 더 포함할 수 있다. 일부 실시예들에서, 코어 다이(CD)의 측면을 둘러싸는 NCF(132)는 NCF 필렛일 수 있다.
도 9a 및 도 9b에 도시된 것처럼, NCF(132)는 버퍼 다이(BD)의 상면에 접촉하는 부분을 포함할 수 있다. 일부 실시예들에서, 미충진 영역이 감소된 NCF(132)는 버퍼 다이(BD)의 상면에 접촉하는 부분을 포함할 수 있다. 즉, NCF(132)의 하면(132B)은 버퍼 다이(BD)에 접촉할 수 있다. 다이벤조사이클로옥타디엔(DBCOD)을 포함하는 NCF(132)가 배치되는 반도체 패키지의 경우, NCF(132)의 열팽창 계수와 NCF(132)와 접촉하고 있는 몰딩층(140) 및 버퍼 다이(BD)의 열팽창 계수와의 차이가 감소할 수 있다. 따라서 몰딩층(140) 및 버퍼 다이(BD)와의 계면에서 박리가 일어날 가능성이 감소할 수 있다.
도 10은 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 반도체 패키지들 설명하기 위한 단면도이다.
도 10을 참조하면, 반도체 패키지(20)는 패키지 기판(210), 적층 구조체(220), 접착층(230), 몰딩층(240), 및 외부 솔더(215)를 포함할 수 있다.
일부 실시예들에서, 패키지 기판(210)의 하면 상에는 외부 솔더(215)가 배치될 수 있다. 외부 솔더(215)는 범프 및/또는 솔더 볼을 포함할 수 있다. 외부 솔더(215)는 반도체 패키지(20)를 외부의 시스템 기판이나 메인 보드에 실장시키는 기능을 할 수 있다. 외부 솔더(215)는 다중층 또는 단일층으로 형성될 수 있다. 예컨대, 다중층으로 형성되는 경우에, 외부 솔더(215)는 구리 필러(pillar) 및 솔더를 포함할 수 있다. 단일층으로 형성되는 경우에, 외부 솔더(215)는 주석-은 솔더나 구리를 포함할 수 있다.
일부 실시예들에서, 적층 구조체(220)는 순차적으로 적층된 제1 내지 제4 반도체 다이(221, 222, 223, 224)을 포함할 수 있다. 일부 실시예들에서, 제1 내지 제4 반도체 다이(221, 222, 223, 224) 각각은 접착층(230)을 통해 패키지 기판(210), 또는 하부의 대응하는 반도체 다이 상에 접착되어 적층될 수 있다. 접착층(230)은 예컨대, DAF(Die Attach Film)일 수 있다. 그러나 접착층(230)의 재질이 DAF에 한정되는 것은 아니다. 일부 실시예들에서, 접착층(230)이 DAF를 포함하는 경우에, 상기 DAF는 다이벤조사이클로옥타디엔(DBCOD) 계열의 화합물을 포함할 수 있다. 한편, 적층 구조체(220)는 제1 내지 제4 반도체 다이(221, 222, 223, 224)의 적층 구조에 따라 다양한 형태를 가질 수 있다. 도 10에는 제1 내지 제4 반도체 다이(221, 222, 223, 224)가 본딩 와이어(bonding wire)를 통해 패키지 기판(210)과 연결되는 것으로 도시되었지만, 이는 예시적인 것이고, 제1 내지 제4 반도체 다이(221, 222, 223, 224)와 패키지 기판(210) 사이의 연결은 이에 한정되지 않는다.
일부 실시예들에서, 몰딩층(240)은 패키지 기판(210) 상의 적층 구조체(220)를 덮어 밀봉할 수 있다. 몰딩층(240)은 적층 구조체(220)를 밀봉하여 외부의 물리적 화학적 손상으로부터 보호할 수 있다. 몰딩층(240)은 예컨대, 에폭시 계열 물질, 열경화성 물질, 열가소성 물질, UV 처리(UV curable) 물질 등으로 형성될 수 있다. 또한, 몰딩층(240)은 레진으로 형성되되, 필러(filler)를 함유할 수 있다. 도 10에 도시된 바와 같이, 몰딩층(240)은 적층 구조체(220)의 상면을 덮는 구조를 가질 수 있다. 그러나 그에 한하지 않고, 몰딩층(240)은 적층 구조체(220)의 상면을 덮지 않는 구조를 가질 수도 있다. 예컨대, 제4 반도체 다이(224)의 상면은 몰딩층(240)로부터 노출될 수 있다.
일부 실시예들의 반도체 패키지(20)에서, 적층 구조체(220)를 구성하는 반도체 다이들의 개수가 4개에 한정되는 것은 아니다. 예컨대, 적층 구조체(220)는 1개 내지 3개 또는 5개 이상의 반도체 다이들을 포함할 수 있다.
도 11은 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 반도체 패키지를 설명하기 위한 단면도이다.
도 11을 참조하면, 반도체 패키지(30)는 기판(310) 및 반도체 다이(320)를 포함하고, 기판(310)은 재배선 절연층(311) 및 재배선 패턴(314)을 포함할 수 있다. 복수의 재배선 패턴(314)은 복수의 재배선 라인 패턴(313), 및 복수의 재배선 비아(312)로 이루어질 수 있다.
일부 실시예들에서, 기판(310)은 적층된 복수 개의 재배선 절연층(311)을 포함할 수 있다. 재배선 절연층(311)은 예를 들면, PID(photo imageable dielectric), 또는 감광성 폴리이미드(photosensitive polyimide, PSPI)로부터 형성될 수 있다. 재배선 절연층(311)은 예를 들면, ABF(Azinomoto buildup film)를 포함할 수 있다. 일부 실시예들에서, 재배선 절연층(311)이 상기 PID 및/또는 상기 ABF를 포함하는 경우, 상기 PID 및/또는 상기 ABF는 다이벤조사이클로옥타디엔(DBCOD) 계열의 화합물을 포함할 수 있다.
복수의 재배선 라인 패턴(313), 및 복수의 재배선 비아(312)로 이루어지는 복수의 재배선 패턴(314)은 예를 들면, 구리(Cu), 알루미늄(Al), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 인듐(In), 몰리브덴(Mo), 망간(Mn), 코발트(Co), 주석(Sn), 니켈(Ni), 마그네슘(Mg), 레늄(Re), 베릴륨(Be), 갈륨(Ga), 루테늄(Ru) 등과 같은 금속 또는 이들의 합금일 수 있지만, 이들에 한정되는 것은 아니다. 일부 실시예들에서, 복수의 재배선 패턴(314)은 티타늄, 티타늄 질화물, 또는 티타늄 텅스텐을 포함하는 씨드층 상에 금속 또는 금속의 합금이 적층되어 형성될 수 있다.
복수의 재배선 라인 패턴(313)은 재배선 절연층(311)의 상면 및 하면 중 적어도 일면에 배치될 수 있다. 복수의 재배선 비아(312)는 적어도 하나의 재배선 절연층(311)을 관통하여 복수의 재배선 라인 패턴(313) 중 일부와 각각 접하여 연결될 수 있다. 일부 실시예들에서, 복수의 재배선 라인 패턴(313) 중 적어도 일부개는 복수의 재배선 비아(312) 중 일부개와 함께 형성되어 일체를 이룰 수 있다. 예를 들면, 재배선 라인 패턴(313)과 재배선 라인 패턴(313)의 상면과 접하는 재배선 비아(312)는 일체를 이룰 수 있다.
일부 실시예들에서, 복수의 재배선 비아(312)는 하측으로부터 상측으로 수평 폭이 좁아지며 연장되는 테이퍼드(tapered)한 형상을 가질 수 있다. 즉, 복수의 재배선 비아(312)는 반도체 다이(320)로부터 멀어지면서 수평 폭이 넓어질 수 있다.
복수의 재배선 라인 패턴(313) 중 기판(310)의 상면에 배치되는 일부개는 재배선 상면 패드라 호칭할 수 있고, 기판(310)의 하면에 배치되는 일부개는 재배선 하면 패드라 호칭할 수 있다. 상기 재배선 상면 패드에는 전면 연결 패드(316)가 연결될 수 있고, 상기 재배선 하면 패드에는 패키지 연결 단자(315)가 부착될 수 있다. 패키지 연결 단자(315)는 반도체 패키지(30)의 외부 연결 단자의 기능을 수행할 수 있다. 패키지 연결 단자(315)는 반도체 패키지(30)를 외부와 연결할 수 있다. 일부 실시 예에서 패키지 연결 단자(315)는 범프, 솔더볼 등일 수 있다.
도 12는 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 반도체 패키지(40)를 설명하기 위한 단면도이다.
반도체 패키지(10)는 도 1 내지 도 7b를 참조하여 설명한 것과 실질적으로 동일할 수 있다.
반도체 패키지(10)는 버퍼 하부 솔더(521)에 의해 인터포저(300)에 전기적으로 연결될 수 있다. 반도체 패키지(10)의 전기적 신호는 인터포저(300) 내에 형성된 배선을 통해 패키지 기판(400)에 전달될 수 있다. 반도체 패키지(10)의 전기적 신호는 인터포저(300)에 의해 팬-아웃(fan-out) 될 수 있다.
반도체 패키지(10)는 버퍼 연결 단자(126)에 의해 프로세서(200)와 전기적으로 연결될 수 있다. 반도체 패키지(10)의 버퍼 연결 단자(126)는 프로세서(200) 하면에 부착된 제1 프로세서 연결 단자(201)와 전기적으로 연결될 수 있다. 반도체 패키지(10)의 전기적 신호는 인터포저(300) 내에 형성된 배선을 통해 프로세서(200)에 전달될 수 있다.
프로세서(200)는 제2 프로세서 연결 단자(202)에 의해 인터포저(300)에 전기적으로 연결될 수 있다. 프로세서(200)의 전기적 신호는 인터포저(300) 내에 형성된 배선을 통해 패키지 기판(400)에 전달될 수 있다.
프로세서(200)는 반도체 패키지(10)를 제어하고 통제하는 장치를 포함할 수 있다. 프로세서(200)는 CPU(Central Processing Unit), GPU(Graphics Processing Unit), 및 SOC 다이를 포함할 수 있다.
인터포저(300)는 반도체 물질로 이루어진 기판 베이스 및 상기 기판 베이스의 상면 및 하면에 각각 형성된 상부 패드들 및 하부 패드들을 포함할 수 있다. 상기 기판 베이스는 예를 들면, 실리콘 웨이퍼로부터 형성될 수 있다. 또한 상기 기판 베이스의 상면, 하면 또는 내부에는 내부 배선이 형성될 수 있다. 또한 상기 기판 베이스의 내부에는 상기 상부 패드들과 상기 하부 패드들을 전기적으로 연결하는 관통 비아가 형성될 수 있다.
인터포저(300)의 하면에는 제1 인터포저 연결 단자(301) 및 제2 인터포저 연결 단자(302)가 부착될 수 있다. 제1 인터포저 연결 단자(301) 및 제2 인터포저 연결 단자(302)는 예를 들면, 상기 하부 패드들 상에 부착될 수 있다. 제1 인터포저 연결 단자(301) 및 제2 인터포저 연결 단자(302)는 예를 들면, 솔더볼 또는 범프일 수 있다. 제1 인터포저 연결 단자(301)는 반도체 패키지(10)와 패키지 기판(400)을 전기적으로 연결하기 위한 연결 단자일 수 있다. 제2 인터포저 연결 단자(302)는 프로세서(200)와 패키지 기판(400)을 전기적으로 연결하기 위한 연결 단자일 수 있다.
패키지 기판(400)은 예를 들면, 인쇄회로기판, 또는 세라믹 기판일 수 있다. 패키지 기판(400)이 인쇄회로기판인 경우, 패키지 기판(400)은 기판 베이스, 그리고 상면 및 하면에 각각 형성된 상부 패드들 및 하부 패드들을 포함할 수 있다. 상기 상부 패드들 및 상기 하부 패드들은 각각 상기 기판 베이스의 상면 및 하면을 덮는 솔더 레지스트 층에 의하여 노출될 수 있다. 상기 기판 베이스는 페놀 수지, 에폭시 수지, 폴리이미드 중에서 선택되는 적어도 하나의 물질로 이루어질 수 있다. 예를 들면, 상기 기판 베이스는 FR4, 사관능성 에폭시(Tetrafunctional epoxy), 폴리페닐렌 에테르(Polyphenylene ether), 에폭시/폴리페닐렌 옥사이드(Epoxy/polyphenylene oxide), BT(Bismaleimide triazine), 써마운트(Thermount), 시아네이트 에스터(Cyanate ester), 폴리이미드(Polyimide) 및 액정 고분자(Liquid crystal polymer) 중에서 선택되는 적어도 하나의 물질을 포함할 수 있다. 상기 상부 패드들 및 하부 패드들은 구리, 니켈, 스테인레스 스틸 또는 베릴륨구리(beryllium copper)로 이루어질 수 있다. 상기 기판 베이스 내에는 상기 상부 패드들과 상기 하부 패드들을 전기적으로 연결되는 내부 배선이 형성될 수 있다. 상기 상부 패드들 및 상기 하부 패드들은 상기 기판 베이스의 상면 및 하면에 동박(Cu foil)을 입힌 후 패터닝된 회로 배선 중 각각 상기 솔더 레지스트층에 의하여 노출된 부분일 수 있다.
패키지 기판(400)의 하면에는 외부 연결 단자(401)가 부착될 수 있다. 외부 연결 단자(401)는 예를 들면, 상기 하부 패드들 상에 부착될 수 있다. 외부 연결 단자(401)는 예를 들면, 솔더볼 또는 범프일 수 있다. 외부 연결 단자(401)는 반도체 패키지(30)와 외부 장치 사이를 전기적으로 연결할 수 있다. 예를 들어, 외부 연결 단자(401)는 상기 하부 패드들 상에 배치되는 UBM 패턴들 및 UBM 패턴들 상에 배치되는 솔더볼들을 포함할 수 있다. 외부 연결 단자(401)는 UBM 패턴들 및 솔더볼들 사이에 배치되는 외부 연결 필라를 더 포함할 수 있다. 상기 외부 연결 필라는 예를 들어 구리를 포함할 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10, 11, 20, 30, 40: 반도체 패키지, 130: NCF, BD: 버퍼 다이, CD: 코어 다이, CDS: 코어 다이 스택

Claims (20)

  1. 버퍼 다이;
    상기 버퍼 다이 상에 배치된 제1 코어 다이; 및
    상기 버퍼 다이 및 상기 제1 코어 다이가 서로 본딩되도록 상기 버퍼 다이와 상기 제1 코어 다이 사이에 배치된 NCF(non-conductive film)를 포함하고,
    상기 NCF는 다이벤조사이클로옥타디엔(dibenzocyclooctadiene; DBCOD) 계열의 화합물을 포함하는 것을 특징으로 하는 반도체 패키지.
  2. 제1 항에 있어서,
    상기 NCF는 에폭시(epoxy)를 포함하고,
    상기 에폭시는 상기 다이벤조사이클로옥타디엔(DBCOD)이 에폭시기와 화학 결합한 다이벤조사이클로옥타디엔(DBCOD) 계열의 화합물을 포함하는 것을 특징으로 하는 반도체 패키지.
  3. 제1 항에 있어서,
    상기 NCF는 경화제(hardener)를 포함하고,
    상기 경화제는 상기 다이벤조사이클로옥타디엔(DBCOD) 계열의 화합물을 포함하는 것을 특징으로 하는 반도체 패키지.
  4. 제3 항에 있어서,
    상기 경화제 내에서, 상기 다이벤조사이클로옥타디엔(DBCOD)의 중량비는 상기 경화제의 0.1wt% 내지 10wt% 인 것을 특징으로 하는 반도체 패키지.
  5. 제1 항에 있어서,
    상기 NCF는 폴리머를 포함하고,
    상기 폴리머는 상기 다이벤조사이클로옥타디엔(DBCOD) 계열의 화합물을 포함하는 것을 특징으로 하는 반도체 패키지.
  6. 제5 항에 있어서,
    상기 다이벤조사이클로옥타디엔(DBCOD)은 상기 폴리머의 분자량의 0.1% 내지 50%의 비율로 상기 폴리머에 포함된 것을 특징으로 하는 반도체 패키지.
  7. 제5 항에 있어서,
    상기 폴리머는 상기 NCF의 총 중량에 대하여 1wt% 내지 50wt%의 중량비로 포함되는 것을 특징으로 하는 반도체 패키지.
  8. 제1 항에 있어서,
    상기 NCF는 플럭스(flux)를 포함하고,
    상기 플럭스는 상기 다이벤조사이클로옥타디엔(DBCOD) 계열의 화합물을 포함하는 것을 특징으로 하는 반도체 패키지.
  9. 제8 항에 있어서,
    상기 다이벤조사이클로옥타디엔(DBCOD)의 중량비는 상기 플럭스의 총 중량에 대하여 0.1wt% 내지 10wt% 인 것을 특징으로 하는 반도체 패키지.
  10. 제1 항에 있어서,
    상기 제1 코어 다이 상에 배치된 제2 코어 다이를 더 포함하고,
    상기 NCF는 상기 제1 코어 다이 및 상기 제2 코어 다이 사이에 배치되고, 상기 제1 코어 다이 및 상기 제2 코어 다이를 서로 본딩하는 부분을 더 포함하는 것을 특징으로 하는 반도체 패키지.
  11. 제1 항에 있어서,
    상기 다이벤조사이클로옥타디엔(DBCOD)을 포함하는 상기 NCF의 열팽창계수(coefficient of thermal expansion; CTE)는
    상기 NCF의 유리 전이 온도(glass transition temperature) 이하의 온도에서는 3 ppm/℃ 이상 40 ppm/℃ 이하이고,
    상기 NCF의 상기 유리 전이 온도 초과의 온도에서는 3 ppm/℃ 이상 130 ppm/℃ 이하인 것을 특징으로 하는 반도체 패키지.
  12. 제1 항에 있어서,
    상기 다이벤조사이클로옥타디엔(DBCOD) 계열의 화합물은 시스-다이아민다이벤조사이클로옥타디엔(Cis-diaminedibenzocyclooctadiene; Cis-DADBCOD) 및 트랜스-다이아민다이벤조사이클로옥타디엔(Trans-DADBCOD) 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 패키지.
  13. 버퍼 다이;
    상기 버퍼 다이 상에 배치된 제1 코어 다이; 및
    상기 버퍼 다이와 상기 제1 코어 다이가 서로 본딩되도록 상기 제1 코어 다이를 둘러싸는 NCF(non-conductive film)를 포함하고,
    상기 NCF는 다이벤조사이클로옥타디엔(dibenzocyclooctadiene; DBCOD) 계열의 화합물을 포함하는 것을 특징으로 하는 반도체 패키지.
  14. 제13 항에 있어서,
    상기 버퍼 다이의 상면 상에 배치되는 버퍼 상면 패드;
    상기 제1 코어 다이의 하면 상에 배치되는 코어 하면 패드; 및
    상기 코어 하면 패드에 부착되는 코어 하부 솔더를 더 포함하고,
    상기 NCF는 상기 코어 하부 솔더를 둘러싸는 부분을 더 포함하고,
    상기 코어 하부 솔더는 상기 버퍼 상면 패드 상에 배치되며, 상기 버퍼 상면 패드와 접촉하는 것을 특징으로 하는 반도체 패키지.
  15. 제13 항에 있어서,
    상기 NCF는 에폭시(epoxy), 경화제(hardener), 폴리머, 및 플럭스(flux) 중 선택된 하나 이상을 포함하고,
    상기 에폭시, 상기 경화제, 상기 폴리머, 및 상기 플럭스(flux) 중 적어도 일부는 상기 다이벤조사이클로옥타디엔(DBCOD) 계열의 화합물을 포함하는 것을 특징으로 하는 반도체 패키지.
  16. 제13 항에 있어서,
    상기 다이벤조사이클로옥타디엔(DBCOD) 계열의 화합물은 시스-다이아민다이벤조사이클로옥타디엔(Cis-diaminedibenzocyclooctadiene; Cis-DADBCOD) 및 트랜스-다이아민다이벤조사이클로옥타디엔(Trans-DADBCOD) 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 패키지.
  17. 버퍼 다이;
    상기 버퍼 다이의 상면 상에 배치되는 버퍼 상면 패드;
    상기 버퍼 다이 상에 배치된 제1 코어 다이;
    상기 제1 코어 다이의 하면 상에 배치되는 코어 하면 패드;
    상기 코어 하면 패드에 부착되는 코어 하부 솔더; 및
    상기 버퍼 다이 및 상기 제1 코어 다이가 서로 본딩되도록 상기 버퍼 다이와 상기 제1 코어 다이 사이에 배치되고, 상기 코어 하부 솔더를 둘러싸는 NCF(non-conductive film)를 포함하고,
    상기 코어 하부 솔더는 상기 버퍼 상면 패드 상에 배치되며, 상기 버퍼 상면 패드와 접촉하고,
    상기 NCF는 다이벤조사이클로옥타디엔(dibenzocyclooctadiene; DBCOD) 계열의 화합물을 포함하는 것을 특징으로 하는 반도체 패키지.
  18. 제17 항에 있어서,
    상기 다이벤조사이클로옥타디엔(DBCOD) 계열의 화합물은 시스-다이아민다이벤조사이클로옥타디엔(Cis-diaminedibenzocyclooctadiene; Cis-DADBCOD) 및 트랜스-다이아민다이벤조사이클로옥타디엔(Trans-DADBCOD) 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 패키지.
  19. 제17 항에 있어서,
    상기 NCF는 에폭시(epoxy), 경화제(hardener), 폴리머, 및 플럭스(flux) 중 선택된 하나 이상을 포함하고,
    상기 에폭시, 상기 경화제, 상기 폴리머, 및 상기 플럭스(flux) 중 적어도 일부는 상기 다이벤조사이클로옥타디엔(DBCOD) 계열의 화합물을 포함하는 것을 특징으로 하는 반도체 패키지.
  20. 제17 항에 있어서,
    상기 다이벤조사이클로옥타디엔(DBCOD) 계열의 화합물이 함유된 NCF의 열팽창 계수는 다이벤조사이클로옥타디엔(DBCOD) 계열의 화합물을 함유하지 않은 것을 제외하고 동일한 성분으로 이루어지는 다른 NFC의 열팽창 계수보다 작은 것을 특징으로 하는 반도체 패키지.
KR1020220113785A 2022-09-07 2022-09-07 반도체 패키지 KR20240034964A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220113785A KR20240034964A (ko) 2022-09-07 2022-09-07 반도체 패키지
US18/214,124 US20240096839A1 (en) 2022-09-07 2023-06-26 Semiconductor package
CN202311140163.5A CN117672982A (zh) 2022-09-07 2023-09-05 半导体封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220113785A KR20240034964A (ko) 2022-09-07 2022-09-07 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20240034964A true KR20240034964A (ko) 2024-03-15

Family

ID=90065100

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220113785A KR20240034964A (ko) 2022-09-07 2022-09-07 반도체 패키지

Country Status (3)

Country Link
US (1) US20240096839A1 (ko)
KR (1) KR20240034964A (ko)
CN (1) CN117672982A (ko)

Also Published As

Publication number Publication date
US20240096839A1 (en) 2024-03-21
CN117672982A (zh) 2024-03-08

Similar Documents

Publication Publication Date Title
US11610865B2 (en) Semiconductor package
US10658300B2 (en) Semiconductor package and semiconductor device including the same
US8791562B2 (en) Stack package and semiconductor package including the same
JP4758678B2 (ja) 半導体装置
US11502059B2 (en) Semiconductor package including a thermal pillar and heat transfer film
US7498199B2 (en) Method for fabricating semiconductor package
US20230133322A1 (en) Semiconductor package and method of manufacturing the same
KR20220083438A (ko) 반도체 패키지
US20230207414A1 (en) Semiconductor package having improved heat dissipation characteristics
US20220320043A1 (en) Semiconductor package and method of fabricating the same
KR20240034964A (ko) 반도체 패키지
US20220359341A1 (en) Semiconductor package
US20240194641A1 (en) Semiconductor package and method of fabricating the same
US20240055413A1 (en) Semiconductor package
US20240194642A1 (en) Semiconductor package
US20240079336A1 (en) Semiconductor package
US20240088108A1 (en) Semiconductor package
US20240021531A1 (en) Semiconductor package
US20240055337A1 (en) Semiconductor package and method of fabricating the same
US20240014166A1 (en) Semiconductor package
US20240096728A1 (en) Semiconductor packages
US20240063070A1 (en) Method of manufacturing semiconductor package
US20240063167A1 (en) Semiconductor package manufactured through a thermocompression process using a non-conductive film (ncf)
US20240145360A1 (en) Semiconductor package and method of manufacturing the semiconductor package
JP2004006482A (ja) 半導体装置およびその製造方法