CN220796738U - 封装结构 - Google Patents
封装结构 Download PDFInfo
- Publication number
- CN220796738U CN220796738U CN202322338057.XU CN202322338057U CN220796738U CN 220796738 U CN220796738 U CN 220796738U CN 202322338057 U CN202322338057 U CN 202322338057U CN 220796738 U CN220796738 U CN 220796738U
- Authority
- CN
- China
- Prior art keywords
- substrate
- fan
- package structure
- chip
- bridge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 119
- 239000000463 material Substances 0.000 claims abstract description 24
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 10
- 239000000853 adhesive Substances 0.000 claims description 8
- 230000001070 adhesive effect Effects 0.000 claims description 8
- 230000002787 reinforcement Effects 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 abstract description 26
- 238000005476 soldering Methods 0.000 abstract description 6
- 238000005516 engineering process Methods 0.000 abstract description 5
- 239000012778 molding material Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000012536 packaging technology Methods 0.000 description 3
- 230000003014 reinforcing effect Effects 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- JHJNPOSPVGRIAN-SFHVURJKSA-N n-[3-[(1s)-1-[[6-(3,4-dimethoxyphenyl)pyrazin-2-yl]amino]ethyl]phenyl]-5-methylpyridine-3-carboxamide Chemical compound C1=C(OC)C(OC)=CC=C1C1=CN=CC(N[C@@H](C)C=2C=C(NC(=O)C=3C=C(C)C=NC=3)C=CC=2)=N1 JHJNPOSPVGRIAN-SFHVURJKSA-N 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- ICXAPFWGVRTEKV-UHFFFAOYSA-N 2-[4-(1,3-benzoxazol-2-yl)phenyl]-1,3-benzoxazole Chemical compound C1=CC=C2OC(C3=CC=C(C=C3)C=3OC4=CC=CC=C4N=3)=NC2=C1 ICXAPFWGVRTEKV-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 241001133184 Colletotrichum agaves Species 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000005340 laminated glass Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
本申请提出了一种封装结构，该封装结构包括基板，扇出型基板桥上芯片封装结构设置于基板上，第一重布线层设置于基板和扇出型基板桥上芯片封装结构之间，被配置成电性连接基板和扇出型基板桥上芯片封装结构。由于通过第一重布线层电性连接基板和扇出型基板桥上芯片封装结构，不需要使用焊接，因此，封装结构的横向尺寸可以免受焊接接合件的尺寸限制，因而能够减小，以及I/O密度和数量可以免受焊接接合件的尺寸限制，因而能够增加。并且，由于电连接件使用的材料进行了替换，不再使用焊接接合件，可以减小在FOCoS‑B封装技术中，由于FO(扇出)结构与基板通过焊接接合件进行连接产生的阻抗。
Description
技术领域
本申请涉及半导体封装技术领域，具体涉及一种封装结构。
背景技术
目前的半导体先进封装技术，若要推行扇出型封装，势必往多层数发展，或者采用FOCoS-B(扇出型基板桥上芯片封装，或，带有桥裸片的扇出型基板上芯片封装)技术。
对于FOCoS-B封装结构，I/O数随着芯片性能的提高而增加，并且，其发展趋势为FOCoS-B封装结构的尺寸日益缩小，然而，受限于焊接接合件的尺寸，最小的ubump(微凸块)或者Copper pillar bump(铜柱凸块)横向宽度有10-20μm，如果焊接接合件的尺寸无法缩小，FOCoS-B封装结构的横向尺寸会因此受到限制，最终I/O密度和数量也会受到限制。
实用新型内容
本申请提出了一种封装结构。
第一方面，本申请提供封装结构，包括：基板；扇出型基板桥上芯片封装结构，设置于所述基板上；第一重布线层，设置于所述基板和所述扇出型基板桥上芯片封装结构之间，被配置成电性连接所述基板和所述扇出型基板桥上芯片封装结构。
在一些可选的实施方式中，所述扇出型基板桥上芯片封装结构包括桥裸片以及与所述桥裸片并排设置的集成无源元件。
在一些可选的实施方式中，所述桥裸片和所述集成无源元件通过粘着材料与所述第一重布线层连接。
在一些可选的实施方式中，所述扇出型基板桥上芯片封装结构包括至少一个芯片，所述集成无源元件设置于所述芯片往所述基板方向的投影范围内。
在一些可选的实施方式中，所述集成无源元件是深沟槽电容器元件。
在一些可选的实施方式中，所述第一重布线层包括连接所述基板的下表面连接结构。
在一些可选的实施方式中，所述第一重布线层包括连接所述扇出型基板桥上芯片封装结构的上表面连接结构。
在一些可选的实施方式中，所述上表面连接结构的材质是铜。
在一些可选的实施方式中，所述封装结构还包括加固结构，所述加固结构围绕所述扇出型基板桥上芯片封装结构设置于所述基板上。
在一些可选的实施方式中，所述桥裸片和所述集成无源元件与所述基板连接。
为了解决目前封装技术中以焊接作为接合件导致的封装结构的横向尺寸无法减小、I/O密度和数量受到限制的问题，本申请提出一种封装结构，该封装结构包括基板，扇出型基板桥上芯片封装结构设置于基板上，第一重布线层设置于基板和扇出型基板桥上芯片封装结构之间，被配置成电性连接基板和扇出型基板桥上芯片封装结构。由于通过第一重布线层电性连接基板和扇出型基板桥上芯片封装结构，不需要使用焊接，因此，封装结构的横向尺寸可以免受焊接接合件的尺寸限制，因而能够减小，以及I/O密度和数量可以免受焊接接合件的尺寸限制，因而能够增加。并且，由于电连接件使用的材料进行了替换，不再使用焊接接合件，可以减小在FOCoS-B封装技术中，由于FO(扇出)结构与基板通过焊接接合件进行连接产生的阻抗。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1是根据本申请的封装结构的一个实施例1a的结构示意图；
图2是根据本申请的封装结构的一个实施例2a的结构示意图；
图3是根据本申请的封装结构的一个实施例3a的结构示意图；
图4-6是根据本申请的封装结构的一个实施例1a制作步骤的示意图；
图7是现有技术中的一种封装结构的结构示意图。
附图标记/符号说明：
10-基板；11-扇出型基板桥上芯片封装结构；12-第一重布线层；13-第二重布线层，14-粘着材料(胶带、超薄型薄膜黏合剂和/或胶水)；15-加固结构；1101-集成无源元件；1102-桥裸片；1103-芯片；1104-第一模封材料；1105-第二模封材料；1106-导电柱；1107-底部填充料；20-基板；21-扇出型基板桥上芯片封装；22-集成无源元件；2102-桥裸片；2102-裸片。
具体实施方式
下面结合附图和实施例对说明本申请的具体实施方式，通过本说明书记载的内容本领域技术人员可以轻易了解本申请所解决的技术问题以及所产生的技术效果。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明创造，而非对该发明创造的限定。另外，为了便于描述，附图中仅示出了与有关发明创造相关的部分。
应容易理解，本申请中的“在...上”、“在...之上”和“在...上面”的含义应该以最广义的方式解释，使得“在...上”不仅意味着“直接在某物上”，而且还意味着包括存在两者之间的中间部件或层的“在某物上”。
此外，为了便于描述，本文中可能使用诸如“在...下面”、“在...之下”、“下部”、“在...之上”、“上部”等空间相对术语来描述一个元件或部件与附图中所示的另一元件或部件的关系。除了在图中描述的方位之外，空间相对术语还意图涵盖装置在使用或操作中的不同方位。设备可以以其他方式定向(旋转90°或以其他定向)，并且在本文中使用的空间相对描述语可以被同样地相应地解释。
本文中所使用的术语“层”是指包括具有一定厚度的区域的材料部分。层可以在整个下层或上层结构上延伸，或者可以具有小于下层或上层结构的范围的程度。此外，层可以是均质或不均质连续结构的区域，其厚度小于连续结构的厚度。例如，层可以位于连续结构的顶表面和底表面之间或在其之间的任何一对水平平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。基板(substrate)可以是一层，可以在其中包括一个或多个层，和/或可以在其上、之上和/或之下具有一个或多个层。一层可以包括多层。例如，半导体层可以包括一个或多个掺杂或未掺杂的半导体层，并且可以具有相同或不同的材料。
本文中使用的术语“基板(substrate)”是指在其上添加后续材料层的材料。基板本身可以被图案化。添加到基板顶部的材料可以被图案化或可以保持未图案化。此外，基板可以包括各种各样的半导体材料，诸如硅、碳化硅、氮化镓、锗、砷化镓、磷化铟等。可替选地，基板可以由非导电材料制成，诸如玻璃、塑料或蓝宝石晶片等。进一步可替选地，基板可以具有在其中形成的半导体装置或电路。
需要说明的是，说明书附图中所绘示的结构、比例、大小等，仅用于配合说明书所记载的内容，以供本领域技术人员的了解与阅读，并非用以限定本申请可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本申请所能产生的功效及所能达成的目的下，均应仍落在本申请所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本申请可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本申请可实施的范畴。
还需要说明的是，本申请的实施例对应的纵向截面可以为对应前视图方向截面，横向截面可以为对应右视图方向截面，水平截面可以为对应上视图方向截面。
另外，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
如图7所示，图7是现有技术中的一种封装结构的结构示意图。
如图7所示的封装结构包括：
基板20、扇出型基板桥上芯片封装结构21、集成无源元件22，其中，扇出型基板桥上芯片封装结构21包括桥裸片2101和至少一个芯片2102。
扇出型基板桥上芯片封装结构21通过焊接的方式和基板20连接，受限于焊接接合件的尺寸，封装结构的横向尺寸会因此受到限制，最终I/O密度和数量也会受到限制，并且，以焊接的方式进行连接，会导致阻抗的上升。
集成无源元件22设置于基板上并且在扇出型基板桥上芯片封装结构21外部，这会导致集成无源元件22和芯片2102之间的距离较远，从而使得电流传输距离较长，导致阻抗上升，同时也会增加封装结构的横向尺寸。
参考图1，图1是根据本申请的封装结构的一个实施例1a的结构示意图，如图1所示，本申请的封装结构1a包括：
基板10；
扇出型基板桥上芯片封装结构11，设置于基板10上；
第一重布线层12，设置于基板10和扇出型基板桥上芯片封装结构11之间，被配置成电性连接基板10和扇出型基板桥上芯片封装结构11。
这里，基板(substrate)10可以包括有机物和/或无机物，有机物例如可以是：聚酰胺纤维(Polyamide，PA)、聚酰亚胺(Polyimide，PI)、环氧树脂(Epoxy)、聚对苯撑苯并二噁唑(Poly-p-phenylene benzobisoxazole，PBO)纤维、FR-4环氧玻璃布层压板、PP(PrePreg，预浸材料或称为半固化树脂、半固化片)、ABF(Ajinomoto Build-up Film)等，无机物例如可以是硅(Si)，玻璃(glass)，陶瓷(ceramic)，氧化硅，氮化硅，氧化钽等。基板10也可以是PCB(Printed Circuit Board，印制电路板)。
这里，扇出型基板桥上芯片封装结构11为扇出(Fan out,FO)结构。
这里，第一重布线层12可以采用当前已知或未来开发的重布线层技术形成，本申请对此不做具体限定，例如可采用包括但不限于光刻、电镀(plating)，化学镀(Electroless plating)等形成重布线层。第一重布线层12中的线宽/线距最小可以做到2μm/2μm以下。
第一重布线层12设置于基板10和扇出型基板桥上芯片封装结构11之间，第一重布线层12配置成电性连接基板10和扇出型基板桥上芯片封装结构11。
通过第一重布线层12电性连接基板10和扇出型基板桥上芯片封装结构11，不需要使用焊接，因此，封装结构的横向尺寸可以免受焊接接合件的尺寸限制，因而能够减小，以及I/O密度和数量可以免受焊接接合件的尺寸限制，因而能够增加。并且，由于电连接件使用的材料进行了替换，不再使用焊接接合件，可以减小在FOCoS-B封装技术中，由于FO(扇出)结构与基板通过焊接接合件进行连接产生的阻抗。
在一些可选的实施方式中，基板10和第一重布线层12，以及第一重布线层12和扇出型基板桥上芯片封装结构11，可以为通过电镀等工艺，将彼此的线路、导线或铜柱等直接电性连接。电性连接的路径包含相同材料(例如铜)，不包含焊锡等异种材料。
在一些可选的实施方式中，参考图1，扇出型基板桥上芯片封装结构11包括桥裸片1102以及与桥裸片1102并排设置的集成无源元件1101。
这里，桥裸片(bridge die)1102用于连接扇出型基板桥上芯片封装结构11的至少一个芯片1103。
在一些可选的实施方式中，扇出型基板桥上芯片封装结构11还可以包括封装桥裸片1102和集成无源元件1101的第一模封材料1104、形成于第一模封材料1104上方的第二重布线层13以及穿过第一模封材料1104的导电柱1106。
其中，导电柱1106的上端电性连接第二重布线层13，导电柱1106的下端从第一模封材料1104的底部暴露出来，作为与扇出型基板桥上芯片封装结构11对外电性连接的连接垫电性连接的路径。
在一些可选的实施方式中，第一重布线层12和扇出型基板桥上芯片封装结构11电性连接，具体可以是：第一重布线层12与扇出型基板桥上芯片封装结构11中的导电柱1106电性连接。
在一些可选的实施方式中，至少一个芯片1103可以以覆晶方式接合在第二重布线层13上。
在一些可选的实施方式中，扇出型基板桥上芯片封装结构11还可以包括填充于至少一个芯片1103和第二重布线层13之间的空隙中的底部填充料1107。底部填充料1107可以对芯片1103和第二重布线层13之间的电连接件起到保护作用，还可以对芯片1103起到加固作用。
在一些可选的实施方式中，扇出型基板桥上芯片封装结构11还可以包括封装芯片1103的第二模封材料1105。
在一些可选的实施方式中，由于桥裸片1102设置在基板10上方，直接与第一重布线层12连接，而不需要对桥裸片1102在基板10上进行挖孔内埋，可以降低基板加工的困难性。
在一些可选的实施方式中，桥裸片1102和集成无源元件1101的晶背共平面。
在一些可选的实施方式中，桥裸片1102和集成无源元件1101通过粘着材料14与第一重布线层12连接。
在一些可选的实施方式中，粘着材料14可以是胶带、超薄型薄膜黏合剂(DAF)和/或胶水。
在一些可选的实施方式中，扇出型基板桥上芯片封装结构11包括至少一个芯片1103，集成无源元件1101设置于芯片1103往基板10方向的投影范围内。
例如，图1中存在两个芯片1103，集成无源元件1101设置于位于左边的芯片1103往基板10方向的投影范围内。
通过将集成无源元件1101设置于往基板10方向的投影范围内可以缩短集成无源元件1101和芯片1103之间的距离，可以进一步缩小封装结构的横向尺寸，并且，降低由于电流传输距离过长而产生的阻抗。
在一些可选的实施方式中，集成无源元件1101是深沟槽电容器元件。
另外，集成无源元件还可以是电感器、电阻器、滤波器、双工器或其他合适的器件。
在一些可选的实施方式中，第一重布线层12包括连接基板10的下表面连接结构。
在一些可选的实施方式中，下表面连接结构的材质是铜。
在一些可选的实施方式中，第一重布线层12包括连接扇出型基板桥上芯片封装结构11的上表面连接结构。
在一些可选的实施方式中，上表面连接结构的材质是铜。
在一些可选的实施方式中，封装结构1a还包括加固结构15，加固结构15围绕扇出型基板桥上芯片封装结构11设置于基板10上。
通过设置加固结构15，可以实现对整个封装结构的保护以及抑制翘曲的作用。
以上，对本申请的封装结构的一个实施例1a进行了介绍。
参考图2，图2根据本申请的封装结构的一个实施例2a的结构示意图，图2所示的封装结构2a类似于图1中所示的封装结构1a，不同之处在于：
封装结构2a中，将桥裸片1102和集成无源元件1101直接与基板10连接。
同样可以实现如图1所示的封装结构1a的效果，通过将集成无源元件1101设置于往基板10方向的投影范围内可以缩短集成无源元件1101和芯片1103之间的距离，可以进一步缩小封装结构的横向尺寸，降低电流传输的距离和阻抗，并且，不需要使用焊接，因此，封装结构的横向尺寸可以免受焊接接合件的尺寸限制，因而能够减小，以及I/O密度和数量可以免受焊接接合件的尺寸限制，因而能够增加。并且，由于电连接件使用的材料进行了替换，不再使用焊接接合件，可以减小在FOCoS-B封装技术中，由于FO(扇出)结构与基板通过焊接接合件进行连接产生的阻抗。
参考图3，图3是根据本申请的封装结构的一个实施例3a的结构示意图，图3所示的封装结构类似于图1所示的封装结构，不同之处在于：
封装结构3a中，将加固结构15设置于基板10上且将加固结构15围绕扇出型基板桥上芯片封装结构延伸至扇出型基板桥上芯片封装结构11的上方。
在一些可选的实施方式中，加固结构15的材质可以为导热材料，例如金属或者其它非导电的导热材料。
在封装结构的一个实施例1a的基础上，通过将加固结构15延伸至扇出型基板桥上芯片封装结构11的上方可以进一步加强对整个封装结构的保护，还可以进一步增加芯片1103的散热效能。
参考图4-6，图4-6是根据本申请的封装结构的一个实施例1a制作步骤的示意图。
参考图4，提供基板10，通过涂覆或贴合以及电镀等工艺在基板10上直接形成第一重布线层12，第一重布线层12与基板10直接电性连接。由于直接将第一重布线层12设置于基板10上，封装结构的横向尺寸可以免受焊接接合件的尺寸限制，因而能够减小，以及I/O密度和数量可以免受焊接接合件的尺寸限制，因而能够增加。不再使用焊接接合件，另外，由于电连接件使用的材料进行了替换，不再使用焊接接合件，解决了在FOCoS-B封装技术中，由于FO(扇出)结构与基板通过焊接接合件进行连接而产生阻抗的问题。
基板10和第一重布线层12，以及第一重布线层12和扇出型基板桥上芯片封装结构11，可以为通过电镀等工艺，将彼此的线路、导线或铜柱等直接电性连接。电性连接的路径包含相同材料(例如铜)，不包含焊锡等异种材料。
参考图5，提供集成无源元件1101和桥裸片1102，集成无源元件1101和桥裸片1102通过粘着材料14与第一重布线层12连接。由于不需要对基板进行挖孔将桥裸片进行内埋，因而，降低了对基板加工的困难性。
并且，由于将集成无源元件1101设置于芯片1103往基板10方向的投影范围内，缩短了集成无源元件1101和芯片1103之间的距离，降低了由电流传输的距离过长的阻抗。
继续参考图5，可以在第一重布线层12上形成多个电性连接的导电柱1106。
参考图6，在第一重布线层12上形成扇出型基板桥上芯片封装结构11。
首先，在第一重布线层12上进行第一次模封，形成第一模封材料1104，第一模封材料1104封装桥裸片1102和集成无源元件1101以及导电柱1106。
接下来，在第一模封材料1104上方形成第二重布线层13，第二重布线层13与导电柱1106电性连接。
接下来，将至少一个芯片1103以覆晶方式接合在第二重布线层13上。芯片1103和第二重布线层13之间通过电连接件(例如凸块)电性连接。
接下来，可以在芯片1103和第二重布线层13之间的空隙中设置底部填充料1107。底部填充料1107可以起到保护电连接件以及加固芯片1103的作用。
接下来，可以进行第二次模封，形成封装芯片1103的第二模封材料1105。至此，形成扇出型基板桥上芯片封装结构11。
其中，导电柱1106的上端电性连接第二重布线层13，导电柱1106的下端从第一模封材料1104的底部暴露出来作为扇出型基板桥上芯片封装结构11用来对外电性连接的连接垫。第一重布线层12与扇出型基板桥上芯片封装结构11可以通过导电柱1106电性连接。
尽管已参考本申请的特定实施例描述并说明本申请，但这些描述和说明并不限制本申请。所属领域的技术人员可清楚地理解，可进行各种改变，且可在实施例内替代等效元件而不脱离如由所附权利要求书限定的本申请的真实精神和范围。图示可能未必按比例绘制。归因于制造过程中的变量等等，本申请中的技术再现与实际实施之间可能存在区别。可存在未特定说明的本申请的其它实施例。应将说明书和图示视为说明性的，而非限制性的。可作出修改，以使特定情况、材料、物质组成、方法或过程适应于本申请的目标、精神以及范围。所有此些修改都落入在此所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本文中所公开的方法，但应理解，可在不脱离本申请的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并不限制本申请。
Claims (10)
1.一种封装结构，包括：
基板；
扇出型基板桥上芯片封装结构，设置于所述基板上；
第一重布线层，设置于所述基板和所述扇出型基板桥上芯片封装结构之间，被配置成电性连接所述基板和所述扇出型基板桥上芯片封装结构。
2.根据权利要求1所述的封装结构，其中，所述扇出型基板桥上芯片封装结构包括桥裸片以及与所述桥裸片并排设置的集成无源元件。
3.根据权利要求2所述的封装结构，其中，所述桥裸片和所述集成无源元件通过粘着材料与所述第一重布线层连接。
4.根据权利要求2所述的封装结构，其中，所述扇出型基板桥上芯片封装结构包括至少一个芯片，所述集成无源元件设置于所述芯片往所述基板方向的投影范围内。
5.根据权利要求2所述的封装结构，其中，所述集成无源元件是深沟槽电容器元件。
6.根据权利要求1所述的封装结构，其中，所述第一重布线层包括连接所述基板的下表面连接结构。
7.根据权利要求1所述的封装结构，其中，所述第一重布线层包括连接所述扇出型基板桥上芯片封装结构的上表面连接结构。
8.根据权利要求7所述的封装结构，其中，所述上表面连接结构的材质是铜。
9.根据权利要求1所述的封装结构，其中，所述封装结构还包括加固结构，所述加固结构围绕所述扇出型基板桥上芯片封装结构设置于所述基板上。
10.根据权利要求2所述的封装结构，其中，所述桥裸片和所述集成无源元件与所述基板连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202322338057.XU CN220796738U (zh) | 2023-08-30 | 2023-08-30 | 封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202322338057.XU CN220796738U (zh) | 2023-08-30 | 2023-08-30 | 封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN220796738U true CN220796738U (zh) | 2024-04-16 |
Family
ID=90661506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202322338057.XU Active CN220796738U (zh) | 2023-08-30 | 2023-08-30 | 封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN220796738U (zh) |
-
2023
- 2023-08-30 CN CN202322338057.XU patent/CN220796738U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10212818B2 (en) | Methods and apparatus for a substrate core layer | |
| US6489676B2 (en) | Semiconductor device having an interconnecting post formed on an interposer within a sealing resin | |
| US8642393B1 (en) | Package on package devices and methods of forming same | |
| KR100851072B1 (ko) | 전자 패키지 및 그 제조방법 | |
| CN101345199B (zh) | 一种封装结构及其形成方法 | |
| CN104051395A (zh) | 芯片堆叠封装及其方法 | |
| US20060091524A1 (en) | Semiconductor module, process for producing the same, and film interposer | |
| TWI768049B (zh) | 具有適應性垂直互連的電子裝置和其製造方法 | |
| US20100225001A1 (en) | Manufacturing method of semiconductor device, semiconductor device, and electronic device | |
| US12114427B2 (en) | Method for fabricating assemble substrate | |
| KR101522770B1 (ko) | 패키지 정렬 구조물 및 패키지 정렬 구조물의 형성 방법 | |
| US20160172289A1 (en) | Circuit substrate and package structure | |
| CN110459521B (zh) | 覆晶封装基板和电子封装件 | |
| US10811378B2 (en) | Electronic package and manufacturing method thereof | |
| US20150111344A1 (en) | Method of fabricating a circuit | |
| US6855573B2 (en) | Integrated circuit package and manufacturing method therefor with unique interconnector | |
| US11495531B2 (en) | Semiconductor device package and method of manufacturing the same | |
| TWI614814B (zh) | 基於薄膜之扇出及多晶粒封裝平台 | |
| CN220796738U (zh) | 封装结构 | |
| CN112018064A (zh) | 半导体装置封装及其制造方法 | |
| US20160104652A1 (en) | Package structure and method of fabricating the same | |
| CN220324452U (zh) | 一种半导体封装装置 | |
| CN219321338U (zh) | 封装装置 | |
| CN111009500A (zh) | 半导体封装件及其制造方法以及制造再分布结构的方法 | |
| CN220652000U (zh) | 半导体封装装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |