JP4454663B2 - 複合メッキ処理抵抗素子およびそれを含むプリント回路基板の製造方法 - Google Patents

Description

本発明は、複合メッキ処理抵抗素子（integral plated resistors）を有する両面構造型または多層構造型のプリント回路基板の製造方法に関する。また、本発明における複合メッキ処理抵抗素子は、幅広い電気抵抗値の範囲を有するとともに、多層構造型プリント回路基板の成形の際に必要なプレス処理の条件下においても、高い安定性を有するものである。

プリント回路の製造分野において、回路を基板の両面側に備えた平面形状のプリント回路基板が、一般的に製造されている。
また、絶縁材と、導電性金属材との複層からなる平面形状の積層板を備えたプリント回路基板も、一般的に製造されている。かかるプリント回路基板は、表面上にプリント回路となる部分をパターン化した露出部分を有する積層板とともに、１層以上の平行内層（parallel innerlayer）または絶縁材から隔離されている導電性金属板で構成されている。

また、プリント回路基板に汎用される製造工程においては、まず、銅張積層板を形成することから始まる。かかる銅張積層板としては、基材の両面に銅箔が接着されたガラス繊維強化エポキシ樹脂系の絶縁体で構成されているものが汎用される。また、基材を絶縁するそれ以外の樹脂としては、紙フェノール樹脂（paper phenolic）およびポリイミド系樹脂等が挙げられる。
一方、多層構造型の基板の場合も、銅張積層板を形成することから始まる。ここで銅張積層板とは、回路を備えた内層を含むものである。

また、簡単な構造を有するプリント回路基板も、多層型構造型の内層板も、一般的には、印刷（print)とエッチング(etch)と称される技術により、製造されている。
この製造方法では、まず、フォトポリマー(photo-polymer)を、銅張積層板の銅材部分表面に、ラミネート（積層）又は塗布する工程から始まる。
次いで、フォトポリマーに、ネガ型またはポジ型のフォトマスクを介して、選択的に画像形成（イメージング）した後、現像し、銅張積層板の表面上に所望の回路パターンを敷設する。
そして、露出した銅材部分をエッチング処理によって除去し、最後に、フォトポリマーを剥離して、所望の回路パターンを形成することができる。

受動素子内蔵技術（ＥＰＴ）とは、比較的新しい技術分野に属するものであり、プリント回路基板の製造工程中において、プリント回路基板中に、抵抗素子やコンデンサーといった受動部品を埋設する技術を指す。受動部品の配列および回線をキャリアー基材上に配設される集積受動部品（integrated passive）と比較されるように、埋め込み受動部品（embedded passive）は、製造工程中において、プリント回路基板に組み込まれていくものである。そして、このようなＥＰＴは、電気特性の向上、受動部品パッケージングの集密化、さらにコスト削減化いった、様々な要因によって、発展し続けている。
ＥＰＴを実施すると、受動部品は、能動装置に直接的に配設されるために、受動部品・能動部品コンポーネント間が近接化するとともに、埋設受動部品の表面に生じる可能性がある「寄生効果（parasitic effect）」を低減することが可能になり、ひいては、シグナル転送特性の向上とクロストークの低減化を図ることができる。

代表的なＥＰＴプロセスとしては、クカンスキス（Kukansukis）らによる米国特許公報（特許番号６，２８１，０９０）に記載内容が挙られ、この形態のＥＰＴプロセスは、主にこの特許公報の技術内容を基礎として、成立しているものである。そして、このＥＰＯプロセスは、以下のプロセスシークエンスを有している。
（１） 金属張積層板（あるいは、多層パッケージ）の表面に、所望の回路パターンで、エッチレジストを塗布する工程。
なお、かかるパターンは、ポジ型で導電性部位（回路）に、または、ネガ型で、回路以外のエリアおよび抵抗素子の配置部位に、規定されていることが好ましい。
（２） エッチング処理で、エッチレジストが塗布されていない、露出部分の銅材を除去する工程。
なお、かかる工程後、エッチレジストを剥離することが好ましい。
（３） 基板表面を活性化して、メッキ処理を受けやすくする（受容化する）工程。
（４） レジストがメッキ処理される部分以外の基板表面を実質的に被覆するように、メッキマスクを塗布する工程。
（５） 抵抗材で露出部分をメッキ処理する工程
（６） メッキマスクを剥離する工程
（７） 保護コート液で基板表面を被覆する工程

また、同様なＥＰＴプロセスが、クカンスキス（Kukansukis)らによる米国特許公報（特許番号６，７６７，４４５）に記載されており、この形態のＥＰＴプロセスは、主に、かかる特許公報に記載された技術的内容を基礎として、成立しているものである。しかしながら、かかるＥＰＴプロセスは、メッキ処理工程において、メッキマスクを使用しないことを特徴としている。そして、メッキマスクを使用しない代わりに、このＥＰＴプロセスは、金属張積層板の表面を、選択的に活性化して、表面基板全体の活性化を防ぐ手法を採っている。
かかる選択的活性化を実施する工程では、通常、マスクを使用することで、基材全体の活性化を防いでいるものである。
なお、その他の工程については、米国特許公報（特許番号６，２８１，０９０）に記載された技術的内容と同一または、それと類似するものである。

このような発明で使用される抵抗性金属（resistive metal）としては、無電解型ニッケル・リン系メッキ溶液によるものが好ましいとされている。また、この公知技術である無電解型ニッケル・リン系メッキ組成物を用いることで、得られる電気抵抗値の範囲は、通常、１０〜１００Ω／□程度となる。しかしながら、埋設タイプの抵抗素子の電気抵抗範囲は、約１０〜１０，０００Ω／□±５％程度が、より好ましいとされている。

さらには、温度が約１４０〜２００度であり、圧力が約１５０〜２００ｐｓｉ（重量ポンド毎平方インチ）での条件下でのプレスサイクル処理においては、抵抗素子は、相互に圧着されたサンドイッチ状層板の中の１部品として製造され、基板層に埋設される。そして、プレスサイクル処理工程を経た抵抗素子は、そのプレスサイクル処理以前の抵抗素子と比べて、通常、３％までの電気抵抗値の変化がみられる。

すなわち、かかる電気抵抗の変化があるために、プレスサイクル処理中でも、抵抗素子の電気抵抗値の安定性を維持しつつ、ニッケル・リン系の抵抗材の電気抵抗値の範囲を拡大することが、より好ましいとされている。
そこで、本発明者らは、無電解型ニッケル・リン系メッキ組成物と、その他の抵抗材との共析処理（共メッキ処理：codeposition）された抵抗素子では、電気抵抗値の範囲を拡大することができることを見出した。また、かかる共析材（codeposition material）は、通常、上述したプレス処理の条件下でも安定性を維持できる粒子であって、様々な粒子から選択することができる。

本発明の目的は、幅広い電気抵抗値の範囲を有する埋設タイプのニッケル・リン酸系メッキ処理により構成された抵抗素子を提供することである。

また、本発明のその他の目的としては、プレスサイクル中においても、安定性を維持することができるニッケル・リン系メッキ処理された抵抗素子を提供することである。

また、本発明は、多層構造型のプリント回路基板おける埋設タイプの抵抗素子の形成を用途とした、無電解型ニッケル・リン系メッキ組成物に関する。

さらに、本発明は、複合メッキ処理抵抗素子を備えたプリント回路基板の製造方法であって、以下の工程を含む製造方法に関する。
（ａ） 高分子化合物を基体とした金属張積層体の表面に回路パターンを形成し、抵抗材でメッキ処理できる回路パターン上に開口部を設ける工程
（ｂ） 所望の回路パターン上に開口部と金属張部分が露出するように、レジストで回路パターンを被覆する工程。
（ｃ） コンディショニング後、露出部分を選択的に活性化して、メッキ処理がされやすくする工程。
（ｄ） レジストを剥離する工程
（ｅ） 抵抗材で、活性化部分をメッキ処理して、複合型メッキ処理抵抗素子を形成する工程。
ここで、抵抗材とは、ポリテトラフルオロエチレン、シリコンカーバイド、タングステンカーバイド、１７０度以下の温度にて完全焼結させた粒子、およびこれらの粒子の組合せ、からなる群より選ばれる少なくとも１つの粒子を有する無電解型ニッケル・リン系メッキ組成物であり、
当該１７０℃以下の温度にて完全焼結させた粒子が、ボロンカーバイド、ボロンナイトレート、酸化鉄およびこれらの組み合わせからなる群から選ばれ、かつ、無電解型ニッケル・リン系メッキ組成物中に、かかる抵抗材としての粒子が１０〜２０重量％の範囲内で含まれており、かつ、無電解型ニッケル・リン系メッキ組成物中に、リン酸成分が９％以上であることを特徴とした無電解型ニッケル・リン系メッキ組成物から構成されたものである。

本発明の実施における好適なプロセスシークエンスの例を、以下に説明する。なお、クカンスキス（Kukansukis)らによる米国特許公報第６，７６７，４４５号において全般的に説明されている。
（ａ） レジストがポジ型で、所望の回路を規定し、かつ、回路以外のエリアや抵抗部分の位置をネガ型で規定するように、金属張積層体の表面にエッチレジストを塗布する工程。
（ｂ） 露出部分の銅材をエッチングで除去した後、レジストを剥離する工程。
（ｃ） 任意工程として、化学エッチング法、プラズマエッチング、レーザーノーマライゼーション法、蒸気ブラスティング法、研磨法、ショットブラスティング法およびサンドブラスティング法からなる群から選ばれる処理方法で、露出した誘電性エリア表面を処理する工程。
（ｄ） 露出した誘電性エリアの表面を、マスク処理によって、選択的に活性化して、露出した誘電性エリアの表面のみを活性化する工程。
（ｅ） レジストを剥離する工程。
（ｆ） 抵抗材で、活性化処理部分をメッキ処理する工程。
（ｇ） 任意工程として、メッキ処理部分を酸化剤に曝す工程。
（ｈ） 任意工程として、耐性保護皮膜を抵抗素子に被覆する工程。

クカンスキス（Kukansukis)らによる米国特許公報第６，２８１，０９０に記載された技術内容を含め、その他のプロセスシークエンスも、本願発明を実施する際に使用される。

工程（ａ）および（ｂ）の両工程は、金属張導電性積層体（あるいは、多層パッケージ型（一層以上の回路の内層を含む数層であり、単一の平面状にパッケージされているものである。））の表面上に、所定の回路を敷設するために、必要な工程である。また、抵抗素子がメッキ処理される回路部分（抵抗素子エリア）中にある特定の断線部分の規定と敷設とともに、金属張積層体の表面上の回路パターンを規定および敷設することにおいても、本工程は重要である。
また、抵抗素子エリアの幅と長さの規定は、メッキ処理後における抵抗素子の電気抵抗性に、直接的に影響を与えるものである。

また、回路と抵抗素子エリアの規定と敷設は、様々な方法により実施される。
かかる慣用方法としては、上述の工程（ａ）および（ｂ）に示されている、サブトラクティブ法に関する方法が挙げられる。このサブトラクティブ法においては、金属張積層体（金属部分としては、通常、銅が使用される。）が使用される。この金属張積層体は、その外部の両表面に接着されている金属箔とともに、平面状の誘電性基材で構成されるものである。ここで、レジストパターンは、液体あるいはドライフォーム（フォトレジストで汎用される）として、金属表面に塗布されて、レジストが、ポジ型で回路を、ネガ型でレジストエリアを、それぞれ規定する。
次いで、フォトレジストに、フォトマスクを用いて、化学線（紫外線）を選択的に露光する。このフォトマスク技術の適用によって、レジストの露光部分と、非露光部分と、が現像されて、所望の回路パターンを精度良く形成することができる。
代替技術として、レジストを金属表面に直接的にスクリーン印刷してもよい。回路部分がレジストにより規定された後、露光部分の銅材部分が、エッチングによって除去され、レジストを剥離することで、回路部分と、レジストエリアと、を精度良く形成することができる。
ここで、回路部分とレジストエリアとの間の部分は、その部分に本来備わった誘電特性を有するものである。

また、工程（ｃ）は、任意ではあるが、推奨される工程である。
そもそも、抵抗素子は、取り扱い性と信頼性を備えるために、電気抵抗性が予測可能で、相対的に一定的かつ信頼性が要求されている。そして、かかる特性は、抵抗素子がメッキ処理される誘電性部分の表面上を平坦化することで達成される。ここで、平坦化とは、蒸気ブラスティング法、化学エッチング法、プラズマエッチング法、レーザーノーマライゼーション法または機械的平坦化手段等の様々な方法によって達成される。また、機械的平坦化手段としては、研磨方法、サンドブラスティング法、またはショットブラスティング法がある。そして、この中でも、化学エッチング法が、最も信頼性かつ有効性を有する手段であると実証されている。なお、かかる方法において使用されるエッチング液は、誘電性材料に適合したものでなければならない。

工程（ｄ）は、メッキ処理をしようとする基板の表面部分を選択的に活性化する工程に関するものである。かかる工程では、マスクを使用することによって、マスクに被覆されていない部分のみを、選択的に活性化する。
この活性化処理の方法は、貴金属活性化剤（あるいは卑金属活性化剤または公知の活性化剤）の単一成分の滴下から、複数の工程を含むフルメッキサイクル（full plating cycle）まで、多岐に亘っている。また、これらの活性化サイクル方法は、選択した方法を問わず、その主な目的は、表面を処理することであり、さらに、メッキ処理の開始、およびメッキ処理されやすくする（受容化する）ことである。具体的には、コンディショニングおよび活性化処理といった様々な方法が、公知技術として知られており、本発明も、それらの一部を、適宜実施してもよい。

工程（ｅ）は、レジストを単に剥離することに関する工程である。使用されたレジストにもよるが、水溶性アルカリ溶液または有機溶媒系の溶液によって、レジストを剥離することが可能である。また、かかるレジストの種類としては、水剥離性のレジストの使用が好ましい。さらに、かかるレジスト剥離工程は、表面部分のコンディショニングや活性化処理に、ひいては、これらの次工程であるメッキ処理工程において、悪影響が生じないことを十分に確認しておかなけらばならない。

工程（ｆ）は、抵抗素子をメッキ処理することに関する工程である。また、かかる工程において、任意ではあるが、銅材の露出部分表面にメッキ処理することが好ましい。さらに、かかる工程では、工程（ｄ）において選択的に活性化された部分のみに、メッキ処理が施される（例えば、抵抗素子エリア、好ましくは、抵抗素子が、回路と、露出した銅材表面と、を連結している回路上の重複部分）。また、具体的なメッキ浴の類型としては、パラジウム・リン酸系またはルテニウム・リン酸系の無電解型メッキ浴を含め、様々なメッキ浴が、適宜使用できる。このなかでも、無電解型のニッケル・リン酸系メッキ浴が好ましい。

工程（ｇ）は、任意工程であり、制御条件下での化学的な酸化（chemical controlled oxidation）によって、メッキ処理抵抗素子の金属成分に制御された酸化処理をする工程であることが好ましい。本発明者は、かかる酸化処理が、メッキ処理抵抗素子の電気抵抗性を上昇させ、さらに重要なことに、一定の基準に基づいて、より予測可能な電気抵抗性を付与できることを見出した。この点に関しては、酸化剤は、ヨウ化カリウムを含めた、様々な種類の酸化剤が挙げられ、この中でもヨウ化カリウムが好ましい。

重ねて言うと、材料本来の電気抵抗性（intrinsic resistance）を高くすればするほど、メッキ処理した材料の材厚を厚くすることができ（その他の変動定数と関係もある。）、ひいては、メッキ処理抵抗素子の信頼性を向上させるとともに、メッキ処理時間を、操業上の許容範囲の工程時間とすることができる。

最後に、工程（ｈ）は、耐性保護皮膜（permanent protective coating）を被覆するために供される工程である。一般的には、かかる工程においては、ソルダーマスクまたはエポキシ系もしくはその他の樹脂系のマスク等の誘電性材料によって、メッキ処理抵抗素子を含めた基板表面を被覆することが好ましい。また、その他のマスク材の種類としては、公知技術のものでもよい。
そして、かかる保護皮膜を形成することで、次工程以後において、基板の保護することができ、生産物の耐久性を向上を付与することができる。

要求される電気抵抗の絶対的な数値にもよるが、以下に示すようなファクターを、調節・調整して、生産物である抵抗素子の電気抵抗性を変化させてもよい。
例えば、メッキ金属の種類、メッキ金属の膜厚、抵抗素子の長さおよび幅が挙げられる。
ここで、金属メッキの種類に関しては、金属・リン酸組成中のリン酸成分が、最終的なメッキ処理部分の抵抗性に影響を及ぼすものとされている。また、前述のファクター全てを、変化させて、所望の電気抵抗値を達成してもよい。

本発明の発明者らは、メッキ金属が本来備わっている電気抵抗性（intrinsic resistance）は、メッキ金属中のリン酸成分によって上昇することから、このリン酸成分が９重量％以上含まれるニッケル系メッキ組成物（１００重量％）で、抵抗素子をメッキ処理することが有効であることを見出した。

また、本発明の発明者らは、無電解型ニッケル・リン酸系メッキ処理と、別種の材料によるメッキ処理との併用して、抵抗素子上に共析（共メッキ）することにより、抵抗素子の電気抵抗値の範囲を拡大できることを見出した。さらに、本発明者らは、所定の粒子が、均一に無電解型ニッケル・リン酸系メッキ組成物中に分散している場合、かかる粒子は、無電解型ニッケル・リン酸系メッキ組成物とともに、共析（共メッキ）することができ、抵抗素子の特性を改善できることを見出した。

また、共析材料（codeposited material）は、多層構造型のプリント回路基板の製造時の加圧条件下における、安定性に基づいて選択される。そして、本願発明における複合メッキ処理された抵抗素子は、従来技術で発揮された以上の幅広い電気抵抗範囲を示すものである。

また、本発明の無電解型ニッケル組成中において使用可能な粒子は、テフロン（登録商標）（ポリテトラフルオロエチレン）、シリコンカーバイド、タングステンカーバイドおよび１７０度以下の温度にて完全融着（焼結）させた粒子である。１７０度以下の温度にて完全融着（焼結）させた粒子の例としては、特に制限されるものではないが、ボロンカーバイド、ボロンナイトレート、酸化鉄、さらに上記の粒子が含まれる。そして、共析粒子（共メッキ粒子）（codeposited particle）によって、プリント基板に埋設されている抵抗素子の電気抵抗値の範囲が拡大でき、さらにプレスサイクルにおいても、かかる抵抗素子は、安定性を維持することができる。

また、好ましい実施態様としては、本願発明の無電解型のニッケル・リン酸系メッキ組成物中において、０．１〜１．０重量％のニッケル成分と、１０〜１８重量％のリン酸成分とを含むことが好ましい。さらに、無電解型のニッケル・リン酸系メッキ組成物（１００重量％）中に、使用する粒子の種類に応じて、１０〜２０重量％の濃度で粒子が、分散されていることが好ましい。

また、これらの成分は、連続的な攪拌で、混合して、無電解型ニッケル・リン酸系メッキ組成物中に粒子を分散することが好ましい。

また、メッキ金属の膜厚は、抵抗素子の電気抵抗性に直接的に影響を及ぼすものである。
そこで、本発明者は、一般的には、厚さ０．０５〜０．２μｍの範囲の膜厚で、金属メッキ処理することが有効であり、さらには、かかる膜厚を０．１０μｍとすることが好ましいということを見出した。メッキ浴および要求される電気抵抗の絶対的な数値にもよるが、メッキ処理時間は、５〜１０分、好ましくは２〜３分で好適に実施される。
また、本発明の無電解型ニッケル・リン酸系メッキ組成物は、メッキ処理抵抗素子を形成するために、プリント回路基板にメッキ処理が実施される。
ここで、メッキ処理の工程において、抵抗素子の膜厚を、０．０５〜０．２μｍの範囲内の値とすることが好ましく、０．２０μｍとすることが、より好ましい。

また、抵抗素子が、プリント回路基板上で、メッキ処理され、上述の工程を経た後、多層構造型のプリント回路基板は、プレスサイクル（加圧および加熱）に供されて、プリント回路基板上に受動エレメントが埋設される。

また、本発明における抵抗素子は、プレスサイクル後の電気抵抗性の変化が５％以内が好ましく、さらには、３％以内のものがより好ましい。
また、本発明の抵抗素子は、１０〜１０００Ω／□の電気抵抗値の範囲を有するものである。

さらに、本発明に使用される無電解型ニッケル溶液は、ニッケル・リン酸系メッキ組成物が好ましいが、特に限定されるものではない。また、これ以外の好適な組成としては、公知技術で知られたものであってもよい。

Claims (10)

1. 複合メッキ処理抵抗素子を有するプリント回路基板の製造方法であって、以下の工程（ａ）〜（ｅ）を含むとともに、抵抗材が、ポリテトラフルオロエチレン、シリコンカーバイド、タングステンカーバイド、１７０度以下の温度にて完全焼結させた粒子、およびこれらの粒子の組合せ、からなる群から選ばれる粒子を含む無電解型ニッケル・リン酸系メッキ組成物から構成されており、
   かつ、前記１７０度以下の温度にて完全焼結させた前記粒子が、ボロンカーバイド、ボロンナイトレート、酸化鉄およびこれらの組合せからなる群から選ばれ、
   かつ、前記無電解型ニッケル・リン酸系メッキ組成物中に、前記抵抗材としての粒子が１０〜２０重量％の範囲内で含まれており、
   かつ、前記無電解型ニッケル・リン酸系メッキ組成物中に、リン酸成分が９％以上であることを特徴とするプリント回路基板の製造方法。
   （ａ） 高分子化合物を基体とした金属張積層体の表面に回路パターンを形成し、前記抵抗材でメッキ処理しようとする回路パターン上に開口部を設ける工程
   （ｂ） 所望の回路パターン上に、前記開口部と、前記金属張り部分と、が露出するように、レジストで回路パターンを被覆する工程
   （ｃ） コンディショニング後、前記露出部分を選択的に活性化して、メッキ処理を受けやすくする工程
   （ｄ） 前記レジストを剥離する工程
   （ｅ） 前記抵抗材で、活性化部分をメッキ処理して、前記複合メッキ処理抵抗素子を形成する工程
2. 前記メッキ処理抵抗素子の電気抵抗値が１〜１０００Ω／□の範囲内の値で有することを特徴とする請求項１記載のプリント回路基板の製造方法。
3. 前記工程（ａ）〜（ｅ）が繰り返されて、金属張積層体の表面に、複数の複合メッキ処理抵抗素子を形成することを特徴とする請求項１に記載のプリント回路基板の製造方法。
4. 前記複合メッキ処理抵抗素子が、追加工程から保護するために、耐性誘電被膜で被覆される工程を含むことを特徴とする請求項１に記載のプリント回路基板の製造方法。
5. 前記工程（ｃ）において、マスクを介して、金属張積層体の露出部分のうち選択部分のみを活性化することを特徴とする請求項１に記載のプリント回路基板の製造方法。
6. 前記レジストが、ネガ型またはポジ型のドライフィルムまたは液体タイプのフォトレジストを含むことを特徴とする請求項１に記載のプリント回路基板の製造方法。
7. 前記工程（ｅ）において、前記抵抗材の膜厚を０．０５〜０．５μｍの範囲内の値とすることを特徴とする請求項１に記載のプリント回路製造方法。
8. 前記工程（ｅ）において、前記抵抗材の膜厚を０．２μｍとすることを特徴とする請求項８記載のプリント回路基板の製造方法。
9. 多層型プリント回路基板用の複合メッキ抵抗素子であって、当該抵抗素子が、ポリテトラフルオロエチレン、シリコンカーバイド、タングステンカーバイド、１７０度以下の温度にて完全焼結させた粒子およびこれらの組合せからなる群から選ばれる粒子を有効量含む無電解型ニッケル・リン酸系メッキ組成物から構成されるとともに、当該粒子が無電解型ニッケル・リン酸系メッキ組成物中に分散されており、
   かつ、前記１７０度以下の温度にて完全焼結させた前記粒子が、ボロンカーバイド、ボロンナイトレート、酸化鉄およびこれらの組合せからなる群から選ばれ、
   かつ、前記無電解型ニッケル・リン酸系メッキ組成物中に、前記抵抗材としての粒子が１０〜２０重量％の範囲内で含まれており、
   かつ、前記無電解型ニッケル・リン酸系メッキ組成物中に、リン酸成分が９％以上であることを特徴とする請求項１に記載のプリント回路基板の製造方法。
   かつ、複合メッキ抵抗素子が、１０〜１００００Ω／□の抵抗値の範囲を有することを特徴とする多層型プリント回路基板用の複合メッキ処理抵抗素子。
10. 前記抵抗素子が、多層型プリント回路基板に埋設されていることを特徴とする請求項１１に記載の複合メッキ処理抵抗素子。