KR100437069B1 - 인쇄 회로 기판 제조용 솔더 마스크 - Google Patents

인쇄 회로 기판 제조용 솔더 마스크 Download PDF

Info

Publication number
KR100437069B1
KR100437069B1 KR10-1998-0704392A KR19980704392A KR100437069B1 KR 100437069 B1 KR100437069 B1 KR 100437069B1 KR 19980704392 A KR19980704392 A KR 19980704392A KR 100437069 B1 KR100437069 B1 KR 100437069B1
Authority
KR
South Korea
Prior art keywords
layer
copper foil
circuit board
solder mask
resin
Prior art date
Application number
KR10-1998-0704392A
Other languages
English (en)
Other versions
KR19990072084A (ko
Inventor
제임즈 리챠드 폴러스
Original Assignee
아이솔라 라미네이트 시스템스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아이솔라 라미네이트 시스템스 코포레이션 filed Critical 아이솔라 라미네이트 시스템스 코포레이션
Publication of KR19990072084A publication Critical patent/KR19990072084A/ko
Application granted granted Critical
Publication of KR100437069B1 publication Critical patent/KR100437069B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0041Etching of the substrate by chemical or physical means by plasma etching
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/281Applying non-metallic protective coatings by means of a preformed insulating foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0152Temporary metallic carrier, e.g. for transferring material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0554Metal used as mask for etching vias, e.g. by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/066Transfer laminating of insulating material, e.g. resist as a whole layer, not as a pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

영구 솔더 마스크는, 구리 박 캐리어를 사용하여 인쇄 회로 기판의 표면에 도포된다. 솔더 마스크는 한층 또는 두층의 열경화성 수지, 예를 들면, 에폭시 수지인 것이 바람직하다. 선택된 회로 특징부들은 구리 박 부분들을 에칭하여 제거하고 기반 열경화성 수지를 제거함으로써 노출시킨다. 그리고나서, 남아 있는 구리 박은 제거되고, 인쇄 회로 기판의 표면 위에 솔더 마스크를 남긴다.

Description

인쇄 회로 기판 제조용 솔더 마스크
솔더 마스크("솔더 레지스트"로도 부름)는 회로 기판으로의 접속부를 솔더링하는 동안에 인쇄 회로 기판의 특정한 부분을 보호(마스크)하는데 사용되는 코팅으로 정의된다. 솔더 레지스트의 기능은 Printed Circuits Handbook, Clyde F.Coombs Jr, editor, 3rd ed. McGraw-Hill, 1988에 요약되어 있다. 솔더 마스크는 회로 기판의 그 밖의 표면의 대부분을 덮고 있기 때문에, 회로망을 보호하고 전기 절연성을 제공하는 역할을 한다. 인쇄 회로의 많은 부분이 덮혀 있기 때문에, 회로의 단지 작은 부분만이 솔더에 노출된다. 따라서, 더 적은 양의 솔더가 사용되고, 회로선들과 다른 특징부들 위에 솔더 브리징이 발생할 가능성이 감소된다. 또한, 오염물질의 회로 기판에서 솔더 용기로의 이동도 최소화된다. 마지막으로, 솔더 마스크는 회로 기판 상에서의 구리 원소의 수지상 성장을 감소시킨다.
본 발명은 사용시에 회로 기판 위에 남아있는 개선된 영구 솔더 마스크에 관련 된다. 그와는 달리, 임시 솔더 마스크는 도포되고 나중에 회로 기판 제조 공정 중에 제거된다. 영구 솔더 마스크의 두가지 일반적인 형태-액체 및 건조 필름 형태가 인지된다. 건조 필름은 회로 기판 위에 놓여지며, 액체 형태로 도포되는 필름에 비해 여러 면에서 성능이 우수한 반면에, 비싸고, 고형 필름이므로 구리 회로 특징부와 기반 절연 기재(예를들면, 유리 강화 에폭시 수지) 양쪽 모두와 충분히 접촉하지 못할 수도 있다. 액체로서 스크린 인쇄등으로 도포되는 레지스트는 회로 특징부 및 기판과 충분히 접촉하지만, 덮기보다는 구멍을 메울 수 있기 때문에 솔더에 노출될 회로 특징부를 정밀하게 구분하지 못한다. 일반적으로, 액체 필름은 균일한 두께를 제공하지 못하고 결과적으로 전기저항도 원하는 만큼 균일하지 않다.
종래의 두가지 형태의 솔더 마스크의 공통적인 문제점은, 일반적으로 낮은 유리 전이 온도(Tg)를 갖고 회로 기판에 사용되는 전형적인 에폭시 수지만큼 강하지 못하다는 것이다. 또한, 종종 방염성이 없어서, Underwriters' Laboratories 표준에 맞추기 위하여 회로 기판에 더 많은 양의 방염제가 필요하다. 이상적으로는, 종래의 솔더 마스크 재료는 더 높은 Tg, 더 나은 내약품성 및 내열성, 그리고 향상된 방염성을 갖고 공정처리가 더 용이한 다른 재료로 대체해야한다. 본 발명자는 아래에 기술되는, 솔더 마스크 도포의 개선된 방법을 탐구하고 발견하였다.
본 발명은 많은 전자 이용분야에 사용되는 인쇄 회로 기판 제조에 관련된다. 더 구체적으로, 본 발명은 우수한 물리적 및 전기적 성능을 갖는 에폭시 수지 또는 다른 물질을 사용하는 회로 기판을 위한 개선된 솔더 마스크에 관련된다. 이 솔더 마스크는, 코팅된 구리 박을 사용하는 독특한 방법으로 도포된다.
도 1 내지 도3은 본 발명에 따라서 솔더 마스크를 형성하는 방법을 예시한다.
도 1a 및 도1b는 코팅된 박을 인쇄 회로 기판에 도포하는 것을 예시한다.
도 2a 및 도2b는 구리 박막 및 수지의 선택된 영역을 제거하여 회로 소자를 노출시키는 것을 예시한다.
도 3a 및 도3b는 남아 있는 구리 박을 제거하여 솔더 마스크를 남기는 것을 예시한다.
(발명의 상세한 설명)
솔더 마스크는 인쇄 회로 기판의 표면에 도포되지만, 특정한 회로 특징부를 노출시켜 여기에 솔더 접속부가 만들어지게되는 물질의 층이다. 앞서 논의한 바와 같이, 그것은 솔더링 작업 중에 회로를 보호하는 역할을 하고, 제자리에 영구적으로 남아서, 사용할 때에 회로를 보호한다. 그러나, 현재 사용되는 물질은 영구적으로 사용하기에는 열악하므로, 개선된 물질이 바람직하다. 에폭시 수지는 바람직한 물리적 및 전기적 성질을 제공하지만, 그것의 이용은 비실용적이다. 본 발명은 에폭시 또는 다른 열경화성 수지들을 솔더 마스크로서 이용하는 방법을 제공한다. 이것은 도 1-3을 참조하여 가장 잘 기술된다.
도 1a 및 1b는 열경화성 수지(이후로 바람직한 에폭시 수지로 부름)로 코팅된 구리 박(24)을 전형적인 4층 인쇄 회로 기판(10) (PCB)의 표면에 도포하는 것을 예시한다. PCB의 제작은, 구리 박의 외층에 적층된 유리 섬유 강화 에폭시 수지(14)의 양면에 있는 회로(12)를 에칭하는 것으로 시작하였다. 이 내부 회로들이 블라인드 바이어스(blind vias)(16)에 의해 회로의 두 번째 셋트(18)에 연결된 것이 보인다.
회로의 두 번째 셋트(18)는, 한 면에 구리박 층을 갖는 유리 섬유 강화 에폭시 수지(20)의 층으로부터 에칭하였다. 유리 섬유 강화 수지의 층은 회로 망의 두 층을 접착하는 역할뿐만이 아니라 절연 및 분리하는 역할을 한다. 두 외층 사이에 있는 4층 PCB를 통과하는 전기 접속부(22)도 보인다. 그림에서 구리 박막(24)이 에폭시 수지의 두 층(26 및 28)으로 코팅된 것이 보이며, 이것은 본 발명의 바람직한 구성으로, 아래에 더 자세히 기술될 것이다. 내층(26)은 실질적으로 완전히 경화(C-단계)되어 구리가 제거된 후 회로 기판위에서 균일한 보호층의 역할을 하도록 하는 것이 바람직하다. 외층(28)은 부분적으로 경화(B-단계)되어 돌출된 회로 특징부 주위에서 자유롭게 유동하며 접착제의 역할을 하도록 한다. 또다르게는, 만약 단일층의 수지를 사용한다면, 그것은 두 가지의 역할을 모두 해야만 한다. 어느 경우이든지, 도 1a의 코팅된 구리 박 및 4층 회로 기판은 열과 압력을 사용하여 적층하여, 도 1b에 보이는 적층물을 제조한다. 대체로, 에폭시 수지를 사용하면, 약 150°내지 180℃ 그리고 100 내지 400psig(689 내지 2758kPa 게이지)가 필요하다.
솔더 마스크는 층(26)이 될 것이다. 그러나, 솔더 접속부가 만들어질 원하는 회로 특징부들을 노출시키는 것이 필요하고 잔류 구리 박을 제거해야만 한다. 회로 특징부의 이용할 수 있는 상태는 도 2a 및 2b에 보이는 것과 같이 원하는 위치에 있는 구리를 에칭하여 제거함으로써 얻는다. 구리 박(24) 표면은 에치 레지스트 층(30)으로 덮혀 있다. 전형적인 재료는 닙롤(nip roll) 적층단계에 의해 도포되는 포토이미지화 가능한 접착 필름이다. 에치 레지스트(30)는, 도 2a에 보이는 것과 같이 이용할 부분만 노출되지 않고 남아 있도록 하는 마스크를 사용하여 광경화한다. 따라서, 노출되지 않은(경화되지 않은)에치 레지스트가, 탄산나트륨 용액과 같은 적절한 용제와 접촉하면, 남아 있는 구리 층(24)은 에치 레지스트(30)의 경화된 부분에 의해 보호되는 반면, 기반 에폭시 층(26)은 노출된다.
기반 에폭시 수지(26)는, UV 레이저 또는 IR 레이저와 같은 다른 방법들도 가능하지만, 도 3a에 나와 있는 것과 같은 플라즈마 융제에 의하여 이제 제거할 수 있다. 공정의 이 시점에서, 솔더링될 회로 부분 (32a 및 32b)은 노출되어져 있다. 경화된 에치 레지스트(30)(도 3a에 도시 않음)와 남아있는 구리 박(24)을 제거하는 것이 남아 있다. 먼저, 에치 레지스트는, 도 3a에 보이는 것과 같이 수산화칼륨용액과 같은 적절한 용제로 제거한다. 그리고나면, 노출된 구리(24)는 에칭에 의하여 제거할 수 있고, 도 3b에 보이는 것과 같이 완전 경화된 에폭시 수지 층을 영구 솔더 마스크로서 PCB의 표면 위에 남기게 된다. 이 에칭 단계에서, 노출된 회로 특징부는 나중에 제거되는 임시 코팅에 의해 에칭 용액으로부터 보호된다.
(코팅된 구리 박)
PCB를 만드는데 사용되는 구리 박은 더 얇고 더 두꺼운 박막도 사용하지만, 두께가 대체로 약 35 μm이다. 그러한 박은 대개 구리용액으로부터 회전하는 금속 드럼위로의 전착(electrodeposition)에 의해 제조한다. 박은 드럼에서 제거하여 표면을 보호하고 수지 기재에 대한 접착성이 향상되도록 처리한다.
구리 박에 도포된 코팅은 다양한 형태일 수 있지만, 전기적 특성 및 내열성이 좋기 때문에 열경화성 수지, 예를 들면 에폭시 수지인 것이 바람직하다. 일반적으로, 코팅은 앞서 논의한 것과 같이 솔더링에 대해 적절한 보호를 하고, 통상 사용하는데에 있어 완성된 PCB를 보호하는 역할을 한다. 하나의 바람직한 실시예에 있어서, 두 번째 층이 부분적으로 경화된(B-단계) 에폭시 수지여서 열 및 압력하에 유동하고 노출된 회로 특징부들을 감싸는 것이 가능한반면, 첫 번째 층은 완전 경화된(C-단계) 에폭시 수지이게 된다. 두 층이 있는 시스템의 기능을 할 수 있는 단일 층을 사용할 수도 있다.
에폭시 수지 제제는, 회로 특징부들이 그 위에 형성되는 유리 섬유 강화 에폭시 기재와 일반적으로 잘 조화되기 때문에, PCB 분야에서 사용되는 제제들 중에서 선택할 수 있다. 대체로 에폭시 수지는 사슬 연장제, 경화제, 촉매, 첨가제, 그리고 구리 박을 코팅하는데 사용될 수 있는 에폭시 광택제를 만드는 용제와 조합된다. 필요한 경화도에 따라서, 코팅된 박은 약 130°내지 160℃의 온도로 가열하여 용제를 떨어내고 에폭시드 기가 중합 또는 경화되도록한다. 이 공정은 두 층이 박 위에 부착될 때 두 번 수행되며, 또는 다르게는, 두 번째 층이 분리된 운반체 시트위에서 부분적으로 경화되고 나중에 수지의 첫 번째 코팅층이 입혀진 구리 박에 적층될 수도 있다.
다르게는, 다른 수지들을 사용할 수도 있다. 그것들은 폴리이미드 또는 시아네이트 에스테르 수지와 같은 열경화성 필름을 형성하는 것이 바람직하다. 또다른 가능한 변형은 첫 번째 층으로 열경화성 수지를 사용하고, 회로 특징부 주위로 유동하고 접착제로서의 역할을 해야하기 때문에 두 번째층으로는 열가소성 조성물을 사용하는 것이다.
(발명의 개요)
한가지 측면에서는, 본 발명은 인쇄 회로 기판의 표면 위에 솔더 마스크를 형성하는 방법이다. 적어도 한 층의 부분적으로 경화된(즉, B-단계) 열경화성 수지, 바람직하게는 에폭시 수지를 갖는 구리 박의 시트는 인쇄 회로 기판의 표면 위에 있는 회로망에 도포된다. 수지층은 회로특징부들 사이의 공간을 채우고, 회로특징부들 위에 수지층을 남기는데, 이것이 솔더 마스크 역할을 하게 된다. 그리고나서, 에치 레지스트(etch resist)를 구리 박의 표면에 도포하고 포토이미지화한다. 에치 레지스트의 경화되지 않은 부분은 용제로 제거하여, 나중에 솔더 접속부가 만들어지는 위치의 위에 있는 특정한 구리 영역들을 노출시킨다. 노출된 구리는 에칭하여 제거하고, 수지층이 노출되도록 한다. 그 수지는 플라즈마 또는 레이저와 같은 융제(ablation)기술로 제거하여 구리 회로 특징부를 노출시켜 여기에 솔더 접속부가 만들어진다. 남아있는 에치 레지스트는 부식제로 제거하여, 남아있는 구리박 층을 노출시키는데, 이 구리박 층을 에칭하여 제거하고 수지층을 솔더 마스크로서 남긴다.
바람직한 실시예에서, 구리 박은 구리 표면의 다음에 있는 에폭시 수지의 완전 경화된(즉, C-단계) 층으로 코팅되고, 첫 번째 층은, 부분적으로 경화된(즉, B-단계) 에폭시 수지의 두 번째 층으로 코팅된다. 다른 실시예에서는, 구리 박은 기술된 두 개의 에폭시 수지 층의 기능을 수행할 수 있는 단지 하나의 수지 층을 갖는다.
본 발명의 또다른 측면은, 상기 방법을 사용하여 회로 기판의 위에 부착된 인쇄 회로 기판을 위한 솔더 마스크이다.

Claims (6)

  1. 인쇄 회로 기판의 표면 위에 솔더 마스크를 형성하는 방법으로서:
    (a) 상기 표면에, 수지층이 구리 박과 회로 기판 표면 사이에 있도록 배치된 박의 한 표면 위에 부분적으로 경화된 열경화성 수지의 층을 갖는 구리 박의 시트를 도포하고 구리 박의 반대면은 노출시키는 단계;
    (b) 구리 박의 노출된 표면 위로 에치 레지스트를 도포하는 단계;
    (c) 에치 레지스트 부분을 포토이미지화하고 에치 레지스트의 경화되지 않은 영역을 제거하여 구리 영역을 노출시키는 단계;
    (d) (c)에서 노출된 구리 영역들을 에칭하여 제거하고, (a)의 수지층을 노출시키는 단계;
    (e) (d)의 노출된 수지층을 제거하여 솔더링될 회로 특징부들을 노출시키는 단계;
    (f) 적절한 용제로 경화된 에치 레지스트를 제거하는 단계; 그리고
    (g) 남아있는 구리 박을 에칭하고 경화되지 않은 수지를 솔더 마스크로서 노출시키는 단계로 이루어진 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서, 상기 열경화성 수지는 에폭시 수지인 것을 특징으로 하는 방법.
  3. 제 1 항에 있어서, 상기 구리 박의 시트는 구리 박의 한 면 위에 배치된 완전 경화된 열경화성 수지의 첫 번째 층을 갖고 상기 부분적으로 경화된 열경화성 수지 층은 상기 첫 번째 층의 위에 배치되는 것을 특징으로 하는 방법.
  4. 제 1 항에 있어서, 상기 구리 박의 시트는 구리 박의 한 면 위에 배치된 완전 경화된 열경화성 수지의 첫 번째 층과 상기 첫 번째 층의 위에 배치된 열가소성 층을 갖는 것을 특징으로 하는 방법.
  5. 제 1 항에 있어서, 상기 구리 박의 시트는 구리 박의 한 면 위에 배치된 부분적으로 경화된 열경화성 수지의 단일층을 갖는 것을 특징으로 하는 방법.
  6. 제 1 항의 방법에 의해 상기 회로 기판 위에 부착되는 인쇄 회로 기판용 솔더 마스크.
KR10-1998-0704392A 1995-12-11 1996-12-11 인쇄 회로 기판 제조용 솔더 마스크 KR100437069B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/570,260 US5626774A (en) 1995-12-11 1995-12-11 Solder mask for manufacture of printed circuit boards
US8/570,260 1995-12-11
US08/570,260 1995-12-11

Publications (2)

Publication Number Publication Date
KR19990072084A KR19990072084A (ko) 1999-09-27
KR100437069B1 true KR100437069B1 (ko) 2004-07-16

Family

ID=24278909

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0704392A KR100437069B1 (ko) 1995-12-11 1996-12-11 인쇄 회로 기판 제조용 솔더 마스크

Country Status (10)

Country Link
US (1) US5626774A (ko)
EP (1) EP0867106B1 (ko)
JP (1) JP2000501892A (ko)
KR (1) KR100437069B1 (ko)
AU (1) AU1413497A (ko)
CA (1) CA2239031A1 (ko)
DE (1) DE69605056T2 (ko)
MX (1) MX9804234A (ko)
TW (1) TW358322B (ko)
WO (1) WO1997022235A2 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10136114B4 (de) * 2001-07-26 2010-05-06 Carl Freudenberg Kg Verfahren zur Herstellung eines flächigen Schaltungsträgers
US6395625B1 (en) * 2001-10-12 2002-05-28 S & S Technology Corporation Method for manufacturing solder mask of printed circuit board
US6753480B2 (en) * 2001-10-12 2004-06-22 Ultratera Corporation Printed circuit board having permanent solder mask
EP1318707A1 (en) * 2001-10-16 2003-06-11 Ultratera Corporation Method for manufacturing solder mask of printed circuit board
EP1365450A1 (en) * 2002-05-24 2003-11-26 Ultratera Corporation An improved wire-bonded chip on board package
EP1369919A1 (en) * 2002-05-24 2003-12-10 Ultratera Corporation Flip chip package
CN1462172A (zh) * 2002-05-27 2003-12-17 联测科技股份有限公司 具固定防焊层的印刷电路板
JP2004066017A (ja) * 2002-08-01 2004-03-04 Nippon Paint Co Ltd ソルダーレジスト膜の形成方法
KR20040104144A (ko) * 2003-06-03 2004-12-10 삼성전기주식회사 솔더 레지스트 패턴 형성 방법
US7081209B2 (en) * 2003-07-09 2006-07-25 Taiwan Semiconductor Manufacturing Co., Ltd. Solder mask removal method
CN101772274B (zh) * 2009-01-04 2011-11-30 欣兴电子股份有限公司 线路基板的表面电镀方法
KR20150025245A (ko) * 2013-08-28 2015-03-10 삼성전기주식회사 인쇄회로기판용 동박 적층판 및 그의 제조방법
CN112638053B (zh) * 2019-09-24 2022-04-29 北京梦之墨科技有限公司 一种阻焊层图案化方法及装置、以及电路板
CN110621116A (zh) * 2019-09-25 2019-12-27 江苏上达电子有限公司 一种封装基板的制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047114A (en) * 1984-11-02 1991-09-10 Amp-Akzo Corporation Process for the production of metal clad thermoplastic base materials and printed circuits on thermoplastic base materials
US4980016A (en) * 1985-08-07 1990-12-25 Canon Kabushiki Kaisha Process for producing electric circuit board
US4992354A (en) * 1988-02-26 1991-02-12 Morton International, Inc. Dry film photoresist for forming a conformable mask and method of application to a printed circuit board or the like
IE67319B1 (en) * 1989-10-11 1996-03-20 Waterford Res & Dev Ltd Antistatic adhesive tape
US5368884A (en) * 1991-11-06 1994-11-29 Nippon Paint Co., Ltd. Method of forming solder mask
US5334487A (en) * 1992-07-23 1994-08-02 International Business Machines Corporation Method for forming a patterned layer on a substrate

Also Published As

Publication number Publication date
KR19990072084A (ko) 1999-09-27
EP0867106A2 (en) 1998-09-30
AU1413497A (en) 1997-07-03
WO1997022235A3 (en) 1997-08-14
JP2000501892A (ja) 2000-02-15
CA2239031A1 (en) 1997-06-19
MX9804234A (es) 1998-09-30
DE69605056T2 (de) 2000-02-24
WO1997022235A2 (en) 1997-06-19
DE69605056D1 (de) 1999-12-09
TW358322B (en) 1999-05-11
EP0867106B1 (en) 1999-11-03
US5626774A (en) 1997-05-06

Similar Documents

Publication Publication Date Title
KR100437069B1 (ko) 인쇄 회로 기판 제조용 솔더 마스크
US4211603A (en) Multilayer circuit board construction and method
JP3407274B2 (ja) 改良型ポリテトラフルオロエチレン薄膜チップ・キャリア
US5759417A (en) Flexible circuit board and production method therefor
US6664127B2 (en) Method of manufacturing multi-layer printed wiring board
US6320137B1 (en) Flexible circuit with coverplate layer and overlapping protective layer
KR20010071409A (ko) 경식/연식 인쇄회로기판 및 그 제조 방법
US4927983A (en) Circuit board
US7418780B2 (en) Method for forming stacked via-holes in a multilayer printed circuit board
US6834426B1 (en) Method of fabricating a laminate circuit structure
JPS63199497A (ja) 多層プリント配線板
EP0147566B1 (en) Method of forming contacts for flexible module carriers
KR20010051541A (ko) 범프 부착 배선회로기판의 제조방법 및 범프 형성방법
US6671950B2 (en) Multi-layer circuit assembly and process for preparing the same
CN102142417A (zh) 在基板上搭载半导体结构体的半导体装置及其制造方法
WO2005101929A1 (en) Printed circuit board including track gap-filled resin and fabricating method thereof
US20020127494A1 (en) Process for preparing a multi-layer circuit assembly
JP2005175185A (ja) フレキシブル配線基板
KR100752023B1 (ko) 리지드-플렉서블 기판의 제조 방법
US20020124398A1 (en) Multi-layer circuit assembly and process for preparing the same
JPH0380359B2 (ko)
CN1204450A (zh) 制造印刷电路板用的焊接掩膜
JPH0715139A (ja) 多層配線基板の製造方法
JP2005353751A (ja) プリント配線基板
Tilsley et al. Comparison of Dry Film and Liquid Photo‐imageable Solder Masks for Surface‐mount Assemblies

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140527

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150526

Year of fee payment: 12

EXPY Expiration of term