JPH01158763A - 終端抵抗内蔵集積回路 - Google Patents
終端抵抗内蔵集積回路Info
- Publication number
- JPH01158763A JPH01158763A JP31802887A JP31802887A JPH01158763A JP H01158763 A JPH01158763 A JP H01158763A JP 31802887 A JP31802887 A JP 31802887A JP 31802887 A JP31802887 A JP 31802887A JP H01158763 A JPH01158763 A JP H01158763A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- integrated circuit
- input signal
- voltage
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims description 18
- 230000007257 malfunction Effects 0.000 abstract description 6
- 239000011810 insulating material Substances 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Non-Reversible Transmitting Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
概 要
複数の入力側伝送路に接続して使用覆る終端抵抗内蔵集
積回路に関し、 大入力信号動作時の誤動作の防止を目的とし、入力側伝
送路の特性インピーダンスを整合するための終端抵抗を
内蔵してなる集積回路において、集積回路上の入力信号
端子の数に対応する複数の終端電圧端子を集積回路上に
設け、それぞれの入ツノ信号端子と前記複数の終端電圧
端子との間にそれぞれ終端抵抗を設（ブて構成する。
積回路に関し、 大入力信号動作時の誤動作の防止を目的とし、入力側伝
送路の特性インピーダンスを整合するための終端抵抗を
内蔵してなる集積回路において、集積回路上の入力信号
端子の数に対応する複数の終端電圧端子を集積回路上に
設け、それぞれの入ツノ信号端子と前記複数の終端電圧
端子との間にそれぞれ終端抵抗を設（ブて構成する。
産業上の利用分野
本発明は、複数の入力側伝送路（こ接続して使用する終
端抵抗内蔵集積回路に関する。
端抵抗内蔵集積回路に関する。
伝送路として極めて広帯域なシングルモード光ファイバ
が実用されるに至り、数Ｇｂ／ｓ程度の高速伝送システ
ムの適用範囲が大幅に拡大されつつある。このような高
速伝送システムにＪ３いては、送信回路、受信回路共に
分布定数回路どしての取扱いが要求される。分布定数回
路では、伝送路と負荷とのインピーダンス不整台が反射
波を生じさせ、その結果、減衰量が増大すると共に例え
ばデジタル信号伝送にお（′、Ｉる符号誤り等の伝送品
質劣化が生じるから、伝送路と負荷（例えば光送信機回
路基板におけるストリップラインと集積回路）のインピ
ーダンス均等性を十分配慮する必要がある。また、上記
例においてストリップラインが複数の場合には、それぞ
れの信号レベルによらず集積回路が安定に動作すること
が要求される。
が実用されるに至り、数Ｇｂ／ｓ程度の高速伝送システ
ムの適用範囲が大幅に拡大されつつある。このような高
速伝送システムにＪ３いては、送信回路、受信回路共に
分布定数回路どしての取扱いが要求される。分布定数回
路では、伝送路と負荷とのインピーダンス不整台が反射
波を生じさせ、その結果、減衰量が増大すると共に例え
ばデジタル信号伝送にお（′、Ｉる符号誤り等の伝送品
質劣化が生じるから、伝送路と負荷（例えば光送信機回
路基板におけるストリップラインと集積回路）のインピ
ーダンス均等性を十分配慮する必要がある。また、上記
例においてストリップラインが複数の場合には、それぞ
れの信号レベルによらず集積回路が安定に動作すること
が要求される。
従来の技術
一般に、入力側伝送路としての例えばストリップライン
を集積回路に接続する場合には、所定の抵抗値を有する
終端抵抗によりストリップラインの端部を終端処理して
インピーダンス整合を行ない、良好な反射特性を得るよ
うにしている。しかし、ストリップラインと集積回路の
接続にボンディングワイヤを使用している場合には、そ
のインダクタンス成分と集積回路内の入力信号端子（ポ
ンディングパッド）の容量とによる共振周波数が伝送帯
域内に入り、周波数伝達特性が劣化することがある。こ
のため、特に高速システムに使用づる集積回路にあって
は、終端抵抗を集積回路内に設けることが提案されてい
る。
を集積回路に接続する場合には、所定の抵抗値を有する
終端抵抗によりストリップラインの端部を終端処理して
インピーダンス整合を行ない、良好な反射特性を得るよ
うにしている。しかし、ストリップラインと集積回路の
接続にボンディングワイヤを使用している場合には、そ
のインダクタンス成分と集積回路内の入力信号端子（ポ
ンディングパッド）の容量とによる共振周波数が伝送帯
域内に入り、周波数伝達特性が劣化することがある。こ
のため、特に高速システムに使用づる集積回路にあって
は、終端抵抗を集積回路内に設けることが提案されてい
る。
第５図はこの種の終端抵抗内蔵集積回路の説明図である
。ボンディングワイヤ４１により特性インピーダンスＺ
。のストリップライン４２と接続される集積回路４３を
、集積回路４３上に形成された終端抵抗４４（インピー
ダンスＺ。）によって終端処理するようにしたものであ
る。４５はストリップライン４２と共に図示しないプリ
ント基板上に形成される終端電圧パターンである。この
構成によれば、終端抵抗の本来の機能により反射特性が
改善され、また、共振回路のＱ値が低下するから周波数
伝達特性が改善される。
。ボンディングワイヤ４１により特性インピーダンスＺ
。のストリップライン４２と接続される集積回路４３を
、集積回路４３上に形成された終端抵抗４４（インピー
ダンスＺ。）によって終端処理するようにしたものであ
る。４５はストリップライン４２と共に図示しないプリ
ント基板上に形成される終端電圧パターンである。この
構成によれば、終端抵抗の本来の機能により反射特性が
改善され、また、共振回路のＱ値が低下するから周波数
伝達特性が改善される。
発明が解決しようとする問題点
しかし、第５図に示される従来例にあっては、終端電圧
Ｖ□、はボンディングワイヤ４６を介して終端抵抗４４
に印加されているから、大入力信号動作時には集積回路
４３内の終端電圧が入力信号波形の影響を受けやすい。
Ｖ□、はボンディングワイヤ４６を介して終端抵抗４４
に印加されているから、大入力信号動作時には集積回路
４３内の終端電圧が入力信号波形の影響を受けやすい。
第６図は集積回路内における終端電圧波形Ａと入力信号
波形Ｂとを示す図であり、縦軸は電圧レベル、横軸は時
間である。入力信号の変化に対応して終端電圧も変化し
ているものである。このように集積回路内の終端電圧が
入力信号の影響を受けると、接続すべき入力側伝送路が
複数である場合に、共通の終端電圧部分を介してそれぞ
れの信号が干渉しあうという問題が生じる。特に２入力
回路の一方の入力振幅が他方の入力振幅と比較して小さ
い場合には、誤動作の恐れがあり問題であった。
波形Ｂとを示す図であり、縦軸は電圧レベル、横軸は時
間である。入力信号の変化に対応して終端電圧も変化し
ているものである。このように集積回路内の終端電圧が
入力信号の影響を受けると、接続すべき入力側伝送路が
複数である場合に、共通の終端電圧部分を介してそれぞ
れの信号が干渉しあうという問題が生じる。特に２入力
回路の一方の入力振幅が他方の入力振幅と比較して小さ
い場合には、誤動作の恐れがあり問題であった。
本発明はこのような問題点に鑑みて創作されたもので、
複数の入力側伝送路に接続して使用する終端抵抗内蔵集
積回路の大入力信号動作時の誤動作を防止することを目
的としている。
複数の入力側伝送路に接続して使用する終端抵抗内蔵集
積回路の大入力信号動作時の誤動作を防止することを目
的としている。
問題点を解決するための手段
第１図は本発明の原理図である。
入力側伝送路の特性インピーダンスを整合するための終
端抵抗を内蔵してなる集積回路において、集積回路１上
の入力信号端子２の数に対応する複数の終端電圧端子３
を集積回路１上に設け、それぞれの入力信号端子２と前
記複数の終端電圧端子３との間にそれぞれ終端抵抗４を
設けて構成する。
端抵抗を内蔵してなる集積回路において、集積回路１上
の入力信号端子２の数に対応する複数の終端電圧端子３
を集積回路１上に設け、それぞれの入力信号端子２と前
記複数の終端電圧端子３との間にそれぞれ終端抵抗４を
設けて構成する。
ここで、集積回路とは、能動・受動画素子による２つ又
はそれ以上の回路が単一の半導体基板上に一体として作
り込まれた回路構造をいう。又、基板上というのは、単
に基板表面上のことだけでなく、基板内のことを含む。
はそれ以上の回路が単一の半導体基板上に一体として作
り込まれた回路構造をいう。又、基板上というのは、単
に基板表面上のことだけでなく、基板内のことを含む。
作 用
本発明の終端抵抗内蔵集積回路にあっては、集積回路上
のそれぞれの入力信号端子について独立して終端電圧端
子を設けているので、それぞれの入力信号が終端電圧端
子を介して干渉しあうことが防止される。その結果、い
ずれかの入力信号の振幅が他の入力信号の振幅と比較し
て極端に大きい場合であっても、集積回路の安定動作が
保証される。
のそれぞれの入力信号端子について独立して終端電圧端
子を設けているので、それぞれの入力信号が終端電圧端
子を介して干渉しあうことが防止される。その結果、い
ずれかの入力信号の振幅が他の入力信号の振幅と比較し
て極端に大きい場合であっても、集積回路の安定動作が
保証される。
実 施 例
以下本発明の実施例を図面に基づいて説明する。
第２図は本発明を適用して構成される集積回路等の平面
図である。１１はプリント基板１２上に形成された終端
電圧パターン、１３．１４は終端電圧パターン１１に対
してそれぞれ特性インピーダンスが７゜（例えば５０Ω
）のストリップラインである。１６．１７は集積回路１
５上に形成された抵抗パターンであり、その上層には層
間絶縁物２２を介して第１人力信号端子１８、第１終端
電圧端子１９、第２終端電圧端子２０及び第２人力位号
端子２１が積層されている。
図である。１１はプリント基板１２上に形成された終端
電圧パターン、１３．１４は終端電圧パターン１１に対
してそれぞれ特性インピーダンスが７゜（例えば５０Ω
）のストリップラインである。１６．１７は集積回路１
５上に形成された抵抗パターンであり、その上層には層
間絶縁物２２を介して第１人力信号端子１８、第１終端
電圧端子１９、第２終端電圧端子２０及び第２人力位号
端子２１が積層されている。
抵抗パターン１６は、例えば第３図に示されるように、
コンタクトホール２３．２４を介してそれぞれ第１入力
端子１８及び第１終端電圧端子１９に電気的に接続され
ている。コンタクトホール２３．２４は、層間絶縁物２
２に開口部を形成することによって、各端子１８．１９
と抵抗パターン１６とを接触させるようにしたものであ
る。抵抗パターン１７についても同様にコンタクトホー
ル２５．２６によって第２終端電圧端子２０及び第２人
力位号端子２１と接続されている。尚、第３図において
は抵抗パターン１６が集積回路１５内に形成された拡散
抵抗であるがごとく図示されているが、これは集積回路
１５の表面に形成された薄膜抵抗であってもよい。
コンタクトホール２３．２４を介してそれぞれ第１入力
端子１８及び第１終端電圧端子１９に電気的に接続され
ている。コンタクトホール２３．２４は、層間絶縁物２
２に開口部を形成することによって、各端子１８．１９
と抵抗パターン１６とを接触させるようにしたものであ
る。抵抗パターン１７についても同様にコンタクトホー
ル２５．２６によって第２終端電圧端子２０及び第２人
力位号端子２１と接続されている。尚、第３図において
は抵抗パターン１６が集積回路１５内に形成された拡散
抵抗であるがごとく図示されているが、これは集積回路
１５の表面に形成された薄膜抵抗であってもよい。
第２図において、２７はストリップライン１３と第１人
力信号端子１８を接続するためのボンディングワイヤ、
２８は終端電圧パターン１１と第１終端電圧端子１９を
接続するためのボンディングワイヤ、２９は終端電圧パ
ターン１１と第２終端電圧端子２０を接続するためのボ
ンディングワイヤ、３０はストリップライン１４と第２
人力位号端子２１を接続するためのボンディングワイヤ
である。このように本実施例では、ボンディングワイヤ
２８．２９を介してそれぞれ抵抗パターン１６．１７に
終端電圧を印加しているので、入力信号の振幅に応じて
終端電圧端子１９．２０の電位が変動するが、この電位
変動は終端電圧端子１９．２０について独立して発生す
るから、入力信号同士が干渉する恐れはない。
力信号端子１８を接続するためのボンディングワイヤ、
２８は終端電圧パターン１１と第１終端電圧端子１９を
接続するためのボンディングワイヤ、２９は終端電圧パ
ターン１１と第２終端電圧端子２０を接続するためのボ
ンディングワイヤ、３０はストリップライン１４と第２
人力位号端子２１を接続するためのボンディングワイヤ
である。このように本実施例では、ボンディングワイヤ
２８．２９を介してそれぞれ抵抗パターン１６．１７に
終端電圧を印加しているので、入力信号の振幅に応じて
終端電圧端子１９．２０の電位が変動するが、この電位
変動は終端電圧端子１９．２０について独立して発生す
るから、入力信号同士が干渉する恐れはない。
第４図はストリップライン１３がクロック信号の伝送路
、ストリップライン１４が入力データ信号の伝送路であ
り、集積回路１５が０７９７１７０７１回路として機能
する場合についてのそれぞれの信号の入出力波形並びに
第１終端電圧端子１９及び第２終端電圧端子２０におけ
る終端電圧波形を示したものであり、縦軸は電圧レベル
、横軸は時間である。同図中Ｃはクロック信号の入力波
形、Ｄはクロック信号の終端電圧波形（終端電圧端子１
９）、Ｅは入力データ信号の波形、Ｆは入力データ信号
の終端電圧波形（終端電圧端子２０＞、Ｇは集積回路１
５（Ｄフリップ７０ツブ回路）の出力波形である。この
ように人力データ信号の振幅がクロック信号の振幅の１
０分の１程度の場合にあっても、誤動作することなしに
良好な出力波形を得ることができるものである。
、ストリップライン１４が入力データ信号の伝送路であ
り、集積回路１５が０７９７１７０７１回路として機能
する場合についてのそれぞれの信号の入出力波形並びに
第１終端電圧端子１９及び第２終端電圧端子２０におけ
る終端電圧波形を示したものであり、縦軸は電圧レベル
、横軸は時間である。同図中Ｃはクロック信号の入力波
形、Ｄはクロック信号の終端電圧波形（終端電圧端子１
９）、Ｅは入力データ信号の波形、Ｆは入力データ信号
の終端電圧波形（終端電圧端子２０＞、Ｇは集積回路１
５（Ｄフリップ７０ツブ回路）の出力波形である。この
ように人力データ信号の振幅がクロック信号の振幅の１
０分の１程度の場合にあっても、誤動作することなしに
良好な出力波形を得ることができるものである。
発明の効果
以上詳述したように、本発明によれば、集積回路に複数
の入力側伝送路が接続されている場合に、それぞれの入
力信号が集積回路内の終端電圧端子を介して干渉しあう
ことが防止されるから、大入力信号動作時に集積回路が
誤動作する恐れがなくなるという効果を奏する。
の入力側伝送路が接続されている場合に、それぞれの入
力信号が集積回路内の終端電圧端子を介して干渉しあう
ことが防止されるから、大入力信号動作時に集積回路が
誤動作する恐れがなくなるという効果を奏する。
第１図は本発明の原理図、
第２図は本発明の実施例を示す集積回路等の平面図、
第３図は本発明の実施例を示す集積回路の部分断面図、
第４図は本発明の実施例における入出力波形及び終端電
圧波形の波形図、 第５図は従来の一般的な終端抵抗内蔵集積回路の説明図
、 第６図は従来技術の問題点説明図であって、終端電圧波
形及び入力信号波形の波形図。 １．１５・・・集積回路、 ２・・・入力信号端子、３
・・・終端電圧端子、 ４・・・終端抵抗、１１・・
・終端電圧パターン、 １２・・・プリント基板、 １３．１４・・・ストリップライン、 １６．１７・・・抵抗パターン、 １８・・・第１人力位号端子、 １９・・・第１終端電圧端子、 ２０・・・第２終端電圧端子、 ２１・・・第２人力位号端子。 緩與ムン→
圧波形の波形図、 第５図は従来の一般的な終端抵抗内蔵集積回路の説明図
、 第６図は従来技術の問題点説明図であって、終端電圧波
形及び入力信号波形の波形図。 １．１５・・・集積回路、 ２・・・入力信号端子、３
・・・終端電圧端子、 ４・・・終端抵抗、１１・・
・終端電圧パターン、 １２・・・プリント基板、 １３．１４・・・ストリップライン、 １６．１７・・・抵抗パターン、 １８・・・第１人力位号端子、 １９・・・第１終端電圧端子、 ２０・・・第２終端電圧端子、 ２１・・・第２人力位号端子。 緩與ムン→
Claims (1)
- 【特許請求の範囲】 入力側伝送路の特性インピーダンスを整合するための終
端抵抗を内蔵してなる集積回路において、集積回路（１
）上の入力信号端子（２）の数に対応する複数の終端電
圧端子（３）を集積回路（１）上に設け、 それぞれの入力信号端子（２）と前記複数の終端電圧端
子（３）との間にそれぞれ終端抵抗（４）を設けたこと
を特徴とする終端抵抗内蔵集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31802887A JPH01158763A (ja) | 1987-12-15 | 1987-12-15 | 終端抵抗内蔵集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31802887A JPH01158763A (ja) | 1987-12-15 | 1987-12-15 | 終端抵抗内蔵集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01158763A true JPH01158763A (ja) | 1989-06-21 |
Family
ID=18094690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31802887A Pending JPH01158763A (ja) | 1987-12-15 | 1987-12-15 | 終端抵抗内蔵集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01158763A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007019100A (ja) * | 2005-07-05 | 2007-01-25 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| WO2013129251A1 (ja) * | 2012-02-27 | 2013-09-06 | Tdk株式会社 | カプラ、電子部品、及び電子部品の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5534641B2 (ja) * | 1976-01-14 | 1980-09-08 | ||
| JPS5534621B1 (ja) * | 1971-07-23 | 1980-09-08 |
-
1987
- 1987-12-15 JP JP31802887A patent/JPH01158763A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5534621B1 (ja) * | 1971-07-23 | 1980-09-08 | ||
| JPS5534641B2 (ja) * | 1976-01-14 | 1980-09-08 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007019100A (ja) * | 2005-07-05 | 2007-01-25 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| WO2013129251A1 (ja) * | 2012-02-27 | 2013-09-06 | Tdk株式会社 | カプラ、電子部品、及び電子部品の製造方法 |
| CN104145367A (zh) * | 2012-02-27 | 2014-11-12 | Tdk株式会社 | 耦合器、电子部件以及电子部件的制造方法 |
| JPWO2013129251A1 (ja) * | 2012-02-27 | 2015-07-30 | Tdk株式会社 | カプラ、電子部品、及び電子部品の製造方法 |
| US9263786B2 (en) | 2012-02-27 | 2016-02-16 | Tdk Corporation | Coupler, electronic component, and manufacturing method for electronic component |
| CN104145367B (zh) * | 2012-02-27 | 2016-08-24 | Tdk株式会社 | 耦合器、电子部件以及电子部件的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4725878A (en) | Semiconductor device | |
| US7149024B2 (en) | Optical modulator module | |
| US6479764B1 (en) | Via structure with dual current path | |
| JP2001007458A (ja) | 差動平衡信号伝送基板 | |
| JP2001015925A (ja) | プリント基板 | |
| CN110875288B (zh) | 半导体器件封装 | |
| JPH01162360A (ja) | 終端抵抗内蔵集積回路 | |
| JPH01158763A (ja) | 終端抵抗内蔵集積回路 | |
| US4275367A (en) | Digital diode phase shifter elements | |
| US6566975B2 (en) | Wiring board having parallel transmission lines to transmit equivalent signals in parallel | |
| JPH0716427U (ja) | 弾性表面波フィルタ共用器 | |
| JP2006121603A (ja) | 高周波スイッチ回路装置 | |
| JPS6313401A (ja) | 高周波伝送路の接続回路 | |
| JP3462397B2 (ja) | 高周波モジュール | |
| JPH071844Y2 (ja) | 集積回路パツケ−ジ | |
| JP3769388B2 (ja) | 光半導体装置 | |
| US20230276567A1 (en) | Multilayer circuit board having signal and power isolation circuit | |
| JPS62296611A (ja) | 半導体集積回路 | |
| JPS6122329Y2 (ja) | ||
| JPS595640A (ja) | 半導体装置 | |
| JPS63107129A (ja) | チツプキヤリア | |
| JP2681425B2 (ja) | 半導体集積回路装置 | |
| JPH0677341A (ja) | 回路基板 | |
| JPH071845Y2 (ja) | 集積回路パツケ−ジ | |
| JPWO2003069723A1 (ja) | 信号中継装置 |