CN115811292A - 层叠型电子部件 - Google Patents

层叠型电子部件 Download PDF

Info

Publication number
CN115811292A
CN115811292A CN202211110832.XA CN202211110832A CN115811292A CN 115811292 A CN115811292 A CN 115811292A CN 202211110832 A CN202211110832 A CN 202211110832A CN 115811292 A CN115811292 A CN 115811292A
Authority
CN
China
Prior art keywords
inductor
axis
conductor
electronic component
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211110832.XA
Other languages
English (en)
Inventor
佐藤拓也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN115811292A publication Critical patent/CN115811292A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/40—Structural association with built-in electric component, e.g. fuse
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1708—Comprising bridging elements, i.e. elements in a series path without own reference to ground and spanning branching nodes of another series path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1766—Parallel LC in series path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1775—Parallel LC in shunt or branch path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/46—Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H7/463—Duplexers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Filters And Equalizers (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Thermistors And Varistors (AREA)

Abstract

本发明提供层叠型电子部件。电子部件包括层叠体和第一电感器～第四电感器。第二电感器在－Y方向配置在第一电感器的前方。第三电感器和第四电感器在－X方向上分别配置在第一电感器和第二电感器的前方。在第一电感器和第四电感器各自的导体层部的长边方向的两端附近的部分，分别并联连接有两个以上的通孔列。在第二电感器和第三电感器各自的导体层部的长边方向的两端附近的部分，分别连接有一个通孔列。

Description

层叠型电子部件
技术领域
本发明涉及包括多个电感器的层叠型电子部件。
背景技术
在小型移动体通信设备中，广泛使用如下结构：设置在系统和使用频带不同的多个应用(application)中共同使用的天线，将该天线发送接收的多个信号使用分波器进行分离。
通常，将第一频带内的频率的第一信号和比第一频带高的第二频带内的频率的第二信号分离的分波器包括：公共端口；第一信号端口；第二信号端口；设置在从公共端口到第一信号端口的第一信号路径上的第一滤波器；和设置在从公共端口到第二信号端口的第二信号路径上的第二滤波器。作为第一滤波器和第二滤波器，例如可以采用使用电感器和电容器构成的LC谐振器。
作为分波器，已知有如中国专利申请公开第107408932A号说明书中公开的那样，使用包括层叠的多个电介质层的层叠体的分波器。另外，作为LC谐振器中使用的电感器，已知有如中国专利申请公开第107408932A号说明书中公开的那样在导体层的两端分别连接有过孔(via hole)导体的电感器、以及如中国专利申请公开第109643977A号说明书中公开的那样在导体层的两端分别连接有一个或两个过孔导体的电感器。
近年来，市场要求小型移动体通信设备的小型化和省空间化，也要求在该通信设备中使用的分波器的小型化。当随着分波器的小型化而使电感器变小时，存在电感器的Q值变小的情况。对此，在中国专利申请公开第109643977A号说明书中，通过在导体层的一端连接多个过孔导体，来使电感器的Q值增大。但是，当对分波器中包含的所有电感器，如中国专利申请公开第109643977A号说明书中记载的电感器那样，在导体层的一端连接多个过孔导体时，会导致分波器大型化。
上述的问题并不限于分波器，所有包括多个电感器的层叠型电子部件均存在上述的问题。
发明内容
本发明的目的在于，提供能够在增大电感器的Q值的同时小型化的层叠型电子部件。
本发明的层叠型电子部件包括：层叠体，其包括层叠的多个电介质层；与层叠体一体化的第一电感器，其绕与多个电介质层的层叠方向正交的第一轴线卷绕；与层叠体一体化的第二电感器，其绕与层叠方向正交的第二轴线卷绕；与层叠体一体化的第三电感器，其绕与层叠方向正交的第三轴线卷绕；和与层叠体一体化的第四电感器，其绕与层叠方向正交的第四轴线卷绕。第二电感器在与层叠方向正交的第一方向上配置在第一电感器的前方。第三电感器和第四电感器，在与层叠方向和第一方向正交的第二方向上，分别配置在第一电感器和第二电感器的前方。
第一电感器和第四电感器各自包括多个第一通孔列和至少一个第一导体层部。第二电感器和第三电感器各自包括多个第二通孔列和至少一个第二导体层部。多个第一通孔列和多个第二通孔列各自由两个以上的通孔串联连接而构成。至少一个第一导体层部和至少一个第二导体层部各自包括至少一个导体层。在至少一个第一导体层部的长边方向的两端附近的部分，分别并联连接有多个第一通孔列中的两个以上的第一通孔列。在至少一个第二导体层部的长边方向的两端附近的部分，分别连接有多个第二通孔列中的一个第二通孔列。
在本发明的层叠型电子部件中，可以是，第一轴线与第四轴线彼此平行。
另外，在本发明的层叠型电子部件中，可以是，与第二轴线平行的方向和与第四轴线平行的方向彼此正交。
另外，在本发明的层叠型电子部件中，可以是，第一电感器包括绕第一轴线卷绕少于一圈的一个导体部分。另外，可以是，第四电感器包括：各自绕第四轴线卷绕少于一圈的多个第一导体部分；和将多个第一导体部分串联连接的至少一个第一连接部分。
另外，在本发明的层叠型电子部件中，可以是，第二电感器包括：各自绕第二轴线卷绕少于一圈的多个第二导体部分；和将多个第二导体部分串联连接的至少一个第二连接部分。
另外，在本发明的层叠型电子部件中，可以是，第三轴线和第四轴线彼此平行。在该情况下，可以是，将包含第三轴线并且由第三电感器围成的第一空间垂直投影到与第三轴线垂直的虚拟平面而得到的区域的面积，大于将包含第四轴线并且由第四电感器围成的第二空间垂直投影到与第四轴线垂直的虚拟平面而得到的区域的面积。
另外，可以是，本发明的层叠型电子部件还包括：公共端口；第一信号端口；第二信号端口；设置在公共端口与第一信号端口之间的第一滤波器，其包括第一电感器和第二电感器，用于使第一通带内的频率的第一信号有选择地通过；和设置在公共端口与第二信号端口之间的第二滤波器，其包括第三电感器和第四电感器，用于使第二通带内的频率的第二信号有选择地通过。在该情况下，可以是，第一电感器从电路结构上看设置在比第二电感器更靠近第一信号端口的位置。另外，可以是，在第一滤波器的通过衰减特性中，第一电感器形成的衰减极点比第二电感器形成的衰减极点靠近第一通带。另外，在该情况下，可以是，第四电感器从电路结构上看设置在比第三电感器更靠近公共端口的位置。另外，可以是，在第二滤波器的通过衰减特性中，第四电感器形成的衰减极点比第三电感器形成的衰减极点靠近第二通带。
在本发明的层叠型电子部件中，第二电感器在第一方向上配置在第一电感器的前方。第三电感器和第四电感器在第二方向上分别配置在第一电感器和第二电感器的前方。另外，本发明中，在第一电感器和第四电感器各自的第一导体层部的长边方向的两端附近的部分，分别并联连接有两个以上的第一通孔列。在第二电感器和第三电感器各自的第二导体层部的长边方向的两端附近的部分，分别连接有一个第二通孔列。由此，根据本发明，能够在增大电感器的Q值的同时，将层叠型电子部件小型化。
本发明的其它目的、特征和优点，通过下面的说明将会变得充分明确。
附图说明
图1是表示本发明一个实施方式的层叠型电子部件的电路结构的电路图。
图2是表示本发明一个实施方式的层叠型电子部件的电路结构的电路图。
图3是表示本发明一个实施方式的层叠型电子部件的外观的立体图。
图4A～图4C是表示本发明一个实施方式的层叠型电子部件的层叠体中的第1层～第3层的电介质层的图案形成面的说明图。
图5A～图5C是表示本发明一个实施方式的层叠型电子部件的层叠体中的第4层～第6层的电介质层的图案形成面的说明图。
图6A～图6C是表示本发明一个实施方式的层叠型电子部件的层叠体中的第7层～第9层的电介质层的图案形成面的说明图。
图7A～图7C是表示本发明一个实施方式的层叠型电子部件的层叠体中的第10层～第12层的电介质层的图案形成面的说明图。
图8A是表示本发明一个实施方式的层叠型电子部件的层叠体中的第13层的电介质层的图案形成面的说明图。
图8B是表示本发明一个实施方式的层叠型电子部件的层叠体中的第14层～第21层的电介质层的图案形成面的说明图。
图8C是表示本发明一个实施方式的层叠型电子部件的层叠体中的第22层的电介质层的图案形成面的说明图。
图9A和图9B是表示本发明一个实施方式的层叠型电子部件的层叠体中的第23层和第24层的电介质层的图案形成面的说明图。
图10是表示本发明一个实施方式的层叠型电子部件的层叠体的内部的立体图。
图11是表示本发明一个实施方式的层叠型电子部件的层叠体的内部的立体图。
图12是表示图10和图11所示的层叠体的内部的一部分的侧视图。
图13是表示图10和图11所示的层叠体的内部的一部分的侧视图。
图14是表示图10和图11所示的层叠体的内部的一部分的侧视图。
图15是表示图10和图11所示的层叠体的内部的一部分的侧视图。
图16是表示图10和图11所示的层叠体的内部的一部分的俯视图。
图17是表示图10和图11所示的层叠体的内部的一部分的俯视图。
图18是表示本发明一个实施方式的层叠型电子部件中的公共端口与第一信号端口之间的通过衰减特性的特性图。
图19是表示本发明一个实施方式的层叠型电子部件中的公共端口与第二信号端口之间的通过衰减特性的特性图。
具体实施方式
下面，参照附图对本发明的实施方式进行详细说明。首先，参照图1对本发明一个实施方式的层叠型电子部件(下面，仅记为电子部件)1的结构的概要进行说明。在图1中，作为电子部件1的例子，表示出了分波器(双工器)。分波器包括：用于使第一通带内的频率的第一信号有选择地通过的第一滤波器10；和用于使比第一通带高的第二通带内的频率的第二信号有选择地通过的第二滤波器20。
电子部件1还包括：公共端口2；第一信号端口3；第二信号端口4；将公共端口2和第一信号端口3连接的第一信号路径5；以及将公共端口2和第二信号端口4连接的第二信号路径6。第一滤波器10从电路结构上看设置在公共端口2与第一信号端口3之间。第二滤波器20从电路结构上看设置在公共端口2与第二信号端口4之间。第一信号路径5是从公共端口2经由第一滤波器10到第一信号端口3的路径。第二信号路径6是从公共端口2经由第二滤波器20到第二信号端口4的路径。
第一通带内的频率的第一信号有选择地通过设置有第一滤波器10的第一信号路径5。第二通带内的频率的第二信号有选择地通过设置有第二滤波器20的第二信号路径6。这样，电子部件1能够将第一信号和第二信号分离。
接着，参照图1对第一滤波器10的结构的一个例子进行说明。第一滤波器10包括电感器L11、L12、L13和电容器C11、C12、C13、C14、C15、C16。电感器L11、L12从电路结构上看设置在第一信号路径5上。另外，电感器L11从电路结构上看设置在比电感器L12更靠近第一信号端口3的位置。电感器L11的一端与第一信号端口3连接。电感器L11的另一端与电感器L12的一端连接。电感器L12的另一端与公共端口2连接。
电容器C11与电感器L11并联连接。电容器C12与电感器L12并联连接。电容器C13的一端与电感器L11的一端连接。电容器C13的另一端与电感器L12的另一端连接。
电容器C14的一端与电感器L11的一端连接。电容器C15的一端连接于电感器L11与电感器L12的连接点。电容器C14、C15各自的另一端与电感器L13的一端连接。电感器L13的另一端与地线连接。电容器C16与电感器L13并联连接。电感器L13从电路结构上看设置在第一信号路径5与地线之间。
接着，参照图2对第二滤波器20的结构的一个例子进行说明。第二滤波器20包括电感器L21、L22和电容器C21、C22、C23、C24、C25、C26、C27、C28、C29、C30、C31。电容器C21的一端与第二信号端口4连接。电容器C21的另一端与电容器C22的一端连接。电容器C22的另一端与电容器C23的一端连接。电容器C23的另一端与公共端口2连接。
电容器C24的一端与电容器C21的一端连接。电容器C24的另一端与电容器C22的另一端连接。电容器C25的一端连接于电容器C22与电容器C23的连接点。
电感器L21从电路结构上看设置在第二信号路径6与地线之间。电感器L21包括电感器部分211、212。电感器部分211的一端连接于电容器C21与电容器C22的连接点。电感器部分211的另一端与电感器部分212的一端连接。电感器部分212的另一端与地线连接。
电感器L22从电路结构上看设置在第二信号路径6与地线之间。另外，电感器L22从电路结构上看设置在比电感器L21更靠近公共端口2的位置。电感器L22包括电感器部分221、222。电感器部分221的一端与电容器C25的另一端连接。电感器部分221的另一端与电感器部分222的一端连接。电感器部分222的另一端与地线连接。
电感器L21的电感器部分211和电感器L22的电感器部分221彼此磁耦合。电感器L21的电感器部分212和电感器L22的电感器部分222彼此没有磁耦合。
电容器C26与电感器L21的电感器部分211并联连接。电容器C27与电感器L21的电感器部分212并联连接。电容器C28的一端与电感器部分211的一端连接。电容器C28的另一端与电感器部分212的另一端连接。
电容器C29与电感器L22的电感器部分221并联连接。电容器C30与电感器L22的电感器部分222并联连接。电容器C31的一端与电感器部分221的一端连接。电容器C31的另一端与电感器部分222的另一端连接。
接着，参照图3对电子部件1的其它结构进行说明。图3是表示电子部件1的外观的立体图。
电子部件1还包括层叠体50，该层叠体50包括层叠的多个电介质层和多个导体。层叠体50用于将公共端口2、第一信号端口3、第二信号端口4、电感器L11、L12、L13、L21、L22和电容器C11～C16、C21～C31一体化。第一滤波器10和第二滤波器20分别使用多个导体构成。
层叠体50具有：位于多个电介质层的层叠方向T的两端的底面50A和上表面50B；和将底面50A和上表面50B连接的四个侧面50C～50F。侧面50C、50D彼此朝向相反侧，侧面50E、50F也彼此朝向相反侧。侧面50C～50F与上表面50B和底面50A垂直。
在此，如图3所示的那样定义X方向、Y方向和Z方向。X方向、Y方向和Z方向彼此正交。在本实施方式中，将与层叠方向T平行的一个方向设为Z方向。另外，将与X方向相反的方向设为－X方向，将与Y方向相反的方向设为－Y方向，将与Z方向相反的方向设为－Z方向。
如图3所示，底面50A位于层叠体50的－Z方向的端部。上表面50B位于层叠体50的Z方向的端部。底面50A和上表面50B各自的形状为在X方向上较长的矩形形状。侧面50C位于层叠体50的－X方向的端部。侧面50D位于层叠体50的X方向的端部。侧面50E位于层叠体50的－Y方向的端部。侧面50F位于层叠体50的Y方向的端部。
从Z方向看时的层叠体50的平面形状即底面50A的形状(上表面50B的形状)为长方形。该长方形的长边与X方向平行，该长方形的短边与Y方向平行。
电子部件1还包括：设置在层叠体50的底面50A的信号端子112、113、114；和与地线连接的接地端子111、115、116、117、118、119。接地端子111配置在存在于底面50A、侧面50D和侧面50E交叉的位置的角部的附近。信号端子113配置在存在于底面50A、侧面50D和侧面50F交叉的位置的角部的附近。信号端子114配置在存在于底面50A、侧面50C和侧面50F交叉的位置的角部的附近。接地端子115配置在存在于底面50A、侧面50C和侧面50E交叉的位置的角部的附近。
信号端子112配置在接地端子111与接地端子115之间。接地端子116配置在接地端子111与信号端子113之间。接地端子117配置在信号端子113与信号端子114之间。接地端子118配置在信号端子114与接地端子115之间。接地端子119配置在底面50A的中央。
信号端子112与公共端口2对应，信号端子113与第一信号端口3对应，信号端子114与第二信号端口4对应。因此，公共端口2、第一信号端口3和第二信号端口4设置在层叠体50的底面50A。
接着，参照图4A～图9B对构成层叠体50的多个电介质层和多个导体层的一个例子进行说明。在该例子中，层叠体50具有层叠的24层的电介质层。下面，将该24层的电介质层从下到上依次称为第1层～第24层的电介质层。另外，用附图标记51～74表示第1层～第24层的电介质层。
在图4A～图8C中，多个圆表示多个通孔。在电介质层51～72各自中形成有多个通孔。多个通孔分别通过在通孔用的孔中填充导体膏而形成。多个通孔各自与导体层或其它通孔连接。
图4A表示第1层的电介质层51的图案形成面。在电介质层51的图案形成面上形成有端子111～119。图4B表示第2层的电介质层52的图案形成面。在电介质层52的图案形成面上形成有导体层521、522、523、524、525。
图4C表示第3层的电介质层53的图案形成面。在电介质层53的图案形成面上形成有导体层531、532、533、534、535、536、537、538、539、5310、5311、5312。导体层531的一端与导体层5311连接。导体层531的另一端与导体层5312连接。在图4C中，用虚线表示导体层531与导体层5311的边界以及导体层531与导体层5312的边界。
图5A表示第4层的电介质层54的图案形成面。在电介质层54的图案形成面上形成有导体层541、542、543、544、545、546、547、548。导体层541、543与导体层542连接。图5B表示第5层的电介质层55的图案形成面。在电介质层55的图案形成面上形成有导体层551、552、553、554。导体层554与导体层553连接。图5C表示第6层的电介质层56的图案形成面。在电介质层56的图案形成面上形成有导体层561、562。
图6A表示第7层的电介质层57的图案形成面。在电介质层57的图案形成面上形成有导体层571、572。导体层572与导体层571连接。图6B表示第8层的电介质层58的图案形成面。在电介质层58的图案形成面上没有形成导体层。图6C表示第9层的电介质层59的图案形成面。在电介质层59的图案形成面上形成有导体层591。
图7A表示第10层的电介质层60的图案形成面。在电介质层60的图案形成面上形成有导体层601。图7B表示第11层的电介质层61的图案形成面。在电介质层61的图案形成面上没有形成导体层。图7C表示第12层的电介质层62的图案形成面。在电介质层62的图案形成面上形成有导体层621、622。从与层叠方向T平行的一个方向(Z方向)看时的导体层621、622的形状可以相同。
图8A表示第13层的电介质层63的图案形成面。在电介质层63的图案形成面上形成有导体层631、632。从与层叠方向T平行的一个方向(Z方向)看时的导体层631、632的形状可以相同。图8B表示第14层～第21层的电介质层64～71的图案形成面。在电介质层64～71的图案形成面上没有形成导体层。图8C表示第22层的电介质层72的图案形成面。在电介质层72的图案形成面上形成有导体层721、722、723、724、725、726、727。从与层叠方向T平行的一个方向(Z方向)看时的导体层722、723、724的形状可以相同。从与层叠方向T平行的一个方向(Z方向)看时的导体层726、727的形状可以相同。
图9A表示第23层的电介质层73的图案形成面。在电介质层73的图案形成面上形成有导体层731、732、733、734、735、736、737。从与层叠方向T平行的一个方向(Z方向)看时的导体层732、733、734的形状可以相同。从与层叠方向T平行的一个方向(Z方向)看时的导体层736、737的形状可以相同。图9B表示第24层的电介质层74的图案形成面。在电介质层74的图案形成面上形成有由导体层构成的标记741。
图2所示的层叠体50通过将第1层～第24层的电介质层51～74，以第1层的电介质层51的图案形成面成为层叠体50的底面50A、且第24层的电介质层74的与图案形成面相反侧的面成为层叠体50的上表面50B的方式层叠而构成。
图4A～图8C所示的多个通孔各自，在将第1层～第22层的电介质层51～72层叠时，与在层叠方向T上重叠的导体层或在层叠方向T上重叠的其它通孔连接。另外，图4A～图8C所示的多个通孔中的位于端子内或导体层内的通孔与该端子或该导体层连接。
图10和图11表示第1层～第24层的电介质层51～74层叠而构成的层叠体50的内部。如图10和图11所示，在层叠体50的内部，图4A～图9A所示的多个导体层和多个通孔层叠。此外，在图10和图11中省略了标记741。
层叠体50例如可以使电介质层51～74的材料为陶瓷，通过低温同时烧制法来制作。在该情况下，首先，分别制作在后面将会成为电介质层51～74的多个陶瓷生片。在各陶瓷生片上形成有在后面将会成为多个导体层的多个烧制前导体层和在后面将会成为多个通孔的多个烧制前通孔。接着，将多个陶瓷生片层叠，制作生片层叠体。接着，将该生片层叠体切断，制作烧制前层叠体。接着，通过低温同时烧制工序对该烧制前层叠体中的陶瓷和导体进行烧制，使层叠体50完成。
接着，参照图4A～图15对电感器L11、L12、L13、L21、L22的结构进行详细说明。图12～图15是表示层叠体50的内部的一部分的侧视图。图12表示从侧面50D侧看的层叠体50的内部的一部分，主要表示出了电感器L11、L12、L13。图13表示从侧面50E侧看的层叠体50的内部的一部分，主要表示出了电感器L12、L13、L22。图14表示从侧面50C侧看的层叠体50的内部的一部分，主要表示出了电感器L21、L22。图15表示从侧面50F侧看的层叠体50的内部的一部分，主要表示出了电感器L11、L21。
电感器L11、L12、L13、L21、L22各自与层叠体50一体化。如后所述，电感器L11、L12、L21、L22各自包括多个通孔列。多个通孔列各自由在层叠方向T上排列的两个以上的通孔串联连接而构成。
首先，对电感器L11的结构进行说明。如图12和图15所示，电感器L11绕轴线A11卷绕，该轴线A11平行于与层叠方向T正交的方向。在本实施方式中，特别是轴线A11在与Y方向平行的方向上延伸。
另外，电感器L11包括绕轴线A11卷绕少于一圈的一个导体部分。电感器L11的导体部分包括导体层部11C1(参照图10和图11)。导体层部11C1具有在与X方向平行的方向上较长的形状。导体层部11C1包括在层叠方向T上配置在彼此不同的位置且利用4个通孔并联连接的导体层721、731(参照图8C和图9A)。导体层721、731各自在与X方向平行的方向上延伸。
电感器L11的导体部分还包括两个通孔列11T1和两个通孔列11T2(参照图10和图11)。在导体层部11C1的长边方向的一端附近的部分，并联连接有两个通孔列11T1。在导体层部11C1的长边方向的另一端附近的部分，并联连接有两个通孔列11T2。
接着，对电感器L12的结构进行说明。如图12和图13所示，电感器L12绕轴线A12卷绕，该轴线A12平行于与层叠方向T正交的方向。在本实施方式中，特别是轴线A12在与X方向平行的方向上延伸。另外，电感器L12包括：各自绕轴线A12卷绕少于一圈的导体部分L12A、L12B、L12C；将导体部分L12A、L12B串联连接的连接部分L12D；和将导体部分L12B、L12C串联连接的连接部分L12E。
导体部分L12A、L12B、L12C分别包括导体层部12C1、12C2、12C3(参照图10和图11)。导体层部12C1、12C2、12C3各自具有在与Y方向平行的方向上较长的形状。
导体层部12C1包括在层叠方向T上配置在彼此不同的位置且利用两个通孔并联连接的导体层722、732(参照图8C和图9A)。导体层部12C2包括在层叠方向T上配置在彼此不同的位置且利用两个通孔并联连接的导体层723、733(参照图8C和图9A)。导体层部12C3包括在层叠方向T上配置在彼此不同的位置且利用两个通孔并联连接的导体层724、734(参照图8C和图9A)。导体层722～724、732～734各自在与Y方向平行的方向上延伸。
导体部分L12A还包括通孔列12T1、12T2(参照图10和图11)。通孔列12T1与导体层部12C1的长边方向的一端附近的部分连接。通孔列12T2与导体层部12C1的长边方向的另一端附近的部分连接。
导体部分L12B还包括通孔列12T3、12T4(参照图10和图11)。通孔列12T3与导体层部12C2的长边方向的一端附近的部分连接。通孔列12T4与导体层部12C2的长边方向的另一端附近的部分连接。
导体部分L12C还包括通孔列12T5、12T6(参照图10和图11)。通孔列12T5与导体层部12C3的长边方向的一端附近的部分连接。通孔列12T6与导体层部12C3的长边方向的另一端附近的部分连接。
连接部分L12D将导体部分L12A的通孔列12T2和导体部分L12B的通孔列12T3连接。另外，连接部分L12D包括导体层部12C4(参照图10)。导体层部12C4包括在层叠方向T上配置在彼此不同的位置且利用两个通孔并联连接的导体层621、631(参照图7C和图8A)。
连接部分L12E将导体部分L12B的通孔列12T4和导体部分L12C的通孔列12T5连接。另外，连接部分L12E包括导体层部12C5(参照图10)。导体层部12C5包括在层叠方向T上配置在彼此不同的位置且利用两个通孔并联连接的导体层622、632(参照图7C和图8A)。
图5A和图5B所示的导体层542、552在层叠方向T上配置在彼此不同的位置且利用三个通孔并联连接。导体层542、552将电感器L11的导体部分的通孔列11T3、11T4和电感器L12的导体部分L12A的通孔列12T1连接。
接着，对电感器L13的结构进行说明。电感器L13绕与层叠方向T平行的轴线A13卷绕。电感器L13由导体层531(参照图4C)构成。
接着，对电感器L21的结构进行说明。如图14和图15所示，电感器L21绕轴线A21卷绕，该轴线A21平行于与层叠方向T正交的方向。在本实施方式中，特别是轴线A21在与Y方向平行的方向上延伸。
另外，电感器L21包括绕轴线A21卷绕少于一圈的一个导体部分。电感器L21的导体部分包括导体层部21C1(参照图10和图11)。导体层部21C1包括在层叠方向T上配置在彼此不同的位置且利用两个通孔并联连接的导体层725、735(参照图8C和图9A)。导体层725、735各自包括在X方向上延伸的第一部分和在Y方向上延伸的第二部分。
电感器L21的导体部分还包括通孔列21T1、21T2(参照图10和图11)。通孔列21T1与导体层部21C1的长边方向的一端附近的部分连接。通孔列21T2与导体层部21C1的长边方向的另一端附近的部分连接。
电感器L21还包括导体层部21C2、21C3(参照图11)。导体层部21C1将通孔列21T1的一端和通孔列21T2的一端连接。导体层部21C2以与通孔列21T1的另一端连接、且接近通孔列21T2的另一端的方式延伸。导体层部21C3以与通孔列21T2的另一端连接、且接近通孔列21T1的另一端的方式延伸。
导体层部21C2包括在层叠方向T上配置在彼此不同的位置且利用两个通孔并联连接的导体层561、571(参照图5C和图6A)。导体层部21C3包括在层叠方向T上配置在彼此不同的位置且利用两个通孔并联连接的导体层544、553(参照图5A和图5B)。
导体层部21C1、21C2和通孔列21T1、21T2构成电感器L21的电感器部分211。导体层部21C3构成电感器L21的电感器部分212。导体层部21C3(导体层544、553)经由导体层526、5310(参照图4B和图4C)和多个通孔与接地端子117连接。
接着，对电感器L22的结构进行说明。如图13和图14所示，电感器L22绕轴线A22卷绕，该轴线A22平行于与层叠方向T正交的方向。在本实施方式中，特别是轴线A22在与Y方向平行的方向上延伸。另外，电感器L22包括：各自绕轴线A22卷绕少于一圈的导体部分L22A、L22B；和将导体部分L22A、L22B串联连接的连接部分L22C。
导体部分L22A、L22B分别包括导体层部22C1、22C2(参照图10和图11)。导体层部22C1、22C2各自具有在与X方向平行的方向上较长的形状。
导体层部22C1包括在层叠方向T上配置在彼此不同的位置且利用4个通孔并联连接的导体层726、736(参照图8C和图9A)。导体层部22C2包括在层叠方向T上配置在彼此不同的位置且利用4个通孔并联连接的导体层727、737(参照图8C和图9A)。导体层726、727、736、737各自在与X方向平行的方向上延伸。
导体部分L22A还包括两个通孔列22T1和两个通孔列22T2(参照图10和图11)。在导体层部22C1的长边方向的一端附近的部分，并联连接有两个通孔列22T1。在导体层部22C1的长边方向的另一端附近的部分，并联连接有两个通孔列22T2。
导体部分L22B还包括两个通孔列22T3和两个通孔列22T4(参照图10和图11)。在导体层部22C2的长边方向的一端附近的部分，并联连接有两个通孔列22T3。在导体层部22C2的长边方向的另一端附近的部分，并联连接有两个通孔列22T4。
连接部分L22C将导体部分L22A的两个通孔列22T2和导体部分L22B的两个通孔列22T3连接。另外，连接部分L22C包括导体层部22C3(参照图10和图11)。导体层部22C3包括在层叠方向T上配置在彼此不同的位置且利用4个通孔并联连接的导体层591、601(参照图6C和图7A)。
导体部分L22A构成电感器L22的电感器部分221。导体部分L22B构成电感器L22的电感器部分222。导体部分L22B从电路结构上看设置在导体部分L22A与地线之间。导体部分L22B的两个通孔列22T4经由导体层525、539(参照图4B和图4C)和多个通孔与接地端子115、118连接。
接着，对电容器C11～C16、C21～C31与图4A～图9B所示的层叠体50的内部的构成要素的对应关系进行说明。电容器C11由图4B～图5A、图8C和图9A所示的导体层521、532、541、551和这些导体层之间的电介质层52、53、54构成。电容器C12由图7C、图8A、图8C和图9A所示的导体层621、622、631、632、722～724、732～734和这些导体层之间的电介质层62、72构成。电容器C13由导体层721～724、731～734构成。
电容器C14由图4C所示的导体层5311、532构成。电容器C15由导体层5311、图5A所示的导体层542和这些导体层之间的电介质层53构成。电容器C16由图4C和图5A所示的导体层5312、543和这些导体层之间的电介质层53构成。
电容器C21由图4C和图5A所示的导体层533、545和这些导体层之间的电介质层53构成。电容器C22由图4C、图5A和图5C所示的导体层534、545和这些导体层之间的电介质层53构成。电容器C23由图4C和图5A所示的导体层535、546和这些导体层之间的电介质层53构成。电容器C24由导体层533、534构成。电容器C25由图4C、图5A和图5C所示的导体层536、546、547和这些导体层之间的电介质层53构成。
电容器C26由图5C、图6A、图8C和图9A所示的导体层561、571、725、735和这些导体层之间的电介质层56、72构成。电容器C27由图5A和图5B所示的导体层544、553和这些导体层之间的电介质层54构成。电容器C28由图5B和图6A所示的导体层554、572和这些导体层之间的电介质层55、56构成。
电容器C29由图6C、图7A、图8C和图9A所示的导体层591、601、726、736和这些导体层之间的电介质层59、72构成。电容器C30由导体层591、601、图8C和图9A所示的导体层727、737和这些导体层之间的电介质层59、72构成。电容器C31由图4C和图5A所示的导体层537、548和这些导体层之间的电介质层53构成。
接着，参照图10～图17对本实施方式的电子部件1的结构上的特征进行说明。图16和图17是表示图10和图11所示的层叠体50的内部的一部分的俯视图。
如图10～图15所示，电感器L12在与层叠方向T正交的一个方向即－Y方向上配置在电感器L11的前方。电感器L21和电感器L22，在与层叠方向T正交的一个方向即－X方向上，分别配置在电感器L11和电感器L12的前方。
在图12和图15中，由带附图标记S11的虚线包围的区域表示包含轴线A11并且由电感器L11围成的空间。另外，在图12和图13中，由带附图标记S12的虚线包围的区域表示包含轴线A12并且由电感器L12围成的空间。另外，在图14和图15中，由带附图标记S21的虚线包围的区域表示包含轴线A21并且由电感器L21围成的空间。另外，在图13和图14中，由带附图标记S22的虚线包围的区域表示包含轴线A22并且由电感器L22围成的空间。
在图15中，由带附图标记S11的虚线包围的区域也是将空间S11垂直投影到与轴线A11垂直的虚拟平面(XZ平面)而得到的区域。下面，将该区域称为空间S11的投影区域。空间S11的投影区域的面积相当于电感器L11的开口面积。
另外，在图12中，由带附图标记S12的虚线包围的区域也是将空间S12垂直投影到与轴线A12垂直的虚拟平面(YZ平面)而得到的区域。下面，将该区域称为空间S12的投影区域。空间S12的投影区域的面积相当于电感器L12的开口面积。
另外，在图15中，由带附图标记S21的虚线包围的区域也是将空间S21垂直投影到与轴线A21垂直的虚拟平面(XZ平面)而得到的区域。下面，将该区域称为空间S21的投影区域。空间S21的投影区域的面积相当于电感器L21的开口面积。
另外，在图13中，由带附图标记S22的虚线包围的区域也是将空间S22垂直投影到与轴线A22垂直的虚拟平面(XZ平面)而得到的区域。下面，将该区域称为空间S22的投影区域。空间S22的投影区域的面积相当于电感器L22的开口面积。
如图12和图15所示，空间S11的投影区域的面积大于空间S12的投影区域的面积。另外，如图12和图15所示，空间S21的投影区域的面积大于空间S12的投影区域的面积。另外，如图12和图13所示，空间S22的投影区域的面积大于空间S12的投影区域的面积。
另外，如图13和图15所示，空间S21的投影区域的面积和空间S22的投影区域的面积彼此不同。在本实施方式中，特别是空间S21的投影区域的面积大于空间S22的投影区域的面积。另外，空间S21的投影区域在层叠方向T上的尺寸大于空间S22的投影区域在层叠方向T上的尺寸。
在从与轴线A11平行的一个方向(Y方向)看时，电感器L11被配置成空间S11的一部分与空间S12的至少一部分重叠。
在从与轴线A12平行的一个方向(X方向)看时，电感器L12被配置成空间S12的至少一部分与空间S22重叠。另外，电感器L12被配置成轴线A12与层叠体50的底面50A的长边(上表面50B的长边)平行。
电感器L13被配置成轴线A13不与空间S11、S21、S22交叉但与空间S12交叉。换言之，电感器L13被配置成在从Z方向看时与电感器L12重叠。在电感器L12与电感器L13之间，具体而言，在导体层531(参照图4C)与导体层621、622(图7C参照)之间，没有设置用于构成电容器的电容器用导体层。
在从与轴线A21平行的一个方向(Y方向)看时，电感器L21被配置成空间S21的一部分与空间S22的至少一部分重叠。换言之，在从与轴线A22平行的一个方向(Y方向)看时，电感器L22被配置成空间S22的至少一部分与空间S21的一部分重叠。
电感器L21的导体层部21C3配置在电感器L21的导体层部21C1与底面50A之间。在从与层叠方向T平行的一个方向(Z方向)看时，导体层部21C3以横切信号端子114的方式延伸。另外，电感器L21与接地端子117电连接。电感器L22与接地端子115、118电连接。
电感器L22包括：构成电感器L22的电感器部分221的导体部分L22A；构成电感器L22的电感器部分222的导体部分L22B；和将导体部分L22A、L22B串联连接的连接部分L22C。导体部分L22A(电感器部分221)与电感器L21中构成电感器L21的电感器部分211的导体层部21C1、21C2和通孔列21T1、21T2磁耦合。
在图17中表示出了构成电感器L11的导体层部11C1的两个导体层721、731。如图17所示，导体层721的面积大于导体层731的面积。在从与层叠方向T平行的一个方向(Z方向)看时，导体层731配置在导体层721的外缘的内侧。从Z方向看时的导体层731的形状与从Z方向看时的导体层721的形状为相似形。导体层721配置在导体层731与轴线A11之间。
对导体层721、731的上述的说明也适用于导体层72x、73x的组(x为2以上7以下的整数)。如果将对导体层721、731的上述的说明中的导体层721、731分别置换成导体层72x、73x，则成为对导体层72x、73x的说明。此外，在对构成电感器L12的导体层72x、73x的组进行说明的情况下，上述的说明中的轴线A11置换成轴线A12。另外，在对构成电感器L21的导体层725、735的组进行说明的情况下，上述的说明中的轴线A11置换成轴线A21。另外，在对构成电感器L22的导体层72x、73x的组进行说明的情况下，上述的说明中的轴线A11置换成轴线A22。
在图16中表示出了构成电感器L12的导体层部12C4的两个导体层621、631。如图16所示，导体层631的面积大于导体层621的面积。在从与层叠方向T平行的一个方向(Z方向)看时，导体层621配置在导体层631的外缘的内侧。从Z方向看时的导体层621的形状与从Z方向看时的导体层631的形状为相似形。导体层631配置在导体层621与轴线A12之间。
对导体层621、631的上述的说明也适用于导体层622、632的组、导体层561、571的组、导体层543、553的组、以及导体层591、601的组。如果将对导体层621、631的上述的说明中的导体层621、631分别置换成导体层622、632，则成为对导体层622、632的说明。
另外，如果将对导体层621、631的上述的说明中的导体层621、631分别置换成导体层561、571或导体层543、553，将对导体层621、631的上述的说明中的轴线A12置换成轴线A21，则成为对导体层561、571或导体层543、553的说明。
另外，如果将对导体层621、631的上述的说明中的导体层621、631分别置换成导体层591、601，将对导体层621、631的上述的说明中的轴线A12置换成轴线A22，则成为对导体层591、601的说明。
接着，示出本实施方式的电子部件1的特性的一个例子。图18是表示公共端口2与第一信号端口3之间的通过衰减特性即第一滤波器10的通过衰减特性的特性图。图19是表示公共端口2与第二信号端口4之间的通过衰减特性即第二滤波器20的通过衰减特性的特性图。在图18和图19中，横轴表示频率，纵轴表示衰减量。
在图18中，附图标记91表示由电感器L11形成的衰减极点，附图标记92表示由电感器L12形成的衰减极点。在第一滤波器10的通过衰减特性中，电感器L12在频率比第一通带高的一侧形成衰减极点92。在第一滤波器10的通过衰减特性中，电感器L11在第一通带与衰减极点92之间形成衰减极点91。即，在第一滤波器10的通过衰减特性中，电感器L11形成的衰减极点91比电感器L12形成的衰减极点92更靠近第一通带。
在图19中，附图标记93表示由电感器L21形成的衰减极点，附图标记94表示由电感器L22形成的衰减极点。在第二滤波器20的通过衰减特性中，电感器L21在频率比第二通带低的一侧形成衰减极点93。在第二滤波器20的通过衰减特性中，电感器L22在衰减极点93与第二通带之间形成衰减极点94。即，在第二滤波器20的通过衰减特性中，电感器L22形成的衰减极点94比电感器L21形成的衰减极点93更靠近第二通带。
下面，对电感器L11、L12、L13、L21、L22各自的电感和Q值的一个例子进行说明。在一个例子中，电感器L11的电感为0.8nH。电感器L11的Q值为125。电感器L12的电感为3.4nH。电感器L12的Q值为113。电感器L13的电感为0.81nH。电感器L13的Q值为53。电感器L21的电感为1.5nH。电感器L21的Q值为73。电感器L22的电感为2.0nH。电感器L22的Q值为127。
接着，对本实施方式的电子部件1的作用和效果进行说明。在本实施方式中，在电感器L11中，在导体层部11C1的长边方向的两端附近的部分分别并联连接有两个通孔列。另外，在电感器L22中，在导体层部22C1的长边方向的两端附近的部分分别并联连接有两个通孔列，在导体层部22C2的长边方向的两端附近的部分分别并联连接有两个通孔列。
另外，电感器L12中，在导体层部12C1的长边方向的两端附近的部分分别连接有一个通孔列，在导体层部12C2的长边方向的两端附近的部分分别连接有一个通孔列，在导体层部12C3的长边方向的两端附近的部分分别连接有一个通孔列。另外，电感器L21中，在导体层部21C1的长边方向的两端附近的部分分别连接有一个通孔列。
如上所述，在本实施方式中，在电感器L11、L22各自中，在导体层部的一端并联连接有多个(两个)通孔列。由此，根据本实施方式，能够增大电感器L11、L22各自的Q值。
另一方面，在本实施方式中，在电感器L12、L21各自中，在导体层部的一端连接有一个通孔列。由此，根据本实施方式，在电感器L11、L12、L21、L22的全部中，与在导体层部的一端并联连接多个通孔列的情况相比，能够使电子部件1变小。
此外，在第一滤波器10中，优选使形成最靠近第一通带的衰减极点91的电感器L11的Q值增大。另外，在第二滤波器20中，优选使形成最靠近第二通带的衰减极点94的电感器L22的Q值增大。在本实施方式中，从这样的观点出发，在电感器L11、L22各自中，在导体层部的一端并联连接多个(两个)通孔列，从而增大了电感器L11、L22各自的Q值。
另外，在本实施方式中，电感器L12在－Y方向上配置在电感器L11的前方，电感器L21和电感器L22在－X方向上分别配置在电感器L11和电感器L12的前方。即，在本实施方式中，电感器L11、L12排列成一列，电感器L21、L22在与电感器L11、L12不同的位置排列成一列。由此，根据本实施方式，与电感器L11、L22排列成一列，且电感器L12、L21在与电感器L11、L22不同的位置排列成一列的情况相比，能够使在层叠体50内产生的无用的空间减小，其结果是，能够使电子部件1小型化。
如上所述，根据本实施方式，能够增大电感器L11、L22各自的Q值，同时将电子部件1小型化。
另外，在本实施方式中，卷绕电感器L11的轴线A11和卷绕电感器L22的轴线A22彼此平行。本实施方式中，特别是轴线A11、A22均在与Y方向平行的方向上延伸。另外，在电感器L11、L22各自中，导体层部具有在X方向上较长的形状。因此，根据本实施方式，与轴线A11和轴线A22彼此正交的情况相比，能够使层叠体50的Y方向的尺寸减小。
另外，在本实施方式中，与轴线A12平行的方向和与轴线A22平行的方向彼此正交。在本实施方式中，特别是与轴线A12平行的方向是与X方向平行的方向，与轴线A22平行的方向是与Y方向平行的方向。另外，在本实施方式中，电感器L12绕与X方向平行的轴线A12卷绕约3圈。如上所述，在电感器L22中，导体层部具有在X方向上较长的形状。因此，根据本实施方式，与轴线A22与X方向平行，且电感器L22的导体层部具有在X方向上较短的形状的情况相比，能够使将电感器L12绕轴线A12多次卷绕时产生的无用的空间减小。
接着，对本实施方式中的其它的效果进行说明。在本实施方式中，与电感器L11的开口面积相当的空间S11的投影区域的面积大于与电感器L12的开口面积相当的空间S12的投影区域的面积。即，在本实施方式中，与电感器L12的开口面积相当的空间S12的投影区域的面积小于与电感器L11的开口面积相当的空间S11的投影区域的面积。由此，能够在电感器L12的附近形成用于配置其它的电感器的空间。在本实施方式中，在上述的空间中配置有电感器L13。如上所述，电感器L13被配置成轴线A13不与空间S11交叉但与空间S12交叉。在本实施方式中，电感器L11、L12、L13还分别绕与彼此不同的方向平行的轴线卷绕。本实施方式中，特别是轴线A11、A12、A13彼此正交。由此，根据本实施方式，能够抑制电感器L11、L12、L13间的电磁场耦合，同时使电子部件1小型化。
另外，在本实施方式中，电感器L11被配置成在从与轴线A11平行的一个方向看时，空间S11的一部分与空间S12的至少一部分重叠。由此，根据本实施方式，与空间S11和空间S12不彼此重叠的情况相比，能够使电子部件1小型化。
另外，根据本实施方式，第一滤波器10包括电感器L11、L12、L13。根据本实施方式，通过电感器L11、L12、L13的上述特征，能够使层叠体50内的第一滤波器10的区域减小，其结果是，能够使电子部件1小型化。
另外，在本实施方式中，与电感器L12的开口面积相当的空间S12的投影区域的面积小于与电感器L22的开口面积相当的空间S22的投影区域的面积。在本实施方式中，电感器L12、L13、L22还分别绕与彼此不同的方向平行的轴线卷绕。在本实施方式中，特别是轴线A12、A13、A22彼此正交。由此，根据本实施方式，能够抑制电感器L12、L13、L22间的电磁场耦合，同时使电子部件1小型化。
另外，在本实施方式中，电感器L12被配置成在从与轴线A12平行的一个方向看时，空间S12的一部分与空间S22的至少一部分重叠。由此，根据本实施方式，与空间S12和空间S22不彼此重叠的情况相比，能够使电子部件1小型化。
另外，在本实施方式中，在电感器L12与电感器L13之间没有设置电容器用导体层。由此，根据本实施方式，与在电感器L12与电感器L13之间设置电容器用导体层的情况相比，能够使电子部件1小型化。
另外，在本实施方式中，第一滤波器10包括电感器L12、L13，第二滤波器20包括电感器L22。根据本实施方式，通过电感器L12、L13、L22的上述特征，能够使第一滤波器10和第二滤波器20靠近，其结果是，能够使电子部件1小型化。
但是，与电感器L12的开口面积相当的空间S12的投影区域的面积小，因此，电感器L12的电感较小。而在本实施方式中，电感器L12包括分别绕轴线A12卷绕少于一圈的导体部分L12A、L12B、L12C。即，在本实施方式中，电感器L12绕轴线A12卷绕约3圈。由此，根据本实施方式，能够增大电感器L12的电感。另外，根据本实施方式，能够增大与电感器L12的轴线A12平行的方向(与X方向平行的方向)的尺寸。由此，根据本实施方式，能够增大用于配置电感器L13的空间。
另外，在本实施方式中，电感器L12被配置成轴线A12与层叠体50的底面50A的长边(上表面50B的长边)平行。由此，根据本实施方式，能够在与轴线A12平行的方向上配置其它的电感器，具体而言，能够配置电感器L22，同时绕轴线A12多次卷绕电感器L12。
另外，在本实施方式中，电感器L11、L12从电路结构上看设置在第一信号路径5上，电感器L13从电路结构上看设置在第一信号路径5与地线之间。电感器L13的Q值可以比电感器L11、L12的Q值小。如上所述，在一个例子中，电感器L11的Q值为125，电感器L12的Q值为113，电感器L13的Q值为53。在本实施方式中，将优选为较大的Q值的电感器L11、L12作为绕与层叠方向T正交的轴线卷绕的电感器，将可以为较小的Q值的电感器L13作为绕与层叠方向T平行的轴线卷绕的电感器。而且，在形成于电感器L12的附近的空间配置有可以为较小的Q值的电感器L13。
另外，在本实施方式中，电感器L21被配置成在从与轴线A21平行的一个方向(Y方向)看时，空间S21的一部分与空间S22的至少一部分重叠。换言之，电感器L22被配置成在从与轴线A22平行的一个方向(Y方向)看时，空间S22的至少一部分与空间S22的一部分重叠。本实施方式中，特别是轴线A21与轴线A22平行。因此，在本实施方式中，电感器L21、L22被配置成电感器L21的开口与电感器L22的开口彼此相对，且在从Y方向看时，电感器L21与电感器L22重叠。
在此，考虑调整电感器L21与电感器L22之间的磁耦合。例如，通过使电感器L21、L22中的一者在X方向或－X方向上偏移，能够调整磁耦合。但是，这样的话，会在层叠体50内产生无用的空间，电子部件1的平面形状(从Z方向看的形状)会变大。
而在本实施方式中，使空间S21的投影区域的面积和空间S22的投影区域的面积彼此不同。由此，根据本实施方式，不使电感器L21、L22中的一者在X方向或－X方向上偏移，就能够调整磁耦合。
但是，为了调整空间S21的投影区域的面积，可以考虑增大电感器L21的层叠方向T的尺寸。在该情况下，从层叠体50的底面50A到电感器L21的距离变小。如果在电感器L21的附近设置有接地端子，则在电感器L21与接地端子间会产生杂散电容，有可能得不到期望的特性。
而在本实施方式中，电感器L21包括：以与通孔列21T1的另一端连接且接近通孔列21T2的另一端的方式延伸的导体层部21C2；和以与通孔列21T2的另一端连接且接近通孔列21T1的另一端的方式延伸的导体层部21C3。根据本实施方式，利用导体层部21C2、21C3中的至少一者，在从与层叠方向T平行的一个方向(Z方向)看时，电感器L21能够以不与接地端子重叠的方式配置。在本实施方式中，特别是在从与层叠方向T平行的一个方向(Z方向)看时，导体层部21C3以横切信号端子114的方式延伸。由此，根据本实施方式，能够增大电感器L21的层叠方向T的尺寸，从而调整空间S21的投影区域的面积。
如上所述，根据本实施方式，能够调整电感器L21、L22间的电磁场耦合，同时使电子部件1小型化。
另外，在本实施方式中，电子部件1包括：包括电感器L21、L22的第二滤波器20；和不包括电感器L21、L22的第一滤波器10。为了增大第一滤波器10与第二滤波器20之间的绝缘，可以考虑在被第一滤波器10和第二滤波器20夹着的位置设置接地端子。在本实施方式中，导体层部21C3与设置在被第一滤波器10和第二滤波器20夹着的位置的接地端子117连接。即，根据本实施方式，能够增大第一滤波器10与电感器L21之间的绝缘，同时通过导体层部21C3使电感器L21与接地端子117连接。
另外，在本实施方式中，电感器L22包括导体部分L22A、L22B。导体部分L22A与电感器L21磁耦合。即，在本实施方式中，电感器L22的一部分与电感器L21磁耦合。根据本实施方式，通过上述那样构成电感器，能够调整电感器L21与电感器L22之间的磁耦合。
另外，在本实施方式中，电感器L11的导体层部11C1包括两个导体层721、731。如上所述，在层叠体50的制造过程中，将形成有在后面将会成为多个导体层的多个烧制前导体层和在后面将会成为多个通孔的多个烧制前通孔的陶瓷生片层叠。如果由于陶瓷生片或多个烧制前导体层等的偏移而导致导体层721和导体层731彼此偏移，则电感器L11的特性会发生变化。
而在本实施方式中，导体层721的面积大于导体层731的面积。因此，即使假设导体层731与导体层721相对偏移，在偏移量小于一定大小的情况下，在从与层叠方向T平行的一个方向(Z方向)看时，导体层731也不会从导体层721露出。由此，根据本实施方式，能够抑制由导体层721和导体层731彼此偏移引起的电感器L11的特性的变动。
对导体层721、731的上述的说明也适用于导体层72x、73x的组(x为2以上7以下的整数)、导体层621、631的组、导体层622、632的组、导体层561、571的组、导体层543、553的组、以及导体层591、601的组。因此，根据本实施方式，能够抑制由陶瓷生片或多个烧制前导体层等的偏移引起的第一滤波器10和第二滤波器20各自的特性的变动，其结果是，能够抑制电子部件1的特性的变动。
此外，本发明并不限于上述实施方式，可以进行各种改变。例如，第一滤波器10和第二滤波器20各自中包含的电感器的数量可以为3个以上。
另外，轴线A11和轴线A12可以以90°以外的角度交叉。同样，轴线A21和A22可以以90°以外的角度交叉。
另外，在电感器L11、L22各自中，可以在导体层部的一端并联连接3个以上的通孔列。
另外，可以是，在电感器L11、L12、L21、L22各自中，导体层部包括在层叠方向T上配置在彼此不同的位置且并联连接的3个以上的导体层。在导体层部包含3个导体层的情况下，可以是，3个导体层中面积最小的导体层设置在其它两个导体层之间。或者，可以是，导体层部由一个导体层构成。
基于上述的说明，明确了能够实施本发明的各种方式和变形例。因此，在权利要求书的等同范围内，即使利用上述的最佳方式以外的方式也能够实施本发明。

Claims (12)

1.一种层叠型电子部件，其特征在于，包括：
层叠体，其包括层叠的多个电介质层；
与所述层叠体一体化的第一电感器，其绕与所述多个电介质层的层叠方向正交的第一轴线卷绕；
与所述层叠体一体化的第二电感器，其绕与所述层叠方向正交的第二轴线卷绕；
与所述层叠体一体化的第三电感器，其绕与所述层叠方向正交的第三轴线卷绕；和
与所述层叠体一体化的第四电感器，其绕与所述层叠方向正交的第四轴线卷绕，
所述第二电感器在与所述层叠方向正交的第一方向上配置在所述第一电感器的前方，
所述第三电感器和所述第四电感器，在与所述层叠方向和所述第一方向正交的第二方向上，分别配置在所述第一电感器和所述第二电感器的前方，
所述第一电感器和所述第四电感器各自包括多个第一通孔列和至少一个第一导体层部，
所述第二电感器和所述第三电感器各自包括多个第二通孔列和至少一个第二导体层部，
所述多个第一通孔列和所述多个第二通孔列各自由两个以上的通孔串联连接而构成，
所述至少一个第一导体层部和所述至少一个第二导体层部各自包括至少一个导体层，
在所述至少一个第一导体层部的长边方向的两端附近的部分，分别并联连接有所述多个第一通孔列中的两个以上的第一通孔列，
在所述至少一个第二导体层部的长边方向的两端附近的部分，分别连接有所述多个第二通孔列中的一个第二通孔列。
2.根据权利要求1所述的层叠型电子部件，其特征在于：
所述第一轴线与所述第四轴线彼此平行。
3.根据权利要求1所述的层叠型电子部件，其特征在于：
与所述第二轴线平行的方向和与所述第四轴线平行的方向彼此正交。
4.根据权利要求1所述的层叠型电子部件，其特征在于：
所述第一电感器包括绕所述第一轴线卷绕少于一圈的一个导体部分，
所述第四电感器包括：各自绕所述第四轴线卷绕少于一圈的多个第一导体部分；和将所述多个第一导体部分串联连接的至少一个第一连接部分。
5.根据权利要求1所述的层叠型电子部件，其特征在于：
所述第二电感器包括：各自绕所述第二轴线卷绕少于一圈的多个第二导体部分；和将所述多个第二导体部分串联连接的至少一个第二连接部分。
6.根据权利要求1所述的层叠型电子部件，其特征在于：
所述第三轴线与所述第四轴线彼此平行。
7.根据权利要求6所述的层叠型电子部件，其特征在于：
将包含所述第三轴线并且由所述第三电感器围成的第一空间垂直投影到与所述第三轴线垂直的虚拟平面而得到的区域的面积，大于将包含所述第四轴线并且由所述第四电感器围成的第二空间垂直投影到与所述第四轴线垂直的虚拟平面而得到的区域的面积。
8.根据权利要求1所述的层叠型电子部件，其特征在于，还包括：
公共端口；
第一信号端口；
第二信号端口；
设置在所述公共端口与所述第一信号端口之间的第一滤波器，其包括所述第一电感器和所述第二电感器，用于使第一通带内的频率的第一信号有选择地通过；和
设置在所述公共端口与所述第二信号端口之间的第二滤波器，其包括所述第三电感器和所述第四电感器，用于使第二通带内的频率的第二信号有选择地通过。
9.根据权利要求8所述的层叠型电子部件，其特征在于：
所述第一电感器从电路结构上看设置在比所述第二电感器更靠近所述第一信号端口的位置。
10.根据权利要求8所述的层叠型电子部件，其特征在于：
在所述第一滤波器的通过衰减特性中，所述第一电感器形成的衰减极点比所述第二电感器形成的衰减极点靠近所述第一通带。
11.根据权利要求8所述的层叠型电子部件，其特征在于：
所述第四电感器从电路结构上看设置在比所述第三电感器更靠近所述公共端口的位置。
12.根据权利要求8所述的层叠型电子部件，其特征在于：
在所述第二滤波器的通过衰减特性中，所述第四电感器形成的衰减极点比所述第三电感器形成的衰减极点靠近所述第二通带。
CN202211110832.XA 2021-09-14 2022-09-13 层叠型电子部件 Pending CN115811292A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021149381A JP2023042196A (ja) 2021-09-14 2021-09-14 積層型電子部品
JP2021-149381 2021-09-14

Publications (1)

Publication Number Publication Date
CN115811292A true CN115811292A (zh) 2023-03-17

Family

ID=85479430

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211110832.XA Pending CN115811292A (zh) 2021-09-14 2022-09-13 层叠型电子部件

Country Status (4)

Country Link
US (1) US11863150B2 (zh)
JP (1) JP2023042196A (zh)
CN (1) CN115811292A (zh)
TW (1) TWI818720B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107408932B (zh) 2015-03-25 2020-12-22 株式会社村田制作所 双工器
TWI630792B (zh) 2016-08-17 2018-07-21 村田製作所股份有限公司 Multilayer LC filter
JP2020107879A (ja) * 2018-12-27 2020-07-09 Tdk株式会社 Ｌｃ複合部品

Also Published As

Publication number Publication date
TWI818720B (zh) 2023-10-11
TW202320093A (zh) 2023-05-16
US11863150B2 (en) 2024-01-02
JP2023042196A (ja) 2023-03-27
US20230081943A1 (en) 2023-03-16

Similar Documents

Publication Publication Date Title
WO2014168162A1 (ja) 高周波モジュール
CN100466372C (zh) 具有改进的阻带衰减特性的叠层滤波器
CN114826186A (zh) 层叠型电子部件
CN115811292A (zh) 层叠型电子部件
WO2014156343A1 (ja) Ｌｃフィルタ素体およびｌｃフィルタ
CN115811290A (zh) 层叠型电子部件
CN115051672A (zh) 分波器
CN215896088U (zh) 滤波器电路模块、滤波器电路元件、滤波器电路以及通信装置
CN115811289A (zh) 层叠型电子部件
CN115811291A (zh) 层叠型电子部件
JP5874501B2 (ja) 高周波モジュール
CN117914279A (zh) 层叠型电子部件
TWI812016B (zh) 積層型濾波器裝置
CN117955447A (zh) 层叠型电子部件
CN116805862A (zh) 层叠型滤波器装置
JP2023147842A (ja) 積層型フィルタ装置
CN116633298A (zh) 滤波器
CN116896344A (zh) 带通滤波器
JP2005303419A (ja) ダイプレクサ
KR100577742B1 (ko) 이동통신단말기 송/수신부용 적층 필터
CN115967366A (zh) 电子部件
CN117413328A (zh) 线圈部件
JP2023104308A (ja) 積層型バンドパスフィルタ
CN116706475A (zh) 层叠型滤波装置
JP2005303418A (ja) ダイプレクサ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination