CN115549628A - 滤波耦合合一电路及方法、设备 - Google Patents

Abstract

本申请公开了一种滤波耦合合一电路及方法、设备。该滤波耦合合一电路用于对从输入端10输入的第一信号进行低通滤波以从输出端11输出第二信号，且还用于对第一信号进行耦合采样，以从耦合端12输出第三信号。通过复用低通滤波支路，将耦合器的主信号线移到低通滤波支路上，将滤波和耦合功能合在一个器件上，减少了单板面积，降低了器件插损。

Description

滤波耦合合一电路及方法、设备

技术领域

本申请涉及电子技术领域，尤其涉及一种滤波耦合合一电路及方法、设备。

背景技术

在一些电子设备中，需要同时具备滤波和耦合功能。例如，随着WIFI技术的不断演进，希望接入点(access point，AP)输出更高的功率，提升AP覆盖性能。如图1所示的一种AP双频双馈系统框图，通常会在整个WIFI系统中引入数字预失真(digital pre-distortion，DPD)功能。可选地，链路中会增加耦合器，将功率放大器(power amplifier，PA)输出的功率耦合到基带中进行预失真处理，以抵消PA工作在非线性区带来的失真。其中，PA位于前端模组(front end module，FEM)中。且为了降低PA的带外杂散，使得带外杂散满足空口指标的要求，通常会在PA的输出端增加滤波器。滤波器和耦合器的引入会增加单板的面积，另外一方面会增加链路的插损，从而减小AP的输出功率，同时会使整个系统的成本增加。

如图2和图3所示，在电子设备中引入了耦合器和滤波器，然而，引入的耦合器和滤波器增加了单板的面积，且增加了电子设备的插损。

目前最为常用的耦合滤波合一的方法是采用如图4所示的同轴腔体结构。同轴腔体结构的原理是通过调整调谐杆腔体的带通频率，该腔体能够等效成电感并联电容，从而形成一个谐振级，实现微波滤波功能，且在滤波器中加耦合的印制电路板(printedcircuit board，PCB)。这种同轴腔体广泛用于基站等高功率场合，但是这种腔体的结构比较大，成本高，且复杂度高，在AP等小功率的场景不适用。

有鉴于此，如何在电子设备中引入滤波和耦合功能后，减少单板面积，降低电子设备的插损，是本申请需要解决的问题。

发明内容

本申请提供一种滤波耦合合一电路及方法、设备，以减少电路的单板面积，降低电子设备的插损。

第一方面，提供了一种滤波耦合合一电路，用于对从输入端10输入的第一信号进行低通滤波以从输出端11输出第二信号，且还用于对所述第一信号进行耦合采样，以从耦合端12输出第三信号。在该方面中，通过复用低通滤波支路，将耦合器的主信号线移到低通滤波支路上，将滤波和耦合功能合在一个器件上，减少了单板面积，降低了器件插损。

在一种可能的实现中，所述滤波耦合合一电路包括：第一电容C2、第一电感L2、第二电容C3和第二电感L3，其中：所述第一电容C2的第一端C21接地、第二端C22分别与所述输入端10、所述第一电感L2的第一端L21连接；所述第二电容C3的第一端C31接地、第二端C32分别与所述输出端11、所述第一电感L2的第二端L22连接；以及所述第二电感L3与所述第一电感L2耦合，所述第二电感L3的第一端L31与所述耦合端12连接、第二端L32与负载端13连接。

在又一种可能的实现中，所述第一电容C2与所述第二端C22对应的一极为第一微带线区域C2a、所述第一端C21对应的一极为地，所述第一微带线区域C2a与地耦合形成电容。

在又一种可能的实现中，所述第一微带线区域C2a为长条形。

在又一种可能的实现中，所述第一电容C2与所述第二端C22对应的一极为第二微带线区域C2d、所述第一端C21对应的一极为与地连通的第三微带线区域C2e，所述第二微带线区域C2d与所述第三微带线区域C2e耦合形成电容。

在又一种可能的实现中，所述第二微带线区域C2d与所述第三微带线区域C2e均为长条形。

在又一种可能的实现中，所述第二电容C3与所述第二端C32对应的一极为第四微带线区域C3a、所述第一端C31对应的一极为地，所述第四微带线区域C3a与地耦合形成电容。

在又一种可能的实现中，所述第四微带线区域C3a为长条形。

在又一种可能的实现中，所述第二电容C3与所述第二端C32对应的一极为第五微带线区域C3d、所述第一端C31对应的一极为与地连通的第六微带线区域C3e，所述第五微带线区域C3d与所述第六微带线区域C3e耦合形成电容。

在又一种可能的实现中，所述第五微带线区域C3d与所述第六微带线区域C3e均为长条形。

在又一种可能的实现中，所述第一电感L2为第七微带线区域L2a，所述第二电感L3为第八微带线区域L3a。

在又一种可能的实现中，所述第七微带线区域L2a为长条形、“u”字形或“v”字形。在该实现中，根据电路布局需要，第七微带线区域L2a可以是长条形、“u”字形或“v”字形，以满足第七微带线区域L2a和第八微带线区域L3a之间的耦合度和/或隔离度需求。

在又一种可能的实现中，所述第七微带线区域L2a与所述第八微带线区域L3a之间的缝隙宽度和/或长度被设置为与所述第二电感L2和所述第三电感L3之间所需要的耦合度成正相关关系，和/或，所述第七微带线区域L2a与所述第八微带线区域L3a之间的缝隙宽度和/或长度被设置为与所述第二电感L2和所述第三电感L3之间所需要的隔离度成正相关关系；所述输入端10与第八微带线区域L3a上的耦合端12之间的距离被设置为与所述第二电感L2和所述第三电感L3之间所需要的耦合度成反相关关系，和/或，所述输入端10与所述第八微带线区域L3a上的负载端13之间的距离被设置为与所述第二电感L2和所述第三电感L3之间所需要的隔离度成反相关关系。在该实现中，合理地设置第七微带线区域L2a和第八微带线区域L3a之间的缝隙宽度和/或长度，以满足第七微带线区域L2a和第八微带线区域L3a之间的耦合度和/或隔离度需求。

在又一种可能的实现中，第八微带线区域L3a为“h”字形、“n”字形、或“7”字形。在该实现中，根据电路布局需要，第八微带线区域L3a可以为“h”字形、“n”字形、或“7”字形，以满足第七微带线区域L2a和第八微带线区域L3a之间的耦合度和/或隔离度需求。

在又一种可能的实现中，当所述第一电容C2与所述第二端C22对应的一极为第一微带线区域C2a、所述第一端C21对应的一极为地，所述第二电容C3与所述第二端C32对应的一极为第四微带线区域C3a、所述第一端C31对应的一极为地，所述第一微带线区域C2a和第四微带线区域C3a位于所述第七微带线区域L2a的第一侧D1，所述第八微带线区域L3a位于所述第七微带线区域L2a的第二侧D2；或所述第八微带线区域L3a、所述第一微带线区域C2a和第四微带线区域C3a均位于所述第七微带线区域L2a的第一侧D1。

在又一种可能的实现中，当所述第一电容C2与所述第二端C22对应的一极为第二微带线区域C2d、所述第一端C21对应的一极为与地连通的第三微带线区域C2e，所述第二电容C3与所述第二端C32对应的一极为第五微带线区域C3d、所述第一端C31对应的一极为与地连通的第六微带线区域C3e，所述第二微带线区域C2d、所述第三微带线区域C2e、所述第五微带线区域C3d、所述第六微带线区域C3e位于所述第七微带线区域L2a的第一侧D1，所述第八微带线区域L3a位于所述第七微带线区域L2a的第二侧D2；或所述第二微带线区域C2d、所述第三微带线区域C2e、所述第五微带线区域C3d、所述第六微带线区域C3e和所述第八微带线区域L3a均位于所述第七微带线区域L2a的第一侧D1。

第二方面，提供了一种滤波耦合电路，包括：高通滤波电路、如第一方面或第一方面的任一实现所述的滤波耦合合一电路；所述高通滤波电路，用于为所述滤波耦合合一电路提供高通滤波后的信号，或者为所述滤波耦合合一电路输出的信号进行高通滤波。

在一种可能的实现中，所述滤波耦合电路还包括：低通滤波电路，所述低通滤波电路的输入端与所述滤波耦合合一电路的输出端11相连。

在又一种可能的实现中，所述高通滤波电路为N阶高通滤波电路，N>＝2。

第三方面，提供了一种滤波耦合合一方法，所述方法应用于如第一方面或第一方面的任一实现所述的滤波耦合合一电路，所述方法包括：对从输入端10输入的第一信号进行低通滤波以从输出端11输出第二信号；以及对所述第一信号进行耦合采样，以从耦合端12输出第三信号。

第四方面，提供了一种电子设备，包括如第一方面或第一方面的任一实现所述的滤波耦合合一电路。

第五方面，提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现第三方面所述的方法。

第六方面，提供了一种计算机程序产品，用于当在计算设备上执行时，实现第三方面所述的方法。

附图说明

图1为示例的AP双频双馈系统框图；

图2为现有的一种滤波器和耦合器分开设置的电路结构示意图；

图3为现有的另一种滤波器和耦合器分开设置的电路结构示意图；

图4为现有的通过同轴腔体结构实现的耦合滤波合一的结构示意图；

图5为本申请实施例提供的一种滤波耦合合一电路的结构示意图；

图6为本申请实施例提供的一种滤波耦合合一电路的电路结构示意图；

图7A为本申请实施例提供的一种滤波耦合电路的结构示意图；

图7B为本申请实施例提供的另一种滤波耦合电路的结构示意图；

图8为本申请实施例提供的一种滤波耦合电路的电路结构示意图；

图9为本申请实施例提供的另一种滤波耦合电路的电路结构示意图；

图10为本申请实施例提供的一种滤波耦合电路的电路结构示意图；

图11为本申请实施例提供的又一种滤波耦合电路的电路结构示意图；

图12为本申请实施例提供的滤波耦合电路的一种微带线结构示意图；

图13为采用微带线实现的电容的示意图；

图14为采用微带线实现的电感的示意图；

图15为本申请实施例提供的滤波耦合电路的另一种微带线结构示意图；

图16为本申请实施例提供的滤波耦合电路的又一种微带线结构示意图；

图17为本申请实施例提供的滤波耦合电路的仿真结果示意图；

图18为本申请实施例提供的一种耦合滤波方法的流程示意图。

具体实施方式

下面结合本申请实施例中的附图对本申请实施例进行描述。

在以下描述中，为了提供对本申请的透彻理解阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：不必采用这些特定细节来实行本发明。在其他实例中，为了避免混淆本申请，未具体描述公知的结构、电路、材料或方法。

在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本申请至少一个实施例中。因此，在整个说明书的各个地方出现的短语“一个实施例”、“实施例”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和/或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，在此提供的示图都是为了说明的目的，并且示图不一定是按比例绘制的。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。

在本申请的描述中，需要理解的是，术语“前”、“后”、“左”、“右”、“上”、“下”、“竖直”、“水平”、“高”、“低”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请保护范围的限制。

实施例

如图5所示，为本申请实施例提供的一种滤波耦合合一电路的结构示意图，该电路100用于对从输入端10输入的第一信号进行低通滤波以从输出端11输出第二信号，且还用于对第一信号进行耦合采样，以从耦合端12输出第三信号。

例如，该第一信号可以是PA输出的信号，该电路用于对PA输出的功率耦合到基带中进行预失真处理，以抵消PA工作在非线性区带来的失真，还用于对PA输出的信号进行低通滤波，降低PA的带外杂散。

如图6所示，为本申请实施例提供的一种滤波耦合合一电路的电路结构示意图，该滤波耦合合一电路100包括：第一电容C2、第一电感L2、第二电容C3和第二电感L3，其中：

第一电容C2的第一端C21接地、第二端C22分别与输入端10、第一电感L2的第一端L21连接；

第二电容C3的第一端C31接地、第二端C32分别与输出端11、第一电感L2的第二端L22连接；

第二电感L3与第一电感L2耦合，第二电感L3的第一端L31与耦合端12连接、第二端L32与负载端13连接。其中，负载端13一般接匹配的负载，例如50Ω电阻。

利用高频更容易通过电容的特性，该电路100中的第一电容C2、第一电感L2和第二电容C3用于对第一信号进行低通滤波，得到第二信号，并通过输出端11输出第二信号。通过改变第一电容C2、第一电感L2和第二电容C3的值可以抑制PA带外杂散的高频部分，从而实现低通滤波的功能。

第一信号通过第一电感L2产生交变的磁通，使得第二电感L3感应出电压，从而第一电感L2和第二电感L3通过空间或者物理上实现耦合的功能，即电路100中的第一电感L2和第二电感L3用于对第一信号进行耦合采样。通过改变第一电感L2和第二电感L3之间的距离等耦合紧密程度可以改变滤波耦合电路的隔离度和耦合度。

本实施例中，通过复用低通滤波支路，将耦合器的主信号线移到低通滤波支路上，将滤波和耦合功能合在一个器件上，减少了单板面积，降低了器件插损。

上述滤波耦合合一电路100可以是一个单独的电路，也可以是某个电路中的一个子电路。例如，上述滤波耦合合一电路100可以是下述滤波耦合电路中的一个子电路。该滤波耦合电路还可以包括更多的子电路。

如图7A所示，为本申请实施例提供的一种滤波耦合电路的结构示意图，该滤波耦合电路200包括上述低通滤波耦合合一电路100，还包括高通滤波电路201。可选地，在图7A中，高通滤波电路201分别与滤波耦合电路200的输入端20、低通滤波耦合合一电路100的输入端10连接。高通滤波电路201用于为滤波耦合合一电路提供高通滤波后的信号。可选地，高通滤波电路201用于对从滤波耦合电路200的输入端20接收到的第四信号进行高通滤波，得到第一信号，从输入端10输入到低通滤波耦合合一电路100；低通滤波耦合合一电路100用于对第一信号进行低通滤波，通过输出端11输出第二信号，以及还用于对第一信号进行耦合采样，以从耦合端12输出采样到的第三信号。耦合端12可以连接到其它电路。

如图7B所示，为本申请实施例提供的另一种滤波耦合电路的结构示意图，该滤波耦合电路300包括低通滤波耦合合一电路100，还包括高通滤波电路301。可选地，在图7B中，高通滤波电路301分别与滤波耦合合一电路100的输出端11、滤波耦合电路300的输出端30连接。高通滤波电路301为滤波耦合合一电路100输出的信号进行高通滤波。可选地，低通滤波耦合合一电路100用于对从输入端10输入的第一信号进行低通滤波以从输出端11输出第二信号给高通滤波电路301，以及还用于对第一信号进行耦合采样，以从耦合端12输出第三信号；高通滤波电路301用于对低通滤波耦合合一电路100的输出端11输出的第二信号进行高通滤波，通过滤波耦合电路300的输出端30输出第五信号。

本实施例中，通过复用低通滤波支路，将耦合器的主信号线移到低通滤波支路上，将滤波和耦合功能合在一个器件上，减少了单板面积，降低了器件插损。上述滤波耦合电路整体实现了带通滤波的功能，且还实现了耦合的功能。

下面描述滤波耦合电路的具体电路实现：

对应图7A所示的结构，如图8所示，为本申请实施例提供的一种滤波耦合电路的电路结构示意图，该滤波耦合电路800包括高通滤波电路201以及低通滤波耦合合一电路100。高通滤波电路201分别与滤波耦合电路的输入端20、低通滤波耦合合一电路100的输入端10连接。

其中，高通滤波电路201包括第一高通滤波电路，该第一高通滤波电路包括第二电感L1和第三电容C1。其中：第二电感L1的第一端L11与第三电容C1的第二端C12连接，第二电感L1的第二端L12分别与滤波耦合电路的输入端20、低通滤波耦合合一电路100的输入端10连接；第三电容C1的第一端C11接地，第三电容C1的第二端C12连接第二电感L1的第一端L11。

第一高通滤波电路的工作原理为：第三信号从滤波耦合电路的输入端20流入。利用电容通交流、电感阻交流的特性，第三电感L1和第三电容C1等效为一个电感，低频更容易通过电感，第一高通滤波电路用于对从滤波耦合电路的输入端20接收到的第四信号进行高通滤波，得到第一信号。通过改变第三电感L1和第三电容C1的值可以抑制PA带外杂散的低频部分，从而实现高通滤波的功能。

低通滤波耦合合一电路100包括第一电容C2、第一电感L2、第二电容C3和第二电感L3，其中：第一电容C2的第一端C21接地、第二端C22分别与输入端10、第一电感L2的第一端L21连接；第二电容C3的第一端C31接地、第二端C32分别与输出端11、第一电感L2的第二端L22连接；第二电感L3与第一电感L2耦合，第二电感L3的第一端L31与耦合端12连接、第二端L32与负载端13连接。其中，负载端13一般接匹配的负载，例如50Ω电阻。

低通滤波耦合合一电路100工作原理为：利用高频更容易通过电容的特性，低通滤波耦合合一电路100中的第一电容C2、第一电感L2和第二电容C3用于对第一信号进行低通滤波，得到第二信号，并通过输出端11输出第二信号。通过改变第一电容C2、第二电容C3、第一电感L2、第二电感L3的值可以抑制PA带外杂散的高频部分，从而实现低通滤波的功能。

高频信号(即第一信号)通过第一电感L2产生交变的磁通，使得第二电感L3感应出电压，从而第一电感L2和第二电感L3通过空间或者物理上实现耦合的功能，即低通滤波耦合合一电路100中的第一电感L2和第二电感L3用于对高通滤波电路201输出的第一信号进行耦合采样，以从耦合端12输出第三信号。通过改变第一电感L2和第二电感L3之间的距离等耦合紧密程度可以改变滤波耦合电路的隔离度和耦合度。

通过复用第一电容C2、第一电感L2和第二电容C3这一射频支路，将耦合器的主信号线(即第二电感L3)移到滤波器上，将滤波器和耦合器功能合在一个器件上，缩小了整个单板的尺寸；且将滤波器和耦合器功能合一，降低了射频支路上的插损；另外，将滤波器和耦合器功能合一，还可以减少器件的端口数(例如，图2和图3中包括P1～P6共6个端口，图8中则仅包括输入端20、输出端11、耦合端12和负载端13共4个端口)。

如图9所示，为本申请实施例提供的又一种滤波耦合电路的具体的电路结构示意图。与图8所示的电路的不同在于，在该滤波耦合电路900中，高通滤波电路201还可以包括连接于第一高通滤波电路与低通滤波耦合合一电路100之间、且与第一高通滤波电路并联的第二高通滤波电路。该第二高通滤波电路包括第四电感L4和第四电容C4，第四电感L4的第一端L41与第四电容C4的第二端C42连接，第四电感L4的第二端L42分别与第三电感L1的第二端L12、低通滤波耦合合一电路100的输入端10连接；第四电容C4的第一端C41接地。第二高通滤波电路用于对第三信号进行二阶高通滤波。当然，该高通滤波电路201还可以包括更多并联的高通滤波电路，以实现更高阶的高通滤波。

另外，为了增加对高频的抑制程度，该滤波耦合电路900还包括低通滤波电路202。该低通滤波电路202包括第五电容C5、第五电感L5和第六电容C6。其中，第五电容C5的第一端C51接地，第五电容C5的第二端分别与低通滤波耦合合一电路100的输出端11、第五电感L5的第一端L51连接；第六电容C6的第一端C61接地，第六电容C6的第二端C62分别与第五电感L5的第二端L52、滤波耦合电路的输出端22连接。该低通滤波电路用于对第二信号进行二阶低通滤波。当然，该滤波耦合电路还可以包括更多串联的低通滤波电路，以实现更高阶的低通滤波。

该滤波耦合电路可以同时具有上述高阶高通滤波功能和高阶低通滤波功能，也可以包括高阶高通滤波功能和高阶低通滤波功能中的其中一个功能。

通过增加耦合和滤波合一器件的阶数，改变整个器件的传输特性，从而改善滤波器的回损、插损以及耦合器的方向性等指标，增加了整个器件的自由度，为耦合和滤波合一器件在其他场景的运用提供了可能。

对应图7B所示的结构，如图10所示，为本申请实施例提供的又一种滤波耦合电路的电路结构示意图，该滤波耦合电路1000包括低通滤波耦合合一电路100，还包括高通滤波电路301。高通滤波电路301分别与低通滤波耦合合一电路100的输出端11、滤波耦合电路1000的输出端30连接。

其中，低通滤波耦合合一电路100包括第一电容C2、第一电感L2、第二电容C3和第二电感L3，其中：第一电容C2的第一端C21接地、第二端C22分别与输入端10、第一电感L2的第一端L21连接；第二电容C3的第一端C31接地、第二端C32分别与输出端11、第一电感L2的第二端L22连接；第二电感L3与第一电感L2耦合，第二电感L3的第一端L31与耦合端12连接、第二端L32与负载端13连接。其中，负载端13一般接匹配的负载，例如50Ω电阻。

低通滤波耦合合一电路100的工作原理为：利用高频更容易通过电容的特性，低通滤波耦合合一电路100中的第一电容C2、第一电感L2、第二电容C3用于对第一信号进行低通滤波，得到第二信号，从输出端11输出。通过改变第一电容C2、第一电感L2、第二电容C3的值可以抑制PA带外杂散的高频部分，从而实现低通滤波的功能。

第一信号通过第一电感L2产生交变的磁通，使得第二电感L3感应出电压，从而第一电感L2和第二电感L3通过空间或者物理上实现耦合的功能，即低通滤波耦合合一电路100中的第一电感L2和第二电感L3用于对第一信号进行耦合采样，以从耦合端12输出第三信号。通过改变第一电感L2和第二电感L3之间的距离等耦合紧密程度可以改变滤波耦合电路的隔离度和耦合度。

高通滤波电路301包括第一高通滤波电路，该第一高通滤波电路包括第六电感L6和第七电容C7。第六电感L6的第一端L61与第七电容的第二端C72连接，第六电感L6的第二端L62分别与低通滤波耦合合一电路100的输出端11、滤波耦合电路的输出端30连接；第七电容的第一端C71接地、第二端C72与第六电感L6的第一端L61连接。

高通滤波电路301的工作原理为：利用电容通交流、电感阻交流的特性，第六电感L6和第七电容C7等效为一个电感，低频更容易通过电感，第一高通滤波电路用于对从低通滤波耦合合一电路100的输出端输出的第二信号进行高通滤波，得到第五信号，并通过输出端30输出。通过改变第六电感L6和第七电容C7的值可以抑制PA带外杂散的低频部分，从而实现高通滤波的功能。

通过复用第一电容C2、第一电感L2、第二电容C3这一射频支路，将耦合器的主信号线(即第二电感L3)移到滤波器上，将滤波器和耦合器功能合在一个器件上，缩小了整个单板的尺寸；且将滤波器和耦合器功能合一，降低了射频支路上的插损；另外，将滤波器和耦合器功能合一，还可以减少器件的端口数(例如，图2和图3中包括P1～P6共6个端口，图10中则仅包括输入端10、输出端30、耦合端12和负载端13共4个端口)。

如图11所示，为本申请实施例提供的又一种滤波耦合电路的具体的电路结构示意图。与图10所示的电路的不同在于，为了增加对高频的抑制程度，该滤波耦合电路1100还包括低通滤波电路302，低通滤波电路302与滤波耦合合一电路100的输出端11连接。该低通滤波电路302包括第九电容C9、第八电感L8和第十电容C10。其中，第九电容C9的第一端C91接地，第九电容C9的第二端C92分别与滤波耦合合一电路100的输出端11以及第八电感L8的第一端L81连接；第十电容C10的C101第一端接地，第十电容C10的第二端C102与第八电感L8的第二端L82连接。该低通滤波电路用于对第二信号进行二阶低通滤波。当然，该滤波耦合电路还可以包括更多的低通滤波电路，以实现更高阶的低通滤波。

另外，在该滤波耦合电路1100中，高通滤波电路301还可以包括连接于第一高通滤波电路与滤波耦合电路的输出端30之间、且与第一高通滤波电路并联的第二高通滤波电路。该第二高通滤波电路包括第七电感L7和第八电容C8。其中，第七电感L7的第一端L71与第八电容C8的第二端C82连接，第七电感L7的第二端L72分别与第六电感L6的第一端L61、滤波耦合电路的输出端30连接；第八电容C8的第一端C81接地，第八电容C8的第二端C82与第七电感L7的第一端L71连接。第二高通滤波电路用于对第一高通滤波电路输出的第四信号进行二阶高通滤波，得到第五信号，并从输出端30输出。当然，该高通滤波电路301还可以包括更多并联的高通滤波电路，以实现更高阶的高通滤波。

该滤波耦合电路可以同时上述高阶高通滤波功能和高阶低通滤波功能，也可以包括高阶高通滤波功能和高阶低通滤波功能中的其中一个功能。

通过增加耦合和滤波合一器件的阶数，改变整个器件的传输特性，从而改善滤波器的回损、插损以及耦合器的方向性等指标，增加了整个器件的自由度，为耦合和滤波合一器件在其他场景的运用提供了可能。

为了兼顾滤波器性能指标、耦合器性能指标、单板尺寸和成本等多方面因素，上述带通滤波和耦合模块中的部分或全部元件可以采用微带线实现。微带线是走在PCB表面的带状走线，利用传输线的不连续性及其等效电路实现电容或电感器件的构造。

以图8所示的滤波耦合电路为例，其对应的一种微带线结构示意图如图12所示。其中，假设该滤波耦合电路设置在一AP中。该AP工作在5G频带。为了达到滤除2.4G频带上的信号，本实施例中第三电感L1的感值和第三电容C1的容值较大，可以使用分立器件(即不采用微带线)，L1和C1通过传输线连接。那么，对于图8所示的滤波耦合电路，除高通滤波电路201(即第三电感L1和第三电容C1)外，低通滤波耦合合一电路100中的元件均可以采用微带线实现。

可选地，在图12中，N为介质参考板(灰色部分)；N的一个表面设置有金属微带线(灰色部分所围成的部分)和/或金属地(灰色部分及灰色部分所围成的部分之外的部分)。介质参考板可以为Fr4(树脂材料)板材。图12中，分别用不同线条形状的虚线框表示第一电容C2、第二电容C3、第一电感L2、第二电感L3对应的微带线区域。

其中，在一个实现中，如图13的左图所示，第一电容C2与第二端C22对应的一极为第一微带线区域C2a、第一端C21对应的一极为地，第一微带线区域C2a与地耦合形成电容。微带线和地为电容的两个板级。第一微带线区域C2a为长条形。

在另一个实现中，如图13的右图所示，第一电容C2与第二端C22对应的一极为第二微带线区域C2d、第一端C21对应的一极为与地连通的第三微带线区域C2e，第二微带线区域C2d与第三微带线区域C2e耦合形成电容。两根微带线为电容的两个板级。第二微带线区域C2d与第三微带线区域C2e均为长条形。

在一个实现中，如图14的左图所示，第二电容C3与第二端C32对应的一极为第四微带线区域C3a、第一端C31对应的一极为地，第四微带线区域C3a与地耦合形成电容。微带线和地为电容的两个板级。第四微带线区域C3a为长条形。

在另一个实现中，如图14的右图所示，第二电容C3与第二端C32对应的一极为第五微带线区域C3d、第一端C31对应的一极为与地连通的第六微带线区域C3e，第五微带线区域C3d与第六微带线区域C3e耦合形成电容。两根微带线为电容的两个板级。第五微带线区域C3d与第六微带线区域C3e均为长条形。

上述微带线区域C2a、C2d、C2e、C3a、C3d或C3e为长条形，具体可以是长宽比大于设定阈值的长方形，或长高比大于设定阈值的平行四边形、梯形等。

上述第一电容C2可以采用图13所示的任一种实现，第二电容C3可以采用图14所示的任一种实现。第一电容C2和第二电容C3的上述电容微带线实现可以组合使用。在图12中，以第一微带线区域C2a与地耦合形成第一电容C2、以及第四微带线区域C3a与地耦合形成第二电容C3为例进行描述。

可以使用不同宽度和长度的微带线区域实现电感器件的构造。第一电感L2为第七微带线区域L2a，第二电感L3为第八微带线区域L3a。第七微带线区域L2a与第八微带线区域L3a之间的缝隙宽度包括：第一宽度A1、第二宽度A2、第三宽度A3，第七微带线区域L2a与所述第八微带线区域L3a之间的缝隙长度为长度B1。

在图12中，第一微带线区域C2a和第四微带线区域C3a位于第七微带线区域L2a的第一侧D1，第八微带线区域L3a位于第七微带线区域L2a的第二侧D2。

可以通过PCB走线或者其他方式将端口10、11、12和13连接到WIFI系统中。

其中，滤波耦合合一电路的耦合度C的定义为主线耦合到副线中正向传输功率P3与主线入射功率P1之比的对数，耦合度的绝对值如下所示：

C＝|10lg(P3/P1)|＝10lg(P1/P3)＝-20lg|S31| (1)

式(1)中的S31为输入端10与耦合端12之间的散射参数。

本实施例中，输入端10和第八微带线区域L3a上的耦合端12之间的距离与输入端10和耦合端12之间的散射参数成正相关关系，输入端10和耦合端12之间的距离与滤波耦合合一电路的耦合度成反相关关系。其中，该正相关关系可以是正比关系，该反相关关系可以是反比关系。具体地，当输入端10和耦合端12之间的距离越近时，S31越小，滤波耦合合一电路的耦合度就越大；而输入端10和耦合端12之间的距离越远时，S31越大，滤波耦合合一电路的耦合度就越小。

另外，第七微带线区域L2a与第八微带线区域L3a之间的第一宽度A1、第二宽度A2、第三宽度A3、第七微带线区域L2a与第八微带线区域L3a之间的长度B1中的至少一个与滤波耦合合一电路的耦合度成正相关关系。其中，该正相关关系可以是正比关系。

当然，改变滤波耦合合一电路的耦合度的方式并不局限于以上方式。

滤波耦合合一电路的隔离度I的定义为主线入射功率P1与隔离端口的输出功率P4之比的分贝数，隔离度的绝对值如下所示：

I＝10lg(P1/P4)＝-20lg|S41| (2)

式(2)中的S41为输入端10和第八微带线区域L3a上的负载端13之间的散射参数。输入端10和负载端13之间的距离与输入端10和负载端13之间的散射参数成正相关关系，输入端10和负载端13之间的距离与滤波耦合合一电路的隔离度成反相关关系。其中，该正相关关系可以是正比关系，该反相关关系可以是反比关系。具体地，输入端10和负载端13之间的距离越近时，S41越小，滤波耦合合一电路的隔离度越大，而输入端10和负载端13之间的距离越远时，S41越大，滤波耦合合一电路的隔离度就越小。

另外，第七微带线区域L2a与所述第八微带线区域L3a之间的缝隙的第一宽度A1、第二宽度A2、第三宽度A3、第七微带线区域L2a与第八微带线区域L3a之间的缝隙的长度B1中的至少一个与滤波耦合合一电路的隔离度成正相关关系。其中，该正相关关系可以是正比关系。

当然，改变滤波耦合合一电路的隔离度的方式并不局限于以上方式。

在图12中，第七微带线区域L2a为长条形，第八微带线区域L3a为“h”字形，可以在满足第一电感L2和第二电感L3自身的感值要求的基础上，使得第七微带线区域L2a和第八微带线区域L3a满足低通滤波耦合合一电路的耦合度和隔离度要求。另外，第八微带线区域L3a还可以为“n”字形或“7”字形。

为了进一步缩小整个滤波耦合合一电路的尺寸，可以改变元器件的布局布线。

例如，如图15所示的另一种微带线结构示意图，与图12所示的微带线结构不同的是，第八微带线区域L3a、第一微带线区域C2a和第四微带线区域C3a均位于第七微带线区域L2a的第一侧D1。这里，第一微带线区域C2a和第八微带线区域L3a之间的地会增大其隔离，从而可以忽略其耦合；以及第四微带线区域C3a和第八微带线区域L3a之间的地会增大其隔离，从而可以忽略其耦合。第七微带线区域L2a与所述第八微带线区域L3a之间的缝隙具有第一宽度A1和第二宽度A2，第七微带线区域L2a与所述第八微带线区域L3a之间的缝隙具有第一长度B1。第七微带线区域L2a与第八微带线区域L3a之间的缝隙宽度和/或长度被设置为与第二电感L2和第三电感L3之间所需要的耦合度成正相关关系，和/或，第七微带线区域L2a与第八微带线区域L3a之间的缝隙宽度和/或长度被设置为与第二电感L2和第三电感L3之间所需要的隔离度成正相关关系。其中，该正相关关系可以是正比关系。

又例如，如图16所示的又一种微带线结构示意图，与图12所示的微带线结构不同的是，第七微带线区域L2a为“v”字形。其中，“v”字形的两边可以是阶梯形或有一定斜度的直线，根据第一电感L2的大小而定。第七微带线区域L2a与所述第八微带线区域L3a之间的缝隙具有第一宽度A1和第二宽度A2，第七微带线区域L2a与所述第八微带线区域L3a之间的缝隙具有第一长度B1。第七微带线区域L2a与第八微带线区域L3a之间的缝隙宽度和/或长度被设置为与第二电感L2和第三电感L3之间所需要的耦合度成正相关关系，和/或，第七微带线区域L2a与第八微带线区域L3a之间的缝隙宽度和/或长度被设置为与第二电感L2和第三电感L3之间所需要的隔离度成正相关关系。其中，该正相关关系可以是正比关系。

此外，第七微带线区域L2a还可以是“u”字形，本申请不一一列举第七微带线区域L2a的结构，根据本申请的微带线结构原理实现的微带线区域结构都在本申请的保护范围内。

以上是以图8所示的滤波耦合合一电路为例示例了该滤波耦合合一电路的微带线的构造，同理，也可以根据微带线构造电容和电感的原理，构造图9～图11所示的滤波耦合合一电路的微带线结构。

采用微带线结构实现上述滤波耦合合一电路，可以降低电子设备的成本，减小滤波耦合合一电路的尺寸，提高滤波耦合合一电路的性能。

滤波耦合合一电路的性能指标可以通过散射(scatter，S)参数进行表征。对本申请实施例提供的滤波耦合合一电路采用相应的仿真软件进行仿真，得到滤波耦合合一电路的S参数如图17所示。其中，横坐标为频率，单位为千兆赫兹(GHz)；纵坐标为S参数值，单位为分贝(dB)。其中，如图17的第1幅图所示，器件的1端口的回损S1,1在5G频带上大于17dB(即1、2、3#标识的位置)；如图17的第2幅图所示，器件的插损S2,1在5G频带上小于0.62dB(即1、2、3#标识的位置)，且对5G频带二次谐波的抑制大于19dB(即6、7#标识的位置),对2G频带的抑制大于38.6dB(即4、5#标识的位置)；如图17的第3幅图所示，耦合度在5G频带上S3,1大于17.6dB(即1、2、3#标识的位置)；如图17的第4幅图所示，隔离度S4,1在5G频带上大于38.6dB(即1、2、3#标识的位置)。综上，采用本申请实施例所设计的滤波耦合合一电路具有较好的射频指标，能满足相应的需求。

如图18所示，还提供了一种滤波耦合方法，应用于上述图5所示的滤波耦合合一电路。

该方法可以包括以下步骤：

S1801.对从输入端10输入的第一信号进行低通滤波以从输出端11输出第二信号。

S1802.对第一信号进行耦合采样，以从耦合端12输出第三信号。

例如，该第一信号可以是PA输出的信号，该电路用于对PA输出的功率耦合到基带中进行预失真处理，以抵消PA工作在非线性区带来的失真，还用于对PA输出的信号进行低通滤波，降低PA的带外杂散。

根据本申请实施例提供的一种滤波耦合方法，通过复用低通滤波的支路，将耦合器的主信号线移到低通滤波支路上，将滤波和耦合功能合在一个器件上，减少了单板面积，降低了器件插损。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的方法的具体工作过程，可以参考前述装置实施例中的描述，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的设备、装置和方法，可以通过其它的方式实现。例如，该单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。所显示或讨论的相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。该计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行该计算机程序指令时，全部或部分地产生按照本申请实施例的流程或功能。该计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。该计算机指令可以存储在计算机可读存储介质中，或者通过该计算机可读存储介质进行传输。该计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(digital subscriber line，DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。该计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。该可用介质可以是只读存储器(read-onlymemory，ROM)，或随机存取存储器(random access memory，RAM)，或磁性介质，例如，软盘、硬盘、磁带、磁碟、或光介质，例如，数字通用光盘(digital versatile disc，DVD)、或者半导体介质，例如，固态硬盘(solid state disk，SSD)等。

Claims (20)

1.一种滤波耦合合一电路，其特征在于，用于对从输入端10输入的第一信号进行低通滤波以从输出端11输出第二信号，且还用于对所述第一信号进行耦合采样，以从耦合端12输出第三信号。

2.如权利要求1所述的滤波耦合合一电路，其特征在于，所述滤波耦合合一电路包括：第一电容C2、第一电感L2、第二电容C3和第二电感L3，其中：

所述第一电容C2的第一端C21接地、第二端C22分别与所述输入端10、所述第一电感L2的第一端L21连接；

所述第二电容C3的第一端C31接地、第二端C32分别与所述输出端11、所述第一电感L2的第二端L22连接；

所述第二电感L3与所述第一电感L2耦合，所述第二电感L3的第一端L31与所述耦合端12连接、第二端L32与负载端13连接。

3.如权利要求2所述的滤波耦合合一电路，其特征在于，所述第一电容C2与所述第二端C22对应的一极为第一微带线区域C2a、所述第一端C21对应的一极为地，所述第一微带线区域C2a与地耦合形成电容。

4.如权利要求3所述的滤波耦合合一电路，其特征在于，所述第一微带线区域C2a为长条形。

5.如权利要求2所述的滤波耦合合一电路，其特征在于：

所述第一电容C2与所述第二端C22对应的一极为第二微带线区域C2d、所述第一端C21对应的一极为与地连通的第三微带线区域C2e，所述第二微带线区域C2d与所述第三微带线区域C2e耦合形成电容。

6.如权利要求5所述的滤波耦合合一电路，其特征在于，所述第二微带线区域C2d与所述第三微带线区域C2e均为长条形。

7.如权利要求3-6任一所述的滤波耦合合一电路，其特征在于：

所述第二电容C3与所述第二端C32对应的一极为第四微带线区域C3a、所述第一端C31对应的一极为地，所述第四微带线区域C3a与地耦合形成电容。

8.如权利要求7所述的滤波耦合合一电路，其特征在于，所述第四微带线区域C3a为长条形。

9.如权利要求7或8所述的滤波耦合合一电路，其特征在于：

所述第二电容C3与所述第二端C32对应的一极为第五微带线区域C3d、所述第一端C31对应的一极为与地连通的第六微带线区域C3e，所述第五微带线区域C3d与所述第六微带线区域C3e耦合形成电容。

10.如权利要求9所述的滤波耦合合一电路，其特征在于，所述第五微带线区域C3d与所述第六微带线区域C3e均为长条形。

11.如权利要求2-10任一所述的滤波耦合合一电路，其特征在于，所述第一电感L2为第七微带线区域L2a，所述第二电感L3为第八微带线区域L3a。

12.如权利要求11所述的滤波耦合合一电路，其特征在于，所述第七微带线区域L2a为长条形、“u”字形或“v”字形。

13.根据权利要求11或12所述的滤波耦合合一电路，其特征在于：

所述第七微带线区域L2a与所述第八微带线区域L3a之间的缝隙宽度和/或长度被设置为与所述第二电感L2和所述第三电感L3之间所需要的耦合度成正相关关系，和/或，所述第七微带线区域L2a与所述第八微带线区域L3a之间的缝隙宽度和/或长度被设置为与所述第二电感L2和所述第三电感L3之间所需要的隔离度成正相关关系；

所述输入端10与第八微带线区域L3a上的耦合端12之间的距离被设置为与所述第二电感L2和所述第三电感L3之间所需要的耦合度成反相关关系，和/或，所述输入端10与所述第八微带线区域L3a上的负载端13之间的距离被设置为与所述第二电感L2和所述第三电感L3之间所需要的隔离度成反相关关系。

14.如权利要求11-13任一所述的滤波耦合合一电路，其特征在于，第八微带线区域L3a为“h”字形、“n”字形、或“7”字形。

15.根据权利要求11-14任一所述的滤波耦合合一电路，其特征在于：

当所述第一电容C2与所述第二端C22对应的一极为第一微带线区域C2a、所述第一端C21对应的一极为地，所述第二电容C3与所述第二端C32对应的一极为第四微带线区域C3a、所述第一端C31对应的一极为地，所述第一微带线区域C2a和第四微带线区域C3a位于所述第七微带线区域L2a的第一侧D1，所述第八微带线区域L3a位于所述第七微带线区域L2a的第二侧D2；或

所述第八微带线区域L3a、所述第一微带线区域C2a和第四微带线区域C3a均位于所述第七微带线区域L2a的第一侧D1。

16.一种滤波耦合电路，其特征在于，包括：高通滤波电路和如权利要求1-15任一所述的滤波耦合合一电路；

所述高通滤波电路，用于为所述滤波耦合合一电路提供高通滤波后的信号，或者为所述滤波耦合合一电路输出的信号进行高通滤波。

17.如权利要求16所述的滤波耦合电路，其特征在于，所述滤波耦合电路还包括：低通滤波电路，所述低通滤波电路的输入端与所述滤波耦合合一电路的输出端11相连。

18.如权利要求16或17所述的滤波耦合合一电路，其特征在于，所述高通滤波电路为N阶高通滤波电路，N>＝2。

19.一种滤波耦合合一方法，其特征在于，所述方法应用于权利要求1-15任一所述的滤波耦合合一电路，所述方法包括：

对从输入端10输入的第一信号进行低通滤波以从输出端11输出第二信号；

对所述第一信号进行耦合采样，以从耦合端12输出第三信号。

20.一种电子设备，其特征在于，包括如权利要求1-15任一所述的滤波耦合合一电路。

Images