JP2022055049A - 積層回路基板装置 - Google Patents

積層回路基板装置 Download PDF

Info

Publication number
JP2022055049A
JP2022055049A JP2020162414A JP2020162414A JP2022055049A JP 2022055049 A JP2022055049 A JP 2022055049A JP 2020162414 A JP2020162414 A JP 2020162414A JP 2020162414 A JP2020162414 A JP 2020162414A JP 2022055049 A JP2022055049 A JP 2022055049A
Authority
JP
Japan
Prior art keywords
layer
circuit pattern
pattern
circuit
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020162414A
Other languages
English (en)
Other versions
JP7193510B2 (ja
Inventor
常弘 渡辺
Tsunehiro Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yazaki Corp
Original Assignee
Yazaki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yazaki Corp filed Critical Yazaki Corp
Priority to JP2020162414A priority Critical patent/JP7193510B2/ja
Priority to US17/486,142 priority patent/US11564308B2/en
Priority to CN202111140691.1A priority patent/CN114286497B/zh
Priority to EP21199399.3A priority patent/EP3975670B1/en
Publication of JP2022055049A publication Critical patent/JP2022055049A/ja
Application granted granted Critical
Publication of JP7193510B2 publication Critical patent/JP7193510B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224Patterned shielding planes, ground planes or power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0263High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09254Branched layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09327Special sequence of power, ground and signal layers in multilayer PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09336Signal conductors in same plane as power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09618Via fence, i.e. one-dimensional array of vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672Superposed layout, i.e. in different planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969Apertured conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727Varying width along a single conductor; Conductors or pads having different widths
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979Redundant conductors or connections, i.e. more than one current path between two points

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Noise Elimination (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

【課題】ノイズ遮蔽用の専用のグランド層を利用することなく、電力線の電流変化に伴って発生する誘導磁場が隣接する他の層の信号線に影響を及ぼすのを抑制する積層回路基板装置を提供する。【解決手段】積層回路基板装置10の第1層10aに電力線の回路パターンと信号線の回路パターンとを配置し、第2層10bに保護対象の信号線の回路パターンを配置し、第3層10cに電力線の回路パターンを配置する。第2層10bの信号線回路パターンと対向する部位について、第1層10aの電力線の第1回路パターンと、第3層10cの電力線の第2回路パターンとの形状を略一致させる。第1回路パターンの電流i2aと第2回路パターンの電流i2bの向きを一致させる。電流i2a変化による電磁誘導と、電流i2b変化による電磁誘導とを中央の第2層10bの信号線回路パターンの位置で相殺させる。【選択図】図1

Description

本発明は、積層した複数層の回路パターンで構成される積層回路基板装置に関する。
車載装置など様々な電子回路においては、隣接する位置に存在する他の機器や配線などから発生するノイズの影響で、誤動作が発生したり装置の性能が低下する場合がある。したがって、従来より装置を設計する時点や装置を配置する際などにおいて、様々なノイズ対策が取られている。
例えば特許文献1は、一般の配線基板に配設されている配線又は半導体パッケージ内の配線リードのインダクタンスの低減と誘導性クロストークの低減のための技術を開示している。具体的には、絶縁基板上に所定の配線を配設し、該配線に近接する位置に電磁波遮蔽膜(金属箔)を配置してある。また、半導体チップの集積回路が形成されている面の上に絶縁膜を介して電磁波遮蔽膜を配置し、該電磁波遮蔽膜の上に絶縁膜を介してリードを配置し、このリードと半導体チップの外部端子とを電気的に接続し、封止材で封止して半導体装置を構成している。
また、特許文献2は、電力変換装置のノイズを低減するための技術を開示している。具体的には、電力変換装置は、変換した電力を出力する出力配線部に多層基板を有している。多層基板、グランド層と出力配線層(U,V,W)とを有し、各出力配線層間にビアを設ける。出力配線層は扁平形状の板であり、各出力配線層を広い面積をグランド層に対向させて並設する。ビアは、各出力配線層の間であって、グランド層から多層基板表面に貫通して複数形成する。多層基板の表面に露出したビア(グランド電位)の端部に導電性のシートが設けられる。
特開平11-220056号公報 特開2016-92864号公報
ところで、例えば車両に搭載されるDC/DCコンバータや、電力経路切り替えのためのスイッチング装置のような電子機器の場合には、大電流を扱う電力系統の線路(電力線)と、扱う電流が非常に小さい各種信号だけが通る信号系統の線路(信号線)とが、同一のプリント基板上に混在する状態で配置されることがある。つまり、電力線と各種信号線とが互いに隣接する位置に配置される。
また、プリント基板上の配線パターンは、一般的には非常に薄い箔状の導電体で構成されているので、大きな電流を流す場合には基板上の電力線の配線パターンの抵抗に起因する電力損失を減らすことが重要になる。そこで、通常の設計では電力線やグランド線(アース)について、配線パターンの線幅や面積を十分に大きくすることで抵抗を減らすように工夫している。
また、多層基板を利用できる場合には、同一基板上の複数層のそれぞれに電力線の配線パターンを形成することも考えられる。例えば、2つの層の配線パターンを並列に接続すれば、配線パターンの単位面積あたりの抵抗値を半分に減らすことができるので、電力線の配線パターンの面積増大を抑制し、電子機器の基板が占有する面積を減らすことが容易になる。
しかしながら、同一基板の厚み方向に隣接する複数の層に、電力線と信号線とが存在する場合には、対向する電力線と信号線との配線パターン間の距離が非常に小さくなるため、信号線上にノイズの影響が現れることが懸念される。具体的には、電力線上の電流が変化した時に発生する誘導磁場の逆起電力により、隣接する信号線の配線パターン上にノイズ波形が重畳する。
特に、DC/DCコンバータのような電子機器の場合には、大電流のスイッチングを高速で周期的に行うので、その電流が流れる電力線と隣接している信号線に、スイッチングの電流変化のタイミングに同期して大きなノイズが誘起することが懸念される。
このようなノイズに対する対策としては、ノイズの発生源と信号線との間にグランド線の配線パターンを配置して、電磁シールドを施すことが一般的な設計手法として想定される。
例えば、図7に示す構成例のように、第1層、第2層、及び第3層にそれぞれ導電体のパターンが形成された多層基板を利用する場合には、第1層に電力線を配置し、第3層に保護対象の信号線を配置して、第1層と第3層の間の第2層にグランド線の配線パターンを割り当てる。これにより、ノイズ発生源である第1層の電力線と、信号線の存在する第3層との間の第2層に電位が一定のグランド線が存在するので、誘導磁場を遮断し、第3層の信号線にノイズが誘起するのを抑制できる。
しかし、上記のような構成の場合には、3つの層のうち中間の第2層がノイズ対策のグランド線だけで占有されることになり、しかも電力線は第1層だけにしか配置できない。つまり、ノイズの発生源である電力線を第3層には配置できないので、電力線を複数層に分散してそれぞれ配置することができない。そのため、電力線の配線パターン面積を広げない限りその抵抗を減らすことができない。
本発明は、上述した事情に鑑みてなされたものであり、その目的は、ノイズ遮蔽用の専用のグランド層を利用することなく、電力線の電流変化に伴って発生する誘導磁場が隣接する他の層の信号線に影響を及ぼすのを抑制することが可能な積層回路基板装置を提供することにある。
前述した目的を達成するために、本発明に係る積層回路基板装置は、下記(1)~(5)を特徴としている。
(1) 互いに平行な異なる面に第1層、第2層、及び第3層の回路パターンが箔状の導電体によりそれぞれ形成され、前記第1層、前記第2層、及び前記第3層の間が絶縁体により分離され、前記第2層が前記第1層と前記第3層の間に配置された積層回路基板装置であって、
前記回路パターンは、所定の電源と所定の負荷との間に流れる電流を通すための電力系統の回路パターンと、前記電力系統に比べて小さい電流を通す信号系統の回路パターンを含み、
前記第1層には前記電力系統の回路パターン、及び前記信号系統の回路パターンがそれぞれ配置され、
前記第2層には前記信号系統の回路パターンが配置され、
前記第3層には前記電力系統の回路パターンが配置され、
前記第2層における前記信号系統の回路パターンの少なくとも一部分の保護部位と対向する対向部位について、前記第1層の前記電力系統に属する第1回路パターンと、前記第3層の前記電力系統に属する第2回路パターンとの形状が略一致するように形成され、
前記第1回路パターンに流れる電流の向きと前記第2回路パターンに流れる電流の向きとが一致するように仕様が規定された、
積層回路基板装置。
(2) 前記第1回路パターンにおいて、当該箇所を流れる電流の向きと直交する方向のパターン幅が特定幅に形成され、
前記第2回路パターンにおいて、当該箇所を流れる電流の向きと直交する方向のパターン幅が、前記第1回路パターンと同じ前記特定幅に形成された、
上記(1)に記載の積層回路基板装置。
(3) 前記第1回路パターン及び前記第2回路パターンのそれぞれについて、
電流が流れる一端と他端との間に分岐部及び合流部が形成され、
前記分岐部と前記合流部との間に形成された複数の電流経路のパターン幅の合計が、前記第1回路パターンと前記第2回路パターンとで同じになるように形状が規定された、
上記(1)又は(2)に記載の積層回路基板装置。
(4) 前記第1回路パターンの一端と、前記第2回路パターンの一端とが、一端側共通回路を介して共通の電源、又は共通の負荷と接続可能に構成され、
前記第1回路パターンの他端と、前記第2回路パターンの他端とが、他端側共通回路を介して共通の負荷、又は共通の電源と接続可能に構成された、
上記(1)乃至(3)のいずれかに記載の積層回路基板装置。
(5) 前記第1層、前記第2層、及び前記第3層は、単一のプリント基板上に厚み方向の位置が異なる独立した層としてそれぞれ形成され、
少なくとも前記第1層の回路パターンと、前記第3層の回路パターンとがそれぞれ均一な厚みを有し、前記第1層の回路パターンと前記第3層の回路パターンとが厚みの共通な箔状の導電体により形成されている、
上記(1)乃至(4)のいずれかに記載の積層回路基板装置。
上記(1)の構成の積層回路基板装置によれば、ノイズ遮蔽用の専用のグランド層を設けなくても、第1層及び第3層の各回路パターンにおける電力線の電流変化に伴って発生する誘導磁場が、隣接する第2層の信号線に影響を及ぼすのを抑制できる。すなわち、ノイズから保護すべき第2層の信号線が第1層と第3層との間に存在しているので、第2層の信号線は第1層の電力線と第3層の電力線の両方の影響を受ける。しかし、第2層に対して、第1層と第3層とは互いに基板の厚み方向に対して上下逆方向に存在し、しかも電流の流れる方向が揃い、電流変化の大きさに応じて発生する誘導磁場の大きさも同等になる。したがって、第1層の電力線の影響による磁界と前記第3層の電力線の影響による磁界とが互いに相殺される。
上記(2)の構成の積層回路基板装置によれば、第1回路パターンにおけるパターン幅と、第2回路パターンにおけるパターン幅とが同一であるため、第1回路パターンの電流分布と、第2回路パターンの電流分布とを一致させることができる。そのため、第1回路パターンの電流変化により発生する誘導磁場の大きさと、第2回路パターンの電流変化により発生する誘導磁場の大きさとを揃えることができ、両者の誘導磁場の影響が第2層の信号線において相殺される。
上記(3)の構成の積層回路基板装置によれば、分岐部と合流部との間で、第1回路パターン及び第2回路パターンの中に空いた空間を形成することができる。したがって、この空いた空間の部位に別の回路を配置したり、電子部品を配置することが可能になる。また、パターン幅の合計が、第1回路パターンと第2回路パターンとで同じであるため、第1回路パターンに流れる電流の分布と、第2回路パターンに流れる電流の分布とを揃えることが容易になる。つまり、第1回路パターンの電流変化により発生する誘導磁場と、第2回路パターンの電流変化により発生する誘導磁場とを揃えることができる。
上記(4)の構成の積層回路基板装置によれば、一端側共通回路により、第1回路パターンの一端、及び第2回路パターンの一端を共通の電源、又は共通の負荷と接続することができる。また、他端側共通回路により、第1回路パターンの他端、及び第2回路パターンの他端を共通の負荷、又は共通の電源と接続することができる。したがって、第1回路パターン、及び第2回路パターンに対して共通の電流を流すことが容易になる。
上記(5)の構成の積層回路基板装置によれば、第1層の回路パターン、及び第3層の回路パターンが均一、且つ共通な厚みの導電体で形成されるので、両者における電流分布をパターン形状だけで揃えることが可能になる。
本発明の積層回路基板装置によれば、ノイズ遮蔽用の専用のグランド層を設けることなく、電力線の電流変化に伴って発生する誘導磁場が、隣接する他の層の信号線に影響を及ぼすのを抑制できる。したがって、複数層を有効に利用して電力線の抵抗を減らし、電力線の配線パターン面積を減らすことが容易になる。
以上、本発明について簡潔に説明した。更に、以下に説明される発明を実施するための形態(以下、「実施形態」という。)を添付の図面を参照して通読することにより、本発明の詳細は更に明確化されるであろう。
図1は、本発明の実施形態に係る積層回路基板装置の構成を示す縦断面図である。 図2は、積層回路基板装置の各層の配線パターンの例を示す平面図である。 図3(a)、図3(b)、及び図3(c)は、それぞれ第1層、第2層、及び第3層における配線パターンの例を示す平面図である。 図4(a)及び図4(b)は、それぞれ第1層及び第3層における配線パターンの例を示す平面図である。 図5(a)及び図5(b)は、互いに隣接する位置の2つの電流の方向と誘導磁場の影響との関係を示す模式図である。 図6は、電圧波形及びノイズ波形の例を示すタイムチャートである。 図7は、本発明と比較するための一般的な構成例として想定される多層基板の構成を示す縦断面図である。
本発明に関する具体的な実施形態について、各図を参照しながら以下に説明する。
<積層回路基板装置の構成>
図1は、本発明の実施形態に係る積層回路基板装置10の構成を表す縦断面図である。また、図2は、この積層回路基板装置10における各層の配線パターンの平面図である。また、図3(a)、図3(b)、及び図3(c)は、それぞれ第1層、第2層、及び第3層における配線パターンの例を示す平面図である。
図1に示すように、積層回路基板装置10は、第1層10a、第2層10b、及び第3層10cを有する3層の多層基板により構成されている。第1層10a、第2層10b、及び第3層10cは、絶縁体11、12で構成される基板の面上に貼り付けられた厚みが一定の銅箔などの導電体により形成されている。つまり、この多層基板は3層構成のプリント基板である。
したがって、第1層10a、第2層10b、及び第3層10cは、それぞれ厚みが均一な導電層である。実際には、基板の全面に形成された導電体のうち、必要な回路を形成する部位の配線パターン以外は除去されて絶縁体11、12が表面に露出した状態になっている。したがって、複数の独立した配線パターンは、絶縁体11、12によって電気的に分離されることができる。
図1に示した積層回路基板装置10においては、第1層10aに電力線及び信号線の各配線パターンが形成され、第2層10bには保護対象の信号線の配線パターンが形成され、第3層10cには電力線の配線パターンが形成されている。
電力線の配線パターンは、例えば数アンペア~数十アンペア程度の大きな電流を流す電力系統の回路を接続するために利用される。また、信号線の配線パターンは、例えば数ミリアンペア程度の非常に小さい電流しか流れない信号系統の回路を接続するために利用される。
信号系統の中には、例えば回路のインピーダンスが高い場合や、微弱な信号を扱う場合など、外部から到来するノイズの影響を受けやすい回路も存在する。そのような信号線の回路は、ノイズの影響をできるだけ低減し保護する必要がある。第2層10bには、そのような回路の配線パターンが配置されている。
また、電力線の配線パターンは非常に大きい電流を流す必要があるので、銅箔のように薄い導電層の配線パターンを使う場合には、電流の通過する方向と直交する幅方向のパターン幅を広くしないと、抵抗値が大きくなり電力の損失が増大する。一方、電力線の電流のオンオフを周期的にスイッチングして切り替えるような用途においては、電流が大きく変化するときに発生する誘導磁場の逆起電力により、周囲の配線パターンにノイズが発生する。
したがって、保護対象の信号線の配線パターンは、近傍の電力線の配線パターンから発生する誘導磁場のノイズから保護される必要がある。そのために、図1に示した積層回路基板装置10においては、電力線の配線パターンは第1層10a及び第3層10cの両方に配置されると共に、保護対象の信号線の配線パターンはそれらの中央の位置にある第2層10bに配置されている。つまり、積層回路基板装置10の厚み方向(Z軸方向)について、第2層10bの配線パターンから第1層10aまでの距離と、第3層10cまでの距離とが同じになるように配置されている。
更に、少なくとも第2層10bの配線パターンと対向する箇所については、第1層10aにおける電力線の配線パターンと、第3層10cにおける電力線の配線パターンとが同じパターン形状になるように構成してある。また、第1層10aの電力線を流れる電流i2aと、第3層10cの電力線を流れる電流i2bの方向が揃うように積層回路基板装置10の仕様が定められている。
一方、積層回路基板装置10上の電力線の配線パターン形成部位における一端側、及び他端側のそれぞれに、この多層基板を厚み方向に貫通するビア(via)13及び14が形成されている。ビア13は、一端側で第1層10aの電力線と、第3層10cの電力線との間を電気的に共通に接続している。また、ビア14は、他端側で第1層10aの電力線と、第3層10cの電力線との間を電気的に共通に接続している。
図1に示した例では、電源21が電線22を介して積層回路基板装置10のビア13と電気的に接続されている。また、負荷24が電線23を介して積層回路基板装置10のビア14と接続されている。
したがって、図1に示した例では、電源21から供給される電流i1は、電線22を通り、ビア13で2系統の電流i2a、i2bに分流され、電流i2aは第1層10aの電力線の配線パターン、電流i2bは第3層10cの電力線の配線パターンをそれぞれ通り、ビア14で合流した電流i3は、電線23を通って負荷24に供給されるようになっている。
ここで、第1層10aの電力線の配線パターンの形状と、第3層10cの電力線の配線パターンの形状とを揃えることにより、電流i1を2分割して2系統の電流i2a、i2bの電流値や電流分布を共通に揃えることができる。その結果、電流i2aの変化に伴って発生する誘導磁場と、電流i2bの変化に伴って発生する誘導磁場とを揃えることができる。
また、第1層10aと第3層10cの中央に配置されている第2層10bの配線パターンの位置では、電流i2aの変化に伴って発生する誘導磁場の影響と、電流i2bの変化に伴って発生する誘導磁場の影響とが逆方向になるため、互いの影響が相殺されることになる。つまり、第2層10bに配置されている保護対象の信号線の配線パターンにおいては、その近傍に存在している電力線(第1層10a+第3層10c)から発生する誘導磁場の影響がなくなり、ノイズの発生が抑制される。
図2及び図3(a)に示すように、第1層10aには比較的面積が大きい電力系配線パターンP1pと、複数の信号系配線パターンP1sとが形成されている。この例では図3(a)中のY軸方向に電流を流すので、電力系配線パターンP1pはX軸方向の幅が十分に大きくなるように形成されている。これにより、電力系配線パターンP1pの電気抵抗を減らすことができる。電力系配線パターンP1pのパターン幅はY軸方向の一端から他端にかけてどの部位でも均一に形成されている。
第1層10a上の複数の信号系配線パターンP1sは、それぞれ電力系配線パターンP1pから少し離れた位置に配置されている。したがって、各信号系配線パターンP1sと電力系配線パターンP1pとの間は絶縁体11により電気的に絶縁されている。各信号系配線パターンP1sには、比較的小さい電流が流れるので、これらのパターン幅は電力系配線パターンP1pのように大きくする必要がない。なお、図1の構成例では第1層10aの各信号系配線パターンP1sは誘導磁場に対する保護対象ではない。
図2及び図3(b)に示すように、第2層10bには保護対象の信号系配線パターンP2sが形成されている。つまり、ノイズの発生源となる電力系統の配線パターンは第2層10b上に存在しない。図2及び図3(b)に示した第2層10bの信号系配線パターンP2sの中には、厚み方向に隣接する位置に存在する電力系配線パターンP1pと対向する部位が含まれている。つまり、信号系配線パターンP2s中のその部位は、近距離で隣接している電力系配線パターンP1pの電流変化により発生する誘導磁場の影響を受ける可能性がある。
図2及び図3(c)に示すように、第3層10cには電力系配線パターンP3pのみが形成されている。そして、第3層10cの電力系配線パターンP3pのパターン形状は、第1層10aの電力系配線パターンP1pと同一になっている。つまり、電力系配線パターンP3pのパターン幅、面積、及び形状が、電力系配線パターンP1pと共通になっている。また、2つの電力系配線パターンP1p、P3pの面が互いに対向するように、電力系配線パターンP3pを形成する位置は、電力系配線パターンP1pのX、Y方向の位置に合わせて配置してある。
したがって、信号系配線パターンP2s上の領域のうち、第1層10aの電力系配線パターンP1pと対向している部位については、第3層10cの電力系配線パターンP3pとの間でも同じように対向するように位置関係を合わせてある。
これにより、第1層10aの電力系配線パターンP1pの電流変化により生じる誘導磁場の影響と、第3層10cの電力系配線パターンP3pの電流変化により生じる誘導磁場の影響とを、中間の第2層10bの信号系配線パターンP2sの位置で相殺することが可能になる。但し、電流i2a、i2bの方向を揃え、それらの電流の大きさや分布状態も一致させる必要がある。
<配線パターンの具体例>
積層回路基板装置10の第1層10a及び第3層10cにおける電力線の配線パターンの構成例を、平面図である図4(a)及び図4(b)にそれぞれ示す。
図4(a)の例では、図2(a)に示した電力系配線パターンP1pに相当する部位が、一端側共有部31、分岐・合流部32、個別パターン33a、33b、33c、分岐・合流部34、及び他端側共有部35を含んでいる。
一端側共有部31の電流経路は、分岐・合流部32で3方向に分岐して、個別パターン33a、33b、及び33cと接続されている。また、個別パターン33a、33b、及び33cの3つの電流経路は、分岐・合流部34で合流して他端側共有部35と接続されている。
なお、個別パターン33a、33bの間に形成されている空間部36や、個別パターン33b、33cの間に形成されている空間部37については、例えば信号系配線パターンP1sを配置したり、必要な電子部品を配置するために利用できる。
上記と同様に、図4(b)の例では図2(c)に示した電力系配線パターンP3pに相当する部位が、一端側共有部41、分岐・合流部42、個別パターン43a、43b、43c、分岐・合流部44、及び他端側共有部45を含んでいる。
つまり、一端側共有部41の電流経路は、分岐・合流部42で3方向に分岐して、個別パターン43a、43b、及び43cと接続されている。また、個別パターン43a、43b、及び43cの3つの電流経路は、分岐・合流部44で合流して他端側共有部45と接続されている。
ここで、図4(a)に示した構成の電力系配線パターンP1pと、図4(b)に示した電力系配線パターンP3pとは、全体的に類似した形状を有しているが、部分的に違いがある。すなわち、ビア14が存在する一端側、及びビア13が存在する他端側における、ビア部分のパターン幅(電流の方向と直交する方向の幅)L0は2層の電力系配線パターンP1p、P3pに共通(同一)であり、個別パターン33aのパターン幅LA1と個別パターン43aのパターン幅LA3とも共通(同一)である。一方、パターン幅LB1と、パターン幅LB3とは異なり、パターン幅LC1と、パターン幅LC3とが異なっている。
本実施形態では、パターン幅L0を100%とした場合の比率で表すと、パターン幅LA1、LB1、及びLC1が、それぞれ50%、30%、及び20%であり、パターン幅LA3、LB3、及びLC3が、それぞれ50%、20%、及び30%に定めてある。
そのため、個別パターン33a、33b、33cの部位における合計のパターン幅(LA1+LB1+LC1:100%)と、一端側共有部31、他端側共有部35の各部位におけるパターン幅L0(100%)とが同一になる。また、個別パターン43a、43b、43cの部位における合計のパターン幅(LA3+LB3+LC3:100%)と、一端側共有部41、他端側共有部45の各部位におけるパターン幅L0(100%)とが同一になる。
したがって、第1層10aにおける幅方向(X)の単位寸法あたりの電流密度が、一端側共有部31、他端側共有部35、及び個別パターン33a、33b、33cの各部位で均一になる。同様に、第3層10cについても、幅方向(X)の単位寸法あたりの電流密度が、一端側共有部41、他端側共有部45、及び個別パターン43a、43b、43cの各部位で均一になる。また、2層の電流i2a、i2bを同一にすることで、第1層10aの電力線における電流密度と第3層10cにおける電力線の電流密度とが同一になる。
また、第1層10aの個別パターン33aと、第3層10cの個別パターン43aとが第2層10bを挟んで互いに対向するように、各層の面内で位置合わせした状態で配置されている。また、個別パターン33aと個別パターン43aとは同一形状である。
したがって、図1~図3に示した積層回路基板装置10の場合と同様に、第2層10bに配置される保護対象の信号系配線パターンP2sのうち、第1層10aの個別パターン33aと、第3層10cの個別パターン43aとで挟まれる領域については、個別パターン33aから受ける誘導磁場と個別パターン43aから受ける誘導磁場とが同じ大きさになる。そしてそれらの影響の方向が互いに逆になるので、個別パターン33aから受ける誘導磁場と、個別パターン43aから受ける誘導磁場とが相殺される。
つまり、誘導磁場の影響から保護すべき信号系配線パターンP2sは、形状が同じ個別パターン33a、43aと対向する部位の第2層10b上に配置すれば、ノイズの発生を抑制できる。また、大きな電流が流れる電力系配線パターンP1p、P3pと、微弱な電流を扱う信号系配線パターンP2sとを同一の基板上に配置できる。
なお、パターン幅LB1、LB3が異なり、パターン幅LC1、LC3が異なるので、第2層10b上で、第1層10aの個別パターン33b、第3層10cの個別パターン43bと対向する部位や、第1層10aの個別パターン33c、第3層10cの個別パターン43cと対向する部位については、誘導磁場の影響が発生する。しかし、誘導磁場の影響を受けにくい回路や電子部品をその部位に配置することで、問題の発生を回避できる。
<電流の方向と誘導磁場の影響との関係>
図5(a)及び図5(b)は、互いに隣接する位置の2つの電流の方向と誘導磁場の影響との関係を示す模式図である。
図5(a)は、互いに同じ方向に向かって平行に流れる電流i2a、i2bとこれらの変化に起因して発生する誘導磁場H2a、H2bとの関係を表している。すなわち、図1に示した第1層10a、第3層10cの各電力線を流れる電流i2a、i2bによる誘導磁場に相当する状況を示している。
図5(a)のように、各電流i2a、i2bの位置からそれぞれ距離dだけ離れた中間位置においては、距離dに反比例する磁界強度になる。また、誘導磁場H2aの方向と、誘導磁場H2bの方向とが反対になるためこれらの影響が互いに相殺される。つまり、積層回路基板装置10のように電流i2aの変化と、電流i2bの変化とが同一である場合には、それらの中間位置となる第2層10bの信号線の箇所で、合成された誘導磁場H2a、H2bの影響がゼロになる。したがって、第2層10bの信号系配線パターンP2sに影響するノイズを抑制できる。
図5(a)の状況においては、誘導磁場H2a、H2bが互いに打ち消し合う相殺領域になる。また、中間位置に対して電流i2aの位置よりも外側の箇所、及び電流i2bの位置よりも外側の箇所では、2つの誘導磁場H2a、H2bが加算されるため、いずれか一方だけの場合と比べてより影響が大きくなる。つまり相乗領域である。
一方、図5(b)は、互いに反対の方向に向かって平行に流れる電流i2a、i2bとこれらの変化に起因して発生する誘導磁場H2a、H2bとの関係を表している。これは、例えば2本の差動信号線を流れる電流とそれが発生する誘導磁場との関係に相当する。
図5(b)のように、各電流i2a、i2bの位置からそれぞれ距離dだけ離れた中間位置においては、誘導磁場H2aの方向と、誘導磁場H2bの方向とが同じになるため、これらの影響が互いに加算される。つまり、電流i2aの位置と電流i2bの位置との間の範囲は相乗領域になるため、差動信号線を採用してもこの範囲のノイズを低減することはできない。
一方、図5(b)の状態において、電流i2bの外側では電流i2aによる磁界強度は(r+d)に反比例し、電流i2bによる磁界強度は(r-d)に反比例し、誘導磁場H2a、H2bの方向は互いに逆になる。したがって、中間位置から非常に大きい距離r(r>>d)だけ離れた遠方の位置においては、誘導磁場H2a、H2bの影響がほぼ同じになり、互いに相殺される。
つまり、図5(b)の例では、電流i2a、i2bの各位置の外側が相殺領域になりその範囲内でノイズを低減することができる。しかし、電流i2a、i2bの各位置の内側の範囲では逆にノイズが増大してしまう。
<波形の例>
図6は、電圧波形及びノイズ波形の例を示すタイムチャートである。
図6に示した電圧波形Vpは、例えば図1に示した積層回路基板装置10の電力線に電流i1を流すための電源21における電圧の周期的なスイッチング(H/Lの切替)の波形に相当する。したがって、電圧波形Vpとタイミングが同期した似た波形で電流i1が流れる。また、電圧波形VpのH/Lが切り替わるタイミングで、電流i1に大きな変化が発生し、これにより誘導磁場が発生する。また、積層回路基板装置10における各電流i2a、i2bは、それぞれ電流i1の半分の大きさになる。
図6に示した電圧波形Vs1は、図1に示した積層回路基板装置10の第2層10bに形成されている信号系配線パターンP2sに現れる信号電圧の時系列変化の例を表している。また、図6に示した電圧波形Vs2は、例えば第3層10cに電力線が存在しない場合のように、本発明を実現するための条件を満たさない状況において、第2層10bに形成された信号系配線パターンP2sに現れる信号電圧の時系列変化の例を表している。
図6に示すように、電圧波形Vs2においては、電圧波形VpのH/Lの切り替わりのタイミングに同期して発生するノイズ波形Wnがクロストークとして重畳している。つまり、第1層10aの電流i2aの変化で発生する誘導磁場の影響が、第2層10bの信号系配線パターンP2s上にノイズ波形Wnとして現れている。
一方、電圧波形Vs1においては、電圧波形Vs2のようなノイズ波形Wnが現れていない。つまり、第1層10aの電流i2aの変化で発生する誘導磁場の影響と、第3層10cの電流i2bの変化で発生する誘導磁場の影響とがそれらの中間にある第2層10bの位置で相殺されてゼロになるため、電圧波形Vs1上にはノイズ波形Wnが現れない。
<積層回路基板装置の変形例>
図1に示した積層回路基板装置10の例では、一端側のビア13に電源21を接続して他端側のビア14に負荷24を接続してあり、ビア13側からビア14側に向かう方向に電流i1、i2a、i2b、i3が流れる場合を想定している。しかし、車載システムでは、電源21及び負荷24の両方が充電可能なバッテリーのような場合もある。その場合には、電源21のバッテリーを充電するために電流の方向を切り替えて、負荷24側から電源21に向かう方向に電流i1、i2a、i2b、i3を流してもよい。図1と反対の方向に電流i1、i2a、i2b、i3を流す場合でも、電流i2a、i2bの方向が揃っていれば、第2層10bの信号系配線パターンP2sを電力系配線パターンP1p、P3pの誘導磁場から保護することができる。
なお、図1の例では積層回路基板装置10の外側に電源21及び負荷24を接続する場合を想定しているが、電源21及び負荷24のいずれか一方又は両方を積層回路基板装置10と同一の基板上に配置してもよい。
なお、図4(a)、図4(b)に示した例では、第1層10aにおけるパターン幅の合計(LA1+LB1+LC1)と、第3層10cにおけるパターン幅の合計(LA3+LB3+LC3)とが完全に一致するように形状を規定しているが、完全に一致していない場合でも、信号系配線パターンP2sに発生するノイズ波形Wnを低減する効果を得ることは可能である。
なお、図1に示した積層回路基板装置10は、単一の多層基板に含まれる3層の導電体パターンを利用する場合を想定しているが、複数枚のプリント基板を所定のスペーサを介して厚み方向に積層する場合も考えられる。但し、複数枚のプリント基板を積層する場合は、複数層間での平面方向の位置ずれの可能性や、応力による厚み幅のずれの可能性などが想定されるので、図1のように単一の多層基板だけで構成することが望ましい。
なお、図1の例では積層回路基板装置10の基板内にあるビア13、14で第1層10aの電力線と、第3層10c電力線とを接続しているが、ビア13、14と同等の機能を果たす回路を基板の外側に接続してもよい。
<積層回路基板装置10の利点>
図1~図3に示した積層回路基板装置10においては、第1層10aと第3層10cの中央の位置にある第2層10b上の信号系配線パターンP2sに対して、それに隣接する電力系配線パターンP1p、P3pからの誘導磁場の影響でノイズ波形Wnが重畳するのを抑制できる。また、電力線からのノイズを遮蔽するためにグランドパターンの層を用意する必要がないので、第1層10a、第3層10cの両方を電力線のパターン配置に利用できる。したがって、電力線のパターンが占有する面積を減らしても、複数層の利用により電力線の抵抗を減らし、電力の損失を減らすことができる。そのため、積層回路基板装置10を小型化することが容易である。
また、保護対象の信号系配線パターンP2sと対向する部位以外では、必ずしも電力系配線パターンP1p、P3pの形状を一致させる必要はなく、例えば図4(a)、図4(b)に示すように様々な形状のパターンを形成することが可能である。また、第1層10aにおけるパターン幅の合計(LA1+LB1+LC1)と、第3層10cにおけるパターン幅の合計(LA3+LB3+LC3)とが一致するように形状を規定することで、効果的にノイズ波形Wnを低減できる。
ここで、上述した本発明の実施形態に係る積層回路基板装置の特徴をそれぞれ以下[1]~[5]に簡潔に纏めて列記する。
[1] 互いに平行な異なる面に第1層(10a)、第2層(10b)、及び第3層(第3層10c)の回路パターンが箔状の導電体によりそれぞれ形成され、前記第1層、前記第2層、及び前記第3層の間が絶縁体(11、12)により分離され、前記第2層が前記第1層と前記第3層の間に配置された積層回路基板装置であって、
前記回路パターンは、所定の電源(21)と所定の負荷(24)との間に流れる電流を通すための電力系統の回路パターンと、前記電力系統に比べて小さい電流を通す信号系統の回路パターンを含み、
前記第1層には前記電力系統の回路パターン(電力系配線パターンP1p)、及び前記信号系統の回路パターン(信号系配線パターンP1s)がそれぞれ配置され、
前記第2層には前記信号系統の回路パターン(信号系配線パターンP2s)が配置され、
前記第3層には前記電力系統の回路パターン(電力系配線パターンP3p)が配置され、
前記第2層における前記信号系統の回路パターンの少なくとも一部分の保護部位と対向する対向部位について、前記第1層の前記電力系統に属する第1回路パターン(電力系配線パターンP1p)と、前記第3層の前記電力系統に属する第2回路パターン(電力系配線パターンP3p)との形状が略一致するように形成され、
前記第1回路パターンに流れる電流(i2a)の向きと前記第2回路パターンに流れる電流(i2b)の向きとが一致するように仕様が規定された、
積層回路基板装置。
[2] 前記第1回路パターン(電力系配線パターンP1p)において、当該箇所を流れる電流の向きと直交する方向(X軸方向)のパターン幅が特定幅に形成され、
前記第2回路パターン(電力系配線パターンP3p)において、当該箇所を流れる電流の向きと直交する方向(X軸方向)のパターン幅が、前記第1回路パターンと同じ前記特定幅に形成された(図3(a)、図3(c)参照)、
上記[1]に記載の積層回路基板装置。
[3] 前記第1回路パターン及び前記第2回路パターンのそれぞれについて、
電流が流れる一端と他端との間に分岐部(分岐・合流部32、42)及び合流部(分岐・合流部34、44)が形成され、
前記分岐部と前記合流部との間に形成された複数の電流経路のパターン幅の合計(LA1+LB1+LC1、LA3+LB3+LC3)が、前記第1回路パターンと前記第2回路パターンとで同じになるように形状が規定された、
上記[1]又は[2]に記載の積層回路基板装置。
[4] 前記第1回路パターンの一端と、前記第2回路パターンの一端とが、一端側共通回路(ビア13)を介して共通の電源(21)、又は共通の負荷と接続可能に構成され、
前記第1回路パターンの他端と、前記第2回路パターンの他端とが、他端側共通回路(ビア14)を介して共通の負荷(24)、又は共通の電源と接続可能に構成された、
上記[1]乃至[3]のいずれかに記載の積層回路基板装置。
[5] 前記第1層、前記第2層、及び前記第3層は、単一のプリント基板上に厚み方向の位置が異なる独立した層としてそれぞれ形成され、
少なくとも前記第1層の回路パターンと、前記第3層の回路パターンとがそれぞれ均一な厚みを有し、前記第1層の回路パターンと前記第3層の回路パターンとが厚みの共通な箔状の導電体により形成されている(図1参照)、
上記[1]乃至[4]のいずれかに記載の積層回路基板装置。
10 積層回路基板装置
10a 第1層
10b 第2層
10c 第3層
11,12 絶縁体
13,14 ビア
21 電源
22,23 電線
24 負荷
31,41 一端側共有部
32,34,42,44 分岐・合流部
33a,33b,33c,43a,43b,43c 個別パターン
35 他端側共有部
36,37,46,47 空間部
H2a,H2b 誘導磁場
i1,i2a,i2b,i3 電流
L0,LA1,LB1,LC1 パターン幅
LA3,LB3,LC3 パターン幅
P1p,P3p 電力系配線パターン
P1s,P2s 信号系配線パターン
Vs1,Vs2,Vp 電圧波形
Wn ノイズ波形

Claims (5)

  1. 互いに平行な異なる面に第1層、第2層、及び第3層の回路パターンが箔状の導電体によりそれぞれ形成され、前記第1層、前記第2層、及び前記第3層の間が絶縁体により分離され、前記第2層が前記第1層と前記第3層の間に配置された積層回路基板装置であって、
    前記回路パターンは、所定の電源と所定の負荷との間に流れる電流を通すための電力系統の回路パターンと、前記電力系統に比べて小さい電流を通す信号系統の回路パターンを含み、
    前記第1層には前記電力系統の回路パターン、及び前記信号系統の回路パターンがそれぞれ配置され、
    前記第2層には前記信号系統の回路パターンが配置され、
    前記第3層には前記電力系統の回路パターンが配置され、
    前記第2層における前記信号系統の回路パターンの少なくとも一部分の保護部位と対向する対向部位について、前記第1層の前記電力系統に属する第1回路パターンと、前記第3層の前記電力系統に属する第2回路パターンとの形状が略一致するように形成され、
    前記第1回路パターンに流れる電流の向きと前記第2回路パターンに流れる電流の向きとが一致するように仕様が規定された、
    積層回路基板装置。
  2. 前記第1回路パターンにおいて、当該箇所を流れる電流の向きと直交する方向のパターン幅が特定幅に形成され、
    前記第2回路パターンにおいて、当該箇所を流れる電流の向きと直交する方向のパターン幅が、前記第1回路パターンと同じ前記特定幅に形成された、
    請求項1に記載の積層回路基板装置。
  3. 前記第1回路パターン及び前記第2回路パターンのそれぞれについて、
    電流が流れる一端と他端との間に分岐部及び合流部が形成され、
    前記分岐部と前記合流部との間に形成された複数の電流経路のパターン幅の合計が、前記第1回路パターンと前記第2回路パターンとで同じになるように形状が規定された、
    請求項1又は請求項2に記載の積層回路基板装置。
  4. 前記第1回路パターンの一端と、前記第2回路パターンの一端とが、一端側共通回路を介して共通の電源、又は共通の負荷と接続可能に構成され、
    前記第1回路パターンの他端と、前記第2回路パターンの他端とが、他端側共通回路を介して共通の負荷、又は共通の電源と接続可能に構成された、
    請求項1乃至請求項3のいずれか1項に記載の積層回路基板装置。
  5. 前記第1層、前記第2層、及び前記第3層は、単一のプリント基板上に厚み方向の位置が異なる独立した層としてそれぞれ形成され、
    少なくとも前記第1層の回路パターンと、前記第3層の回路パターンとがそれぞれ均一な厚みを有し、前記第1層の回路パターンと前記第3層の回路パターンとが厚みの共通な箔状の導電体により形成されている、
    請求項1乃至請求項4のいずれか1項に記載の積層回路基板装置。
JP2020162414A 2020-09-28 2020-09-28 積層回路基板装置 Active JP7193510B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020162414A JP7193510B2 (ja) 2020-09-28 2020-09-28 積層回路基板装置
US17/486,142 US11564308B2 (en) 2020-09-28 2021-09-27 Laminated circuit board device
CN202111140691.1A CN114286497B (zh) 2020-09-28 2021-09-28 层压电路板装置
EP21199399.3A EP3975670B1 (en) 2020-09-28 2021-09-28 Laminated circuit board device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020162414A JP7193510B2 (ja) 2020-09-28 2020-09-28 積層回路基板装置

Publications (2)

Publication Number Publication Date
JP2022055049A true JP2022055049A (ja) 2022-04-07
JP7193510B2 JP7193510B2 (ja) 2022-12-20

Family

ID=78080145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020162414A Active JP7193510B2 (ja) 2020-09-28 2020-09-28 積層回路基板装置

Country Status (4)

Country Link
US (1) US11564308B2 (ja)
EP (1) EP3975670B1 (ja)
JP (1) JP7193510B2 (ja)
CN (1) CN114286497B (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274427A (ja) * 1995-03-29 1996-10-18 Canon Inc プリント基板のパターン配線方法および該方法によるプリント基板
JPH11330703A (ja) * 1998-05-13 1999-11-30 Nec Corp 多層プリント配線板
JP2000307205A (ja) * 1999-04-21 2000-11-02 Nec Corp プリント配線基板
JP2001223449A (ja) * 2000-02-09 2001-08-17 Toshiba Corp 多層プリント基板
JP2003163466A (ja) * 2001-11-29 2003-06-06 Sharp Corp 多層プリント回路基板およびそれを備えた多層プリント回路基板装置
JP2013197223A (ja) * 2012-03-19 2013-09-30 Hitachi Automotive Systems Ltd 電子制御装置
JP2020005365A (ja) * 2018-06-26 2020-01-09 株式会社デンソー スイッチング回路
JP2020021808A (ja) * 2018-07-31 2020-02-06 キヤノン株式会社 回路基板とその回路基板を有する電子装置
JP2020043172A (ja) * 2018-09-07 2020-03-19 キオクシア株式会社 電子機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11220056A (ja) 1998-01-30 1999-08-10 Hitachi Cable Ltd 配線基板及び半導体装置並びに電子装置
TW401724B (en) 1998-01-27 2000-08-11 Hitachi Cable Wiring board, semiconductor, electronic device, and circuit board for electronic parts
US6657130B2 (en) * 2001-09-20 2003-12-02 International Business Machines Corporation Electrical and physical design integration method and apparatus for providing interconnections on first level ceramic chip carrier packages
JP6327113B2 (ja) 2014-10-30 2018-05-23 株式会社明電舎 電力変換装置
US20200170113A1 (en) 2018-11-27 2020-05-28 Chaitanya Sreerama High density flexible interconnect design for multi-mode signaling

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274427A (ja) * 1995-03-29 1996-10-18 Canon Inc プリント基板のパターン配線方法および該方法によるプリント基板
JPH11330703A (ja) * 1998-05-13 1999-11-30 Nec Corp 多層プリント配線板
JP2000307205A (ja) * 1999-04-21 2000-11-02 Nec Corp プリント配線基板
JP2001223449A (ja) * 2000-02-09 2001-08-17 Toshiba Corp 多層プリント基板
JP2003163466A (ja) * 2001-11-29 2003-06-06 Sharp Corp 多層プリント回路基板およびそれを備えた多層プリント回路基板装置
JP2013197223A (ja) * 2012-03-19 2013-09-30 Hitachi Automotive Systems Ltd 電子制御装置
JP2020005365A (ja) * 2018-06-26 2020-01-09 株式会社デンソー スイッチング回路
JP2020021808A (ja) * 2018-07-31 2020-02-06 キヤノン株式会社 回路基板とその回路基板を有する電子装置
JP2020043172A (ja) * 2018-09-07 2020-03-19 キオクシア株式会社 電子機器

Also Published As

Publication number Publication date
US20220104341A1 (en) 2022-03-31
EP3975670B1 (en) 2022-10-19
US11564308B2 (en) 2023-01-24
CN114286497A (zh) 2022-04-05
JP7193510B2 (ja) 2022-12-20
EP3975670A1 (en) 2022-03-30
CN114286497B (zh) 2024-06-25

Similar Documents

Publication Publication Date Title
EP2785155A2 (en) Circuit board and electronic device
JPH07326833A (ja) Emi放射を抑止する配線パターン
WO2018229978A1 (ja) プリント配線板
KR20070031257A (ko) 반도체 ic 내장 모듈
JP6504960B2 (ja) プリント基板
EP3832717B1 (en) Monolithic back-to-back isolation elements with floating top plate
JPH11340630A (ja) プリント配線基板
US11903122B2 (en) Anti-interference circuit board and terminal
JP2022055049A (ja) 積層回路基板装置
JP6425632B2 (ja) プリント基板
JP3542028B2 (ja) Emi対策を施した回路基板
WO2022085686A1 (ja) 回路モジュール
US11804425B2 (en) Electronic device and wiring board
JP6187011B2 (ja) プリント回路基板
JP2011146454A (ja) ノイズ対策構造
WO2012153835A1 (ja) プリント配線基板
JP6602241B2 (ja) 信号伝送基板
CN113015314B (zh) 电路板装置
JP2000113740A (ja) 信号接続
JP4694035B2 (ja) 配線構造基板
US20220159834A1 (en) Module
WO2022003945A1 (ja) 電力変換装置
JPH08148876A (ja) 誘導相殺コンデンサ搭載装置
JP2016152617A (ja) 伝送路および電子装置
CN113345700A (zh) 线圈部件以及具备其的电路基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211013

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211217

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221208

R150 Certificate of patent or registration of utility model

Ref document number: 7193510

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350