JPH11330703A - 多層プリント配線板 - Google Patents
多層プリント配線板Info
- Publication number
- JPH11330703A JPH11330703A JP10130372A JP13037298A JPH11330703A JP H11330703 A JPH11330703 A JP H11330703A JP 10130372 A JP10130372 A JP 10130372A JP 13037298 A JP13037298 A JP 13037298A JP H11330703 A JPH11330703 A JP H11330703A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- wiring
- power supply
- layer
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09336—Signal conductors in same plane as power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09627—Special connections between adjacent vias, not for grounding vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09845—Stepped hole, via, edge, bump or conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Abstract
を提供する。 【解決手段】 第1の信号および/または電源配線の混
在層1、第1のグランド層2、第2のグランド層3、第
2の信号および/または電源配線の混在層4の各層間に
層間絶縁体5、6、7が配置され積層される。これらの
層間の信号および/または電源を接続するスルーホール
の近傍に、グランド層2、3同士を接続するスルーホー
ルを備える。この構成により、信号及び電源の帰路電流
経路のグランド層2、3への形成が確保される。この結
果、電流の作るループは小さくなり、不要な電磁波の放
射を抑えることが可能となる。
Description
板に関する。
て、図17、図18、図19及び図20に示した形態が
知られている。
配線板の一例を示す断面図である。図17において、上
から順に、第1の信号配線層111と、グランド層11
2と、電源層113及び第2の信号配線層114とを有
する。これらの配線層111〜114の間には、それぞ
れ層間絶縁体115〜117が構成される。さらに、第
1の信号配線層111には信号配線118、第2の信号
配線層114には信号配線119、グランド層112に
はグランドプレーン120、電源層113には電源プレ
ーン121が、それぞれ配置されている。
流が流れると、層間絶縁体115を介して隣接して配置
されたグランド層112のグランドプレーン120に帰
路電流が誘導される。この信号配線118とグランドプ
レーン120とが作るループは小さく、そのループから
放射される不要な電磁波は小さい。
ント配線板の一例を示す断面図である。上から順に、第
1の信号配線層131と、第2の信号配線層132と、
グランド層133と、電源層134と、第3の信号配線
層135と、第4の信号配線層136とを有している。
これらの配線層131〜136の間には、それぞれ層間
絶縁体137〜141が構成される。さらに、第1の信
号配線層131には信号配線142、第2の信号配線層
132には信号配線143、第3の信号配線層135に
は信号配線144、第4の信号配線層136には信号配
線145、グランド層133にはグランドプレーン14
6、電源層134には電源プレーン147が、それぞれ
配置されている。
流が流れると、層間絶縁体138を介して隣接して配置
されたグランド層133のグランドプレーン146に、
帰路電流が誘導される。信号配線143とグランドプレ
ーン146とが作るループは小さく、そのループから放
射される不要な電磁波は小さい。
の別の一例を示す断面図である。上から順に、第1の信
号配線層151と、グランド層152と、第2の信号配
線層153と、第3の信号配線層154と、電源層15
5と、第4の信号配線層156とを有している。これら
の配線層151〜156の間には、それぞれ層間絶縁体
157〜161が構成される。さらに、第1の信号配線
層151には信号配線162、第2の信号配線層153
には信号配線163、第3の信号配線層154には信号
配線164、第4の信号配線層156には信号配線16
5、グランド層152にはグランドプレーン166、電
源層155には電源プレーン167が、それぞれ配置さ
れている。
63に信号電流が流れると、それぞれの層間絶縁体15
7または158を介して隣接して配置されたグランド層
152のグランドプレーン166に帰路電流が誘導され
る。信号配線162または163とグランドプレーン1
66が作るループは小さく、そのループから放射される
不要な電磁波は小さい。
の一例を示す断面図である。上から順に、第1の信号配
線層181と、第2の信号配線層182と、グランド層
183と、第3の信号配線層184と、第4の信号配線
層185と、電源層186と、第5の信号配線層187
と、第6の信号配線層188とを有している。これらの
配線層181〜188の間には、それぞれ層間絶縁体1
89〜195が構成される。さらに、第1の信号配線層
181には信号配線196、第2の信号配線層182に
は信号配線197、第3の信号配線層184には信号配
線198、第4の信号配線層185には信号配線19
9、第5の信号配線層187には信号配線200、第6
の信号配線層188には信号配線201、グランド層1
83にはグランドプレーン202、電源層186には電
源プレーン203が、それぞれ配置されている。
98に信号電流が流れると、それぞれ層間絶縁体190
または191を介して隣接して配置されたグランド層1
83のグランドプレーン202に帰路電流が誘導され
る。信号配線197または198とグランドプレーン2
02とが作るループは小さく、そのループから放射され
る不要な電磁波は小さい。
各従来例は下記の問題点を伴う。上記従来例1に示され
る信号配線119に信号電流が流れると、層間絶縁体1
17を介して隣接して配置された電源層113の電源プ
レーン121に帰路電流は誘導されず、どこか遠くのグ
ランドに誘導される。このため、信号配線119と帰路
電流とが誘導されるどこか遠くのグランドが作るループ
は大きくなる。また、信号配線111と信号配線114
とがスルーホール122で接続された場合も同様に、ど
こか遠くのグランドに帰路電流が誘導され、連続した信
号配線111、スルーホール122及び信号配線114
と、どこか遠くのグランドとが作るループは大きくな
り、これらの大きなループから放射される不要な電磁波
は、大きくなるという問題点を伴う。
信号配線144または信号配線145に信号電流が流れ
ると、それぞれ層間絶縁体137、140または141
を介して隣接して配置された信号配線層132の信号配
線143、電源層134の電源プレーン147または、
信号配線層135の信号配線144に帰路電流は誘導さ
れず、どこか遠くのグランドに誘導される。このため、
信号配線142、144または145と帰路電流が誘導
されるどこか遠くのグランドが作るループは大きくな
る。また、信号配線142、143、144及び145
の少なくとも2つ以上がスルーホール148で接続され
た場合も同様に、どこか遠くのグランドに帰路電流が誘
導される。連続した信号配線142、143、144及
び145の少なくとも2つ以上及びスルーホール148
と、どこか遠くのグランドとが作るループは大きくな
り、これらのループから放射される不要な電磁波は大き
くなるという問題点を伴う。
たは信号配線165に信号電流が流れると、それぞれ層
間絶縁体160または161を介して隣接して配置され
た電源層155の電源プレーン167に帰路電流は誘導
されず、どこか遠くのグランドに誘導される。このた
め、信号配線164または165と帰路電流が誘導され
るどこか遠くのグランドが作るループは大きくなる。ま
た、信号配線164または165を少なくとも1つ以上
含み、異なる信号層の信号配線がスルーホール168で
接続された場合も同様に、どこか遠くのグランドに帰路
電流が誘導される。信号配線164または165を少な
くとも1つ以上を含む信号配線及びスルーホール168
とで作られる連続した信号配線と、どこか遠くのグラン
ドとが作るループは大きくなる。これらのループから放
射される不要な電磁波は大きくなるという問題点を伴
う。
信号配線199、信号配線200または信号配線201
に信号電流が流れると、それぞれ層間絶縁体189、層
間絶縁体193、層間絶縁体194または層間絶縁体1
95を介して隣接して配置された信号配線197、電源
プレーン203及び信号配線200に帰路電流は誘導さ
れず、どこか遠くのグランドに誘導される。このため、
信号配線196、信号配線199、信号配線200また
は信号配線201と帰路電流とが誘導されるどこか遠く
のグランドが作るループは大きくなる。また、信号配線
196、信号配線199、信号配線200または信号配
線201を少なくとも1つ以上含み、異なる信号層の信
号配線がスルーホール204で接続された場合も同様
に、どこか遠くのグランドに帰路電流が誘導される。信
号配線196、信号配線199、信号配線200または
信号配線201を少なくとも1つ以上を含む信号配線及
びスルーホール204とで作られる連続した信号配線
と、どこか遠くのグランドとが作るループは大きくな
り、これらのループから放射される不要な電磁波は大き
くなるという問題点を伴う。
リント配線板を提供することを目的とする。
に、請求項1記載の発明は、信号および/または電源の
往路電流経路を構成する信号配線および/または電源配
線を混在した少なくとも2つの配線層と、配線層全ての
それぞれに少なくとも1つが隣接して配置された少なく
とも2つのグランド層とを有し、信号および/または電
源の帰路電流経路のグランド層への形成を確保したこと
を特徴とする。
明において、多層プリント配線板は、少なくとも2つの
配線層の信号配線および/または電源配線を連続して層
間を接続する信号および/または電源スルーホールと、
信号および/または電源スルーホールの近傍に少なくと
も2つのグランド層同士を接続するスルーホールとを有
し、少なくとも2つの配線層の往路電流経路に対して連
続した帰路電流経路の形成を確保したことを特徴とす
る。
記載の発明において、多層プリント配線板は、少なくと
も2つの配線層における少なくとも2つのグランド層間
には、各配線の絶縁を確保する層間絶縁体を備えたこと
を特徴とする。
いずれか1項に記載の発明において、少なくとも2つの
配線層と少なくとも2つのグランド層の配置関係は、第
1の信号および/または電源配線の混在層、第1のグラ
ンド層、第2のグランド層、第2の信号および/または
電源配線の混在層の積層順位による、少なくとも4層の
積層構造で構成されたことを特徴とする。
いずれか1項に記載の発明において、少なくとも2つの
配線層と少なくとも2つのグランド層の配置関係は、第
1の信号および/または電源配線の混在層、第1のグラ
ンド層、第2の信号および/または電源配線の混在層、
第2のグランド層の積層順位による、少なくとも4層の
積層構造で構成されたことを特徴とする。
いずれか1項に記載の発明において、少なくとも2つの
配線層と少なくとも2つのグランド層の配置関係は、第
1の信号および/または電源配線の混在層、第1のグラ
ンド層、第2の信号および/または電源配線の混在層、
第3の信号および/または電源配線の混在層、第2のグ
ランド層、第4の信号および/または電源配線の混在層
の積層順位による、少なくとも6層の積層構造で構成さ
れたことを特徴とする。
いずれか1項に記載の発明において、少なくとも2つの
配線層と少なくとも2つのグランド層の配置関係は、第
1の信号および/または電源配線の混在層、第1のグラ
ンド層、第2の信号および/または電源配線の混在層、
第3の信号および/または電源配線の混在層、第2のグ
ランド層、第4の信号および/または電源配線の混在
層、第3のグランド層および第5の信号および/または
電源配線の混在層の積層順位による少なくとも8層の積
層構造で構成されていることを特徴とする。
よる多層プリント配線板の実施の形態を詳細に説明す
る。図1〜図16を参照すると本発明の多層プリント配
線板の実施形態が示されている。
形態である4層プリント配線板の一実施例を示す断面図
である。図1において4層プリント配線板は、上から順
に第1の信号および/または電源配線の混在層1と、第
1のグランド層2と、第2のグランド層3と、第2の信
号および/または電源配線の混在層4とを有し、これら
の配線層1〜4の間にはそれぞれ層間絶縁体5、6、7
を有している。
層1には信号配線8及び電源配線9と、第2の信号およ
び/または電源配線の混在層4には信号配線10と電源
配線11とがそれぞれ混在配置され、第1のグランド層
2には平面状のグランドプレーン12、第2のグランド
配線層3には平面状のグランドプレーン13がそれぞれ
配置されている。
電源配線の混在層1に層間絶縁体5を介して第1のグラ
ンド層2を、第2の信号および/または電源配線の混在
層4に層間絶縁体7を介して第2のグランド層3を配置
する。このことにより、第1の信号および/または電源
配線の混在層1の信号配線8と電源配線9の帰路電流経
路が、第1のグランド層2のグランドプレーン12に作
られる。同じように、第2の信号および/または電源配
線の混在層4の信号配線10と電源配線11の帰路電流
経路が、第2のグランド層3のグランドプレーン13に
作られる。これにより、信号電流または電源電流とそれ
ぞれの帰路電流とが作るループが小さくなり、不要な電
磁放射を抑えることができる。
ント配線板の一実施例の平面図である。図3は、図2に
示される4層プリント配線板の一実施例を示すA−A断
面図である。図4は、図2に示される4層プリント配線
板の一実施例を示すB−B断面図である。これらの図
2、図3及び図4において、4層プリント配線板は、上
から順に第1の信号および/または電源配線の混在層1
と、第1のグランド層2と、第2のグランド層3及び第
2の信号および/または電源配線の混在層4とを有して
いる。また、これらの配線層1〜4の間には、それぞれ
層間絶縁体5、6、7を有している。
層1には、信号配線8a、8b及び電源配線9a、9
b、第2の信号および/または電源配線の混在層4に
は、信号配線10と、電源配線11とがそれぞれ混在配
線されている。第1のグランド層2には平面状のグラン
ドプレーン12、第2のグランド層3には平面状のグラ
ンドプレーン13が配置されている。さらに、第1の信
号および/または電源配線の混在層1で信号配線8aま
たは電源配線9aは、信号および/または電源スルーホ
ール14aに接続、その信号および/または電源スルー
ホール14aは、第2の信号および/または電源配線の
混在層4で信号配線10または電源配線11に接続、信
号配線10または電源配線11は、信号および/または
電源スルーホール14bに接続、その信号および/また
は電源スルーホール14bは、第1の信号および/また
は電源配線の混在層1で信号配線8bまたは電源配線9
bが接続されている。信号および/または電源スルーホ
ール14a及び14bに近接した位置に第1のグランド
層2の平面状のグランドプレーン12と第2のグランド
層3の平面状のグランドプレーン13を接続するグラン
ドスルーホール15a及び15bが配置されている。
および/または電源配線の混在層1の信号配線8aまた
は電源配線9aが、信号および/または電源のスルーホ
ール14aで第2の信号および/または電源配線の混在
層4の信号配線10または電源配線11に接続される。
さらに、信号および/または電源のスルーホール14b
で、第1の信号および/または電源配線の混在層1に接
続されて電流経路を形成している。信号および/または
電源のスルーホール14a及び14bに近接して第1の
グランド層2のグランドプレーン12と第2のグランド
層3のグランドプレーン13とを接続するグランドスル
ーホール15a及び15bを配置することにより、第1
及び第2の信号および/または電源配線の混在層1、4
に連続した電流経路に対して連続した帰路電流経路を作
る。信号または電源電流とその帰路電流が作るループは
途中で切れることがなく、また、そのループは小さくな
り、不要な電磁放射を抑えることができる。
1に示される4層プリント配線板の動作例について説明
する。第1の信号および/または電源配線の混在層1の
信号配線8及び電源配線9のいわゆる往路電流経路に電
流が流れると、層間絶縁体5を介して隣接して配置され
た第1のグランド層2のグランドプレーン12に帰路電
流が誘導される。この誘導により、信号または電源電流
の流れる信号配線8及び電源配線9と、その帰路電流が
誘導されるグランドプレーン12とが作るループは、第
1の信号および/または電源配線の混在層1にグランド
プレーン12が隣接して配置されていない場合と比較し
て小さくなる。この結果、そのループから放射される不
要な電磁波が抑えられる。同様に第2の信号および/ま
たは電源配線の混在層4の信号配線10及び電源配線1
1に電流が流れると、層間絶縁体7を介して隣接して配
置された第2のグランド層3のグランドプレーン13に
帰路電流が誘導される。この誘導により、信号または電
源電流の流れる信号配線10及び電源配線11と、その
帰路電流が誘導されるグランドプレーン13とが作るル
ープは、第2の信号および/または電源配線の混在層4
にグランドプレーンが隣接して配置されていない場合と
比較して小さくなる。この結果、そのループから放射さ
れる不要な電磁波が抑えられる。
ト配線板の一実施例の動作について説明する。第1の信
号および/または電源配線の混在層1の信号配線8aま
たは電源配線9aから信号および/または電源スルーホ
ール14a、第2の信号および/または電源配線の混在
層4の信号配線10と電源配線11、信号および/また
は電源スルーホール14b、そして第1の信号および/
または電源配線の混在層1の信号配線8bまたは電源配
線9bと2つの層を連続して電流が流れる。すると、電
流の流れる各信号または電源の配線に層間絶縁体5、6
または7を介して隣接して配置された第1のグランド層
2のグランドプレーン12、第2のグランド層3のグラ
ンドプレーン13、グランドスルーホール15a及びグ
ランドスルーホール15bに連続して帰路電流が誘導さ
れる。この誘導により、信号または電源電流の流れる各
配線8a、9a、10、11、8b及び9b及び信号お
よび/または電源スルーホール14a、14bと、誘導
された帰路電流の流れる各グランドプレーン12及び1
3及びグランドスルーホール15a、15bが作るルー
プとは、第1と第4の信号および/または電源配線の混
在層のそれぞれの信号または電源配線を接続する信号お
よび/または電源スルーホール14a及び14bに近接
したグランドスルーホール15a及び15bの無い場合
と比較して小さくなる。この結果、そのループから放射
される不要な電磁波が抑えられる。
リント配線板に配置された全ての電源及び信号配線に流
れる電流とその帰路電流の作るループが小さくできる。
よって、不要な電磁波の放射が抑えられる。
された異なる層の2つ以上の電源及び信号配線を連続し
て流れる電流とその帰路電流の作るループにおいても小
さくできる。従って、不要な電磁波の放射が抑えられ
る。
数を増やすことなく、電源及び信号配線に流れる電流の
帰路電流経路が作られる。
実施形態について図面を参照して詳細に説明する。図5
は、4層プリント配線板の第2の実施形態の構成例であ
る。図5において、上から順に第1の信号および/また
は電源配線の混在層21と、第1のグランド層22と、
第2の信号および/または電源配線の混在層23と、第
2のグランド層24とを有し、これらの配線層21〜2
4の間にはそれぞれ層間絶縁体25、26、27を有し
ている。
層21には信号配線28及び電源配線29、第2の信号
および/または電源配線の混在層23には信号配線30
及び電源配線31、第1のグランド層22には平面状の
グランドプレーン32、第2のグランド層24には平面
状のグランドプレーン33が配置されている。この信号
配線28または電源配線29に電流が流れると、層間絶
縁体25を介して隣接して配置された第1のグランド層
22のグランドプレーン32に帰路電流が誘導される。
この誘導により、信号または電源電流の流れる信号配線
28または電源配線29と、その帰路電流が誘導される
グランドプレーン32とが作るループは、第1の信号お
よび/または電源配線の混在層21にグランドプレーン
32が隣接して配置されていない場合と比較して小さく
なる。この結果、そのループから放射される不要な電磁
波が抑えられる。
の混在層23の信号配線30及び電源配線31に電流が
流れると、層間絶縁体27を介して隣接して配置された
第2のグランド層24のグランドプレーン33に帰路電
流が誘導される。この誘導により、信号または電源電流
の流れる信号配線30または電源配線31と、その帰路
電流が誘導されるグランドプレーン33とが作るループ
は、第2の信号および/または電源配線の混在層23に
グランドプレーン33が隣接して配置されていない場合
と比較して小さくなる。この結果、そのループから放射
される不要な電磁波が抑えられる。
である4層プリント配線板の別の実施例の平面図であ
る。図9は、図8の4層プリント配線板の実施例のC−
C断面図である。図10は、図8の4層プリント配線板
の実施例のD−D断面図である。これらの図8、図9及
び図10において、4層プリント配線板は、上から順に
第1の信号および/または電源配線の混在層21と、第
1のグランド層22と、第2の信号および/または電源
配線の混在層23と、第2のグランド層24とを有し、
これらの配線層21〜24の間にはそれぞれ層間絶縁体
25〜27を有している。
層21の信号配線28aまたは電源配線29aから信号
および/または電源スルーホール34a、第2の信号お
よび/または電源配線の混在層23の信号配線30また
は電源配線31、信号および/または電源スルーホール
34b、そして第1の信号および/または電源配線の混
在層21の信号配線28bまたは電源配線29bと2つ
の層を連続して電流が流れる。この電流の流れる各信号
または電源の配線に層間絶縁体25、26または27を
介して隣接して配置された第1のグランド層22のグラ
ンドプレーン32、第2のグランド層24のグランドプ
レーン33、グランドスルーホール35a及びグランド
スルーホール35bに連続して帰路電流が誘導される。
a、29a、30、31、28b及び29b及び信号お
よび/または電源スルーホール34a、34bと誘導さ
れた帰路電流の流れる各グランドプレーン32及び33
及びグランドスルーホール35a、35bが作るループ
は、第1と第4の信号および/または電源配線の混在層
のそれぞれの信号、または電源配線を接続する信号、ま
たは電源スルーホール34a及び34bに近接したグラ
ンドスルーホール35a及び35bの無い場合と比較し
て小さくなる。この結果、そのループから放射される不
要な電磁波が抑えられる。
プリント配線板の断面図である。図6において、上から
順に第1の信号および/または電源配線の混在層41
と、第1のグランド配線層42と、第2の信号および/
または電源配線の混在層43と、第3の信号および/ま
たは電源配線の混在層44と、第2のグランド配線層4
5及び第4の信号および/または電源配線の混在層46
とを有する。これらの配線層41〜46の間には、それ
ぞれ層間絶縁体47〜51を有している。第1の信号お
よび/または電源配線の混在層41には信号配線52及
び電源配線53、第2の信号および/または電源配線の
混在層43には信号配線54及び電源配線55、第3の
信号および/または電源配線の混在層44には信号配線
56及び電源配線57、第4の信号および/または電源
配線の混在層46には信号配線58及び電源配線59、
第1のグランド層42には平面状のグランドプレーン6
0、第2のグランド層45には平面状のグランドプレー
ン61が、それぞれ配置されている。
層41、43、44、46には少なくとも2つ以上の層
に電源配線がされていればよく、多くとも2つ以下の層
は信号配線だけであってもよい。
および/または電源配線の混在層41及び第2の信号お
よび/または電源配線の混在層43の両方に隣接して配
置されており、グランドプレーン60が信号配線52及
び54及び電源配線53及び55に流れる電流の帰路電
流経路となる。同様に第2のグランド配線層45は、第
3の信号および/または電源配線の混在層44及び第4
の信号および/または電源配線の混在層46の両方に隣
接して配置され、グランドプレーン61が信号配線56
及び58及び電源配線57及び59に流れる電流の帰路
電流経路となる。これにより作られる信号または電源の
電流のループがグランドプレーン60または61が無い
場合に比較して小さくなる。この結果、不要な電磁波の
放射が抑えられる。
線板の実施例を示す平面図である。図12は、図11の
6層プリント配線板の実施例のE−E断面図である。図
13は、図11の6層プリント配線板の実施例のF−F
断面図である。
ら順に第1の信号および/または電源配線の混在層41
と、第1のグランド層42と、第2の信号および/また
は電源配線の混在層43と、第3の信号および/または
電源配線の混在層44と、第2のグランド層45と、第
4の信号および/または電源配線の混在層46とを有す
る。これらの配線層41〜46の間にはそれぞれ層間絶
縁体47〜51を有する。
線の混在層41の信号配線52または電源配線53と、
第2の信号および/または電源配線の混在層43の信号
配線54または電源配線55と、信号配線52または電
源配線53及び信号配線54または電源配線55に接続
した信号および/または電源スルーホール62aと、第
2の信号および/または電源配線の混在層43の信号配
線54または電源配線55と、第4の信号および/また
は電源配線の混在層46の信号配線58または電源配線
59と、信号配線54または電源配線55及び信号配線
58または電源配線59に接続した信号および/または
電源スルーホール62bとを有し、信号および/または
電源スルーホール62aに近接してグランドスルーホー
ル63a、信号および/または電源スルーホール62b
に近接してグランドスルーホール63bを配置し、それ
ぞれグランドプレーン60とグランドプレーン61とを
接続している。
および/または電源スルーホール62a、信号配線54
または電源配線55、信号および/または電源スルーホ
ール62b、信号配線58または電源配線59へ電流が
流れる。すると、信号配線52または電源配線53に対
してグランドプレーン60に、信号および/または電源
スルーホール62aに対してグランドスルーホール63
aに、信号配線54または電源配線55に対してグラン
ドプレーン60に、信号および/または電源スルーホー
ル62bに対してグランドスルーホール63bに、信号
配線58または電源配線59に対してグランドプレーン
61に帰路電流が誘導され帰路電流経路も連続して確保
される。この結果、電流の作るループは小さくなり、不
要な電磁波の放射が抑えられる。
プリント配線板の断面図である。図7において、上から
順に第1の信号および/または電源配線の混在層71
と、第1のグランド層72、第2の信号および/または
電源配線の混在層73と、第3の信号および/または電
源配線の混在層74と、第2のグランド層75と、第4
の信号および/または電源配線の混在層76と、第3の
グランド層77及び第5の信号および/または電源配線
の混在層78とを有する。これらの配線層71〜78の
間にはそれぞれ層間絶縁体79〜85を有している。
層71には信号配線86及び電源配線87、第2の信号
および/または電源配線の混在層73には信号配線88
及び電源配線89、第3の信号および/または電源配線
の混在層74には信号配線90及び電源配線91、第4
の信号および/または電源配線の混在層76には信号配
線92及び電源配線93、第5の信号および/または電
源配線の混在層78には信号配線94及び電源配線9
5、第1のグランド層72には平面状のグランドプレー
ン96、第2のグランド層75には平面状のグランドプ
レーン97、第3のグランド層77には平面状のグラン
ドプレーン98が配置されている。以上5つの信号およ
び/または電源の混在層71、73、74、76、78
には少なくとも2つ以上の層に電源配線がされていれば
よく、多くとも3つ以下の層は信号配線だけであっても
よい。
び/または電源配線の混在層71及び第2の信号および
/または電源配線の混在層73の両方に隣接して配置さ
れ、グランドプレーン96が信号配線86及び88及び
電源配線87及び89に流れる電流の帰路電流経路とな
る。第2のグランド層75は、第3の信号および/また
は電源配線の混在層74に隣接して配置され、グランド
プレーン97が信号配線90及び電源配線91に流れる
電流の帰路電流経路となる。また、第3のグランド層7
7は、第4の信号および/または電源配線の混在層76
及び第5の信号および/または電源配線の混在層78の
両方に隣接して配置され、平面状のグランドプレーン9
8が信号配線92及び94及び電源配線93及び95に
流れる電流の帰路電流経路となる。これらにより作られ
るループがグランドプレーン96、97または98が無
い場合に比較して小さくなる。この結果、不要な電磁波
の放射が抑えられる。
施例の平面図である。図15は、図14の8層プリント
配線板の実施例のG−G断面図である。図16は、図1
4の8層プリント配線板の実施例のH−H断面図であ
る。
ら順に第1の信号および/または電源配線の混在層71
と、第1のグランド層72、第2の信号および/または
電源配線の混在層73と、第3の信号および/または電
源配線の混在層74と、第2のグランド層75と、第4
の信号および/または電源配線の混在層76と、第3の
グランド層77及び第5の信号および/または電源配線
の混在層78とを有する。これらの配線層71〜78の
間にはそれぞれ層間絶縁体79〜85を有する。
線の混在層71の信号配線86または電源配線87と、
第3の信号および/または電源配線の混在層74の信号
配線90または電源配線91に接続した信号および/ま
たは電源スルーホール99a、第3の信号および/また
は電源配線の混在層74の信号配線90または電源配線
91と第4の信号および/または電源配線の混在層76
の信号配線92または電源配線93に接続した信号およ
び/または電源スルーホール99bを有し、信号および
/または電源スルーホール99aに近接してグランドス
ルーホール100a、信号および/または電源スルーホ
ール99bに近接してグランドスルーホール100bを
配置し、それぞれグランドプレーン96とグランドプレ
ーン97とグランドプレーン98を接続している。
および/または電源スルーホール99a、信号配線90
または電源配線91、信号および/または電源スルーホ
ール99b、信号配線92または電源配線93へ電流が
流れると信号配線86または電源配線87に対してグラ
ンドプレーン96に、信号および/または電源スルーホ
ール99aに対してグランドスルーホール100aに、
信号配線90または電源配線91に対してグランドプレ
ーン97に、信号および/または電源スルーホール99
bに対してグランドスルーホール100bに、信号配線
92または電源配線93に対してグランドプレーン98
に帰路電流が誘導され帰路電流経路も連続して確保され
る。この結果、電流の作るループは小さくなり、不要な
電磁波の放射が抑えられる。
の一例である。但し、これに限定されるものではなく、
本発明の要旨を逸脱しない範囲内において種々変形実施
が可能である。
多層プリント配線板は、信号および/または電源の往路
電流経路を構成する配線層の少なくとも1つが隣接して
配置された少なくとも2つのグランド層とを備える。本
構成により信号及び電源の帰路電流経路のグランド層へ
の形成が確保される。このグランド層へ帰路電流が誘導
される。この結果、電流の作るループは小さくなり、不
要な電磁波の放射を抑えることが可能となる。
図であり、4層プリント配線板の断面図である。
る。
る。
る。
示す断面図である。
示す断面図である。
成例を示す平面図である。
る。
ある。
る。
である。
である。
る。
である。
である。
図である。
図である。
断面図である。
図である。
配線の混在層 2、22、42、72 第1のグランド層 3、24、45、75 第2のグランド層 4、23、43、73 第2の信号および/または電源
配線の混在層 5〜7、25〜27、47〜51、79〜85 層間絶
縁体 8、8a、8b、10、28、28a、28b、30、
52、54、56、58、86、88、90、92、9
4 信号配線 9、9a、9b、11、29、29a、29b、31、
53、55、57、59、87、89、91、93、9
5 電源配線 12、13、32、33、60、61、96〜98 グ
ランドプレーン 14a、14b、34a、34b、62a、62b、9
9a、99b 信号および/または電源スルーホール 15a、15b、35a、35b、63a、63b、1
00a、100b グランドスルーホール
Claims (7)
- 【請求項1】 信号および/または電源の往路電流経路
を構成する信号配線および/または電源配線を混在した
少なくとも2つの配線層と、 前記少なくとも2つの配線層全てのそれぞれに少なくと
も1つが隣接して配置された少なくとも2つのグランド
層とを有し、 前記信号および/または電源の帰路電流経路の形成を前
記グランド層へ確保したことを特徴とする多層プリント
配線板。 - 【請求項2】 前記多層プリント配線板は、前記少なく
とも2つの配線層における前記信号配線および/または
前記電源配線を連続して層間を接続する信号および/ま
たは電源スルーホールと、 前記信号および/または前記電源スルーホールの近傍に
少なくとも2つの前記グランド層同士を接続するスルー
ホールとを有し、 前記少なくとも2つの配線層の往路電流経路に対して連
続した帰路電流経路の形成を確保したことを特徴とする
請求項1記載の多層プリント配線板。 - 【請求項3】 前記多層プリント配線板は、前記少なく
とも2つの配線層における前記少なくとも2つのグラン
ド層間には、各配線の絶縁を確保する層間絶縁体を有す
ることを特徴とする請求項1または2記載の多層プリン
ト配線板。 - 【請求項4】 前記少なくとも2つの配線層と前記少な
くとも2つのグランド層との配置関係は、第1の信号お
よび/または電源配線の混在層、第1のグランド層、第
2のグランド層、第2の信号および/または電源配線の
混在層の積層順位による少なくとも4層の積層構造で構
成されていることを特徴とする請求項1から3のいずれ
か1項に記載の多層プリント配線板。 - 【請求項5】 前記少なくとも2つの配線層と前記少な
くとも2つのグランド層の配置関係は、第1の信号およ
び/または電源配線の混在層、第1のグランド層、第2
の信号および/または電源配線の混在層、第2のグラン
ド層の積層順位による少なくとも4層の積層構造で構成
されていることを特徴とする請求項1から3のいずれか
1項に記載の多層プリント配線板。 - 【請求項6】 前記少なくとも2つの配線層と前記少な
くとも2つのグランド層の配置関係は、第1の信号およ
び/または電源配線の混在層、第1のグランド層、第2
の信号および/または電源配線の混在層、第3の信号お
よび/または電源配線の混在層、第2のグランド層、第
4の信号および/または電源配線の混在層の積層順位に
よる少なくとも6層の積層構造で構成されていることを
特徴とする請求項1から3のいずれか1項に記載の多層
プリント配線板。 - 【請求項7】 前記少なくとも2つの配線層と前記少な
くとも2つのグランド層の配置関係は、第1の信号およ
び/または電源配線の混在層、第1のグランド層、第2
の信号および/または電源配線の混在層、第3の信号お
よび/または電源配線の混在層、第2のグランド層、第
4の信号および/または電源配線の混在層、第3のグラ
ンド層および第5の信号および/または電源配線の混在
層の積層順位による少なくとも8層の積層構造で構成さ
れていることを特徴とする請求項1から3のいずれか1
項に記載の多層プリント配線板。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13037298A JP3201345B2 (ja) | 1998-05-13 | 1998-05-13 | 多層プリント配線板 |
US09/304,631 US6521843B1 (en) | 1998-05-13 | 1999-05-04 | Multilayer printed circuit board having signal, power and ground through holes |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13037298A JP3201345B2 (ja) | 1998-05-13 | 1998-05-13 | 多層プリント配線板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11330703A true JPH11330703A (ja) | 1999-11-30 |
JP3201345B2 JP3201345B2 (ja) | 2001-08-20 |
Family
ID=15032801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13037298A Expired - Fee Related JP3201345B2 (ja) | 1998-05-13 | 1998-05-13 | 多層プリント配線板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6521843B1 (ja) |
JP (1) | JP3201345B2 (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1443811A2 (en) * | 2003-01-30 | 2004-08-04 | Endicott Interconnect Technologies, Inc. | High speed circuit board and method for fabrication |
WO2004071145A1 (en) * | 2003-02-07 | 2004-08-19 | Nokia Corporation | A shielding arrangement |
US6937480B2 (en) | 2001-05-14 | 2005-08-30 | Fuji Xerox Co., Ltd. | Printed wiring board |
JP2006261213A (ja) * | 2005-03-15 | 2006-09-28 | Fujitsu Ltd | 電子回路 |
WO2007105716A1 (ja) * | 2006-03-14 | 2007-09-20 | Daikin Industries, Ltd. | 基板及び装置 |
JP2008124105A (ja) * | 2006-11-09 | 2008-05-29 | Seiko Epson Corp | 多層プリント配線板 |
JP2008518486A (ja) * | 2004-10-29 | 2008-05-29 | インテル コーポレイション | プリント回路基板の信号層遷移を改善するための装置及び方法 |
JP2008153542A (ja) * | 2006-12-19 | 2008-07-03 | Shinko Electric Ind Co Ltd | 多層配線基板 |
US8913401B2 (en) | 2012-11-14 | 2014-12-16 | Fuji Xerox Co., Ltd. | Multilayer wiring board |
JP2018170402A (ja) * | 2017-03-30 | 2018-11-01 | アイシン・エィ・ダブリュ株式会社 | プリント配線基板 |
WO2019050255A1 (ko) * | 2017-09-06 | 2019-03-14 | 삼성전자주식회사 | 인쇄 회로 기판 어셈블리 |
WO2019066597A1 (ko) * | 2017-09-29 | 2019-04-04 | 삼성전자주식회사 | 인쇄 회로 기판 및 상기 인쇄 회로 기판을 포함하는 장치 |
JP2022055049A (ja) * | 2020-09-28 | 2022-04-07 | 矢崎総業株式会社 | 積層回路基板装置 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040108862A1 (en) * | 2001-02-19 | 2004-06-10 | Kenji Azuma | Printed wiring board, multilayer printed wiring board, and method of detecting foreign matter and voids in inner layer of multilayer printed wiring board |
US6717485B2 (en) * | 2002-02-19 | 2004-04-06 | Hewlett-Packard Development Company, L.P. | Interference signal decoupling using a board-level EMI shield that adheres to and conforms with printed circuit board component and board surfaces |
JP2003332752A (ja) * | 2002-05-14 | 2003-11-21 | Shinko Electric Ind Co Ltd | メタルコア基板およびその製造方法 |
US6999323B1 (en) * | 2002-10-17 | 2006-02-14 | Finisar Corporation | Electromagnetic interference containment transceiver module |
US7026545B2 (en) * | 2003-05-28 | 2006-04-11 | Hewlett-Packard Development Company, L.P. | Flex cable having a return-signal path and method for reducing length and impedance of a return-signal path |
JP4717431B2 (ja) * | 2004-12-16 | 2011-07-06 | キヤノン株式会社 | プリント配線板 |
US7727004B2 (en) * | 2006-06-30 | 2010-06-01 | Seagate Technology Llc | Testing a high speed serial bus within a printed circuit board |
WO2008018870A1 (en) * | 2006-08-09 | 2008-02-14 | Geomat Insights, Llc | Integral charge storage basement and wideband embedded decoupling structure for integrated circuit |
US7667980B2 (en) * | 2006-10-10 | 2010-02-23 | International Business Machines Corporation | Printed circuit boards for countering signal distortion |
JP5412029B2 (ja) * | 2006-12-28 | 2014-02-12 | 株式会社日本マイクロニクス | プローブユニット基板 |
WO2008133010A1 (ja) * | 2007-04-12 | 2008-11-06 | Nec Corporation | フィルタ回路素子及び電子回路装置 |
US20160380522A1 (en) * | 2011-08-10 | 2016-12-29 | Lg Innotek Co., Ltd. | Stator and EPS Motor Having the Same |
US9433078B2 (en) * | 2011-11-09 | 2016-08-30 | Sanmina Corporation | Printed circuit boards with embedded electro-optical passive element for higher bandwidth transmission |
CN104219868A (zh) * | 2013-05-30 | 2014-12-17 | 英业达科技有限公司 | 防止静电放电的印刷电路板 |
TWI619302B (zh) * | 2016-05-06 | 2018-03-21 | 明泰科技股份有限公司 | 傳輸線的阻抗匹配架構 |
CN113476674A (zh) * | 2021-06-30 | 2021-10-08 | 江苏森宝生物科技有限公司 | 一种用于血液透析设备的电磁兼容方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4849284A (en) * | 1987-02-17 | 1989-07-18 | Rogers Corporation | Electrical substrate material |
US5191174A (en) * | 1990-08-01 | 1993-03-02 | International Business Machines Corporation | High density circuit board and method of making same |
JP3167141B2 (ja) * | 1991-04-16 | 2001-05-21 | 日本特殊陶業株式会社 | 集積回路用パッケージ |
JP2846803B2 (ja) | 1993-11-02 | 1999-01-13 | 三洋電機株式会社 | 多層配線基板 |
JPH07235775A (ja) | 1994-02-21 | 1995-09-05 | Mitsubishi Electric Corp | 多層プリント配線基板 |
JP2638567B2 (ja) * | 1995-06-08 | 1997-08-06 | 日本電気株式会社 | 多層配線基板 |
JPH09205283A (ja) * | 1996-01-25 | 1997-08-05 | Hitachi Ltd | 半導体モジュール及びメモリモジュール |
JPH09321433A (ja) | 1996-05-29 | 1997-12-12 | Oki Electric Ind Co Ltd | 多層プリント配線板のバイアホール |
US5796587A (en) * | 1996-06-12 | 1998-08-18 | International Business Machines Corporation | Printed circut board with embedded decoupling capacitance and method for producing same |
US5774340A (en) * | 1996-08-28 | 1998-06-30 | International Business Machines Corporation | Planar redistribution structure and printed wiring device |
US5798563A (en) * | 1997-01-28 | 1998-08-25 | International Business Machines Corporation | Polytetrafluoroethylene thin film chip carrier |
US5856636A (en) * | 1997-03-03 | 1999-01-05 | Sanso; David W. | Electronic circuit prototype wiring board with visually distinctive contact pads |
US6191475B1 (en) * | 1997-11-26 | 2001-02-20 | Intel Corporation | Substrate for reducing electromagnetic interference and enclosure |
JP3206561B2 (ja) * | 1998-10-01 | 2001-09-10 | 日本電気株式会社 | 多層配線基板 |
US6184477B1 (en) * | 1998-12-02 | 2001-02-06 | Kyocera Corporation | Multi-layer circuit substrate having orthogonal grid ground and power planes |
JP3669219B2 (ja) * | 1999-08-10 | 2005-07-06 | 日本電気株式会社 | 多層プリント配線板 |
-
1998
- 1998-05-13 JP JP13037298A patent/JP3201345B2/ja not_active Expired - Fee Related
-
1999
- 1999-05-04 US US09/304,631 patent/US6521843B1/en not_active Expired - Lifetime
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6937480B2 (en) | 2001-05-14 | 2005-08-30 | Fuji Xerox Co., Ltd. | Printed wiring board |
EP1443811A2 (en) * | 2003-01-30 | 2004-08-04 | Endicott Interconnect Technologies, Inc. | High speed circuit board and method for fabrication |
WO2004071145A1 (en) * | 2003-02-07 | 2004-08-19 | Nokia Corporation | A shielding arrangement |
JP2008518486A (ja) * | 2004-10-29 | 2008-05-29 | インテル コーポレイション | プリント回路基板の信号層遷移を改善するための装置及び方法 |
JP4668277B2 (ja) * | 2004-10-29 | 2011-04-13 | インテル コーポレイション | プリント回路基板の信号層遷移を改善するための装置及び方法 |
JP2006261213A (ja) * | 2005-03-15 | 2006-09-28 | Fujitsu Ltd | 電子回路 |
WO2007105716A1 (ja) * | 2006-03-14 | 2007-09-20 | Daikin Industries, Ltd. | 基板及び装置 |
JP2008124105A (ja) * | 2006-11-09 | 2008-05-29 | Seiko Epson Corp | 多層プリント配線板 |
JP2008153542A (ja) * | 2006-12-19 | 2008-07-03 | Shinko Electric Ind Co Ltd | 多層配線基板 |
US8913401B2 (en) | 2012-11-14 | 2014-12-16 | Fuji Xerox Co., Ltd. | Multilayer wiring board |
JP2018170402A (ja) * | 2017-03-30 | 2018-11-01 | アイシン・エィ・ダブリュ株式会社 | プリント配線基板 |
WO2019050255A1 (ko) * | 2017-09-06 | 2019-03-14 | 삼성전자주식회사 | 인쇄 회로 기판 어셈블리 |
WO2019066597A1 (ko) * | 2017-09-29 | 2019-04-04 | 삼성전자주식회사 | 인쇄 회로 기판 및 상기 인쇄 회로 기판을 포함하는 장치 |
KR20190037538A (ko) * | 2017-09-29 | 2019-04-08 | 삼성전자주식회사 | 인쇄 회로 기판 및 상기 인쇄 회로 기판을 포함하는 장치 |
JP2022055049A (ja) * | 2020-09-28 | 2022-04-07 | 矢崎総業株式会社 | 積層回路基板装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3201345B2 (ja) | 2001-08-20 |
US6521843B1 (en) | 2003-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3201345B2 (ja) | 多層プリント配線板 | |
JP3669219B2 (ja) | 多層プリント配線板 | |
US8119919B2 (en) | Printed wiring board, method for manufacturing printed wiring board, and electric device | |
US20120193128A1 (en) | Printed circuit board | |
KR100598118B1 (ko) | 적층형 인쇄회로기판 | |
JPH07272932A (ja) | プリントインダクタ | |
JPH1041637A (ja) | 高密度多層配線基板 | |
JP2008153542A (ja) | 多層配線基板 | |
JP6671551B1 (ja) | 多層プリント基板 | |
JP2009164577A (ja) | スプリアスrf放出能力/特性を制御できる積層印刷配線板 | |
JP2009111132A (ja) | 多層配線基板 | |
JP2007520888A (ja) | 回路基板のための経路指定密度を増大する方法及びそのような回路基板 | |
JPH04340795A (ja) | プリント配線板 | |
JPS58117701A (ja) | 高周波ストリツプ線路 | |
JP6717391B2 (ja) | 多層基板および電子機器 | |
JPH097715A (ja) | 重層基板の設計方法及び重層基板 | |
JP2001339170A (ja) | 多層配線基板 | |
JP2000261150A (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
JP2000101237A (ja) | ビルドアップ基板 | |
JP4209904B2 (ja) | 多層基板 | |
JP3872712B2 (ja) | 多層配線基板 | |
JP2003198147A (ja) | 多層配線基板 | |
JP7536686B2 (ja) | 配線基板 | |
JP7465823B2 (ja) | 配線基板 | |
JP2003198113A (ja) | プリント配線板、プリント配線板を有する回路モジュールおよび回路モジュールを搭載した電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010522 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080622 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090622 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130622 Year of fee payment: 12 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |