CN114286497A - 层压电路板装置 - Google Patents

层压电路板装置 Download PDF

Info

Publication number
CN114286497A
CN114286497A CN202111140691.1A CN202111140691A CN114286497A CN 114286497 A CN114286497 A CN 114286497A CN 202111140691 A CN202111140691 A CN 202111140691A CN 114286497 A CN114286497 A CN 114286497A
Authority
CN
China
Prior art keywords
layer
circuit pattern
pattern
circuit
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111140691.1A
Other languages
English (en)
Other versions
CN114286497B (zh
Inventor
渡边常弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yazaki Corp
Original Assignee
Yazaki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yazaki Corp filed Critical Yazaki Corp
Publication of CN114286497A publication Critical patent/CN114286497A/zh
Application granted granted Critical
Publication of CN114286497B publication Critical patent/CN114286497B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224Patterned shielding planes, ground planes or power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0263High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09254Branched layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09327Special sequence of power, ground and signal layers in multilayer PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09336Signal conductors in same plane as power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09618Via fence, i.e. one-dimensional array of vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672Superposed layout, i.e. in different planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969Apertured conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727Varying width along a single conductor; Conductors or pads having different widths
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979Redundant conductors or connections, i.e. more than one current path between two points

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Noise Elimination (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

电力线的电路图案和信号线的电路图案设置在层压电路板装置10的第一层10a中,待保护的信号线的电路图案设置在第二层10b中,并且电力线的电路图案设置在第三层10c中。相对于第二层10b的面向信号线的电路图案的部分,第一层10a的电力线的第一电路图案和第三层10c的电力线的第二电路图案的形状基本彼此匹配。第一电路图案的电流i2a的方向与第二电路图案的电流i2b的方向一致。由电流i2a的变化引起的电磁感应和由电流i2b的变化引起的电磁感应在中心处的第二层10b的信号线电路图案的位置处被抵消。

Description

层压电路板装置
技术领域
本发明涉及一种包括多层层压电路图案的层压电路板装置。
背景技术
在诸如车载装置的各种电子电路中,由于存在于相邻位置的其他装置、布线等产生的噪声的影响,可能发生故障或者装置的性能可能降低。因此,在设计装置时和设置装置时,已经采取了各种噪声对策。
例如,专利文献JP-A-11-220056公开了一种用于降低设置在通用布线板上的半导体封装中的布线或布线引线的电感并降低感应串扰的技术。具体地,预定布线设置在绝缘板上,电磁波屏蔽膜(金属箔)设置在靠近布线的位置。此外,电磁波屏蔽膜设置在其上形成有集成电路的半导体芯片的表面上,其间插入绝缘膜,引线设置在电磁波屏蔽膜上,其间插入绝缘膜,并且引线和半导体芯片的外部端子彼此电连接,并用密封材料密封以形成半导体器件。
另外,专利文献JP-A-2016-92864公开了一种用于降低电力转换装置的噪声的技术。具体地,电力转换装置包括输出转换电力的输出布线部分中的多层板。设置了多层板、接地层和输出布线层(U、V、W),并且在输出布线层之间设置通孔。输出布线层是平坦板,并且输出布线层以面向接地层的宽面积并排布置。多个通孔形成在输出布线层之间,并且从接地层穿透到多层板的表面。导电片设置在在多层板的表面上暴露的通孔(接地电位)的端部。
另外,例如,在诸如安装在车辆上的DC/DC转换器的电子装置或用于切换电力路径的切换装置的情况下,处理大电流的电力系统线(电力线)和仅具有非常少量电流的各种信号所通过的信号系统线(信号线)以混合状态设置在同一印刷电路板上。也就是说,电力线和各种信号线设置在彼此相邻的位置。
此外,由于印刷电路板上的布线图案通常由非常薄的箔状导体形成,所以当大电流流动时,减少由于板上的电力线的布线图案的电阻引起的功率损耗是重要的。因此,在正常设计中,通过对于电力线和接地线(地球)充分增加布线图案的线宽度和面积来减小电阻。
此外,当可以使用多层板时,电力线的布线图案可以形成在同一板上的多个层中的每层上。例如,当两层的布线图案并联连接时,布线图案的每单位面积的电阻值可以减少到一半,变得容易抑制电力线的布线图案面积的增加,并减少由电子装置的板所占据的面积。
然而,在电力线和信号线存在于同一板的厚度方向上彼此相邻的多个层中的情况下,具有噪声影响出现在信号线上的问题,因为面向彼此的电力线和信号线的布线图案之间的距离变得非常小。具体地,由于当电力线上的电流改变时产生的感应磁场的反电动势,噪声波形叠加在相邻信号线的布线图案上。
特别地,在诸如DC/DC转换器的电子装置的情况下,由于大电流的切换是以高速周期性地执行的,所以具有的问题是,在与这样的电力线相邻的信号线中可能感应出大的噪声,电流与切换中的电流变化的定时同步地流过该电力线。
作为对抗这种噪声的对策,假设接地线的布线图案设置在噪声产生源和信号线之间,并且提供电磁屏蔽作为一般设计方法。
例如,如图7所示的配置示例,在使用其中导电图案形成在第一层、第二层和第三层中的每层中的多层板的情况下,电力线设置在第一层中,待保护的信号线设置在第三层中,并且接地线的布线图案分配给第一层和第三层之间的第二层。因此,由于具有恒定电势的接地线存在于作为噪声源的第一层的电力线与信号线存在于其中的第三层之间的第二层中,所以可以阻挡感应磁场并抑制第三层的信号线中的噪声感应。
然而,在如上所述的配置的情况下,三层中间的第二层仅被噪声对策的接地线占据,并且电力线可以仅设置在第一层上。也就是说,由于作为噪声源的电力线不能布置在第三层中,因此电力线不能分布在多个层中和设置在每层中。因此,只要电力线的布线图案面积不增加,电阻就不能减小。
发明内容
鉴于上述情况做出了本发明,并且本发明的目的是提供一种层压电路板装置,其能够抑制根据电力线的电流变化而产生的感应磁场对另一相邻层的信号线的影响,而不使用用于噪声屏蔽的专用接地层。
根据实施例,在层压电路板装置中,第一层、第二层和第三层的电路图案通过箔状导体形成在彼此平行的不同表面上,第一层、第二层和第三层通过绝缘体分离,并且第二层设置在第一层和第三层之间。
电路图案包括用于使在预定电源和预定负载之间流动的电流通过的电力系统的电路图案,以及比电力系统的电流小的电流所通过的信号系统的电路图案,
在所述第一层中分别设置电力系统的电路图案和信号系统的电路图案,
在第二层中设置信号系统的电路图案,并且
在第三层中设置电力系统的电路图案,
对于面向部分,电路图案形成为使得属于第一层的电力系统的第一电路图案和属于第三层的电力系统的第二电路图案的形状基本彼此一致,该面向部分面向第二层中的信号系统的电路图案的至少一部分的保护部分,
该规则被定义为使得流过第一电路图案的电流的方向和流过第二电路图案的电流的方向彼此一致。
附图说明
图1是示出根据本发明实施例的层压电路板装置的配置的纵向剖视图。
图2是示出层压电路板装置的每层的布线图案的示例的平面图。
图3A、图3B和图3C是分别示出第一层、第二层和第三层中的布线图案的示例的平面图。
图4A和图4B是分别示出第一层和第三层中的布线图案的示例的平面图。
图5A和图5B是示出彼此相邻的位置处的两个电流的方向和感应磁场的影响之间的关系的示意图。
图6是示出电压波形和噪声波形的示例的时间图。
图7是示出被认为是用于与本发明进行比较的一般配置示例的层压板的配置的纵向剖视图。
具体实施方式
下面将参照附图描述根据本发明的具体实施例。
<层压电路板装置的配置>
图1是示出根据本发明实施例的层压电路板装置10的配置的纵向剖视图。图2是层压电路板装置10中的每层的布线图案的平面图。此外,图3A、3B和3C是分别示出第一层、第二层和第三层中的布线图案的示例的平面图。
如图1所示,层压电路板装置10包括具有第一层10a、第二层10b和第三层10c的三层多层板。第一层10a、第二层10b和第三层10c由附着到由绝缘体11、12构成的板的表面的具有恒定厚度的导体形成,导体诸如铜箔。也就是说,多层板是具有三层结构的印刷电路板。
因此,第一层10a、第二层10b和第三层10c中的每层是具有均匀厚度的导电层。实际上,在形成于板的整个表面上的导体中,绝缘体11、12暴露于除了形成必要电路的部分的布线图案之外的表面。因此,多个独立的布线图案可以被绝缘体11、12电分离。
在图1所示的层压电路板装置10中,电力线和信号线的每个布线图案形成在第一层10a中,待保护的信号线的布线图案形成在第二层10b中,并且电力线的布线图案形成在第三层10c中。
电力线的布线图案例如用于连接约几安培到几十安培的大电流流过其中的电力系统的电路。此外,例如,使用信号线的布线图案以便连接只有约几毫安培的非常小的电流在其中流动的信号系统的电路。
例如,在信号系统中,具有可能会受到来自外部的噪声影响的电路,比如当电路的阻抗较高或处理微弱信号时。在信号线的这种电路中,有必要尽可能地减少和保护噪声的影响。这种电路的布线图案设置在第二层10b中。
此外,由于电力线的布线图案需要流动非常大的电流,所以当使用诸如铜箔的薄导电层的布线图案时,当与电流通过的方向正交的宽度方向上的图案宽度没有加宽时,电阻值增加并且功率损耗增加。另一方面,在电力线的电流的开/关被周期性地切换的应用中,由于当电流大幅变化时产生的感应磁场的反电动势,在周围的布线图案中产生噪声。
因此,需要保护待保护的信号线的布线图案免受从电力线附近的布线图案产生的感应磁场的噪声。因此,在图1所示的层压电路板装置10中,电力线的布线图案设置在第一层10a和第三层10c中,并且待保护的信号线的布线图案设置在位于第一层10a和第三层10c中间的第二层10b中。即在层压电路板装置10的厚度方向(Z轴方向)上,从第二层10b的布线图案到第一层10a的距离等于从第二层10b的布线图案到第三层10c的距离。
此外,第一层10a中的电力线的布线图案和第三层10c中的电力线的布线图案配置为至少在面向第二层10b的布线图案的部分中具有相同的图案形状。另外,层压电路板装置10的规则被确定为使得流过第一层10a的电力线的电流i2a的方向和流过第三层10c的电力线的电流i2b的方向对齐。
另一方面,沿厚度方向穿透多层板的通孔13、14形成在层压电路板装置10上的电力线的布线图案形成部分中的一端侧和另一端侧。通孔13在一端侧电连接且共同地连接第一层10a的电力线和第三层10c的电力线。另外,通孔14在另一端侧电连接且共同地连接第一层10a的电力线和第三层10c的电力线。
在图1所示的示例中,电源21经由电线22电连接到层压电路板装置10的通孔13。此外,负载24经由电线23连接到层压电路板装置10的通孔14。
因此,在图1所示的示例中,从电源21提供的电流i1通过电线22,被通孔13分成两个系统的电流i2a和i2b,分别地,电流i2a通过第一层10a的电力线的布线图案,电流i2b通过第三层10c的电力线的布线图案,并且由通孔14结合的电流i3通过电线23被提供给负载24。
这里,通过使第一层10a的电力线的布线图案的形状和第三层10c的电力线的布线图案的形状均等化,电流i1可被分成两个,两个系统的电流i2a和i2b的电流值和电流分布可以是共同的。结果,可以均等化根据电流i2a的变化产生的感应磁场和根据电流i2b的变化产生的感应磁场。
另外,在设置在第一层10a和第三层10c中间的第二层10b的布线图案的位置处,随着电流i2a的变化而产生的感应磁场的影响和随着电流i2b的变化而产生的感应磁场的影响彼此相反,因此这些影响将彼此抵消。即在设置在第二层10b中的待保护信号线的布线图案中,消除了从存在于其附近的电力线(第一层10a+第三层10c)产生的感应磁场的影响,并且抑制了噪声的产生。
如图2和3A所示,具有相对大面积的电力系统布线图案P1p和多个信号系统布线图案P1s形成在第一层10a中。在该示例中,由于电流在图3A中的Y轴方向上流动,电力系统布线图案P1p形成为使得在X轴方向上的宽度足够大。因此,可以降低电力系统布线图案P1p的电阻。电力系统布线图案P1p的图案宽度在Y轴方向上从一端到另一端均匀形成。
第一层10a上的多个信号系统布线图案P1s各自设置在与电力系统布线图案P1p稍微分离的位置。因此,信号系统布线图案P1s和电力系统布线图案P1p通过绝缘体11彼此电绝缘。因为相对小的电流流过每个信号系统布线图案P1s,所以这些图案宽度不需要与电力系统布线图案P1p一样大。另外,在图1的配置示例中,第一层10a的每个信号系统布线图案P1s不是关于感应磁场的保护目标。
如图2和3B所示,待保护的信号系统布线图案P2s形成在第二层10b中。即作为噪声源的电力系统的布线图案不存在于第二层10b上。在图2和3B所示的第二层10b的信号系统布线图案P2s中,包括面向存在于邻近厚度方向的位置处的电力系统布线图案P1p的部分。即,信号系统布线图案P2s的该部分可能受到由以短距离邻近信号系统布线图案P2s的电力系统布线图案P1p的电流变化产生的感应磁场的影响。
如图2和3C所示,在第三层10c中仅形成电力系统布线图案P3p。第三层10c的电力系统布线图案P3p的图案形状与第一层10a的电力系统布线图案P1p的图案形状相同。即,电力系统布线图案P3p的图案宽度、面积和形状与电力系统布线图案P1p是共同的。此外,电力系统布线图案P3p形成为使得两个电力系统布线图案P1p、P3p的表面面向彼此的位置根据电力系统布线图案P1p在X和Y方向上的位置来设置。
因此,在信号系统布线图案P2s上的区域中,调整位置关系,使得面向第一层10a的电力系统布线图案P1p的部分也以相同的方式面向第三层10c的电力系统布线图案P3p。
因此,由第一层10a的电力系统布线图案P1p的电流变化产生的感应磁场的影响和由第三层10c的电力系统布线图案P3p的电流变化产生的感应磁场的影响可以在其中间的第二层10b的信号系统布线图案P2s的位置处被抵消。然而,有必要对齐电流i2a、i2b的方向,并匹配这些电流的幅度和分布状态。
<布线图案的具体示例>
图4A和4B是示出层压电路板装置10的第一层10a和第三层10c中的电力线的布线图案的配置示例的平面图。
在图4A的示例中,与图3所示的电力系统布线图案P1p对应的部分包括一端侧共享部31、分支/合并部32、单个图案33a、33b和33c、分支/合并部34和另一端侧共享部35。
一端侧共享部31的电流路径通过分支/合并部32在三个方向上分支,并连接到单个图案33a、33b和33c。另外,单个图案33a、33b和33c的三个电流路径在分支/合并部34合并,并连接到另一端侧共享部35。
另外,形成在单个图案33a、33b之间的空间部36和形成在单个图案33b、33c之间的空间部37可以用于例如设置信号系统布线图案P1s或者设置必要的电子部件。
如上所述,在图4B的示例中,对应于图3C所示的电力系统布线图案P3p的部分包括一端侧共享部41、分支/合并部42、单个图案43a、43b和43c、分支/合并部44和另一端侧共享部45。
即,一端侧共享部41的电流路径通过分支/合并部42在三个方向上分支,并连接到单个图案43a、43b和43c。单个图案43a、43b和43c的三个电流路径在分支/合并部44合并,并连接到另一端侧共享部45。
这里,具有图4A所示配置的电力系统布线图案P1p和图4B所示的电力系统布线图案P3p整体上具有彼此相似的形状,但部分地不同。即,在通孔14存在的一端侧和通孔13存在的另一端侧,通孔部分的图案宽度(在正交于电流方向的方向上的宽度)L0对于两层的电力系统布线图案P1p、P3p是共同的(相同的),并且单个图案33a的图案宽度LA1和单个图案43a的图案宽度LA3也是共同的(相同的)。另一方面,图案宽度LB1和图案宽度LB3彼此不同,并且图案宽度LC1和图案宽度LC3彼此不同。
在本实施例中,当图案宽度L0表示为100%时,图案宽度LA1、LB1和LC1分别为50%、30%和20%,并且图案宽度LA3、LB3和LC3被分别确定为50%、20%和30%。
因此,单个图案33a、33b和33c的部分中的总图案宽度(LA1+LB1+LC1:100%)与一端侧共享部31和另一端侧共享部35的每个部分中的图案宽度L0(100%)相同。另外,单个图案43a、43b和43c的部分中的总图案宽度(LA3+LB3+LC3:100%)与一端侧共享部41和另一端侧共享部45的每个部分中的图案宽度L0(100%)相同。
因此,在一端侧共享部31、另一端侧共享部35和单个图案33a、33b和33c的每个部分处,第一层10a中的宽度方向(X)上的每单位尺寸的电流密度是均匀的。类似地,在第三层10c中,在一端侧共享部41、另一端侧共享部45和单个图案43a、43b和43c的每个部分处,宽度方向(X)上的每单位尺寸的电流密度是均匀的。另外,通过均等化两层的电流i2a和i2b,第一层10a的电力线的电流密度与第三层10c的电力线的电流密度相同。
此外,第一层10a的单个图案33a和第三层10c的单个图案43a以在每层的平面中对齐的状态设置,从而面向彼此,其间插入第二层10b。另外,单个图案33a和单个图案43a具有相同的形状。
因此,与图1至3C所示的层压电路板装置10的情况一样,在设置在第二层10b中的待保护的信号系统布线图案P2s中,在夹在第一层10a的单个图案33a和第三层10c的单个图案43a之间的区域中,从单个图案33a接收的感应磁场和从单个图案43a接收的感应磁场具有相同的幅度。因为影响的方向彼此相反,所以从单个图案33a接收的感应磁场和从单个图案43a接收的感应磁场彼此抵消。
即当要被保护免受感应磁场影响的信号系统布线图案P2s设置在面向具有相同形状的单个图案33a、43a的部分的第二层10b上时,可以抑制噪声的产生。此外,大电流流过的电力系统布线图案P1p、P3p和处理弱电流的信号系统布线图案P2s可以设置在同一板上。
另外,由于图案宽度LB1和LB3彼此不同,并且图案宽度LC1和LC3彼此不同,所以在第二层10b上,在面向第一层10a的单个图案33b和第三层10c的单个图案43b的部分、面向第一层10a的单个图案33c和第三层10c的单个图案43c的部分中产生感应磁场的影响。然而,通过在该部分中设置不太可能受到感应磁场影响的电路或电子部件,可以避免问题的发生。
<电流方向和感应磁场影响之间的关系>
图5A和图5B是示出彼此相邻位置处的两个电流的方向和感应磁场的影响之间的关系的示意图。
图5A示出了在相同方向上彼此平行流动的电流i2a、i2b和由于这些变化产生的感应磁场H2a、H2b之间的关系。即,示出了与由流过图1所示的第一层10a和第三层10c的电力线的电流i2a、i2b产生的感应磁场对应的情况。
如图5A所示,在与电流i2a、i2b的位置以距离d分离的中间位置处,磁场强度与距离d成反比。此外,感应磁场H2a的方向和感应磁场H2b的方向彼此相反,这些影响彼此抵消。即,在电流i2a的变化和电流i2b的变化与层压电路板装置10中相同的情况下,合成感应磁场H2a、H2b的影响在位于其间的中间位置的第二层10b的信号线的部分处变为零。因此,可以抑制影响第二层10b的信号系统布线图案P2s的噪声。
在图5A的情况下,感应磁场H2a、H2b变为相互抵消的抵消区域。此外,由于相对于中间位置,两个感应磁场H2a、H2b被添加到电流i2a的位置之外的部分和电流i2b的位置之外的部分,所以影响比仅使用它们之一的情况更大。也就是说,这是协同区域。
另一方面,图5B示出了在彼此相反的方向上彼此平行流动的电流i2a、i2b与由于这些变化而产生的感应磁场H2a、H2b之间的关系。这对应于例如流经两条差分信号线的电流和由该电流产生的感应磁场之间的关系。
如图5B所示,在与电流i2a、i2b的位置以距离d分离的中间位置,感应磁场H2a的方向与感应磁场H2b的方向相同,因此这些影响相互叠加。即因为电流i2a的位置和电流i2b的位置之间的范围成为协同区域,所以即使采用差分信号线,也不能降低该范围内的噪声。
另一方面,在图5B的状态下,在电流i2b之外,由于电流i2a导致的磁场强度与(r+d)成反比,由于电流i2b导致的磁场强度与(r-d)成反比,并且感应磁场H2a、H2b的方向彼此相反。因此,在距中间位置以非常大的距离r(r> >d)分离的远位置处,感应磁场H2a、H2b的影响变得几乎相同,并且感应磁场H2a、H2b相互抵消。
即在图5B的示例中,电流i2a、i2b的每个位置的外侧成为抵消区域,并且可以在该范围内降低噪声。然而,在电流i2a、i2b的每个位置的内侧的范围内,噪声增加。
<波形示例>
图6是示出电压波形和噪声波形的示例的时间图。
图6所示的电压波形Vp对应于例如电源21中的电压的周期性切换(H/L的切换)的波形,该电压用于使电流i1流过图1所示的层压电路板装置10的电力线。因此,电流i1以类似的波形流动,其中电压波形Vp和定时彼此同步。另外,在电压波形Vp的H/L被切换的定时处,电流i1发生大的变化,从而产生感应磁场。另外,层压电路板装置10中的电流i2a、i2b中的每个是电流i1的一半。
图6所示的电压波形Vs1表示出现在形成于图1所示的层压电路板装置10的第二层10b中的信号系统布线图案P2s中的信号电压的时间序列变化的示例。此外,图6所示的电压波形Vs2表示在不满足实现本发明的条件的情况下,例如在第三层10c中没有电力线的情况下,在第二层10b中形成的信号系统布线图案P2s中出现的信号电压的时间序列变化的示例。
如图6所示,在电压波形Vs2中,与切换电压波形Vp的H/L的定时同步产生的噪声波形Wn被叠加为串扰。即由第一层10a的电流i2a的变化产生的感应磁场的影响作为噪声波形Wn出现在第二层10b的信号系统布线图案P2s上。
另一方面,在电压波形Vs1中,不出现如同电压波形Vs2的噪声波形Wn。即,由于由第一层10a的电流i2a的变化产生的感应磁场的影响和由第三层10c的电流i2b的变化产生的感应磁场的影响在位于其间的第二层10b的位置处相互抵消并变为零,所以噪声波形Wn不会出现在电压波形Vs1上。
<层压电路板装置的修改示例>
在图1所示的层压电路板装置10的示例中,假设电源21在一端侧连接到通孔13,负载24在另一端侧连接到通孔14,并且电流i1、i2a、i2b和i3在从通孔13侧朝向通孔14侧的方向上流动。然而,在车载系统中,电源21和负载24都可以是可再充电电池。在这种情况下,可以切换电流的方向以便对电源21的电池充电,并且电流i1、i2a、i2b和i3可以在从负载24侧朝向电源21的方向上流动。即使当电流i1、i2a、i2b和i3沿与图1相反的方向流动时,当电流i2a、i2b的方向对齐时,也可以保护第二层10b的信号系统布线图案P2s免受电力系统布线图案P1p、P3p的感应磁场的影响。
另外,在图1的示例中,假设电源21和负载24连接到层压电路板装置10的外部,但电源21和负载24中的一个或两个可以设置在与层压电路板装置10相同的板上。
另外,在图4A和4B所示的示例中,形状被定义为使得第一层10a中的图案宽度的总和(LA1+LB1+LC1)和第三层10c中的图案宽度的总和(LA3+LB3+LC3)完全匹配。即使当形状不完全匹配时,也可以获得减少信号系统布线图案P2s中产生的噪声波形Wn的效果。
另外,尽管假设图1所示的层压电路板装置10使用包括在单个多层板中的三层导电图案,但多个印刷板可以经由预定间隔件在厚度方向上层压。然而,在层压多个印刷板的情况下,假设在多个层之间存在平面方向上的位置偏差的可能性和由于应力导致的厚度宽度偏差的可能性,因此期望配置如图1所示的仅单个多层板。
另外,在图1的示例中,第一层10a的电力线和第三层10c的电力线通过层压电路板装置10的板中的通孔13、14连接,但具有与通孔13、14相同功能的电路可以连接到板的外侧。
<层压电路板装置10的优点>
在图1至3C所示的层压电路板装置10中,由于来自与信号系统布线图案P2s相邻的电力系统布线图案P1p、P3p的感应磁场的影响,可以防止噪声波形Wn叠加在位于第一层10a和第三层10c的中间位置的第二层10b上的信号系统布线图案P2s上。此外,由于不需要准备一层接地图案以便屏蔽来自电力线的噪声,第一层10a和第三层10c都可以用于电力线的图案布置。因此,即使当电力线的图案所占据的面积减小时,也可以通过使用多层来减小电力线的电阻,并且可以减小功率损耗。因此,易于减小层压电路板装置10的尺寸。
此外,电力系统布线图案P1p、P3p的形状不一定彼此一致,除了面向待保护的信号系统布线图案P2s的部分,并且可以形成各种形状的图案,例如如图4A和4B所示。通过定义形状使得第一层10a中的图案宽度的总和(LA1+LB1+LC1)和第三层10c中的图案宽度的总和(LA3+LB3+LC3)彼此一致,可以有效地减小噪声波形Wn。
根据实施例,提供了一种层压电路板装置,其中第一层(10a)、第二层(10b)和第三层(10c)的电路图案通过箔状导体形成在彼此平行的不同表面上,第一层、第二层和第三层通过绝缘体(11、12)分开,并且第二层设置在第一层和第三层之间,
该电路图案包括用于使在预定电源(21)和预定负载(24)之间流动的电流通过的电力系统的电路图案,以及比电力系统的电流小的电流所通过的信号系统的电路图案,
在第一层中分别设置电力系统的电路图案(电力系统布线图案P1p)和信号系统的电路图案(信号系统布线图案P1s),
在第二层中设置信号系统的电路图案(信号系统布线图案P2s),并且
在第三层中设置电力系统的电路图案(电力系统布线图案P3p),
对于面向第二层中的信号系统的电路图案的至少一部分的保护部分的面向部分,电路图案形成为使得属于第一层的电力系统的第一电路图案(电力系统布线图案P1p)和属于第三层的电力系统的第二电路图案(电力系统布线图案P1p)的形状基本彼此一致,
该规则被定义为使得流过第一电路图案的电流(i2a)的方向和流过第二电路图案的电流(i2b)的方向彼此一致。
根据如上所述配置的层压电路板装置,即使当没有提供用于噪声屏蔽的专用接地层时,也可以抑制随着第一层和第三层的每个电路图案中的电力线的电流变化而产生的感应磁场对相邻第二层的信号线的影响。即,由于待保护免受噪声影响的第二层的信号线存在于第一层和第三层之间,第二层的信号线受到第一层的电力线和第三层的电力线的影响。然而,关于第二层,第一层和第三层在相对于板的厚度方向的上下方向上以彼此相反的方向存在,并且电流流动方向对齐,并且根据电流变化的幅度产生的感应磁场的幅度也相同。因此,由于第一层的电力线的影响而产生的磁场和由于第三层的电力线的影响而产生的磁场相互抵消。
在第一电路图案(电力系统布线图案P1p)中,与流过该部分的电流方向正交的方向(X轴方向)上的图案宽度形成为具有特定宽度,并且在第二电路图案(电力系统布线图案P3p)中,与流过该部分的电流方向正交的方向(X轴方向)上的图案宽度可以形成为具有与第一电路图案相同的特定宽度(参见图3A和3C)。
根据具有上述配置的层压电路板装置,由于第一电路图案中的图案宽度和第二电路图案中的图案宽度相同,所以第一电路图案的电流分布和第二电路图案的电流分布可以匹配。因此,由第一电路图案的电流变化产生的感应磁场的幅度和由第二电路图案的电流变化产生的感应磁场的幅度可以相等,并且两者的感应磁场的影响在第二层的信号线中被抵消。
对于第一电路图案和第二电路图案中的每个,分支部(分支/合并部32、42)和合并部(分支/合并部34、44)形成在电流流过的一端和另一端之间,并且形状可被定义为使得在分支部和合并部之间形成的多个电流路径的图案宽度的总和(LA1+LB1+LC1,LA3+LB3+LC3)在第一电路图案和第二电路图案中相同。
根据具有上述配置的层压电路板装置,可以在第一电路图案和第二电路图案之间的分支部和合并部之间形成空白空间。因此,可以将另一电路设置在该空白空间中,或者可以设置电子部件。此外,由于图案宽度的总和在第一电路图案和第二电路图案中相同,所以在第一电路图案中流动的电流的分布和在第二电路图案中流动的电流的分布可以容易对齐。即由第一电路图案的电流变化产生的感应磁场和由第二电路图案的电流变化产生的感应磁场可以对齐。
第一电路图案的一端和第二电路图案的一端配置为可经由在一端侧的共同电路(通孔13)连接到共同电源(21)或共同负载,并且第一电路图案的另一端和第二电路图案的另一端可以配置为可经由在另一端侧的共同电路(通孔14)连接到共同负载(24)或共同电源。
根据具有上述配置的层压电路板装置,第一电路图案的一端和第二电路图案的一端可以通过一端侧共同电路连接到共同电源或共同负载。此外,第一电路图案的另一端和第二电路图案的另一端可以通过另一端侧共同电路连接到共同负载或共同电源。因此,容易向第一电路图案和第二电路图案提供共同电流。
第一层、第二层和第三层在单个印刷电路板上形成为在厚度方向上具有不同位置的独立层,至少第一层的电路图案和第三层的电路图案可以具有均匀的厚度,并且第一层的电路图案和第三层的电路图案可以由具有共同厚度的箔状导体形成(参见图1)。
根据具有上述配置的层压电路板装置,由于第一层的电路图案和第三层的电路图案由具有均匀和共同厚度的导体形成,因此可以仅通过图案形状来对齐两者中的电流分布。
根据本实施例的层压电路板装置,可以防止随着电力线的电流变化而产生的感应磁场对另一相邻层的信号线的影响,而无需提供用于噪声屏蔽的专用接地层。因此,通过有效地使用多个层来降低电力线的电阻以及减小电力线的布线图案面积是容易的。

Claims (5)

1.一种层压电路板装置,包括:
第一层、第二层和第三层,其中,
所述第一层、所述第二层和所述第三层由绝缘体分离,所述第二层设置在所述第一层和所述第三层之间,
所述第一层、所述第二层和所述第三层的电路图案通过箔状导体形成在彼此平行的不同表面上,
所述电路图案包括用于使在预定电源和预定负载之间流动的电流通过的电力系统的电路图案,以及比所述电力系统的电流小的电流所通过的信号系统的电路图案,
在所述第一层中分别设置所述电力系统的电路图案和所述信号系统的电路图案,
在所述第二层中设置所述信号系统的电路图案,并且
在所述第三层中设置所述电力系统的电路图案,
对于面向所述第二层中的所述信号系统的电路图案的至少一部分的保护部分的面向部分,所述电路图案形成为使得属于所述第一层的所述电力系统的第一电路图案和属于所述第三层的所述电力系统的第二电路图案的形状基本彼此一致,
规则被定义为使得流过所述第一电路图案的电流的方向和流过所述第二电路图案的电流的方向彼此一致。
2.根据权利要求1所述的层压电路板装置,其中,
在所述第一电路图案中,在与流过该部位的电流的方向正交的方向上的图案宽度形成为特定宽度,并且
在所述第二电路图案中,在与流过该部位的电流的方向正交的方向上的图案宽度形成为具有与所述第一电路图案相同的特定宽度。
3.根据权利要求1或2所述的层压电路板装置,其中,
对于所述第一电路图案和所述第二电路图案中的每个,
在电流流过的一端和另一端之间形成分支部和合并部,并且
形状被定义为使得在所述分支部和所述合并部之间形成的多个电流路径的图案宽度的总和在所述第一电路图案和所述第二电路图案中相同。
4.根据权利要求1至3中任一项所述的层压电路板装置,其中,
所述第一电路图案的一端和所述第二电路图案的一端配置为能够经由在一端侧的共同电路连接到共同电源或共同负载,并且
所述第一电路图案的另一端和所述第二电路图案的另一端配置为能够经由在另一端侧的共同电路连接到共同负载或共同电源。
5.根据权利要求1至4中任一项所述的层压电路板装置,其中,
所述第一层、所述第二层和所述第三层在单个印刷电路板上形成为在厚度方向上具有不同位置的独立层,并且
至少所述第一层的电路图案和所述第三层的电路图案具有均匀的厚度,并且所述第一层的电路图案和所述第三层的电路图案由具有共同厚度的箔状导体形成。
CN202111140691.1A 2020-09-28 2021-09-28 层压电路板装置 Active CN114286497B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020162414A JP7193510B2 (ja) 2020-09-28 2020-09-28 積層回路基板装置
JP2020-162414 2020-09-28

Publications (2)

Publication Number Publication Date
CN114286497A true CN114286497A (zh) 2022-04-05
CN114286497B CN114286497B (zh) 2024-06-25

Family

ID=78080145

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111140691.1A Active CN114286497B (zh) 2020-09-28 2021-09-28 层压电路板装置

Country Status (4)

Country Link
US (1) US11564308B2 (zh)
EP (1) EP3975670B1 (zh)
JP (1) JP7193510B2 (zh)
CN (1) CN114286497B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1271248A (zh) * 1999-04-21 2000-10-25 日本电气株式会社 印刷线路板
US20030051910A1 (en) * 2001-09-20 2003-03-20 Dyke Peter D. Van Electrical and physical design integration method and apparatus for providing interconnections on first level ceramic chip carrier packages
JP2013197223A (ja) * 2012-03-19 2013-09-30 Hitachi Automotive Systems Ltd 電子制御装置
US20200170113A1 (en) * 2018-11-27 2020-05-28 Chaitanya Sreerama High density flexible interconnect design for multi-mode signaling

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274427A (ja) * 1995-03-29 1996-10-18 Canon Inc プリント基板のパターン配線方法および該方法によるプリント基板
JPH11220056A (ja) 1998-01-30 1999-08-10 Hitachi Cable Ltd 配線基板及び半導体装置並びに電子装置
TW401724B (en) 1998-01-27 2000-08-11 Hitachi Cable Wiring board, semiconductor, electronic device, and circuit board for electronic parts
JP3201345B2 (ja) * 1998-05-13 2001-08-20 日本電気株式会社 多層プリント配線板
JP2001223449A (ja) * 2000-02-09 2001-08-17 Toshiba Corp 多層プリント基板
JP2003163466A (ja) * 2001-11-29 2003-06-06 Sharp Corp 多層プリント回路基板およびそれを備えた多層プリント回路基板装置
JP6327113B2 (ja) 2014-10-30 2018-05-23 株式会社明電舎 電力変換装置
JP7070149B2 (ja) * 2018-06-26 2022-05-18 株式会社デンソー スイッチング回路
JP2020021808A (ja) * 2018-07-31 2020-02-06 キヤノン株式会社 回路基板とその回路基板を有する電子装置
JP2020043172A (ja) * 2018-09-07 2020-03-19 キオクシア株式会社 電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1271248A (zh) * 1999-04-21 2000-10-25 日本电气株式会社 印刷线路板
US20030051910A1 (en) * 2001-09-20 2003-03-20 Dyke Peter D. Van Electrical and physical design integration method and apparatus for providing interconnections on first level ceramic chip carrier packages
JP2013197223A (ja) * 2012-03-19 2013-09-30 Hitachi Automotive Systems Ltd 電子制御装置
CN104094685A (zh) * 2012-03-19 2014-10-08 日立汽车系统株式会社 电子控制装置
US20200170113A1 (en) * 2018-11-27 2020-05-28 Chaitanya Sreerama High density flexible interconnect design for multi-mode signaling

Also Published As

Publication number Publication date
US20220104341A1 (en) 2022-03-31
EP3975670B1 (en) 2022-10-19
US11564308B2 (en) 2023-01-24
JP7193510B2 (ja) 2022-12-20
JP2022055049A (ja) 2022-04-07
EP3975670A1 (en) 2022-03-30
CN114286497B (zh) 2024-06-25

Similar Documents

Publication Publication Date Title
US9793042B2 (en) Printed circuit board having a layer structure
EP0027047B1 (en) Printed circuit board
EP2654387B1 (en) Printed circuit board
EP2785155B1 (en) Circuit board and electronic device
US5835979A (en) Wiring pattern preventing EMI radiation
CN105980865B (zh) 集成的电流传感器系统以及用于制造集成的电流传感器系统的方法
WO2018229978A1 (ja) プリント配線板
US11903122B2 (en) Anti-interference circuit board and terminal
CN114286497B (zh) 层压电路板装置
US10488441B2 (en) Printed circuit board and motor vehicle equipped with such a printed circuit board
US10734796B2 (en) Flat wiring structure
US7547848B2 (en) Structure and method for a twisted bus bar for low impedance power distribution and electromagnetic field suppression
CN217789670U (zh) 印刷电路板
WO2022085686A1 (ja) 回路モジュール
US7282647B2 (en) Apparatus for improving coupling across plane discontinuities on circuit boards
CN218570534U (zh) 印刷电路板
JP2000113740A (ja) 信号接続
CN215379336U (zh) 电路板及终端设备
CN113015314B (zh) 电路板装置
US20210282260A1 (en) Pcb rf noise grounding for shielded high-speed interface cable
JP2018073878A (ja) 基板、及び、ノイズフィルタ構造
WO2021020331A1 (ja) モジュール
US20230284373A1 (en) Circuit board and printed board
CN113345700A (zh) 线圈部件以及具备其的电路基板
JPH08287736A (ja) 低インダクタンス給電の電子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant