CN218570534U - 印刷电路板 - Google Patents

印刷电路板 Download PDF

Info

Publication number
CN218570534U
CN218570534U CN202221510327.XU CN202221510327U CN218570534U CN 218570534 U CN218570534 U CN 218570534U CN 202221510327 U CN202221510327 U CN 202221510327U CN 218570534 U CN218570534 U CN 218570534U
Authority
CN
China
Prior art keywords
layer
signal
printed circuit
circuit board
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202221510327.XU
Other languages
English (en)
Inventor
解梅
魏大卫
温亚远
杨丽娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Didi Infinity Technology and Development Co Ltd
Original Assignee
Shanghai Jusheng Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jusheng Technology Co Ltd filed Critical Shanghai Jusheng Technology Co Ltd
Priority to CN202221510327.XU priority Critical patent/CN218570534U/zh
Application granted granted Critical
Publication of CN218570534U publication Critical patent/CN218570534U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

本公开的实施例涉及一种印刷电路板。该印刷电路板包括:第一信号层;第一接地层,设置在第一信号层的一侧,并且通过第一介质层与第一信号层间隔开;以及第一电源层,设置在第一信号层的与第一接地层相背的一侧,并且通过第二介质层与第一信号层间隔开,其中第二介质层的厚度是第一介质层的厚度的三倍以上。通过将第二介质层的厚度设置为第一介质层的厚度的三倍以上,可以仅在信号层的一侧设置接地层,而在信号层的另一侧无需单独设置接地层,从而能够在满足信号质量要求的情况下减少印刷电路板的层数,降低印刷电路板的设计复杂度和制造成本。

Description

印刷电路板
技术领域
本公开的实施例总体上涉及电子技术领域,并且更具体地,涉及一种印刷电路板。
背景技术
印刷电路板(又称为印制电路板,缩写为PCB)是电子工业的重要部件之一。为了实现各个元件之间的电气互连,几乎每种电子设备或电路系统都要用到PCB。层叠设计是PCB设计的根基,一个优秀的PCB层叠设计需要兼顾信号质量和设计成本这两方面的因素。例如,随着车辆控制单元的产品功能的集成度越来越高,PCB的线路密度越来越大,PCB设计复杂度也在逐步增加。因此,如何降低PCB层叠设计的复杂度和成本将是PCB设计工程师面临的重要挑战。
实用新型内容
本公开的目的是提供一种印刷电路板,以至少部分地解决现有技术中存在的上述问题。
根据本公开的一个方面,提供了一种印刷电路板。所述印刷电路板包括:第一信号层;第一接地层,设置在所述第一信号层的一侧,并且通过第一介质层与所述第一信号层间隔开;以及第一电源层,设置在所述第一信号层的与所述第一接地层相背的一侧,并且通过第二介质层与所述第一信号层间隔开,其中所述第二介质层的厚度是所述第一介质层的厚度的三倍以上。
在根据本公开的实施例中,通过将第二介质层的厚度设置为第一介质层的厚度的三倍以上,也即将信号层距相邻电源层的间距增大到距相邻接地层的间距的三倍以上,能够减小信号层与电源层之间的串扰问题。此外,在满足这样的厚度关系的情况下,信号层主要对距离近的接地层进行参考,而相邻的电源层对信号层的阻抗影响很小,因而能够满足阻抗设计要求。以此方式,可以仅在信号层的一侧设置接地层,而在信号层的另一侧无需单独设置接地层,从而能够在满足信号质量要求的情况下减少印刷电路板的层数,降低印刷电路板的设计复杂度和制造成本。
在一些实施例中,所述第二介质层的厚度是所述第一介质层的厚度的三至六倍。
在一些实施例中,所述第一电源层包括:电源线;以及第一附加接地区域,与所述电源线电隔离,并且设置在与所述第一信号层中的预定信号线对应的位置处。
在一些实施例中,所述预定信号线包括时钟信号线、低电压差分信号线、通用串行总线信号线和高速串行计算机扩展总线标准信号线中的至少一项。
在一些实施例中,所述印刷电路板还包括:第一表层,设置在所述第一接地层的与所述第一信号层相背的一侧,并且通过第三介质层与所述第一接地层间隔开。
在一些实施例中,所述印刷电路板还包括:第二电源层,设置在所述第一电源层的与所述第一信号层相背的一侧,并且通过第四介质层与所述第一电源层间隔开;第二信号层,设置在所述第二电源层的与所述第一电源层相背的一侧,并且通过第五介质层与所述第二电源层间隔开;以及第二接地层,设置在所述第二信号层的与所述第二电源层相背的一侧,并且通过第六介质层与所述第二信号层间隔开,其中所述第五介质层的厚度是所述第六介质层的厚度的三倍以上。
在一些实施例中,所述第二电源层包括:电源线;以及第二附加接地区域,与所述电源线电隔离,并且设置在与所述第二信号层中的预定信号线对应的位置处。
在一些实施例中,所述预定信号线包括时钟信号线、低电压差分信号线、通用串行总线信号线和高速串行计算机扩展总线标准信号线中的至少一项。
在一些实施例中,所述印刷电路板还包括:第二表层,设置在所述第二接地层的与所述第二信号层相背的一侧,并且通过第七介质层与所述第二接地层间隔开。
在一些实施例中,所述第一信号层与所述第一电源层的厚度相等。
应当理解,本实用新型内容部分中所描述的内容并非旨在限定本公开的实施例的关键特征或重要特征,也不用于限制本公开的范围。本公开的其它特征将通过以下的描述而变得容易理解。
附图说明
结合附图并参考以下详细说明,本公开各实施例的上述和其他特征、优点及方面将变得更加明显。在附图中,相同或相似的附图标记表示相同或相似的元素,其中:
图1示出了根据本公开的一些实施例的印刷电路板的结构示意图;以及
图2示出了根据本公开的另一些实施例的印刷电路板的结构示意图。
具体实施方式
下面将参照附图更详细地描述本公开的优选实施例。虽然附图中显示了本公开的优选实施例,然而应该理解,可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反,提供这些实施例是为了使本公开更加透彻和完整,并且能够将本公开的范围完整地传达给本领域的技术人员。
在本文中使用的术语“包括”及其变形表示开放性包括,即“包括但不限于”。除非特别申明,术语“或”表示“和/或”。术语“基于”表示“至少部分地基于”。术语“一个示例实施例”和“一个实施例”表示“至少一个示例实施例”。术语“另一实施例”表示“至少一个另外的实施例”。术语“第一”、“第二”等等可以指代不同的或相同的对象。
在下文中,将以车辆控制单元作为印刷电路板的应用环境的示例来描述本公开的原理。但是应当理解,这种应用环境仅是示例性的,根据本公开的实施例的印刷电路板可以应用于各种电子设备。
图1示出了根据本公开的一些实施例的印刷电路板的结构示意图。印刷电路板100可以承载车辆控制单元的各种元器件。如图1所示,印刷电路板100总体上包括两个表层111和112、两个信号层131和132、两个电源层141和142、以及四个接地层121、122、123和124,这些层由金属材料制成,例如铜或其他可用的金属材料。
两个表层111和112位于印刷电路板100的相对表面处,用于在其上承载(例如通过焊接)车辆控制单元的各种电子元器件。信号层131的两侧分别为接地层121和122。信号层132的两侧分别为接地层123和124。表层111与接地层121相邻。表层112与接地层124相邻。电源层141与接地层122相邻。电源层142与接地层123相邻。电源层141与电源层142相邻。
表层111与接地层121之间设置有介质层101。接地层121与信号层131之间设置有介质层102。信号层131与接地层122之间设置有介质层103。接地层122与电源层141之间设置有介质层104。电源层141与电源层142之间设置有介质层105。电源层142与接地层123之间设置有介质层106。接地层123与信号层132之间设置有介质层107。信号层132与接地层124之间设置有介质层108。接地层124与表层112之间设置有介质层109。介质层101至109由绝缘材料(例如预浸材料)制成,用于电隔离印刷电路板100中的各个导电层。
在一个实施例中,表层111和112可以分别由基础层以及形成在基础层上的镀层构成。基础层的厚度可以例如为0.5盎司(oz),其上的镀层的厚度可以例如约为0.5oz。因此,表层111和112的厚度可以分别约为1oz。在其他实施例中,表层111和112可以具有更大或更小的厚度。
应当注意,上述以及本公开其他地方可能提及的数字、数值等,都是示例性的,无意以任何方式限制本公开的范围。任何其他适当的数字、数值都是可能的。
在一个实施例中,信号层131和132以及接地层121、122、123和124中的每个层的厚度可以约为0.5oz。在其他实施例中,信号层131和132以及接地层121、122、123和124中的每个层的厚度可以为其他数值,可以根据需要在合适的范围内进行调节,本公开的实施例对此不做限制。
在一个实施例中,电源层141和142中的每个层的厚度可以约为1oz。在其他实施例中,电源层141和142中的每个层的厚度可以为其他数值,可以根据需要在合适的范围内进行调节,本公开的实施例对此不做限制。
在一个实施例中,介质层101的厚度可以约为3密耳(mil),介质层102的厚度可以约为4mil,介质层103的厚度可以约为7mil,介质层104的厚度可以约为6mil,介质层105的厚度可以约为14mil,介质层106的厚度可以约为6mil,介质层107的厚度可以约为7mil,介质层108的厚度可以约为4mil,介质层109的厚度可以约为3mil。在其他实施例中,介质层101至109的厚度可以为其他数值,可以根据需要在合适的范围内进行调节,本公开的实施例对此不做限制。
在图1所示的印刷电路板100中,每个信号层的两侧均与接地层相邻,每个电源层也与接地层相邻以用于进行回流,且两个电源层之间的间距增大而降低了相邻电源层之间的干扰。因此,图1所示的印刷电路板100的布线条件优越,是一个优异的10层板层叠的印刷电路板。然而,由于印刷电路板的层数越多,制造成本越高,因此如何降低印刷电路板的制造成本是板卡设计中面临的一个难点。
在根据本公开的实施例中,通过梳理印刷电路板内的重要信号,提前进行合理的布线规划与评估,在保证信号质量的同时,减少了两个接地层,从而实现了通过减少印刷电路板的层数来降低制造成本。下面将结合图2来具体描述根据本公开的实施例。
图2示出了根据本公开的另一些实施例的印刷电路板的结构示意图。图2所示的印刷电路板200与图1所示的印刷电路板100相比减少了两个接地层,也即移除了在信号层与电源层之间的接地层,下面将对此进行详细描述。印刷电路板200可以承载车辆控制单元的各种元器件。
如图2所示,印刷电路板200包括第一信号层231、第一接地层221和第一电源层241。第一接地层221设置在第一信号层231的一侧,并且通过第一介质层201与第一信号层231间隔开。第一电源层241设置在第一信号层231的与第一接地层221相背的一侧,并且通过第二介质层202与第一信号层231间隔开。第二介质层202的厚度是第一介质层201的厚度的三倍以上。通过将第二介质层202的厚度设置为第一介质层201的厚度的三倍以上,也即将第一信号层231距相邻的第一电源层241的间距增大到距相邻的第一接地层221的间距的三倍以上,能够减小第一信号层231与第一电源层241之间的串扰问题。此外,在满足这样的厚度关系的情况下,第一信号层231主要对距离近的第一接地层221进行参考,而相邻的第一电源层241对第一信号层231的阻抗影响很小,因而能够满足阻抗设计要求。以此方式,可以仅在第一信号层231的一侧设置接地层,而在第一信号层231的另一侧无需单独设置接地层,从而能够在满足信号质量要求的情况下减少印刷电路板200的层数,降低印刷电路板200的设计复杂度和制造成本。
在一些实施例中,第一接地层221、第一信号层231和第一电源层241中的每个层的厚度可以约为1oz。1oz的厚度可以为第一信号层231和第一电源层241提供较强的电流通过能力(也简称为通流能力)。在其他实施例中,第一接地层221、第一信号层231和第一电源层241中的每个层的厚度可以为其他数值,可以根据需要在合适的范围内进行调节,本公开的实施例对此不做限制。
在一些实施例中,第一信号层231与第一电源层241的厚度可以相等。在其他实施例中,第一信号层231与第一电源层241的厚度可以不相等。本公开的实施例对此不做严格限制。
在一些实施例中,第二介质层202的厚度是第一介质层201的厚度的三至六倍。在第二介质层202的厚度是第一介质层201的厚度的三倍时,第一电源层241对第一信号层231的阻抗影响很小,能够满足阻抗设计要求。在第二介质层202的厚度是第一介质层201的厚度的六倍时,第一电源层241对第一信号层231的阻抗基本无影响。随着第二介质层202的厚度与第一介质层201的厚度的比值越来越大,第一电源层241对第一信号层231的阻抗影响将越来越小。
在一个示例中,第二介质层202的厚度为15mil,第一介质层201的厚度为5mil。在其他示例中,第二介质层202和第一介质层201的厚度可以为其他数值,可以根据需要在合适的范围内进行调节,只要第二介质层202的厚度是第一介质层201的厚度的三倍以上即可。
在一些实施例中,第一电源层241包括电源线,以用于在印刷电路板200中供应电源电压。
在一些实施例中,第一电源层241还包括第一附加接地区域(未示出)。第一附加接地区域与电源线电隔离,并且设置在与第一信号层231中的预定信号线对应的位置处,从而为预定信号线提供额外的参考接地。利用这样的布置,可以在预定信号线两侧都设置参考接地,从而进一步提高预定信号线中的信号质量。在一个示例中,预定信号线可以包括时钟信号线(CLK)、低电压差分信号线(LVDS)、通用串行总线信号线(USB)和高速串行计算机扩展总线标准信号线(PCIE)中的一项或多项。在其他实施例中,预定信号线还可以包括其他类型的信号线,本公开的实施例在此方面不做严格限制。
如图2所示,印刷电路板200还包括第一表层211,第一表层211设置在第一接地层221的与第一信号层231相背的一侧,并且通过第三介质层203与第一接地层221间隔开。第一表层211设置在印刷电路板200的一个表面处,用于在其上承载各种电子元器件。
在一些实施例中,除了用于承载各种电子元器件之外,第一表层211还可以包括一些走线较近的信号线,这些信号线无需在第一信号层231中布线,从而减少信号线的换层,并且可以分担第一信号层231的布线压力。
在一个实施例中,第一表层211可以由基础层以及形成在基础层上的镀层构成。基础层的厚度可以例如为0.5oz,其上的镀层的厚度可以例如约为0.5oz。因此,第一表层211的厚度可以约为1oz。在其他实施例中,第一表层211可以具有更大或更小的厚度。
在一个示例中,第三介质层203的厚度可以为4mil。在其他示例中,第三介质层203的厚度可以为其他数值,可以根据需要在合适的范围内进行调节,本公开的范围在此方面不做严格限制。
在一些实施例中,印刷电路板200还包括第二电源层242、第二信号层232和第二接地层222。第二电源层242设置在第一电源层241的与第一信号层231相背的一侧,并且通过第四介质层204与第一电源层241间隔开。第二信号层232设置在第二电源层242的与第一电源层241相背的一侧,并且通过第五介质层205与第二电源层242间隔开。第二接地层222设置在第二信号层232的与第二电源层242相背的一侧,并且通过第六介质层206与第二信号层232间隔开。第五介质层205的厚度是第六介质层206的厚度的三倍以上。通过将第五介质层205的厚度设置为第六介质层206的厚度的三倍以上,也即将第二信号层232距相邻的第二电源层242的间距增大到距相邻的第二接地层222的间距的三倍以上,能够减小第二信号层232与第二电源层242之间的串扰问题。此外,在满足这样的厚度关系的情况下,第二信号层232主要对距离近的第二接地层222进行参考,而相邻的第二电源层242对第二信号层232的阻抗影响很小,因而能够满足阻抗设计要求。以此方式,可以仅在第二信号层232的一侧设置接地层,而在第二信号层232的另一侧无需单独设置接地层,从而能够在满足信号质量要求的情况下减少印刷电路板200的层数,降低印刷电路板200的设计复杂度和制造成本。
在一些实施例中,第二接地层222、第二信号层232和第二电源层242中的每个层的厚度可以约为1oz。在其他实施例中,第二接地层222、第二信号层232和第二电源层242中的每个层的厚度可以为其他数值,可以根据需要在合适的范围内进行调节,本公开的实施例对此不做限制。
在一些实施例中,第二信号层232与第二电源层242的厚度可以相等。在其他实施例中,第二信号层232与第二电源层242的厚度可以不相等。本公开的实施例对此不做严格限制。
在一些实施例中,第五介质层205的厚度是第六介质层206的厚度的三至六倍。
在一个示例中,第五介质层205的厚度为15mil,第六介质层206的厚度为5mil。在其他示例中,第五介质层205和第六介质层206的厚度可以为其他数值,可以根据需要在合适的范围内进行调节,只要第五介质层205的厚度是第六介质层206的厚度的三倍以上即可。
在一些实施例中,第二电源层242包括电源线,以用于在印刷电路板200中供应电源电压。
在一些实施例中,第二电源层242还包括第一附加接地区域(未示出)。第一附加接地区域与电源线电隔离,并且设置在与第二信号层232中的预定信号线对应的位置处,从而为预定信号线提供额外的参考接地。利用这样的布置,可以在预定信号线两侧都设置参考接地,从而进一步提高预定信号线中的信号质量。在一个示例中,预定信号线可以包括时钟信号线(CLK)、低电压差分信号线(LVDS)、通用串行总线信号线(USB)和高速串行计算机扩展总线标准信号线(PCIE)中的一项或多项。在其他实施例中,预定信号线还可以包括其他类型的信号线,本公开的实施例在此方面不做严格限制。
为了减小第一电源层241与第二电源层242之间的干扰,可以尽量增大第一电源层241与第二电源层242之间的距离。在一个实施例中,位于第一电源层241与第二电源层242之间的第四介质层204的厚度可以为8mil。在其他实施例中,第四介质层204的厚度可以为其他数值,可以根据需要在合适的范围内进行调节,本公开的实施例对此不做限制。
如图2所示,印刷电路板200还包括第二表层212,第二表层212设置在第二接地层222的与第二信号层232相背的一侧,并且通过第七介质层207与第二接地层222间隔开。第二表层212设置在印刷电路板200的另一表面处,用于在其上承载各种电子元器件。
在一些实施例中,除了用于承载各种电子元器件之外,第二表层212还可以包括一些走线较近的信号线,这些信号线无需在第二信号层232中布线,从而减少信号线的换层,并且可以分担第二信号层232的布线压力。
在一个实施例中,第二表层212可以由基础层以及形成在基础层上的镀层构成。基础层的厚度可以例如为0.5oz,其上的镀层的厚度可以例如约为0.5oz。因此,第二表层212的厚度可以约为1oz。在其他实施例中,第二表层212可以具有更大或更小的厚度。
在一个示例中,第七介质层207的厚度可以为4mil。在其他示例中,第七介质层207的厚度可以为其他数值,可以根据需要在合适的范围内进行调节,本公开的范围在此方面不做严格限制。
在一些实施例中,为了减小第一电源层241和第二电源层242的电源线的布线压力,可以将一些电源线布置在第一表层211、第二表层212、第一信号层231和第二信号层232中。
与图1所示的印刷电路板100相比,图2所示的印刷电路板200在保证信号质量和完整性的基础上,减少了两个接地层,由10层堆叠降低为8层堆叠,因而降低了印刷电路板的设计复杂度和制造成本。
以上已经描述了本公开的各实施例,上述说明是示例性的,并非穷尽性的,并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下,对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择,旨在最好地解释各实施例的原理、实际应用或对市场中的技术改进,或者使本技术领域的其他普通技术人员能理解本文披露的各实施例。

Claims (10)

1.一种印刷电路板(200),其特征在于,所述印刷电路板(200)包括:
第一信号层(231);
第一接地层(221),设置在所述第一信号层(231)的一侧,并且通过第一介质层(201)与所述第一信号层(231)间隔开;以及
第一电源层(241),设置在所述第一信号层(231)的与所述第一接地层(221)相背的一侧,并且通过第二介质层(202)与所述第一信号层(231)间隔开,其中所述第二介质层(202)的厚度是所述第一介质层(201)的厚度的三倍以上。
2.根据权利要求1所述的印刷电路板(200),其特征在于,所述第二介质层(202)的厚度是所述第一介质层(201)的厚度的三至六倍。
3.根据权利要求1所述的印刷电路板(200),其特征在于,所述第一电源层(241)包括:
电源线;以及
第一附加接地区域,与所述电源线电隔离,并且设置在与所述第一信号层(231)中的预定信号线对应的位置处。
4.根据权利要求3所述的印刷电路板(200),其特征在于,所述预定信号线包括时钟信号线、低电压差分信号线、通用串行总线信号线和高速串行计算机扩展总线标准信号线中的至少一项。
5.根据权利要求1所述的印刷电路板(200),其特征在于,所述印刷电路板(200)还包括:
第一表层(211),设置在所述第一接地层(221)的与所述第一信号层(231)相背的一侧,并且通过第三介质层(203)与所述第一接地层(221)间隔开。
6.根据权利要求1所述的印刷电路板(200),其特征在于,所述印刷电路板(200)还包括:
第二电源层(242),设置在所述第一电源层(241)的与所述第一信号层(231)相背的一侧,并且通过第四介质层(204)与所述第一电源层(241)间隔开;
第二信号层(232),设置在所述第二电源层(242)的与所述第一电源层(241)相背的一侧,并且通过第五介质层(205)与所述第二电源层(242)间隔开;以及
第二接地层(222),设置在所述第二信号层(232)的与所述第二电源层(242)相背的一侧,并且通过第六介质层(206)与所述第二信号层(232)间隔开,其中所述第五介质层(205)的厚度是所述第六介质层(206)的厚度的三倍以上。
7.根据权利要求6所述的印刷电路板(200),其特征在于,所述第二电源层(242)包括:
电源线;以及
第二附加接地区域,与所述电源线电隔离,并且设置在与所述第二信号层(232)中的预定信号线对应的位置处。
8.根据权利要求7所述的印刷电路板(200),其特征在于,所述预定信号线包括时钟信号线、低电压差分信号线、通用串行总线信号线和高速串行计算机扩展总线标准信号线中的至少一项。
9.根据权利要求6所述的印刷电路板(200),其特征在于,所述印刷电路板(200)还包括:
第二表层(212),设置在所述第二接地层(222)的与所述第二信号层(232)相背的一侧,并且通过第七介质层(207)与所述第二接地层(222)间隔开。
10.根据权利要求1所述的印刷电路板(200),其特征在于,所述第一信号层(231)与所述第一电源层(241)的厚度相等。
CN202221510327.XU 2022-06-15 2022-06-15 印刷电路板 Active CN218570534U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202221510327.XU CN218570534U (zh) 2022-06-15 2022-06-15 印刷电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202221510327.XU CN218570534U (zh) 2022-06-15 2022-06-15 印刷电路板

Publications (1)

Publication Number Publication Date
CN218570534U true CN218570534U (zh) 2023-03-03

Family

ID=85302225

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202221510327.XU Active CN218570534U (zh) 2022-06-15 2022-06-15 印刷电路板

Country Status (1)

Country Link
CN (1) CN218570534U (zh)

Similar Documents

Publication Publication Date Title
US6621012B2 (en) Insertion of electrical component within a via of a printed circuit board
US6236572B1 (en) Controlled impedance bus and method for a computer system
US7435912B1 (en) Tailoring via impedance on a circuit board
US7459985B2 (en) Connector having a cut-out for reduced crosstalk between differential conductors
US20100259338A1 (en) High frequency and wide band impedance matching via
US7478472B2 (en) Method of making circuitized substrate with signal wire shielding
US4675788A (en) Multi-layer circuit board
GB1501500A (en) Multilayer printed circuit boards
US6618266B2 (en) Method for high-density, low-via-count, decoupling capacitor placement
US5835979A (en) Wiring pattern preventing EMI radiation
US20200045815A1 (en) Circuit board and electronic device including the same
CN211297148U (zh) 一种pcb板结构及信号测试设备
US7209368B2 (en) Circuitized substrate with signal wire shielding, electrical assembly utilizing same and method of making
CN218570534U (zh) 印刷电路板
EP0543033B1 (en) A connecting arrangement for providing a releasable connection between two striplines
US6477060B1 (en) Dual channel bus routing using asymmetric striplines
EP0204004B1 (en) Wiring structure of a terminal circuit
US7196906B1 (en) Circuit board having segments with different signal speed characteristics
US9036364B1 (en) Circuit board with signal layers of different dimensions to communicate signals of different frequencies
CN105376962A (zh) 电路板结构的改良方法
US7542260B2 (en) Motherboard
US20100175911A1 (en) High-Speed Two-Layer and Multilayer Circuit Boards
CN102523682A (zh) 一种电路板组件及电子装置
US20040189418A1 (en) Method and structure for implementing enhanced differential signal trace routing
JP2004304134A (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230913

Address after: 303, 3rd Floor, Building A, Building 1, Courtyard 6, Tangjialing North Ring Road, Haidian District, Beijing, 100094

Patentee after: BEIJING DIDI INFINITY TECHNOLOGY AND DEVELOPMENT Co.,Ltd.

Address before: 200131 Part 317, third floor, building 1, No. 526, Fute East Third Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai

Patentee before: Shanghai Jusheng Technology Co.,Ltd.

TR01 Transfer of patent right
EE01 Entry into force of recordation of patent licensing contract

Assignee: Shanghai Jusheng Technology Co.,Ltd.

Assignor: BEIJING DIDI INFINITY TECHNOLOGY AND DEVELOPMENT Co.,Ltd.

Contract record no.: X2023980048854

Denomination of utility model: printed circuit board

Granted publication date: 20230303

License type: Common License

Record date: 20231128

EE01 Entry into force of recordation of patent licensing contract