JP2001308222A - 実装基板 - Google Patents

実装基板

Info

Publication number
JP2001308222A
JP2001308222A JP2000126285A JP2000126285A JP2001308222A JP 2001308222 A JP2001308222 A JP 2001308222A JP 2000126285 A JP2000126285 A JP 2000126285A JP 2000126285 A JP2000126285 A JP 2000126285A JP 2001308222 A JP2001308222 A JP 2001308222A
Authority
JP
Japan
Prior art keywords
power supply
lsi
inductance
layer
impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000126285A
Other languages
English (en)
Inventor
Yasumaro Komiya
泰麿 小宮
Taku Suga
卓 須賀
Yoshihiko Hayashi
林　　良彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000126285A priority Critical patent/JP2001308222A/ja
Priority to US09/839,415 priority patent/US20020011662A1/en
Publication of JP2001308222A publication Critical patent/JP2001308222A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】高速論理回路の誤動作要因となる電源雑音の抑
制を目的として低コストな低インピーダンス電源給電構
造を提供する。 【解決手段】ＬＳＩとバイパスコンデンサを接続する電
源層に対して、絶縁層を薄膜化し、電源層のインピーダ
ンスを低減する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は高速論理回路におけ
る給電構造に関するものである。
【０００２】
【従来の技術】ＬＳＩなどの高速論理回路では、近年、
動作速度の高速化に伴いノイズによる誤動作が大きな問
題になりつつある。ノイズの発生要因としては、ＬＳＩ
内部での電源電圧変化による電源雑音が挙げられる。Ｌ
ＳＩなどの高速論理回路では論理ゲートの活性化率変化
に伴い電源電流が大きく変化し、論理ゲートから見た給
電系の電源インピーダンスとの積で電源電圧の変化を発
生する。この電源電圧の変化は論理回路のゲート遅延時
間を変動させ誤動作の要因となるため、ＬＳＩなどの高
速論理回路では論理ゲートから見た給電系の電源インピ
ーダンスを低減化し電源電圧の変化を許容限度内に抑制
する給電構造を設計する必要がある。
【０００３】給電系の電源インピーダンスとは、電源層
とＧＮＤ層の２端子間が有するインピーダンスを示して
いる。このインピーダンスの低減には、コンデンサを電
源―ＧＮＤ幹線間に適宜挿入するのが最も有効な手法の
一つである。
【０００４】搭載手法としてはＬＳＩ内部に容量セルを
構成する手法や基板上にバイパスコンデンサを搭載する
のが一般的である。しかしＬＳＩ内部に搭載される容量
値にはチップサイズの増大を招くため限界がある。また
高周波領域では内部容量間を接続する電源幹線のインダ
クタンスによりインピーダンスが増大し内部容量を有効
に用いることが出来ない。基板上に搭載されたバイパス
コンデンサについても、ＬＳＩのある程度の近傍にしか
配置できないためインダクタンスを小さくするには限界
があり、ＬＳＩまでの電源経路のインダクタンスが高周
波領域でインピーダンスを増大させる。インダクタンス
は、ω（＝２πｆ）×Ｌ（ｆ：周波数、Ｌ：インダクタ
ンス）に基づいて増大する。
【０００５】これらの問題点を改善し、インピーダンス
を低減する給電構造として、特開平4-211191号公報に記
載されているＭＣＣ方式を図５に示す。本方式はＬＳＩ
１０１と基板１０３の間に、セラミックなどを用いて内
部にコンデンサ層５０２を設けた多層構造のチップキャ
リア（ＭＣＣ）５０１を挿入する方式である。ＬＳＩの
近傍にコンデンサを構成することで、ＬＳＩまでの電源
経路のインダクタンスを低減しＬＳＩの内部容量や基板
上のバイパスコンデンサと共に電源のインピーダンスを
低下させる。しかし本方式ではＭＣＣ５０１の製造コス
トが高く、直材費と共に組み立て工数増加によるコスト
アップの弊害を生ずる。
【０００６】
【発明が解決しようとする課題】本発明の目的は、電子
部品への給電系の電源インピーダンスを低減するため
に、電子部品内部の既存の容量を有効に利用できる実装
基板を提供することにある。
【０００７】
【課題を解決するための手段】本発明は、上記目的を達
成するため、特許請求の範囲の通りに構成したものであ
る。すなわち、電源経路に構成されたコンデンサ（電子
部品内部の既存の容量）とＬＳＩを低インピーダンスで
接続するものであり、特にインピーダンスの主要因とな
る電源経路のインダクタンスを低減するものである。
【０００８】
【発明の実施の形態】本発明に係わるＬＳＩモジュール
の給電構造の概観図を図１に示す。
【０００９】図において、電源層１０４を内層する基板
１０３には、バイパスコンデンサ１０２とＬＳＩ１０１
が実装されており、それぞれ電源層１０４中の電源配線
層１０５とＧＮＤ配線層１０７とにスルーホール１０９
を介して接続されている。なお、ＬＳＩ１０１はハンダ
ボール１０８を有するＢＧＡタイプのものを実装し、バ
イパスコンデンサ１０２は、インピーダンス低減効果の
向上のためＬＳＩ近傍（１〜１０ｍｍ）に実装した。ま
た、バイパスコンデンサ１０２は、図２に示すように、
ＬＳＩ１０１に対して１辺方向に複数個実装した。また
バイパスコンデンサ１０２と基板１０３との間の接続に
は、ハンダボール１０８を用いて低インピーダンスで接
続した。
【００１０】ＬＳＩ１０１には、図３に示すように実装
基板との接続部位である電源バンプ３０１、ＧＮＤバン
プ３０２がエリアアレイ状に複数配置されたものを用い
た。各バンプは等間隔に規則性を有し配列されている。
その中で電源バンプ３０１、ＧＮＤバンプ３０２につい
ても規則性を有し配列されている。すなわち、電源バン
プ３０１を配置したバンプ列とＧＮＤバンプ３０２を配
置したバンプ列とが交互に配置され、それぞれの列にお
いて電源バンプ３０１もしくはＧＮＤバンプ３０２は信
号用バンプと交互に配置されている。
【００１１】この給電構造を電源バンプ３０１毎にＬＳ
Ｉ等価回路を備えるものとしてモデル化すると図４に示
す２次元等価回路モデルとなる。図４ではバイパスコン
デンサなどの構成要素を含め等価回路化した。また、電
源バンプ間隔が１ｍｍの実装構造を持つＬＳＩをモデル
化した。また、各ＬＳＩ等価回路４０２はＬＳＩ内部容
量４０３を備えるものとした。なお、実際の製品では、
ＬＳＩ１０１からバイパスコンデンサ１０２までの距離
は１〜１０ｍｍ程度であり、これはＬＳＩ内部容量４０
３間の距離に比べ最大で１０倍程度長い。
【００１２】ところで、ＬＳＩの等価回路４０２間を接
続している電源幹線４０１はＬＳＩの高集積化により微
細化され、その等価インダクタンスＬcは１ｍｍ格子画
で一般的に２００〜３００ｐＨの値となる。ハンダボー
ルの等価インダクタンスＬccb＝２０ｐＨ前後の値と比
較すると、このインダクタンス値は十分に大きい。その
ため高周波領域では、ハンダボール１０８を介してバイ
パスコンデンサ１０２などに至る経路に比べて、点線で
示すような電源幹線４０１を介した電源経路（幹線経
由）は成り立ちにくい。
【００１３】点線で示すような電源幹線４０１（幹線経
由）を介した電源経路を成り立ちやすくするには、電源
幹線４０１をハンダバンプよりも小さなインダクタンス
値にすれば良いのであるが、購入したＬＳＩを実装する
ような場合にはＬＳＩ内部の構成を対策することは現実
的ではない。隣接するＬＳＩ等価回路４０２のＬＳＩ内
部容量４０３を有効に利用できれば、すなわちＬＳＩ内
部容量４０３からの電荷供給が容易な構成とすれば、電
源インピーダンスの低減を図ることができる。
【００１４】そこで、我々は、実線で示すようなバンプ
や基板を介した電源経路（基板経由）を利用することで
ＬＳＩ内部容量４０３を利用して電源インピーダンスの
低減を図ることとした。
【００１５】また、ＬＳＩと基板との接続にハンダボー
ルを用いることで、基板内の電源層を経由してＬＳＩの
内部容量間を接続する電源経路のインダクタンスＬ（Ｌ
＝Ｌd＋２Ｌccb）を低減することとした。この低減によ
りＬＳＩ内部容量４０３を用いたインピーダンス低減効
果をさらに向上させることができる。
【００１６】一方、ハンダボールの寸法は接続信頼性や
バンプピッチ等の条件から決定され、等価インダクタン
スＬccbの低減には限界がある。
【００１７】そこで、基板内に構成された電源層１０４
に対し、基板側の電源バンプ間隔の等価インダクタンス
Ｌdをハンダボールの等価インダクタンスＬccbより小さ
く構成し、基板内の電源配線層１０５を経由してＬＳＩ
内部容量４０３間を接続する電源経路（基板経由）のイ
ンダクタンスＬ（Ｌ＝Ｌd＋２Ｌccb）を最大限に低減す
ることとした。これによって電源経路（基板経由）を用
いて隣接するＬＳＩ等価回路の内部容量４０３を有効に
利用できることとなり、電源インピーダンスを効率よく
低減させることができる。
【００１８】また電源層１０４のインダクタンス低減に
より、基板に搭載されたＬＳＩ１０１とバイパスコンデ
ンサ１０２との間のインダクタンスＬｐを低減すること
もできる。従って、バイパスコンデンサ１０２からの電
荷供給が容易となり、高周波領域における給電系のイン
ピーダンスを低減することができる。
【００１９】すなわち、電源層１０４のインダクタンス
低減により、結果として隣接するＬＳＩ等価回路の内部
容量４０３とバイパスコンデンサ１０２との両方を有効
に利用することができる。なお、バイパスコンデンサ１
０２をＬＳＩのできる限り近傍に配置したとしても、バ
イパスコンデンサ１０２までの電源経路のインダクタン
スに比べて、ＬＳＩ内部の内部容量を利用する電源経路
のインダクタンスの方が小さく、そのためｆ＝１０ＭＨ
ｚ以上の高周波領域におけるインピーダンス低減は内部
容量を利用した方が効果的である。
【００２０】図１においては、ＬＳＩ１０１とバイパス
コンデンサ１０２を接続する電源層１０４に対して、絶
縁層１０６の膜厚を３０μｍ以下に薄く構成した。膜厚
を３０μｍ 以下まで薄くすると、電源層１０４の電源
バンプ間インダクタンスＬdは、電源配線層１０５及び
ＧＮＤ配線層１０７を流れる電流間の相互電磁誘導によ
って低下しハンダボールの等価インダクタンスＬccb以
下に低減することができた。この結果、隣接するＬＳＩ
の内部容量４０３間を電源幹線４０１より低インダクタ
ンスで接続する電源経路を構成することが可能となっ
た。
【００２１】図６は、絶縁層１０６の膜厚に対する電源
層１０４の電源バンプ間インダクタンス解析結果であ
る。電源バンプ間インダクタンスＬｄは絶縁層の膜厚ｔ
に比例し、薄膜化することで低減されることが分かる。
【００２２】しかし３μｍ以下の膜厚形成は、電源層１
０４にショート欠陥等の問題を発生し、歩留まりが低下
するため適用可能な膜厚の範囲は３〜３０μｍと考えら
れる。
【００２３】例えば、電源バンプ間隔１ｍｍの実装構造
を持つＬＳＩモジュールを考えると、絶縁層１０６の膜
厚を３μｍに形成すると、電源層１０４の電源バンプ間
インダクタンスＬｄは２ｐＨまで低減でき、ハンダボー
ル１０８の等価インダクタンスＬccb＝２０ｐＨに対し
て１/１０にすることができた。この結果、隣接するＬ
ＳＩの内部容量４０３間の電源経路（基板経由）を４０
〜５０ｐＨの低インダクタンスにて接続することがで
き、Ｌc＝２００〜３００ｐＨを有する電源幹線４０１
に対し１/５〜１/６のインダクタンス値に低減された電
源経路を構成することができた。
【００２４】また絶縁層１０６の薄膜化による電源層イ
ンダクタンスの低減は、ＬＳＩ１０１とバイパスコンデ
ンサ１０２との間のインダクタンスＬｐを低減すること
にもなり、高周波領域における給電構造の電源―ＧＮＤ
間のインピーダンスを低減した電源層１０４を実現する
ことができた。
【００２５】例えば、絶縁層１０６の膜厚が１００μｍ
の電源層を用いた基板に比べて、膜厚が３μｍの電源層
を用いた基板では、ＬＳＩ―バイパスコンデンサ間のイ
ンダクタンスＬｐを１/１０以下にすることができた。
【００２６】図７は本発明の給電構造の電気的等価回路
における電源インピーダンス周波数特性の解析結果であ
る。１０Ｍ〜１ＧＨｚの周波数領域において、絶縁層１
０６の膜厚が１００μｍの電源層１０４では電源インピ
ーダンスＺは最大値で１５．５ｍΩを示しているが、絶
縁層１０６の膜厚が５μｍで構成された電源層１０４で
は、Ｚ=５．６ｍΩと約１/３に低減することが可能とな
った。
【００２７】図８は、実装基板上に薄膜形成された薄膜
電源層８０１を新たに構成することで、電源経路（基板
経由）および電源経路（バイパスコンデンサ）のインダ
クタンスを低減し、給電構造のインピーダンスを低減し
たものである。
【００２８】本構造は従来のＬＳＩモジュールに対し
て、薄膜電源層を形成する工程を追加するだけで実現す
ることが出来、同様に電源インピーダンスを低減するこ
とが出来る。
【００２９】例えば、絶縁層１０６の膜厚が１００μｍ
の電源層１０４に対して、絶縁層厚３μｍ程度の薄膜電
源層８０１を新たに構成すると、電源層の電源バンプ間
インダクタンスを７０ｐＨから２ｐＨと大幅に低減する
ことができた。
【００３０】これまで説明してきた実施例においては、
基板上の１つのＬＳＩとその１辺方向に複数個のバイパ
スコンデンサが実装されている簡略化された給電構造に
てその効果を示したが、基板上に複数個のＬＳＩが実装
され、各ＬＳＩに対し４辺方向にバイパスコンデンサが
搭載された給電構造に対しても同様の効果を得ることが
出来る。また、ＬＳＩの有する電源バンプ間隔も１ｍｍ
以外であっても同様の効果が得られることは言うまでも
ない。
【００３１】また、これまで説明してきたインダクタン
スの関係が満足されるのであれば、ハンダボールでなく
とも、ポリマーバンプなどの樹脂を用いた接続構造、Ｃ
ｕなどの金属を用いて形成されたバンプであっても良
い。
【００３２】また、ＢＧＡタイプの半導体装置について
説明してきたが、これに限らず、ＣＳＰ、ＷＰＰなどの
半導体装置はもちろんのこと、ＱＦＰなどのリードタイ
プの半導体装置であっても同様の効果を得ることができ
る。また、ベアチップの実装についても同様である。こ
の場合、ベアチップの有する金バンプがＡＣＦや導電性
接着剤やはんだ材料を介して接続されるのが一般的であ
るが、ここで接続部位はＡＣＦや導電性接着剤やはんだ
材料と金バンプとを含むものとなる。
【００３３】また、ハンダバンプを構成するはんだ材料
としては低インピーダンス接続の観点からして非磁性体
かつ低抵抗なものが良い。
【００３４】以上述べたように、絶縁層の膜厚を３０μ
ｍ以下に薄く構成された電源層は、電源配線層及びＧＮ
Ｄ配線層を流れる電流間の相互電磁誘導によって高周波
領域で問題となるインダクタンスを低下でき、より低い
インピーダンスで隣接するＬＳＩ内部容量間、及びＬＳ
Ｉとバイパスコンデンサを接続することが出来る。これ
により電源経路に構成された各バイパスコンデンサから
の電荷供給を容易にし、給電構造の電源―ＧＮＤ間イン
ピーダンス低下させ低コストな低雑音給電系を実現でき
る。
【００３５】
【発明の効果】本発明によれば、給電系の電源インピー
ダンスを低減した実装基板を提供することができる。
【図面の簡単な説明】
【図１】ＬＳＩ等を実装した基板構成を示す図
【図２】バイパスコンデンサの配置を示す図
【図３】ＬＳＩのバンプ構造を示す図
【図４】図１に示す実装構造の２次元等価回路モデルを
示す図
【図５】従来の実装構造を示す図
【図６】ＬＳＩとバイパスコンデンサを接続する電源層
の電源バンプ間インダクタンス解析結果を示す図
【図７】インピーダンス周波数特性を示す図
【図８】ＬＳＩ等を実装した基板構成を示す図
【符号の説明】
101 ＬＳＩ 102 バイパスコンデンサ 103 基板 104 電源層 105 電源配線層 106 絶縁層 107 ＧＮＤ配線層 108 ハンダボール 109 スルーホール 301 電源バンプ 302 ＧＮＤバンプ 401 電源幹線 402 ＬＳＩ等価回路 403 ＬＳＩ内部容量 501 ＭＣＣ 502 コンデンサ層 801 薄膜電源層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/34 ５０５ Ｈ０１Ｌ 23/12 Ｅ // Ｈ０１Ｌ 25/065 25/08 Ｂ 25/07 25/18 (72)発明者 林 良彦 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 Ｆターム(参考） 5E319 AA03 AB05 AC01 BB04 CC33 GG01 5E336 AA04 BB03 CC32 CC53 CC58 EE01 GG11 5E338 AA03 AA16 BB63 CC01 CC04 CC06 CD11 EE13 EE14 5F044 KK07 RR01

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】電源層を有する基板と、該基板にバンプを
    介して実装され該電源層からの電源の供給を受ける電子
    部品とを備えた実装基板において、 電子部品の有する電源用バンプ間の長さに対応した電源
    層のインダクタンスを該基板と該電子部品との接続部位
    のインダクタンスよりも小さくなるように構成したこと
    を特徴とする実装基板。
  2. 【請求項２】前記電子部品がＬＳＩであり、前記接続部
    位がハンダボールを用いて接続されたことを特徴とする
    請求項１記載の実装基板。
  3. 【請求項３】前記電源層の絶縁膜厚を約３〜３０μｍに
    構成したことを特徴とした請求項１または２記載の実装
    基板。
  4. 【請求項４】前記電源層に前記ＬＳＩの有する電源用バ
    ンプとコンデンサとが電気的に接続されたことを特徴と
    する請求項１〜３の何れかに記載の実装基板。
  5. 【請求項５】電源用バンプ間のインダクタンスを基板と
    の接続部位のインダクタンスよりも小さくなるように構
    成したことを特徴とする半導体装置。
  6. 【請求項６】前記接続部位をハンダボールを用いた接続
    構造を有することを特徴とする請求項５記載の半導体装
    置。
JP2000126285A 2000-04-21 2000-04-21 実装基板 Pending JP2001308222A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000126285A JP2001308222A (ja) 2000-04-21 2000-04-21 実装基板
US09/839,415 US20020011662A1 (en) 2000-04-21 2001-04-23 Packaging substrate and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000126285A JP2001308222A (ja) 2000-04-21 2000-04-21 実装基板

Publications (1)

Publication Number Publication Date
JP2001308222A true JP2001308222A (ja) 2001-11-02

Family

ID=18636095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000126285A Pending JP2001308222A (ja) 2000-04-21 2000-04-21 実装基板

Country Status (2)

Country Link
US (1) US20020011662A1 (ja)
JP (1) JP2001308222A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223332A (ja) * 2004-02-04 2005-08-18 Internatl Business Mach Corp <Ibm> 多層モジュール
US7061772B2 (en) 2002-08-05 2006-06-13 Nec Tokin Corporation Electronic circuit with transmission line type noise filter
WO2006101155A1 (ja) * 2005-03-24 2006-09-28 Matsushita Electric Industrial Co., Ltd. 電子部品の実装方法および電子回路装置
JP2007287783A (ja) * 2006-04-13 2007-11-01 Matsushita Electric Ind Co Ltd 集積回路実装基板および電力線通信装置
US7321166B2 (en) 2004-11-17 2008-01-22 Nec Corporation Wiring board having connecting wiring between electrode plane and connecting pad
JP2009224735A (ja) * 2008-03-19 2009-10-01 Nec Infrontia Corp 多層プリント配線板及びそれを用いた電子機器
WO2015040727A1 (ja) * 2013-09-20 2015-03-26 株式会社日立製作所 半導体集積回路装置
WO2022230167A1 (ja) * 2021-04-30 2022-11-03 ソニーグループ株式会社 電子機器及び電子基板

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7247932B1 (en) * 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
EP1471575A1 (en) * 2003-04-24 2004-10-27 Samsung Electronics Co., Ltd. Rf chip carrier having inductors provided therein and method of manufacturing the same
US7414505B2 (en) 2003-05-13 2008-08-19 Samsung Electronics Co., Ltd. High frequency inductor having low inductance and low inductance variation and method of manufacturing the same
US6894385B1 (en) * 2003-11-18 2005-05-17 Nvidia Corporation Integrated circuit package having bypass capacitors coupled to bottom of package substrate and supporting surface mounting technology
JP4700332B2 (ja) * 2003-12-05 2011-06-15 イビデン株式会社 多層プリント配線板
TWI397362B (zh) * 2005-01-07 2013-05-21 Ibiden Co Ltd Multilayer printed wiring board
CN101189929A (zh) * 2005-06-13 2008-05-28 大金工业株式会社 半导体电路基板和半导体电路
JP4749795B2 (ja) * 2005-08-05 2011-08-17 新光電気工業株式会社 半導体装置
US20090168391A1 (en) * 2007-12-27 2009-07-02 Kouichi Saitou Substrate for mounting device and method for producing the same, semiconductor module and method for producing the same, and portable apparatus provided with the same
US20110058348A1 (en) * 2009-09-10 2011-03-10 Ibiden Co., Ltd. Semiconductor device
CN105095755A (zh) * 2015-06-15 2015-11-25 安一恒通（北京）科技有限公司 文件识别方法和装置
FR3094610B1 (fr) * 2019-04-01 2021-07-02 Valeo Systemes De Controle Moteur Carte de circuit imprimé définissant un condensateur haute fréquence

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7061772B2 (en) 2002-08-05 2006-06-13 Nec Tokin Corporation Electronic circuit with transmission line type noise filter
JP2005223332A (ja) * 2004-02-04 2005-08-18 Internatl Business Mach Corp <Ibm> 多層モジュール
US7321166B2 (en) 2004-11-17 2008-01-22 Nec Corporation Wiring board having connecting wiring between electrode plane and connecting pad
WO2006101155A1 (ja) * 2005-03-24 2006-09-28 Matsushita Electric Industrial Co., Ltd. 電子部品の実装方法および電子回路装置
US7921551B2 (en) 2005-03-24 2011-04-12 Panasonic Corporation Electronic component mounting method
JP2007287783A (ja) * 2006-04-13 2007-11-01 Matsushita Electric Ind Co Ltd 集積回路実装基板および電力線通信装置
JP2009224735A (ja) * 2008-03-19 2009-10-01 Nec Infrontia Corp 多層プリント配線板及びそれを用いた電子機器
WO2015040727A1 (ja) * 2013-09-20 2015-03-26 株式会社日立製作所 半導体集積回路装置
WO2022230167A1 (ja) * 2021-04-30 2022-11-03 ソニーグループ株式会社 電子機器及び電子基板

Also Published As

Publication number Publication date
US20020011662A1 (en) 2002-01-31

Similar Documents

Publication Publication Date Title
JP2001308222A (ja) 実装基板
US5903050A (en) Semiconductor package having capacitive extension spokes and method for making the same
CN108140616B (zh) 半导体器件
US6440770B1 (en) Integrated circuit package
CN1925720B (zh) 布线基板、电容器
US8552521B2 (en) Semiconductor package to remove power noise using ground impedance
US7986532B2 (en) Split thin film capacitor for multiple voltages
JPH10513012A (ja) 高性能集積回路パッケージ
US7023085B2 (en) Semiconductor package structure with reduced parasite capacitance and method of fabricating the same
KR100847936B1 (ko) 풀-그리드 소켓을 가능하게 하는 공간을 가진 어레이커패시터
US5787575A (en) Method for plating a bond finger of an intergrated circuit package
US6483692B2 (en) Capacitor with extended surface lands and method of fabrication therefor
US8547681B2 (en) Decoupling capacitor
US20040125580A1 (en) Mounting capacitors under ball grid array
CN111696970B (zh) 半导体装置
JPH09260537A (ja) フリップチップセラミック基板
US6791127B2 (en) Semiconductor device having a condenser chip for reducing a noise
US5977617A (en) Semiconductor device having multilayer film carrier
US20080105987A1 (en) Semiconductor device having interposer formed on chip
US6430059B1 (en) Integrated circuit package substrate integrating with decoupling capacitor
US6849951B1 (en) Bypass capacitor solution for integrated circuit dice
US7612449B2 (en) Optimized power delivery to high speed, high pin-count devices
US20070035014A1 (en) Method and circuit for reducing series inductance of a decoupling capacitor in a ball grid array (BGA)
JP2531467B2 (ja) テ―プキャリアパッケ―ジ
JP2001185654A (ja) インテグレーテッドフィルタを備えた電子パッケージ