JP2009224735A - 多層プリント配線板及びそれを用いた電子機器 - Google Patents

多層プリント配線板及びそれを用いた電子機器 Download PDF

Info

Publication number
JP2009224735A
JP2009224735A JP2008070542A JP2008070542A JP2009224735A JP 2009224735 A JP2009224735 A JP 2009224735A JP 2008070542 A JP2008070542 A JP 2008070542A JP 2008070542 A JP2008070542 A JP 2008070542A JP 2009224735 A JP2009224735 A JP 2009224735A
Authority
JP
Japan
Prior art keywords
wiring layer
power supply
multilayer printed
ground
supply wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008070542A
Other languages
English (en)
Other versions
JP4967164B2 (ja
Inventor
Kenji Kamiya
賢司 神谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC Infrontia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Infrontia Corp filed Critical NEC Infrontia Corp
Priority to JP2008070542A priority Critical patent/JP4967164B2/ja
Priority to US12/405,813 priority patent/US8125794B2/en
Publication of JP2009224735A publication Critical patent/JP2009224735A/ja
Application granted granted Critical
Publication of JP4967164B2 publication Critical patent/JP4967164B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231Capacitors or dielectric substances
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224Patterned shielding planes, ground planes or power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/093Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09309Core having two or more power planes; Capacitive laminate of two power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/0949Pad close to a hole, not surrounding the hole
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10507Involving several components
    • H05K2201/10522Adjacent components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10689Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 多層プリント配線板において、ノイズ抑制用のデカップリングコンデンサの部品点数を削減する。
【解決手段】 電源配線層3とグランド配線層2とが平行に配置され、集積回路5〜8と、この集積回路の周辺に配置されてこの集積回路のノイズを吸収すべく電源配線層とグランド配線層との間に接続されたデカップリングコンデンサ9a〜9lとを実装してなる多層プリント配線板1において、電源配線層3が、デカップリングコンデンサ9a〜9lの電源配線層への接続のためのスルーホールを包含し、少くとも一部のスルーホール間を結ぶ直線により形成される多角形とされている。これにより、集積回路のノイズを吸収するためのデカップリングコンデンサ9a〜9lを、電源配線層とグランド配線層との間のノイズを吸収するためのデカップリングコンデンサと兼用することができる。
【選択図】 図1

Description

本発明は多層プリント配線板及びそれを用いた電子機器に関し、特に電子機器の回路基板として用いられる多層プリント配線板に関するものである。
種々の電子装置に用いられるプリント配線板において、その電源系に起因する電磁放射を低減させるために、電源配線層とグランド配線層との間に、デカップリングコンデンサを配置する技術がある(特許文献1参照)。図3及び図4は、この様な技術の一例を説明するための図である。図3は、多層プリント配線板1の平面透視図であり、図4は、図3の多層プリント配線板1の中央部分における断面図を示している。なお、両図において、同等部分は同一符号により示されている。
多層プリント配線板1は、図4に示す如く、第1の絶縁層10と、グランド配線層2と、第2の絶縁層11と、電源配線層3と、第3の絶縁層12とがこの順に積層された構造となっている。そして、第1の絶縁層10の上面に、信号配線層13が形成され、また第3の絶縁層12の上面に、信号配線層14が形成されている。グランド配線層2(図1において、左下がりの斜線で示す部分)及び電源配線層3(図1において、右下がりの斜線で示す部分)は、プリント配線板1のほぼ全面に亘って設けられた、いわゆるベタ配線となっている。
この多層プリント配線板1には、図3に示す如く、集積回路5〜8が実装されており、これら集積回路5〜8の周辺部には、各回路のノイズ抑制用のデカップリングコンデンサ9a〜9lが実装されている。また、多層プリント配線板1の外周辺に沿って、複数のデカップリングコンデンサ110a〜110lが実装されている。
電源配線層3への電源供給のために、電源コネクタ4が多層プリント配線板1の左下隅の部分に実装されている。この電源コネクタ4は、図5にその詳細を示す如く、電源スルーホール41と、グランドスルーホール42とを有している。電源スルーホール41は、電源配線層3に電気的に接続されており、グランドスルーホール42は、グランド配線層2に電気的に接続されている。
ここで、図6を参照すると、集積回路5〜8の各周囲に実装されているデカップリングコンデンサ9a〜9lの各々(9として示されている)は、その一端が、電源配線53と電源スルーホール51とにより、電源配線層3に接続される。コンデンサ9の他端は、グランド配線54とグランドスルーホール52とにより、グランド配線層2に接続される。
また、図7を参照すると、プリント配線板1の周辺部に実装されているデカップリングコンデンサ110a〜110lの各々(110として示されている)は、その一端が、電源配線163と電源スルーホール161とにより、電源配線層3に接続される。コンデンサ110の他端は、グランド配線164とグランドスルーホール162とにより、グランド配線層2に接続される。
電源配線層3は、電源供給元となる電源コネクタ4の電源スルーホール41と、電源供給先となる電源スルーホール51及び161を全て包含するように、プリント配線板1の内層でベタ配線とされている。また、グランド配線層2も、同様に、電源コネクタ4のグランドスルーホール42と、デカップリングコンデンサのグランドスルーホール52及び162とを全て包含するように、プリント配線板1の内層でベタ配線とされている。
かかる構成において、この多層プリント配線板1に実装された集積回路5〜8が動作すると、電源配線層3に電源電流が流れ、グランド配線層2には、この電源電流の帰路電流が流れる。このように、配線層2,3に電流が流れることにより、平行平板である電源配線層3とグランド配線層2との間で共振ノイズが発生する。
電源配線層3は、電源供給元の電源コネクタ4の電源スルーホール41と電源供給先の電源スルーホール51とを全て包含して更に外側にまで拡がっているために、当該共振ノイズは、電源配線層3の外周まで伝達し、グランド配線層2との間のノイズ電圧として現われ、EMI(Electro-Magnetic Interference )放射などの問題を発生することになる。
そこで、電源配線層3とグランド配線層2との間のノイズ電圧を吸収するために、プリント配線板1の外周部に、デカップリングコンデンサ110a〜110lを実装して、各コンデンサ110の一端を、電源配線層3に接続し、他端をグランド配線層2に接続するようになっているのである。
特開平11−54860号公報
上述したように、図3及び図4を用いて説明した多層プリント配線板では、電源供給先の電源スルーホール(図6の51や図7の161)を全て包含する電源配線層3が、多層プリント配線板1の許容される範囲で、ほぼ全面に亘って広くベタ配線とされている。従って、電源配線層3とグランド配線層2との間の共振によるノイズ電圧をバイパスするために、電源配線層3の周辺部分に、それ専用にデカップリングコンデンサ110a〜110lを、多数配置することが必要となり、部品点数の増大を招来するという欠点がある。
本発明の目的は、デカップリングコンデンサの部品点数の増大を抑制することが可能な多層プリント配線板及びそれを用いた電子機器を提供することである。
本発明による多層プリント配線板は、電源配線層とグランド配線層とが平行に配置され、集積回路と、この集積回路の周辺に配置されてこの集積回路のノイズを吸収すべく前記電源配線層と前記グランド配線層との間に接続されたデカップリングコンデンサとを実装してなる多層プリント配線板であって、前記電源配線層が、前記デカップリングコンデンサの前記電源配線層への接続のためのスルーホールを包含し、少くとも一部のスルーホール間を結ぶ直線により形成される多角形とされていることを特徴とする。
本発明による電子機器は、上記の多層プリント配線板を用いたことを特徴とする。
本発明によれば、電源配線層とグランド配線層との間で生じるノイズ電圧を、実装されている集積回路のノイズ抑制用のデカップリングコンデンサに吸収させるように、電源配線層の大きさを設定することにより、電源配線層とグランド配線層との間の共振によるノイズ電圧吸収のためのデカップリングコンデンサを不要とするという効果がある。
以下に、本発明の実施の形態について図面を用いて説明する。図1は本発明の一実施の形態を示す図であり、図3と同様に、多層プリント配線板1の平面透視図である。なお、図1において、図3と同等部分は同一符号により示されている。また、図1の多層プリント配線板1の中央付近の断面図は、図4と同じとする。
図1を参照すると、多層プリント配線板1には、集積回路5〜8が実装されている。これら集積回路5〜8の各周辺部には、各回路のノイズを抑制するためのデカップリングコンデンサ9a〜9lが実装され、電源供給元となる電源コネクタ4が、多層プリント配線板1の左下隅部に実装されている。
グランド配線層2(左下がりの斜線で示す)は、図3の例と同様に、多層プリント配線板1の内層として、このプリント配線板の許容される範囲で、ほぼ全面に亘って広くベタ配線とされている。これに対して、電源配線層3(右下がりの斜線で示す)は、電源供給元となる電源コネクタ4の電源スルーホール41(図5参照)と、電源供給先となるデカップリングコンデンサ9a〜9lの電源スルーホール51(図6参照)を全て包含しつつ必要最小限の範囲で、ベタ配線とされている。
本例では、コンデンサ9aと9k、9kと9l、9lと9f、9fと9g、9gと9j、9jと電源コネクタ4、電源コネクタ4と9d、9dと9aの各電源スルーホール間を結ぶ直線で形成される多角形のベタ配線となっている。
すなわち、電源配線層3は、電源供給元及び電源供給先の電源スルーホールの全てを包含したほぼ最小の面積を有する多角形に形成されている。こうすることにより、電源配線層3の周囲には、集積回路5〜8の各々のノイズ抑制用に実装されているデカップリングコンデンサ(本例では、9a,9k,9l,9f,9g,9j,9d)が配置されていることになる。
よって、これらのデカップリングコンデンサが、電源配線層3とグランド配線層4との間の共振により発生するノイズ電圧をバイパスすることになる。その結果、図3に示した電源配線層3の周辺に、専用的に実装していたデカップリングコンデンサ110a〜110lが不要となると共に、電源とグランド間のノイズ抑制が可能となる。
かかる構成において、多層プリント配線板1に実装された集積回路5〜8が動作すると、電源配線層3に電源電流が流れ、グランド配線層2にはこの電源電流の帰路電流が流れる。電源配線層3とグランド配線層2とに電流が流れることにより、平行平板である電源配線層3とグランド配線層2との間の共振によってノイズ電圧が発生する。
電源配線層3は、電源供給元である電源コネクタ4の電源スルーホール41と、電源供給先であるデカップリングコンデンサ9の電源スルーホール51とを全て包含した、ほぼ最小の面積を有する多角形であるから、電源配線層3の周囲には、集積回路5〜8で発生するノイズを吸収するためのデカップリングコンデンサ9が接続されていることになる。よって、電源配線層3とグランド配線層2との間の共振により発生するノイズ電圧は、これらデカップリングコンデンサ9によりバイパスされて吸収されることになるのである。
図2は、本発明の他の実施の形態を示す図であり、図1と同様に、多層プリント配線板1の上面からの透視図である。図2において、図1と同等部分には同一符号をもって示している。
本例における電源配線層3の多角形を構成する直線を、図1のような任意の角度を有する直線ではなく、多層プリント配線板1の外周辺に平行な2つの互いに直角な線(図2における水平、垂直の各線)と、これら各線に対して45度の角度を有する線としたものである。図2の例を、図1の例と比較すると、横線で示す20及び21の部分が増加し、縦線で示す22及び23の部分が減少していることになる。
任意の角度の線を用いないで、45度の線を用いるのは、プリント配線では、45度の配線角度とするのが一般的であり、設計上、都合が良いからであるが、これに限定されるものではない。
なお、先にあげた特許文献1においては、その図11に、電源配線層11をグランド配線層12より小さい面積として、その周辺部にデカップリングコンデンサ11を実装した構成が示されているが、この例では、やはり、電源配線層11の周辺部にデカップリングコンデンサを配置する必要があり、部品点数の削減にはなっていない。
本発明では、集積回路のノイズ抑制用デカップリングコンデンサを、電源配線層とグランド配線層との間の共振ノイズ抑制用に兼用するようにしているので、専用のデカップリングコンデンサが不要になる。
本発明は、電源配線層とグランド配線層とを内層に有し、この2つの配線層が平行に向き合うように配置された多層プリント配線板に適用できる。また、情報処理装置など、広く電子機器の多層プリント配線板に適用できることは明白である。
本発明の一実施の形態を示す平面透視図である。 本発明の他の実施の形態を示す平面透視図である。 本発明に関連する技術の一例を示す平面透視図である。 図1〜図3の中央部分における断面図である。 図1〜図3の電源コネクタ4の詳細図である。 図1〜図3のデカップリングコンデンサ9a〜9lの詳細図である。 図3のデカップリングコンデンサ110a〜110lの詳細図である。
符号の説明
1 多層プリント配線板
2 グランド配線層
3 電源配線層
4 電源コネクタ
5〜8 集積回路
9a〜9l デカップリングコンデンサ
41,51,161 電源スルーホール
42,52,162 グランドスルーホール
53,163 電源配線
54,164 グランド配線

Claims (3)

  1. 電源配線層とグランド配線層とが平行に配置され、集積回路と、この集積回路の周辺に配置されてこの集積回路のノイズを吸収すべく前記電源配線層と前記グランド配線層との間に接続されたデカップリングコンデンサとを実装してなる多層プリント配線板であって、
    前記電源配線層が、前記デカップリングコンデンサの前記電源配線層への接続のためのスルーホールを包含し、少くとも一部のスルーホール間を結ぶ直線により形成される多角形とされていることを特徴とする多層プリント配線板。
  2. 前記集積回路のノイズを吸収するためのデカップリングコンデンサを、前記電源配線層と前記グランド配線層との間のノイズを吸収するためのデカップリングコンデンサと兼用したことを特徴とする請求項1記載の多層プリント配線板。
  3. 請求項1または2記載の前記多層プリント配線板を含むことを特徴とする電子機器。
JP2008070542A 2008-03-19 2008-03-19 多層プリント配線板及びそれを用いた電子機器 Active JP4967164B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008070542A JP4967164B2 (ja) 2008-03-19 2008-03-19 多層プリント配線板及びそれを用いた電子機器
US12/405,813 US8125794B2 (en) 2008-03-19 2009-03-17 Multilayer printed wiring board and electronic device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008070542A JP4967164B2 (ja) 2008-03-19 2008-03-19 多層プリント配線板及びそれを用いた電子機器

Publications (2)

Publication Number Publication Date
JP2009224735A true JP2009224735A (ja) 2009-10-01
JP4967164B2 JP4967164B2 (ja) 2012-07-04

Family

ID=41088704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008070542A Active JP4967164B2 (ja) 2008-03-19 2008-03-19 多層プリント配線板及びそれを用いた電子機器

Country Status (2)

Country Link
US (1) US8125794B2 (ja)
JP (1) JP4967164B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012153835A1 (ja) * 2011-05-12 2012-11-15 シャープ株式会社 プリント配線基板

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010183042A (ja) * 2009-02-09 2010-08-19 Sony Corp 配線基板
JPWO2013168354A1 (ja) * 2012-05-10 2016-01-07 パナソニックIpマネジメント株式会社 電源電圧の安定化構造を持つ三次元集積回路、及びその製造方法
FR3077925B1 (fr) * 2018-02-14 2021-06-18 Commissariat Energie Atomique Circuit integre tridimensionnel face a face de structure simplifiee

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270862A (ja) * 1997-03-24 1998-10-09 Nec Corp Emi抑制多層プリント基板
JPH1154860A (ja) * 1997-08-04 1999-02-26 Fuji Xerox Co Ltd 回路基板装置及び電子機器
JP2001274558A (ja) * 2000-03-23 2001-10-05 Hitachi Ltd プリント配線基板
JP2001308222A (ja) * 2000-04-21 2001-11-02 Hitachi Ltd 実装基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5800575A (en) * 1992-04-06 1998-09-01 Zycon Corporation In situ method of forming a bypass capacitor element internally within a capacitive PCB
US6483714B1 (en) * 1999-02-24 2002-11-19 Kyocera Corporation Multilayered wiring board
JP3348709B2 (ja) * 1999-11-24 2002-11-20 日本電気株式会社 プリント回路基板設計支援装置及び制御プログラム記録媒体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270862A (ja) * 1997-03-24 1998-10-09 Nec Corp Emi抑制多層プリント基板
JPH1154860A (ja) * 1997-08-04 1999-02-26 Fuji Xerox Co Ltd 回路基板装置及び電子機器
JP2001274558A (ja) * 2000-03-23 2001-10-05 Hitachi Ltd プリント配線基板
JP2001308222A (ja) * 2000-04-21 2001-11-02 Hitachi Ltd 実装基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012153835A1 (ja) * 2011-05-12 2012-11-15 シャープ株式会社 プリント配線基板
JP2012238724A (ja) * 2011-05-12 2012-12-06 Sharp Corp プリント配線基板

Also Published As

Publication number Publication date
US8125794B2 (en) 2012-02-28
JP4967164B2 (ja) 2012-07-04
US20090237902A1 (en) 2009-09-24

Similar Documents

Publication Publication Date Title
KR101385167B1 (ko) 프린트 회로판
JP6422395B2 (ja) 回路基板
JP5919558B2 (ja) 多層プリント基板
JP4967164B2 (ja) 多層プリント配線板及びそれを用いた電子機器
JP4854345B2 (ja) コンデンサシート及び電子回路基板
JP6671551B1 (ja) 多層プリント基板
JP4438864B2 (ja) 基板及びこれを備えた電子装置
JP2013012528A (ja) プリント基板
JP7112301B2 (ja) 電子制御装置
JP2007335618A (ja) プリント回路基板
JP2007088104A (ja) カードエッジ基板
US9226386B2 (en) Printed circuit board with reduced emission of electro-magnetic radiation
JP2007150212A (ja) 回路基板
US8631706B2 (en) Noise suppressor for semiconductor packages
JP5882001B2 (ja) プリント配線板
JP6399969B2 (ja) プリント基板
JP2007329282A (ja) 多層配線基板
JP2007158243A (ja) 多層プリント回路基板
JP2015154544A (ja) 電力変換器用のコントローラ
JP2007281004A (ja) 多層配線構造体および多層プリント基板
JP5454991B2 (ja) ランド構造
JP2018207019A (ja) プリント回路基板ユニット、プリント回路基板の接続方法
JP2007250645A (ja) 基板及び装置
JP7007057B2 (ja) プリント配線板及、プリント回路板及び電子装置
JP2015012168A (ja) プリント回路板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120315

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4967164

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350