WO2022230167A1

WO2022230167A1 - 電子機器及び電子基板

Info

Publication number: WO2022230167A1
Application number: PCT/JP2021/017173
Authority: WO
Inventors: 裕士片山; 義寛加藤; 大希中家; 年広古賀
Original assignee: ソニーグループ株式会社
Priority date: 2021-04-30
Filing date: 2021-04-30
Publication date: 2022-11-03
Also published as: CN117242901A

Abstract

電子機器（１）は、配線パターン（Ｐ）を有する電子基板（２）と、電子基板（２）に実装された電子部品（３、４）と、を備え、配線パターン（Ｐ）は、電子基板（２）の第１の層（Ｌ５）を延在する第１の配線パターン（Ｐ５）と、第１の配線パターン（Ｐ５）と対向するように電子基板（２）の第２の層（Ｌ６）を延在する第２の配線パターン（Ｐ６）と、第１の層（Ｌ５）及び第２の層（Ｌ６）を接続するビア（Ｖ５６）と、を含み、ビア（Ｖ５６）は、配線パターン（Ｐ）の延在方向に延在するとともに、当該延在方向において第１の配線パターン（Ｐ５）及び第２の配線パターン（Ｐ６）どうしを隙間なく接続する。

Description

電子機器及び電子基板

　本開示は、電子機器及び電子基板に関する。

　基板には、さまざまな配線パターンが設けられる（例えば特許文献１を参照）。

特開２０１５－７９８９９号公報

　電子機器の電子基板には、さまざまな配線パターンが設けられる。配線パターンのために電子基板内の領域を活用するための工夫が求められる。

　本開示の一側面は、電子基板内の領域を活用することを可能にする。

　本開示の一側面に係る電子機器は、配線パターンを有する電子基板と、電子基板に実装された電子部品と、を備え、配線パターンは、電子基板の第１の層を延在する第１の配線パターンと、第１の配線パターンと対向するように電子基板の第２の層を延在する第２の配線パターンと、第１の層及び第２の層を接続するビアと、を含み、ビアは、配線パターンの延在方向に延在するとともに、当該延在方向において第１の配線パターン及び第２の配線パターンどうしを隙間なく接続する。

　本開示の一側面に係る電子基板は、配線パターンを有し、電子部品が実装される電子基板であって、配線パターンは、電子基板の第１の層を延在する第１の配線パターンと、第１の配線パターンと対向するように電子基板の第２の層を延在する第２の配線パターンと、第１の層及び第２の層を接続するビアと、を含み、ビアは、配線パターンの延在方向に延在するとともに、当該延在方向において第１の配線パターン及び第２の配線パターンどうしを隙間なく接続する。

実施形態に係る電子機器の概略構成の例を示す図である。電子基板の概略構成の例を示す断面図である。電子基板における配線パターンの部分を模式的に示す図である。配線パターンの延在方向にみたときの配線パターンの断面形状の例を示す図である。配線パターンの延在方向にみたときの配線パターンの断面形状の例を示す図である。比較例を示す図である。比較例を示す図である。ビア形状の例を示す図である。ビア形状の例を示す図である。ビア形状の例を示す図である。ビア形状の例を示す図である。電子基板における配線パターンの部分を模式的に示す図である。電子基板の概略構成の例を示す断面図である。電子基板の概略構成の例を示す断面図である。電子基板における配線パターンの部分を模式的に示す図である。電子部品が実装される前の状態の電子基板の概略構成の例を示す図である。

　以下に、本開示の実施形態について図面に基づいて詳細に説明する。なお、以下の各実施形態において、同一の要素には同一の符号を付し、重複する説明は省略する。

　以下に示す項目順序に従って本開示を説明する。
　　１．序
　　２．実施形態
　　　２．１　電源配線パターンの例
　　　２．２　電源配線パターンの変形例
　　　２．３　グランド配線パターンの例
　　　２．４　電子部品が実装される前の状態の電子基板の例
　　３．効果の例

１．序
　例えば第５世代移動通信システム（５Ｇ）の導入に伴い、移動体通信端末等の電子基板内の高速信号配線パターンや電源配線パターンが増え、電子基板内の配線領域が圧迫されている。電子基板の小型化、低層化を進めるうえで、電源配線パターン幅の削減は課題の１つである。対策として、電力消費の削減が考えられるが、そもそも電力消費の削減が見込めない場合も少なくない。電源配線パターンを複数層に跨って設けることもあるが、各層の合計（全層合計）の配線パターン幅は結局のところ削減できない。配線パターンの厚さ（銅等の厚さ）を増やすことも考えられるが、製造可能な最小配線パターン幅が大きくなり、電源配線パターン以外の配線パターンの幅も大きくなる。例えばこれらの課題のいくつかが、開示される技術によって対処され得る。

２．実施形態
　図１は、実施形態に係る電子機器の概略構成の例を示す図である。電子機器１の例は、スマートフォン等のモバイル端末装置、デジタルカメラ等の撮像装置等である。図１には、電子機器１が備える構成要素のうち、電子基板２（の一部）と、電子部品３及び電子部品４とが例示される。図には、ＸＹＺ座標系が示される。Ｘ軸方向及びＹ軸方向は、電子基板２の面方向に相当する。Ｚ軸方向は、電子基板２の厚さ方向に相当する。

　電子基板２は、多層基板である。この例では、電子基板２は１０層基板であり、それらの層のうちの層Ｌ１及び層Ｌ１０が図１に現れる。層Ｌ１は、電子基板２のＺ軸正方向側の表層である。層Ｌ１０は、電子基板２のＺ軸負方向側の表層である。図１には表れないが、電子基板２は、電子部品３と電子部品４とを（電気的に）接続する配線パターンを有する。

　電子部品３及び電子部品４は、電子基板２に実装される電子部品の例（第１の電子部品及び第２の電子部品）である。この例では、電子部品３及び電子部品４は、いずれも電子基板２の層Ｌ１上に設けられ、Ｘ軸方向において互いに離れた位置に配置される（間隔をあけて配置される）。

　電子部品３及び電子部品４は、電子機器１の機能を実現するためのあらゆる電子部品であり得る。電子部品の例は、プロセッサ、電源ＩＣ等である。

　電子基板２が有する配線パターンの例は、電源配線パターン、信号配線パターン、グラウド配線パターン等である。電源配線パターンは、電源供給（電力供給）用の配線パターンであり、例えば信号配線パターンと比較して、大きな電流が流れる。信号配線パターンは、信号供給用の配線パターンであり、アナログ信号やデジタル信号を伝送する。グランド配線パターンは、基準電位（グランド）を有する。

　例えば、電子部品３が電源ＩＣであり、電子部品４がその電源ＩＣからの電力で動作するプロセッサである場合、電子基板２の配線パターンは、電子部品３と電子部品４とを接続する電源配線パターンを含む。電源配線パターンについて詳述する。

２．１　電源配線パターンの例
　図２は、電子基板の概略構成の例を示す断面図である。図２には、電子基板２の面方向（この例ではＹ軸正方向）にみたときの電子基板２、電子部品３及び電子部品４の断面が模式的に示される。なお、図に現れる電子基板２、電子部品３及び電子部品４の大きさは必ずしも正確ではなく、この点は他の図も同様である。

　電子基板２の各層が、層Ｌ１～層Ｌ１０として図示される。表層である層Ｌ１と層Ｌ１０との間に、内層である層Ｌ２、層Ｌ３、層Ｌ４、層Ｌ５、層Ｌ６、層Ｌ７、層Ｌ８及び層Ｌ９がこの順に（Ｚ軸負方向に向かって）位置する。

　電子基板２が有する配線パターンを、配線パターンＰと称し図示する。上述のとおり、ここでは、配線パターンＰは、電源配線パターンである。電子部品３及び電子部品４は、配線パターンＰを介して、より具体的にはランドパターンやビア等及び配線パターンＰを介して、互いに接続される。配線パターンＰは、電子基板２が有する層Ｌ１～層Ｌ１０のうち、少なくとも第１の層及び第２の層の２つの層を用いて形成される。第１の層及び第２の層は、積層方向（Ｚ軸方向）において互いに隣り合う層であってよい。この例では、第１の層は層Ｌ５であり、第２の層は層Ｌ６である。

　電子部品３は、配線パターンＰ１ａ、ビアＶ１２ａ、配線パターンＰ２ａ、ビアＶ２３ａ、配線パターンＰ３ａ、ビアＶ３４ａ、配線パターンＰ４ａ及びビアＶ４５ａを介して、配線パターンＰの一端部（電子部品３側の端部）に接続される。配線パターンＰ１ａ、配線パターンＰ２ａ、配線パターンＰ３ａ及び配線パターンＰ４ａは、層Ｌ１、層Ｌ２、層Ｌ３及び層Ｌ４に設けられるランドパターンである。ビアＶ１２ａ、ビアＶ２３ａ、ビアＶ３４ａ並びにビアＶ４５ａは、配線パターンＰ１ａ及び配線パターンＰ２ａ、配線パターンＰ２ａ及び配線パターンＰ３ａ、配線パターンＰ３ａ及び配線パターンＰ４ａ並びに配線パターンＰ４ａ及び配線パターンＰを接続する。配線パターンＰ１ａは、電子部品３の出力端子、より具体的には電子部品４に供給する電力を出力する端子に接続される。なお、ビアＶ１２ａ、ビアＶ２３ａ、ビアＶ３４ａ及びビアＶ４５ａのそれぞれは、並列に設けられた複数のビアであってもよい。また、ビアＶ１２ａ、ビアＶ２３ａ、ビアＶ３４ａ及びビアＶ４５ａは、縦方向（Ｚ軸方向）において一体形成されていてもよい。後述のビアＶ１２ｃ等についても同様である。

　電子部品４は、配線パターンＰ１ｃ、ビアＶ１２ｃ、配線パターンＰ２ｃ、ビアＶ２３ｃ、配線パターンＰ３ｃ、ビアＶ３４ｃ、配線パターンＰ４ｃ及びビアＶ４５ｃを介して、配線パターンＰの他端部（電子部品４側の端部）に接続される。配線パターンＰ１ｃ、配線パターンＰ２ｃ、配線パターンＰ３ｃ及び配線パターンＰ４ｃは、層Ｌ１、層Ｌ２、層Ｌ３及び層Ｌ４に設けられるランドパターンである。ビアＶ１２ｃ、ビアＶ２３ｃ、ビアＶ３４ｃ並びにビアＶ４５ｃは、配線パターンＰ１ｃ及び配線パターンＰ２ｃ、配線パターンＰ２ｃ及び配線パターンＰ３ｃ、配線パターンＰ３ｃ及び配線パターンＰ４並びに配線パターンＰ４ｃ及び配線パターンＰを接続する。配線パターンＰ１ｃは、電子部品４の入力端子、より具体的には電子部品３からの電力が供給される端子に接続される。

　配線パターンＰについて、図３も参照して説明する。図３は、電子基板における配線パターンの部分を模式的に示す図である。図２及び図３を参照すると、配線パターンＰは、配線パターンＰ５と、配線パターンＰ６と、ビアＶ５６とを含む。

　配線パターンＰ５は、層Ｌ５（第１の層）を延在するように層Ｌ５に設けられる第１の配線パターンである。配線パターンＰ５は、一端部Ｐ５ａと、延在部Ｐ５ｂと、他端部Ｐ５ｃとを含む。一端部Ｐ５ａは、電子部品３側（Ｘ軸負方向側）の部分であり、この例では上述のビアＶ４５ａが接続されるランドパターンを含む。延在部Ｐ５ｂは、一端部Ｐ５ａから他端部Ｐ５ｃまで延在する部分であり、一端部Ｐ５ａと他端部Ｐ５ｃとの間に接続される。他端部Ｐ５ｃは、電子部品４側（Ｘ軸正方向側）の部分であり、この例では上述のビアＶ４５ｃが接続されるランドパターンを含む。

　配線パターンＰ６は、層Ｌ６（第２の層）を延在するように層Ｌ６に設けられる第２の配線パターンである。配線パターンＰ６は、配線パターンＰ５と対向するように延在する。配線パターンＰ６は、一端部Ｐ６ａと、延在部Ｐ６ｂと、他端部Ｐ６ｃとを含む。一端部Ｐ６ａは、電子部品３側に位置する部分であり、Ｚ軸方向において、配線パターンＰ５の一端部Ｐ５ａと対向する。延在部Ｐ６ｂは、一端部Ｐ６ａから他端部Ｐ６ｃまで延在する部分であり、一端部Ｐ６ａと他端部Ｐ５ｃとの間に接続され、配線パターンＰ５の延在部Ｐ５ｂと対向する。他端部Ｐ６ｃは、電子部品４側に位置する部分であり、配線パターンＰ５の他端部Ｐ５ｃと対向する。

　ビアＶ５６は、配線パターンＰの延在方向（Ｘ軸方向）に延在するとともに、その延在方向において配線パターンＰ５及び配線パターンＰ６どうしを隙間なく接続する。ビアＶ５６は、一端部Ｖ５６ａと、延在部Ｖ５６ｂと、他端部Ｖ５６ｃとを含む。

　一端部Ｖ５６ａは、電子部品３側に位置する部分であり、配線パターンＰ５の一端部Ｐ５ａと配線パターンＰ６の一端部Ｐ６ａとを接続する。延在部Ｖ５６ｂは、一端部Ｖ５６ａから他端部Ｖ５６ｃまで延在する部分であり、一端部Ｖ５６ａと他端部Ｖ５６ｃとの間に接続される。延在部Ｖ５６ｂは、配線パターンＰ５の延在部Ｐ５ｂと配線パターンＰ６の延在部Ｐ６ｂとを接続する。延在部Ｖ５６ｂは、延在方向（Ｘ軸方向）において、配線パターンＰ５の一端部Ｐ５ａ及び配線パターンＰ６の一端部Ｐ６ａどうしを隙間なく接続する。他端部Ｖ５６ｃは、電子部品４側に位置する部分であり、配線パターンＰ５の他端部Ｐ５ｃと配線パターンＰ６の他端部Ｐ６ｃとを接続する。

　上記の構成を備えるビアＶ５６は、配線パターンＰの延在方向を長手方向とする形状を有する。例えば、電子基板２の厚さ方向（Ｚ軸方向）にみたときに、ビアＶ５６は、一定の幅で延在する部分を含んでよい。図３に示される例では、ビアＶ５６の延在部Ｖ５６ｂは、一定の幅で延在する部分を含む。一端部Ｖ５６ａ及び他端部Ｖ５６ｃも、一定の幅で延在する部分を含み得る。ただし、ビアＶ５６は、図３に例示される形状以外のさまざまな形状を有してよく、この点は後に図８～図１１を参照して説明する。

　ビアＶ５６は、配線パターンＰ５（第１の配線パターン）及び配線パターンＰ６（第２の配線パターン）とともに配線パターンＰを形成する第３の配線パターンである。配線パターンＰ５及び配線パターンＰ６が層Ｌ５上及び層Ｌ６上に設けられるのに対し、ビアＶ５６は、層Ｌ５と層Ｌ６との間に設けられる。このように、電子基板２の層上だけでなく電子基板２の層間にも配線パターンを設けることにより、これまで以上に電子基板２内の領域を活用することが可能になる。

　ビアＶ５６は、従来のような単一の円柱形状のビアとは異なる形状を有する。このようなビアＶ５６は、例えば、レーザ加工等を用いて形成される。レーザ照射により、電子基板２の対応する層に対応する形状の孔を形成する。形成した孔の内側の表面を金属等の導電性部材でメッキすることにより、ビアＶ５６が形成される。ビアの内側（孔の内側）は空隙であってもよいし、埋められていてもよい。これについて、図４及び図５も参照して説明する。

　図４及び図５は、配線パターンの延在方向にみたときの配線パターンの断面形状の例を示す図である。図４に示される例では、ビアＶ５６の内側の表面だけが導電性部材でメッキされており、ビアＶ５６の内側（内部）に空隙が存在する。図５に示される例では、ビアＶ５６の内側が導電性部材で埋められている。ビアＶ５６の内側が導電性部材で埋められている分、ビアＶ５６の導電性が向上する。例えばビアＶ５６を第３の配線パターンとしてより好適に機能させることができる。

　再び図３を参照すると、配線パターンＰの各層上（層Ｌ５上及び層Ｌ６上）の配線パターン幅が、配線パターン幅Ｗとして図示される。理解を容易にするために、配線パターンＰ５の配線パターン幅及び配線パターンＰ６の配線パターン幅は、いずれも配線パターン幅Ｗであるものとする。上述のようにビアＶ５６が第３の配線パターンとして機能する分だけ、配線パターン幅Ｗを狭くすることができる。これについて、比較例も参照して説明する。

　図６及び図７は、比較例を示す図である。比較例に係る電子基板２Ｅは、電子基板２（図２及び図３）と比較して、配線パターンＰに代えて配線パターンＰＥを有する点において相違する。配線パターンＰＥは、配線パターンＰ５Ｅ、ビアＶ５６Ｅ及び配線パターンＰ６Ｅを含む。

　配線パターンＰ５Ｅは、層Ｌ５を延在する。配線パターンＰ６Ｅは、配線パターンＰ５Ｅと対向するように層Ｌ６を延在する。ビアＶ５６Ｅは、配線パターンＰＥの延在方向（Ｘ軸方向）において、配線パターンＰ５Ｅ及び配線パターンＰ６Ｅどうしを離散的に（間隔をあけて）接続する複数のビアである。

　図７には、配線パターンＰＥにおける各層上の配線パターン幅ＷＥも示される。図３及び図７を対比すると、配線パターン幅Ｗ（図３）の方が配線パターン幅ＷＥ（図７）よりも狭いことが理解される。これは、先に述べたように、配線パターンＰでは、ビアＶ５６が第３の配線パターンとして機能する分だけ、配線パターン幅Ｗを狭くできるからである。

　このように、配線パターンＰが電源配線パターンの場合には、配線パターンＰの各層上の配線パターン幅Ｗを狭くすることができる。上記の実施形態は、配線パターンＰが電源配線パターンである場合の一例に過ぎない。電源配線パターンのいくつかの変形例について述べる。

２．２　電源配線パターンの変形例
　ビアＶ５６は、さまざまな形状を有してよい。いくつかの例について、図８～図１１を参照して説明する。

　図８～図１１は、ビア形状の例を示す図である。電子基板２の厚さ方向（Ｚ軸方向）にみたときのビアＶ５６の形状が示される。図８に示される例では、先に説明した図３と同様に、ビアＶ５６の一端部Ｖ５６ａ、延在部Ｖ５６ｂ及び他端部Ｖ５６ｃは、一定の幅を有して延在し、また、矩形形状を有する。図９に示される例では、ビアＶ５６の一端部Ｖ５６ａ及び他端部Ｖ５６ｃは、矩形形状のコーナーが丸められた形状を有する。コーナーの丸みは、例えば曲率半径によって規定される。図１０に示される例では、ビアＶ５６の一端部Ｖ５６ａ及び他端部Ｖ５６ｃは、オーバル形状（この例では半円形状）を有する。図１１に示される例では、ビアＶ５６は、複数の円形ビアの集合体であり、隣り合う円形ビアどうしの一部が重なるように設けられることによって形成される。

　１つの配線パターンＰの配線パターン幅Ｗの方向に、複数のビアＶ５６が設けられてもよい。これについて、図１２を参照して説明する。

　図１２は、電子基板における配線パターンの部分を模式的に示す図である。この例では、ビアＶ５６は、配線パターン幅Ｗの方向（Ｘ軸方向）において、２つのビアＶ５６を含む。２つのビアＶ５６は、配線パターンＰ５及び配線パターンＰ６を介して、配線パターンＰ５及び配線パターンＰ６の間に並列に接続される。例えば、ビアＶ５６の幅（Ｘ軸方向の長さ）を一定にしなければならないといった制約が存在する一方で、配線パターンＰの配線パターン幅ＷがビアＶ５６の幅よりもかなり大きい場合等に有用である。同じ幅の１つのビアＶ５６だけが設けられる場合よりも、電子基板２内の領域をさらに活用することができる。

　上記実施形態では、電子部品が層Ｌ１上に設けられる例について説明した。ただし、電子部品が層Ｌ１０上に設けられてもよい。これについて、図１３を参照して説明する。

　図１３は、電子基板の概略構成の例を示す断面図である。この例では、電子部品４は、電子基板２の層Ｌ１０上に設けられる。電子部品４は、配線パターンＰ１０ｃ、ビアＶ９１０ｃ、配線パターンＰ９ｃ、ビアＶ８９ｃ、配線パターンＰ８ｃ、ビアＶ７８ｃ、配線パターンＰ７ｃ及びビアＶ６７ｃを介して、配線パターンＰ（の配線パターンＰ６の他端部Ｐ６ｃ）に接続される。配線パターンＰ１０ｃ、配線パターンＰ９ｃ、配線パターンＰ８ｃ及び配線パターンＰ７ｃは、層Ｌ１０、層Ｌ９、層Ｌ８及び層Ｌ７に設けられるランドパターンである。ビアＶ９１０ｃ、ビアＶ８９ｃ、ビアＶ７８ｃ並びにビアＶ６７ｃは、配線パターンＰ１０ｃ及び配線パターンＰ９ｃ、配線パターンＰ９ｃ及び配線パターンＰ８ｃ、配線パターンＰ８ｃ及び配線パターンＰ７ｃ並びに配線パターンＰ７ｃ及び配線パターンＰを接続する。配線パターンＰ６の他端部Ｐ６ｃは、ビアＶ６７ｃが接続されるランドパターンを含む。このように電子部品３と電子部品４とを配線パターンＰを介して接続することでも、配線パターンＰの各層上の配線パターン幅Ｗを狭くすることができる。

　上記実施形態では、第１の配線パターン及び第２の配線パターン（配線パターンＰ５及び配線パターンＰ６）がいずれも電子基板２の内層（層Ｌ５及び層Ｌ６）を延在する例について説明した。ただし、一方の配線パターンが電子基板２の表層（層Ｌ１又は層Ｌ１０）を延在してもよい。これについて、図１４を参照して説明する。

　図１４は、電子基板の概略構成の例を示す断面図である。この例では、配線パターンＰは、層Ｌ１を延在する配線パターンＰ１と、層Ｌ２を延在する配線パターンＰ２と、配線パターンＰ１及び配線パターンＰ２を接続するビアＶ１２とを含む。配線パターンＰ１の一端部（Ｘ軸負方向側の部分）は、電子部品３の出力端子が接続されるランドパターンを含む。配線パターンＰ１の他端部（Ｘ軸正方向側の部分）は、電子部品４の入力端子が接続されるランドパターンを含む。ビアＶ１２は、配線パターンＰの延在方向（Ｘ軸方向）に延在するとともに、配線パターンＰの延在方向において配線パターンＰ１及び配線パターンＰ２どうしを隙間なく接続する。このように電子部品３と電子部品４とを配線パターンＰを介して接続することでも、配線パターンＰの各層上の配線パターン幅Ｗを狭くすることができる。

　なお、電子部品３及び電子部品４が層Ｌ１０上に設けられる場合には、配線パターンＰは、層Ｌ１０を延在する配線パターンを含むように形成されてよい。

　上記実施形態では、配線パターンＰが電子基板２の積層方向（Ｚ軸方向）において隣り合う２つの層（例えば層Ｌ５及び層Ｌ６）を利用して形成される例について説明した。ただし、配線パターンＰは、電子基板２の積層方向に並ぶ３つ以上の層を利用して形成されてもよい。

　上記実施形態では、配線パターンＰが直線状に（Ｘ軸方向に真っすぐに）延在する例について説明した。ただし、配線パターンＰは、途中に屈曲部や湾曲部等を有し、方向を変えて延在してもよい。ビアＶ５６は、配線パターンＰに合わせて方向を変えて延在するように形成されてよい。

２．３　グランド配線パターンの例
　以上では、電子基板２の配線パターンが電源配線パターンである場合の例について説明した。次に、電子基板２の配線パターンが信号配線パターン及びグランド配線パターンである場合に説明する。

　図１５は、電子基板における配線パターンの部分を模式的に示す図である。この例では、電子基板２は、グランド配線パターンである配線パターンＰと、配線パターンＰとは別の配線パターンＰ６－２を有する。

　配線パターンＰ６－２は、層Ｌ６（第２の層の例）を延在する。例えば、先に図１等を参照して説明した電子部品３及び電子部品４のうち、電子部品３は、電子部品４に信号を与えるプロセッサ等であってよい。電子部品４は、電子部品３からの信号に従って動作するプロセッサ等であってよい。電子部品３及び電子部品４は、配線パターンＰ６－２を介して互いに接続される。

　配線パターンＰ６は、配線パターンＰ６－２の両側に位置し、配線パターンＰ６－２の延在方向（Ｘ軸方向）に延在する一対の配線パターンＰ６，Ｐ６である。配線パターンＰ５は、配線パターンＰ６－２及び一対の配線パターンＰ６，Ｐ６と対向するように、配線パターンＰ６－２の延在方向に延在する。

　ビアＶ５６は、配線パターンＰ６－２の延在方向に延在するとともに、その延在方向において配線パターンＰ５と一対の配線パターンＰ６，Ｐ６それぞれとを隙間なく接続する一対のビアＶ５６，Ｖ５６である。

　このような配線パターンＰによれば、配線パターンＰ６－２の延在方向において、配線パターンＰ６－２の両側が、一対のビアＶ５６，Ｖ５６（つまりグランド配線パターン）によって隙間なくガードされる。これにより、配線パターンＰ６－２の両側にビアが離散的に（間隔をあけて）設けられる場合よりも、ノイズの遮断（封じ込め）効果を高めることができる。例えば、図示しない他の配線パターンからのノイズが配線パターンＰ６－２に混入したり、逆に、配線パターンＰ６－２からのノイズが他の配線パターンに混入したりすることを抑制することができる。

　なお、図示しないが、Ｚ軸方向において配線パターンＰ６及び配線パターンＰ６－２を挟んで配線パターンＰ５とは反対側（すなわち層Ｌ７に）、ビアＶ５６及び配線パターンＰ５と同様の構成がこの順に設けられてもよい。配線パターンＰ６－２の周囲全体をグランド配線パターンで覆い、ノイズの遮断効果をさらに高めることができる。

２．４　電子部品が実装される前の状態の電子基板の例
　電子部品３及び電子部品４のような電子部品が実装される前の状態の電子基板２も、実施形態の１つである。図１６は、電子部品が実装される前の状態の電子基板の概略構成の例を示す図である。一点鎖線で示される電子部品３及び電子部品４は、未だ電子基板２には実装されていない。このような電子基板２であっても、これまで説明した配線パターンＰを有することで、電子基板２内の領域を活用することが可能になる。

３．効果の例
　以上説明した技術は、例えば次のように特定される。図１～図３及び図１５等を参照して説明したように、電子機器１は、配線パターンＰを有する電子基板２と、電子基板２に実装された電子部品３及び電子部品４と、を備える。配線パターンＰは、電子基板２の層Ｌ５（第１の層の例）を延在する配線パターンＰ５（第１の配線パターン）と、配線パターンＰ５と対向するように電子基板２の層Ｌ６（第２の層）を延在する配線パターンＰ６（第２の配線パターン）と、層Ｌ５及び層Ｌ６を接続するビアＶ５６と、を含む。ビアＶ５６は、配線パターンＰの延在方向（Ｘ軸方向）に延在するとともに、当該延在方向において配線パターンＰ５及び配線パターンＰ６どうしを隙間なく接続する。

　上記の電子機器１では、電子基板２において、ビアＶ５６は、配線パターンＰ５及び配線パターンＰ６とともに配線パターンＰを形成する第３の配線パターンとして機能する。電子基板２の層上だけでなく電子基板２の層間にも配線パターンを設けることができるので、その分、電子基板２内の領域を活用することができる。

　図５等を参照して説明したように、ビアＶ５６の内側は、導電性部材で埋められていてよい。これにより、ビアＶ５６の導電性を向上させることができる。例えばビアＶ５６を第３の配線パターンとしてより好適に機能させることができる。

　図１～図３等を参照して説明したように、配線パターンＰは、電源配線パターンであってよい。この場合、図３及び図７等を参照して説明したように、配線パターンＰの各層上における配線パターン幅Ｗを狭くすることができる。

　図１～図３等を参照して説明したように、電子部品３及び電子部品４は、配線パターンＰを介して互いに接続される第１の電子部品及び第２の電子部品であってよい。配線パターンＰ５は、電子部品３側（Ｘ軸負方向側）に位置する一端部Ｐ５ａと、電子部品４側（Ｘ軸正方向側）に位置する他端部Ｐ５ｃと、一端部Ｐ５ａから他端部Ｐ５ｃまで延在する延在部Ｐ５ｂと、を含んでよい。配線パターンＰ６は、電子部品３側に位置する一端部Ｐ６ａと、電子部品４側に位置する他端部Ｐ６ｃと、一端部Ｐ６ａから他端部Ｐ６ｃまで延在する延在部Ｐ６ｂと、を含んでよい。ビアＶ５６は、配線パターンＰ５の一端部Ｐ５ａ及び配線パターンＰ６の一端部Ｐ６ａを接続する一端部Ｖ５６ａと、配線パターンＰ５の他端部Ｐ５ｃ及び配線パターンＰ６の他端部Ｐ６ｃを接続する他端部Ｖ５６ｃと、配線パターンＰ５の延在部Ｐ５ｂ及び配線パターンＰ６の延在部Ｐ６ｂを接続する延在部Ｖ５６ｂと、を含んでよい。電子基板２の厚さ方向にみたときに、ビアＶ５６の延在部Ｖ５６ｂは、一定の幅で延在する部分を含んでよい。例えばこのような構成により、ビアＶ５６によって、延在方向において配線パターンＰ５及び配線パターンＰ６どうしを隙間なく接続することができる。

　図１５等を参照して説明したように、配線パターンＰは、グランド配線パターンであってよい。電子基板２は、層Ｌ６（第２の層）を延在する別の配線パターンＰ６－２（例えば信号配線パターン）を有してよい。配線パターンＰ６は、別の配線パターンＰ６－２の両側に位置し、別の配線パターンＰ６－２の延在方向（Ｘ軸方向）に延在する一対の配線パターンＰ６，Ｐ６であってよい。配線パターンＰ５は、別の配線パターンＰ６－２及び一対の配線パターンＰ６，Ｐ６と対向するように、別の配線パターンＰ６－２の延在方向に延在してよい。ビアＶ５６は、別の配線パターンＰ６－２の延在方向に延在するとともに、当該延在方向において配線パターンＰ５と一対の配線パターンＰ６，Ｐ６それぞれとを隙間なく接続する一対のビアＶ５６，Ｖ５６であってよい。これにより、別の配線パターンＰ６－２の両側をグランド配線パターンで隙間なくガードし、ノイズの遮断効果を高めることができる。

　図１２等を参照して説明したように、配線パターンＰは、配線パターンＰの幅方向（Ｘ軸方向）に設けられた複数のビアＶ５６を含んでよい。例えば同じ幅の１つのビアＶ５６だけが設けられる場合よりも、電子基板２内の領域をさらに活用することができる。

　図１～図３、図１５及び図１６等を参照して説明した電子基板２も、実施形態の１つである。電子基板２は、配線パターンＰを有し、電子部品３及び電子部品４が実装される電子基板である。配線パターンＰについてはこれまで説明したとおりであり、従って、電子基板２内の領域を活用することができる。

　なお、本技術は以下のような構成も取ることができる。
（１）
　配線パターンを有する電子基板と、
　前記電子基板に実装された電子部品と、
　を備え、
　前記配線パターンは、
　　前記電子基板の第１の層を延在する第１の配線パターンと、
　　前記第１の配線パターンと対向するように前記電子基板の第２の層を延在する第２の配線パターンと、
　　前記第１の層及び前記第２の層を接続するビアと、
　を含み、
　前記ビアは、前記配線パターンの延在方向に延在するとともに、当該延在方向において前記第１の配線パターン及び前記第２の配線パターンどうしを隙間なく接続する、
　電子機器。
（２）
　前記ビアは、前記第１の配線パターン及び前記第２の配線パターンとともに前記配線パターンを形成する第３の配線パターンである、
　（１）に記載の電子機器。
（３）
　前記ビアの内側は、導電性部材で埋められている、
　（１）又は（２）に記載の電子機器。
（４）
　前記配線パターンは、電源配線パターンである、
　（１）～（３）のいずれかに記載の電子機器。
（５）
　前記電子部品は、前記配線パターンを介して互いに接続される第１の電子部品及び第２の電子部品を含み、
　前記第１の配線パターンは、
　　前記第１の電子部品側に位置する一端部と、
　　前記第２の電子部品側に位置する他端部と、
　　当該一端部から当該他端部まで延在する延在部と、
　を含み、
　前記第２の配線パターンは、
　　前記第１の電子部品側に位置する一端部と、
　　前記第２の電子部品側に位置する他端部と、
　　当該一端部から当該他端部まで延在する延在部と、
　を含み、
　前記ビアは、
　　前記第１の配線パターンの前記一端部及び前記第２の配線パターンの前記一端部を接続する一端部と、
　　前記第１の配線パターンの前記他端部及び前記第２の配線パターンの前記他端部を接続する他端部と、
　　前記第１の配線パターンの前記延在部及び前記第２の配線パターンの前記延在部を接続する延在部と、
　を含む、
　（１）～（４）のいずれかに記載の電子機器。
（６）
　前記電子基板の厚さ方向にみたときに、前記ビアの前記延在部は、一定の幅で延在する部分を含む、
　（５）に記載の電子機器。
（７）
　前記配線パターンは、グランド配線パターンであり、
　前記電子基板は、前記第２の層を延在する別の配線パターンを有し、
　前記第２の配線パターンは、前記別の配線パターンの両側に位置し、前記別の配線パターンの延在方向に延在する一対の第２の配線パターンであり、
　前記第１の配線パターンは、前記別の配線パターン及び前記一対の第２の配線パターンと対向するように、前記別の配線パターンの延在方向に延在し、
　前記ビアは、前記別の配線パターンの延在方向に延在するとともに、当該延在方向において前記第１の配線パターンと前記一対の第２の配線パターンそれぞれとを隙間なく接続する一対のビアである、
　（１）～（３）のいずれかに記載の電子機器。
（８）
　前記別の配線パターンは、信号配線パターンである、
　（７）に記載の電子機器。
（９）
　前記配線パターンは、前記配線パターンの幅方向に設けられた複数の前記ビアを含む、
　（１）～（８）のいずれかに記載の電子機器。
（１０）
　配線パターンを有し、電子部品が実装される電子基板であって、
　前記配線パターンは、
　　前記電子基板の第１の層を延在する第１の配線パターンと、
　　前記第１の配線パターンと対向するように前記電子基板の第２の層を延在する第２の配線パターンと、
　　前記第１の層及び前記第２の層を接続するビアと、
　を含み、
　前記ビアは、前記配線パターンの延在方向に延在するとともに、当該延在方向において前記第１の配線パターン及び前記第２の配線パターンどうしを隙間なく接続する、
　電子基板。
（１１）
　前記ビアは、前記第１の配線パターン及び前記第２の配線パターンとともに前記配線パターンを形成する第３の配線パターンである、
　（１０）に記載の電子基板。
（１２）
　前記ビアの内側は、導電性部材で埋められている、
　（１０）又は（１１）に記載の電子基板。
（１３）
　前記配線パターンは、電源配線パターンである、
　（１０）～（１２）のいずれかに記載の電子基板。
（１４）
　前記電子部品は、前記配線パターンを介して互いに接続される第１の電子部品及び第２の電子部品を含み、
　前記第１の配線パターンは、
　　前記第１の電子部品側に位置する一端部と、
　　前記第２の電子部品側に位置する他端部と、
　　当該一端部から当該他端部まで延在する延在部と、
　を含み、
　前記第２の配線パターンは、
　　前記第１の電子部品側に位置する一端部と、
　　前記第２の電子部品側に位置する他端部と、
　　当該一端部から当該他端部まで延在する延在部と、
　を含み、
　前記ビアは、
　　前記第１の配線パターンの前記一端部及び前記第２の配線パターンの前記一端部を接続する一端部と、
　　前記第１の配線パターンの前記他端部及び前記第２の配線パターンの前記他端部を接続する他端部と、
　　前記第１の配線パターンの前記延在部及び前記第２の配線パターンの前記延在部を接続する延在部と、
　を含む、
　（１０）～（１３）のいずれかに記載の電子基板。
（１５）
　前記電子基板の厚さ方向にみたときに、前記ビアの前記延在部は、一定の幅で延在する部分を含む、
　（１４）に記載の電子基板。
（１６）
　前記配線パターンは、グランド配線パターンであり、
　前記電子基板は、前記第２の層を延在する別の配線パターンを有し、
　前記第２の配線パターンは、前記別の配線パターンの両側に位置し、前記別の配線パターンの延在方向に延在する一対の第２の配線パターンであり、
　前記第１の配線パターンは、前記別の配線パターン及び前記一対の第２の配線パターンと対向するように、前記別の配線パターンの延在方向に延在し、
　前記ビアは、前記別の配線パターンの延在方向に延在するとともに、当該延在方向において前記第１の配線パターンと前記一対の第２の配線パターンそれぞれとを隙間なく接続する一対のビアである、
　（１０）～（１２）のいずれかに記載の電子基板。
（１７）
　前記別の配線パターンは、信号配線パターンである、
　（１６）に記載の電子基板。
（１８）
　前記配線パターンは、前記配線パターンの幅方向に設けられた複数の前記ビアを含む、
　（１０）～（１７）のいずれかに記載の電子基板。

　　　１　電子機器
　　　２　電子基板
　　　３　電子部品（第１の電子部品）
　　　４　電子部品（第２の電子部品）
　　Ｌ１　層（第１の層の例、表層）
　　Ｌ２　層（第２の層の例、内層）
　　Ｌ３　層（内層）
　　Ｌ４　層（内層）
　　Ｌ５　層（第１の層の例、内層）
　　Ｌ６　層（第２の層の例、内層）
　　Ｌ７　層（内層）
　　Ｌ８　層（内層）
　　Ｌ９　層（内層）
　Ｌ１０　層（表層）
　　　Ｐ　配線パターン
　　Ｐ１　配線パターン（第１の配線パターンの例）
　　Ｐ２　配線パターン（第２の配線パターンの例）
　　Ｐ５　配線パターン（第１の配線パターンの例）
　Ｐ５ａ　一端部
　Ｐ５ｂ　延在部
　Ｐ５ｃ　他端部
　　Ｐ６　配線パターン（第２の配線パターンの例）
　Ｐ６ａ　一端部
　Ｐ６ｂ　延在部
　Ｐ６ｃ　他端部
　Ｖ５６　ビア
Ｖ５６ａ　一端部
Ｖ５６ｂ　延在部
Ｖ５６ｃ　他端部
Ｐ６－２　配線パターン（別の配線パターン）

Claims

　配線パターンを有する電子基板と、
　前記電子基板に実装された電子部品と、
　を備え、
　前記配線パターンは、
　　前記電子基板の第１の層を延在する第１の配線パターンと、
　　前記第１の配線パターンと対向するように前記電子基板の第２の層を延在する第２の配線パターンと、
　　前記第１の層及び前記第２の層を接続するビアと、
　を含み、
　前記ビアは、前記配線パターンの延在方向に延在するとともに、当該延在方向において前記第１の配線パターン及び前記第２の配線パターンどうしを隙間なく接続する、
　電子機器。
　前記ビアは、前記第１の配線パターン及び前記第２の配線パターンとともに前記配線パターンを形成する第３の配線パターンである、
　請求項１に記載の電子機器。
　前記ビアの内側は、導電性部材で埋められている、
　請求項１に記載の電子機器。
　前記配線パターンは、電源配線パターンである、
　請求項１に記載の電子機器。
　前記電子部品は、前記配線パターンを介して互いに接続される第１の電子部品及び第２の電子部品を含み、
　前記第１の配線パターンは、
　　前記第１の電子部品側に位置する一端部と、
　　前記第２の電子部品側に位置する他端部と、
　　当該一端部から当該他端部まで延在する延在部と、
　を含み、
　前記第２の配線パターンは、
　　前記第１の電子部品側に位置する一端部と、
　　前記第２の電子部品側に位置する他端部と、
　　当該一端部から当該他端部まで延在する延在部と、
　を含み、
　前記ビアは、
　　前記第１の配線パターンの前記一端部及び前記第２の配線パターンの前記一端部を接続する一端部と、
　　前記第１の配線パターンの前記他端部及び前記第２の配線パターンの前記他端部を接続する他端部と、
　　前記第１の配線パターンの前記延在部及び前記第２の配線パターンの前記延在部を接続する延在部と、
　を含む、
　請求項１に記載の電子機器。
　前記電子基板の厚さ方向にみたときに、前記ビアの前記延在部は、一定の幅で延在する部分を含む、
　請求項５に記載の電子機器。
　前記配線パターンは、グランド配線パターンであり、
　前記電子基板は、前記第２の層を延在する別の配線パターンを有し、
　前記第２の配線パターンは、前記別の配線パターンの両側に位置し、前記別の配線パターンの延在方向に延在する一対の第２の配線パターンであり、
　前記第１の配線パターンは、前記別の配線パターン及び前記一対の第２の配線パターンと対向するように、前記別の配線パターンの延在方向に延在し、
　前記ビアは、前記別の配線パターンの延在方向に延在するとともに、当該延在方向において前記第１の配線パターンと前記一対の第２の配線パターンそれぞれとを隙間なく接続する一対のビアである、
　請求項１に記載の電子機器。
　前記別の配線パターンは、信号配線パターンである、
　請求項７に記載の電子機器。
　前記配線パターンは、前記配線パターンの幅方向に設けられた複数の前記ビアを含む、
　請求項１に記載の電子機器。
　配線パターンを有し、電子部品が実装される電子基板であって、
　前記配線パターンは、
　　前記電子基板の第１の層を延在する第１の配線パターンと、
　　前記第１の配線パターンと対向するように前記電子基板の第２の層を延在する第２の配線パターンと、
　　前記第１の層及び前記第２の層を接続するビアと、
　を含み、
　前記ビアは、前記配線パターンの延在方向に延在するとともに、当該延在方向において前記第１の配線パターン及び前記第２の配線パターンどうしを隙間なく接続する、
　電子基板。
　前記ビアは、前記第１の配線パターン及び前記第２の配線パターンとともに前記配線パターンを形成する第３の配線パターンである、
　請求項１０に記載の電子基板。
　前記ビアの内側は、導電性部材で埋められている、
　請求項１０に記載の電子基板。
　前記配線パターンは、電源配線パターンである、
　請求項１０に記載の電子基板。
　前記電子部品は、前記配線パターンを介して互いに接続される第１の電子部品及び第２の電子部品を含み、
　前記第１の配線パターンは、
　　前記第１の電子部品側に位置する一端部と、
　　前記第２の電子部品側に位置する他端部と、
　　当該一端部から当該他端部まで延在する延在部と、
　を含み、
　前記第２の配線パターンは、
　　前記第１の電子部品側に位置する一端部と、
　　前記第２の電子部品側に位置する他端部と、
　　当該一端部から当該他端部まで延在する延在部と、
　を含み、
　前記ビアは、
　　前記第１の配線パターンの前記一端部及び前記第２の配線パターンの前記一端部を接続する一端部と、
　　前記第１の配線パターンの前記他端部及び前記第２の配線パターンの前記他端部を接続する他端部と、
　　前記第１の配線パターンの前記延在部及び前記第２の配線パターンの前記延在部を接続する延在部と、
　を含む、
　請求項１０に記載の電子基板。
　前記電子基板の厚さ方向にみたときに、前記ビアの前記延在部は、一定の幅で延在する部分を含む、
　請求項１４に記載の電子基板。
　前記配線パターンは、グランド配線パターンであり、
　前記電子基板は、前記第２の層を延在する別の配線パターンを有し、
　前記第２の配線パターンは、前記別の配線パターンの両側に位置し、前記別の配線パターンの延在方向に延在する一対の第２の配線パターンであり、
　前記第１の配線パターンは、前記別の配線パターン及び前記一対の第２の配線パターンと対向するように、前記別の配線パターンの延在方向に延在し、
　前記ビアは、前記別の配線パターンの延在方向に延在するとともに、当該延在方向において前記第１の配線パターンと前記一対の第２の配線パターンそれぞれとを隙間なく接続する一対のビアである、
　請求項１０に記載の電子基板。
　前記別の配線パターンは、信号配線パターンである、
　請求項１６に記載の電子基板。
　前記配線パターンは、前記配線パターンの幅方向に設けられた複数の前記ビアを含む、
　請求項１０に記載の電子基板。