WO2022230167A1 - 電子機器及び電子基板 - Google Patents

電子機器及び電子基板 Download PDF

Info

Publication number
WO2022230167A1
WO2022230167A1 PCT/JP2021/017173 JP2021017173W WO2022230167A1 WO 2022230167 A1 WO2022230167 A1 WO 2022230167A1 JP 2021017173 W JP2021017173 W JP 2021017173W WO 2022230167 A1 WO2022230167 A1 WO 2022230167A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring pattern
electronic
extending
layer
electronic component
Prior art date
Application number
PCT/JP2021/017173
Other languages
English (en)
French (fr)
Inventor
裕士 片山
義寛 加藤
大希 中家
年広 古賀
Original Assignee
ソニーグループ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーグループ株式会社 filed Critical ソニーグループ株式会社
Priority to CN202180097380.3A priority Critical patent/CN117242901A/zh
Priority to PCT/JP2021/017173 priority patent/WO2022230167A1/ja
Publication of WO2022230167A1 publication Critical patent/WO2022230167A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details

Definitions

  • the present disclosure relates to electronic equipment and electronic boards.
  • Various wiring patterns are provided on the electronic substrates of electronic devices. Ingenuity is required to utilize the area in the electronic substrate for the wiring pattern.
  • One aspect of the present disclosure enables utilization of regions within an electronic substrate.
  • An electronic device includes an electronic substrate having a wiring pattern, and an electronic component mounted on the electronic substrate, the wiring pattern extending through a first layer of the electronic substrate. a wiring pattern, a second wiring pattern extending through a second layer of the electronic substrate so as to face the first wiring pattern, and a via connecting the first layer and the second layer; The via extends in the extending direction of the wiring pattern and connects the first wiring pattern and the second wiring pattern without any gap in the extending direction.
  • An electronic board has a wiring pattern and is an electronic board on which an electronic component is mounted, wherein the wiring pattern is a first wiring pattern extending through a first layer of the electronic board. , a second wiring pattern extending through a second layer of the electronic substrate to face the first wiring pattern, and a via connecting the first layer and the second layer, the via comprising: It extends in the extending direction of the wiring pattern and connects the first wiring pattern and the second wiring pattern without a gap in the extending direction.
  • FIG. 1 is a diagram showing an example of a schematic configuration of an electronic device according to an embodiment
  • FIG. 1 is a cross-sectional view showing an example of a schematic configuration of an electronic substrate
  • FIG. It is a figure which shows typically the part of the wiring pattern in an electronic board.
  • FIG. 5 is a diagram showing an example of via shape
  • FIG. 5 is a diagram showing an example of via shape
  • FIG. 5 is a diagram showing an example of via shape;
  • FIG. 5 is a diagram showing an example of via shape;
  • FIG. 5 is a diagram showing an example of via shape;
  • It is a figure which shows typically the part of the wiring pattern in an electronic board.
  • 1 is a cross-sectional view showing an example of a schematic configuration of an electronic substrate;
  • FIG. 1 is a cross-sectional view showing an example of a schematic configuration of an electronic substrate;
  • FIG. It is a figure which shows typically the part of the wiring pattern in an electronic board.
  • 1 is a diagram showing an example of a schematic configuration of an electronic board before electronic components are mounted;
  • the number of high-speed signal wiring patterns and power supply wiring patterns in electronic substrates of mobile communication terminals and the like has increased, and the wiring area in electronic substrates has been squeezed.
  • Reducing the width of the power supply wiring pattern is one of the challenges in advancing the miniaturization and lowering of the layers of electronic substrates.
  • reduction of power consumption can be considered, but there are many cases where reduction of power consumption cannot be expected in the first place.
  • the power supply wiring pattern may be provided over a plurality of layers, the total wiring pattern width of each layer (total of all layers) cannot be reduced after all.
  • the minimum width of the manufacturable wiring pattern increases, and the width of wiring patterns other than the power supply wiring pattern also increases. For example, some of these issues can be addressed by the disclosed technology.
  • FIG. 1 is a diagram illustrating an example of a schematic configuration of an electronic device according to an embodiment.
  • the electronic device 1 are a mobile terminal device such as a smart phone, an imaging device such as a digital camera, and the like.
  • FIG. 1 illustrates (a part of) an electronic substrate 2, and electronic components 3 and 4 among the constituent elements of the electronic device 1.
  • the figure shows an XYZ coordinate system.
  • the X-axis direction and the Y-axis direction correspond to the planar direction of the electronic substrate 2 .
  • the Z-axis direction corresponds to the thickness direction of the electronic substrate 2 .
  • the electronic board 2 is a multilayer board.
  • the electronic board 2 is a 10-layer board, of which layers L1 and L10 appear in FIG.
  • the layer L1 is the surface layer of the electronic substrate 2 on the Z-axis positive direction side.
  • the layer L10 is a surface layer of the electronic substrate 2 on the Z-axis negative direction side.
  • the electronic substrate 2 has a wiring pattern that (electrically) connects the electronic components 3 and 4 .
  • the electronic component 3 and the electronic component 4 are examples of electronic components mounted on the electronic board 2 (first electronic component and second electronic component).
  • the electronic component 3 and the electronic component 4 are both provided on the layer L1 of the electronic substrate 2, and arranged at positions separated from each other in the X-axis direction (arranged at intervals).
  • the electronic component 3 and the electronic component 4 can be any electronic component for realizing the function of the electronic device 1.
  • Examples of electronic components are processors, power supply ICs, and the like.
  • Examples of wiring patterns that the electronic substrate 2 has include a power wiring pattern, a signal wiring pattern, a ground wiring pattern, and the like.
  • the power supply wiring pattern is a wiring pattern for power supply (electric power supply), and a larger current flows therethrough than, for example, the signal wiring pattern.
  • the signal wiring pattern is a wiring pattern for signal supply, and transmits analog signals and digital signals.
  • the ground wiring pattern has a reference potential (ground).
  • the wiring pattern of the electronic board 2 is a power supply wiring that connects the electronic components 3 and 4. Contains patterns. The power wiring pattern will be described in detail.
  • FIG. 2 is a cross-sectional view showing an example of a schematic configuration of an electronic substrate.
  • FIG. 2 schematically shows cross sections of the electronic substrate 2, the electronic components 3, and the electronic components 4 when viewed in the surface direction of the electronic substrate 2 (in this example, the Y-axis positive direction). Note that the sizes of the electronic substrate 2, the electronic components 3, and the electronic components 4 appearing in the drawings are not necessarily accurate, and this also applies to other drawings.
  • Each layer of the electronic substrate 2 is illustrated as layers L1 to L10.
  • Layer L2, layer L3, layer L4, layer L5, layer L6, layer L7, layer L8, and layer L9, which are inner layers, are arranged in this order between layer L1 and layer L10, which are surface layers (toward the negative direction of the Z axis). )To position.
  • the wiring pattern of the electronic substrate 2 is shown as a wiring pattern P.
  • the wiring pattern P is the power supply wiring pattern here.
  • the electronic component 3 and the electronic component 4 are connected to each other through the wiring pattern P, more specifically, through the wiring pattern P and land patterns, vias, and the like.
  • the wiring pattern P is formed using at least two layers, a first layer and a second layer, among the layers L1 to L10 of the electronic substrate 2.
  • the first layer and the second layer may be layers that are adjacent to each other in the stacking direction (Z-axis direction).
  • the first layer is layer L5 and the second layer is layer L6.
  • the electronic component 3 is connected to one end of the wiring pattern P (the end on the electronic component 3 side) via the wiring pattern P1a, the via V12a, the wiring pattern P2a, the via V23a, the wiring pattern P3a, the via V34a, the wiring pattern P4a, and the via V45a.
  • the wiring pattern P1a, the wiring pattern P2a, the wiring pattern P3a, and the wiring pattern P4a are land patterns provided on the layers L1, L2, L3, and L4.
  • the via V12a, the via V23a, the via V34a, and the via V45a connect the wiring pattern P1a and the wiring pattern P2a, the wiring pattern P2a and the wiring pattern P3a, the wiring pattern P3a and the wiring pattern P4a, the wiring pattern P4a and the wiring pattern P, respectively.
  • the wiring pattern P ⁇ b>1 a is connected to an output terminal of the electronic component 3 , more specifically, a terminal for outputting power to be supplied to the electronic component 4 .
  • each of the via V12a, the via V23a, the via V34a, and the via V45a may be a plurality of vias provided in parallel.
  • the via V12a, the via V23a, the via V34a, and the via V45a may be integrally formed in the vertical direction (Z-axis direction). The same applies to vias V12c and the like, which will be described later.
  • the electronic component 4 is connected to the other end of the wiring pattern P (the end on the electronic component 4 side) via the wiring pattern P1c, the via V12c, the wiring pattern P2c, the via V23c, the wiring pattern P3c, the via V34c, the wiring pattern P4c, and the via V45c. part).
  • the wiring pattern P1c, the wiring pattern P2c, the wiring pattern P3c, and the wiring pattern P4c are land patterns provided on the layers L1, L2, L3, and L4.
  • a via V12c, a via V23c, a via V34c, and a via V45c connect the wiring pattern P1c and the wiring pattern P2c, the wiring pattern P2c and the wiring pattern P3c, the wiring pattern P3c and the wiring pattern P4, the wiring pattern P4c and the wiring pattern P, respectively.
  • the wiring pattern P1c is connected to an input terminal of the electronic component 4, more specifically, a terminal to which power from the electronic component 3 is supplied.
  • FIG. 3 is a diagram schematically showing a wiring pattern portion on an electronic substrate. 2 and 3, the wiring pattern P includes a wiring pattern P5, a wiring pattern P6, and vias V56.
  • the wiring pattern P5 is a first wiring pattern provided on the layer L5 so as to extend the layer L5 (first layer).
  • the wiring pattern P5 includes one end portion P5a, an extension portion P5b, and the other end portion P5c.
  • One end portion P5a is a portion on the electronic component 3 side (X-axis negative direction side), and in this example includes a land pattern to which the above-described via V45a is connected.
  • the extending portion P5b is a portion extending from the one end portion P5a to the other end portion P5c, and is connected between the one end portion P5a and the other end portion P5c.
  • the other end portion P5c is a portion on the electronic component 4 side (X-axis positive direction side), and in this example includes a land pattern to which the above-described via V45c is connected.
  • the wiring pattern P6 is a second wiring pattern provided on the layer L6 so as to extend the layer L6 (second layer).
  • the wiring pattern P6 extends so as to face the wiring pattern P5.
  • the wiring pattern P6 includes one end portion P6a, an extension portion P6b, and the other end portion P6c.
  • the one end portion P6a is a portion located on the electronic component 3 side, and faces the one end portion P5a of the wiring pattern P5 in the Z-axis direction.
  • the extending portion P6b is a portion extending from the one end portion P6a to the other end portion P6c, is connected between the one end portion P6a and the other end portion P5c, and faces the extending portion P5b of the wiring pattern P5.
  • the other end P6c is located on the electronic component 4 side and faces the other end P5c of the wiring pattern P5.
  • the via V56 extends in the extending direction (X-axis direction) of the wiring pattern P and connects the wiring pattern P5 and the wiring pattern P6 without any gap in the extending direction.
  • the via V56 includes an end portion V56a, an extension portion V56b, and the other end portion V56c.
  • the one end portion V56a is a portion located on the electronic component 3 side, and connects the one end portion P5a of the wiring pattern P5 and the one end portion P6a of the wiring pattern P6.
  • the extending portion V56b is a portion extending from the one end portion V56a to the other end portion V56c, and is connected between the one end portion V56a and the other end portion V56c.
  • the extension portion V56b connects the extension portion P5b of the wiring pattern P5 and the extension portion P6b of the wiring pattern P6.
  • the extending portion V56b connects the one end portion P5a of the wiring pattern P5 and the one end portion P6a of the wiring pattern P6 without a gap in the extending direction (X-axis direction).
  • the other end V56c is located on the electronic component 4 side, and connects the other end P5c of the wiring pattern P5 and the other end P6c of the wiring pattern P6.
  • the via V56 having the above configuration has a shape whose longitudinal direction is the extending direction of the wiring pattern P.
  • the via V56 when viewed in the thickness direction (Z-axis direction) of the electronic substrate 2, the via V56 may include a portion extending with a constant width.
  • the extending portion V56b of the via V56 includes a portion extending with a constant width.
  • the one end V56a and the other end V56c may also include portions extending with a constant width.
  • vias V56 may have various shapes other than the shape illustrated in FIG. 3, which will be explained later with reference to FIGS. 8-11.
  • the via V56 is a third wiring pattern forming the wiring pattern P together with the wiring pattern P5 (first wiring pattern) and the wiring pattern P6 (second wiring pattern).
  • the wiring pattern P5 and the wiring pattern P6 are provided on the layer L5 and the layer L6, while the via V56 is provided between the layer L5 and the layer L6.
  • the via V56 has a shape different from a conventional single cylindrical via. Such a via V56 is formed using laser processing or the like, for example. A hole having a shape corresponding to the corresponding layer of the electronic substrate 2 is formed by laser irradiation. A via V56 is formed by plating the inner surface of the formed hole with a conductive material such as metal. The inside of the via (the inside of the hole) may be void or filled. This will be described with reference to FIGS. 4 and 5 as well.
  • FIGS. 4 and 5 are diagrams showing examples of cross-sectional shapes of wiring patterns when viewed in the extending direction of the wiring patterns.
  • FIG. 4 only the inner surface of via V56 is plated with a conductive material and there is an air gap inside (inside) via V56.
  • the inside of via V56 is filled with a conductive member. Since the inside of the via V56 is filled with the conductive material, the conductivity of the via V56 is improved.
  • the via V56 can function more favorably as the third wiring pattern.
  • the wiring pattern width on each layer of the wiring pattern P is illustrated as the wiring pattern width W.
  • the wiring pattern width W can be narrowed by the amount that the via V56 functions as the third wiring pattern. This will be described with reference to a comparative example as well.
  • FIG. 6 and 7 are diagrams showing comparative examples.
  • the electronic board 2E according to the comparative example differs from the electronic board 2 (FIGS. 2 and 3) in that it has a wiring pattern PE instead of the wiring pattern P.
  • the wiring pattern PE includes a wiring pattern P5E, a via V56E and a wiring pattern P6E.
  • the wiring pattern P5E extends through the layer L5.
  • the wiring pattern P6E extends through the layer L6 so as to face the wiring pattern P5E.
  • the vias V56E are a plurality of vias that discretely (at intervals) connect the wiring pattern P5E and the wiring pattern P6E in the extending direction (X-axis direction) of the wiring pattern PE.
  • FIG. 7 also shows the wiring pattern width WE on each layer in the wiring pattern PE. 3 and 7, it is understood that the wiring pattern width W (FIG. 3) is narrower than the wiring pattern width WE (FIG. 7). This is because, as described above, in the wiring pattern P, the wiring pattern width W can be narrowed by the amount that the via V56 functions as the third wiring pattern.
  • the wiring pattern P is a power supply wiring pattern
  • the wiring pattern width W on each layer of the wiring pattern P can be narrowed.
  • the above embodiment is merely an example in which the wiring pattern P is a power supply wiring pattern. Several modifications of the power supply wiring pattern will be described.
  • the via V56 may have various shapes. Some examples are described with reference to FIGS. 8-11.
  • FIG. 8 to 11 are diagrams showing examples of via shapes.
  • the shape of the via V56 when viewed in the thickness direction (Z-axis direction) of the electronic substrate 2 is shown.
  • the one end V56a, the extension V56b, and the other end V56c of the via V56 extend with a constant width and are rectangular, as in FIG. 3 described above. have a shape.
  • one end portion V56a and the other end portion V56c of the via V56 have rounded corners of a rectangular shape. Corner roundness is defined, for example, by a radius of curvature.
  • one end V56a and the other end V56c of the via V56 have an oval shape (a semicircular shape in this example).
  • the via V56 is an aggregate of a plurality of circular vias, and is formed by providing adjacent circular vias so as to partially overlap each other.
  • a plurality of vias V56 may be provided in the direction of the wiring pattern width W of one wiring pattern P. This will be described with reference to FIG.
  • FIG. 12 is a diagram schematically showing a wiring pattern portion on an electronic substrate.
  • the via V56 includes two vias V56 in the direction of the wiring pattern width W (X-axis direction).
  • the two vias V56 are connected in parallel between the wiring pattern P5 and the wiring pattern P6 via the wiring pattern P5 and the wiring pattern P6.
  • the wiring pattern width W of the wiring pattern P is considerably larger than the width of the via V56. be. More area can be utilized in the electronic substrate 2 than if only one via V56 of the same width is provided.
  • FIG. 13 is a cross-sectional view showing an example of a schematic configuration of an electronic board.
  • electronic component 4 is provided on layer L10 of electronic substrate 2 .
  • the electronic component 4 is connected to the wiring pattern P (the other end P6c of the wiring pattern P6) via the wiring pattern P10c, the via V910c, the wiring pattern P9c, the via V89c, the wiring pattern P8c, the via V78c, the wiring pattern P7c, and the via V67c.
  • the wiring pattern P10c, the wiring pattern P9c, the wiring pattern P8c, and the wiring pattern P7c are land patterns provided on the layer L10, the layer L9, the layer L8, and the layer L7.
  • a via V910c, a via V89c, a via V78c, and a via V67c connect the wiring pattern P10c and the wiring pattern P9c, the wiring pattern P9c and the wiring pattern P8c, the wiring pattern P8c and the wiring pattern P7c, the wiring pattern P7c and the wiring pattern P, respectively.
  • the other end portion P6c of the wiring pattern P6 includes a land pattern to which the via V67c is connected.
  • first wiring pattern and the second wiring pattern both extend through the inner layers (layer L5 and layer L6) of the electronic substrate 2 has been described.
  • one wiring pattern may extend the surface layer (layer L1 or layer L10) of the electronic substrate 2 . This will be described with reference to FIG.
  • FIG. 14 is a cross-sectional view showing an example of a schematic configuration of an electronic board.
  • the wiring pattern P includes a wiring pattern P1 extending in the layer L1, a wiring pattern P2 extending in the layer L2, and a via V12 connecting the wiring pattern P1 and the wiring pattern P2.
  • One end of the wiring pattern P1 (part on the negative side of the X-axis) includes a land pattern to which the output terminal of the electronic component 3 is connected.
  • the other end (part on the positive side of the X-axis) of the wiring pattern P1 includes a land pattern to which the input terminal of the electronic component 4 is connected.
  • the via V12 extends in the extending direction of the wiring pattern P (X-axis direction) and connects the wiring pattern P1 and the wiring pattern P2 in the extending direction of the wiring pattern P without any gap.
  • the wiring pattern P may be formed so as to include a wiring pattern extending through the layer L10.
  • the wiring pattern P is formed using two layers (eg, layer L5 and layer L6) that are adjacent in the stacking direction (Z-axis direction) of the electronic substrate 2 .
  • the wiring pattern P may be formed using three or more layers arranged in the stacking direction of the electronic substrate 2 .
  • the wiring pattern P may have a bent portion, a curved portion, or the like in the middle and may extend in a different direction.
  • the via V56 may be formed so as to change its direction to match the wiring pattern P and extend.
  • FIG. 15 is a diagram schematically showing a wiring pattern portion on an electronic substrate.
  • the electronic board 2 has a wiring pattern P, which is a ground wiring pattern, and a wiring pattern P6-2 different from the wiring pattern P. As shown in FIG.
  • the wiring pattern P6-2 extends through the layer L6 (example of the second layer).
  • the electronic component 4 may be a processor or the like that operates according to signals from the electronic component 3 .
  • the electronic component 3 and the electronic component 4 are connected to each other via the wiring pattern P6-2.
  • the wiring pattern P6 is a pair of wiring patterns P6, P6 located on both sides of the wiring pattern P6-2 and extending in the extending direction (X-axis direction) of the wiring pattern P6-2.
  • the wiring pattern P5 extends in the extending direction of the wiring pattern P6-2 so as to face the wiring pattern P6-2 and the pair of wiring patterns P6, P6.
  • the via V56 is a pair of vias V56, V56 extending in the extending direction of the wiring pattern P6-2 and connecting the wiring pattern P5 and the pair of wiring patterns P6, P6 without gaps in the extending direction. .
  • both sides of the wiring pattern P6-2 are guarded by a pair of vias V56, V56 (that is, the ground wiring pattern) without gaps.
  • V56, V56 that is, the ground wiring pattern
  • the noise shielding (containment) effect can be enhanced more than when vias are provided discretely (at intervals) on both sides of the wiring pattern P6-2.
  • the via V56 and the same configuration as the wiring pattern P5 are provided in this order on the opposite side of the wiring pattern P5 (that is, on the layer L7) with the wiring pattern P6 and the wiring pattern P6-2 interposed therebetween in the Z-axis direction. may be By covering the entire periphery of the wiring pattern P6-2 with the ground wiring pattern, the noise blocking effect can be further enhanced.
  • FIG. 16 is a diagram showing an example of a schematic configuration of an electronic board before electronic components are mounted.
  • the electronic component 3 and the electronic component 4 indicated by dashed lines are not yet mounted on the electronic board 2 . Even with such an electronic board 2, it is possible to utilize the area in the electronic board 2 by having the wiring pattern P described above.
  • the electronic device 1 includes an electronic board 2 having a wiring pattern P, and electronic components 3 and 4 mounted on the electronic board 2.
  • the wiring pattern P includes a wiring pattern P5 (first wiring pattern) extending through a layer L5 (example of a first layer) of the electronic substrate 2 and a layer L6 ( a wiring pattern P6 (second wiring pattern) extending through the second layer) and a via V56 connecting the layer L5 and the layer L6.
  • the via V56 extends in the extending direction (X-axis direction) of the wiring pattern P and connects the wiring pattern P5 and the wiring pattern P6 without any gap in the extending direction.
  • the via V56 functions as a third wiring pattern forming the wiring pattern P together with the wiring pattern P5 and the wiring pattern P6. Since wiring patterns can be provided not only on the layers of the electronic substrate 2 but also between the layers of the electronic substrate 2, the area inside the electronic substrate 2 can be utilized accordingly.
  • the inside of the via V56 may be filled with a conductive member.
  • the conductivity of the via V56 can be improved.
  • the via V56 can function more favorably as the third wiring pattern.
  • the wiring pattern P may be a power supply wiring pattern.
  • the wiring pattern width W on each layer of the wiring pattern P can be narrowed.
  • the electronic component 3 and the electronic component 4 may be the first electronic component and the second electronic component that are connected to each other through the wiring pattern P.
  • the wiring pattern P5 has one end P5a located on the electronic component 3 side (X-axis negative direction side), the other end P5c located on the electronic component 4 side (X-axis positive direction side), and an end portion P5c located on the electronic component 4 side (X-axis positive direction side). and an extension portion P5b extending to the portion P5c.
  • the wiring pattern P6 includes one end portion P6a located on the electronic component 3 side, the other end portion P6c located on the electronic component 4 side, and an extension portion P6b extending from the one end portion P6a to the other end portion P6c.
  • the via V56 has one end portion V56a connecting the one end portion P5a of the wiring pattern P5 and the one end portion P6a of the wiring pattern P6, and the other end portion connecting the other end portion P5c of the wiring pattern P5 and the other end portion P6c of the wiring pattern P6.
  • the extending portion V56b of the via V56 may include a portion extending with a constant width.
  • the wiring pattern P5 and the wiring pattern P6 can be connected without a gap in the extending direction by the via V56.
  • the wiring pattern P may be a ground wiring pattern.
  • the electronic board 2 may have another wiring pattern P6-2 (for example, a signal wiring pattern) extending through the layer L6 (second layer).
  • the wiring pattern P6 may be a pair of wiring patterns P6, P6 located on both sides of another wiring pattern P6-2 and extending in the extending direction (X-axis direction) of the another wiring pattern P6-2.
  • the wiring pattern P5 may extend in the extending direction of the wiring pattern P6-2 so as to face the wiring pattern P6-2 and the pair of wiring patterns P6, P6.
  • the via V56 extends in the extending direction of another wiring pattern P6-2 and connects the wiring pattern P5 and the pair of wiring patterns P6, P6 without gaps in the extending direction. can be As a result, both sides of the other wiring pattern P6-2 can be guarded by the ground wiring pattern without gaps, and the noise blocking effect can be enhanced.
  • the wiring pattern P may include a plurality of vias V56 provided in the width direction of the wiring pattern P (X-axis direction). More area can be utilized in the electronic substrate 2 than if only one via V56 of, for example, the same width is provided.
  • the electronic board 2 described with reference to FIGS. 1 to 3, 15 and 16 is also one of the embodiments.
  • the electronic board 2 has a wiring pattern P and is an electronic board on which electronic components 3 and 4 are mounted.
  • the wiring pattern P is as described above, and therefore the area inside the electronic substrate 2 can be utilized.
  • the present technology can also take the following configuration.
  • the via is a third wiring pattern that forms the wiring pattern together with the first wiring pattern and the second wiring pattern, The electronic device according to (1).
  • the inside of the via is filled with a conductive member, The electronic device according to (1) or (2).
  • the wiring pattern is a power supply wiring pattern, The electronic device according to any one of (1) to (3).
  • the electronic component includes a first electronic component and a second electronic component that are connected to each other via the wiring pattern,
  • the first wiring pattern is one end located on the side of the first electronic component; the other end located on the side of the second electronic component; an extension extending from the one end to the other end; including
  • the second wiring pattern is one end located on the side of the first electronic component; the other end located on the side of the second electronic component; an extension extending from the one end to the other end; including
  • the via is one end connecting the one end of the first wiring pattern and the one end of the second wiring pattern; the other end connecting the other end of the first wiring pattern and the other end of the second wiring pattern; an extension portion connecting the extension portion of the first wiring pattern and the extension portion of the second wiring pattern; including,
  • the extending portion of the via includes a portion extending with a constant width, The electronic device according to (5).
  • the wiring pattern is a ground wiring pattern
  • the electronic substrate has another wiring pattern extending through the second layer, the second wiring pattern is a pair of second wiring patterns positioned on both sides of the another wiring pattern and extending in the extending direction of the another wiring pattern; the first wiring pattern extends in an extending direction of the another wiring pattern so as to face the another wiring pattern and the pair of second wiring patterns;
  • the vias are a pair of vias extending in an extending direction of the another wiring pattern and connecting the first wiring pattern and the pair of second wiring patterns without gaps in the extending direction. be, The electronic device according to any one of (1) to (3).
  • the another wiring pattern is a signal wiring pattern, The electronic device according to (7). (9) wherein the wiring pattern includes a plurality of vias provided in the width direction of the wiring pattern, The electronic device according to any one of (1) to (8). (10) An electronic substrate having a wiring pattern and on which electronic components are mounted, The wiring pattern is a first wiring pattern extending through a first layer of the electronic substrate; a second wiring pattern extending through a second layer of the electronic substrate so as to face the first wiring pattern; a via connecting the first layer and the second layer; including The via extends in the extending direction of the wiring pattern and connects the first wiring pattern and the second wiring pattern in the extending direction without a gap. Electronic substrate.
  • the via is a third wiring pattern that forms the wiring pattern together with the first wiring pattern and the second wiring pattern,
  • (12) The inside of the via is filled with a conductive member, The electronic board according to (10) or (11).
  • the wiring pattern is a power supply wiring pattern, (10) The electronic substrate according to any one of (12).
  • the electronic component includes a first electronic component and a second electronic component that are connected to each other via the wiring pattern,
  • the first wiring pattern is one end located on the side of the first electronic component; the other end located on the side of the second electronic component; an extension extending from the one end to the other end; including
  • the second wiring pattern is one end located on the side of the first electronic component; the other end located on the side of the second electronic component; an extension extending from the one end to the other end; including
  • the via is one end connecting the one end of the first wiring pattern and the one end of the second wiring pattern; the other end connecting the other end of the first wiring pattern and the other end of the second wiring pattern; an extension portion connecting the extension portion of the first wiring pattern and the extension portion of the second wiring pattern; including, (10) The electronic substrate according to any one of (13).
  • the extending portion of the via includes a portion extending with a constant width, The electronic substrate according to (14).
  • the wiring pattern is a ground wiring pattern,
  • the electronic substrate has another wiring pattern extending through the second layer, the second wiring pattern is a pair of second wiring patterns positioned on both sides of the another wiring pattern and extending in the extending direction of the another wiring pattern;
  • the first wiring pattern extends in an extending direction of the another wiring pattern so as to face the another wiring pattern and the pair of second wiring patterns;
  • the vias are a pair of vias extending in an extending direction of the another wiring pattern and connecting the first wiring pattern and the pair of second wiring patterns without gaps in the extending direction.
  • the another wiring pattern is a signal wiring pattern,

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

電子機器(1)は、配線パターン(P)を有する電子基板(2)と、電子基板(2)に実装された電子部品(3、4)と、を備え、配線パターン(P)は、電子基板(2)の第1の層(L5)を延在する第1の配線パターン(P5)と、第1の配線パターン(P5)と対向するように電子基板(2)の第2の層(L6)を延在する第2の配線パターン(P6)と、第1の層(L5)及び第2の層(L6)を接続するビア(V56)と、を含み、ビア(V56)は、配線パターン(P)の延在方向に延在するとともに、当該延在方向において第1の配線パターン(P5)及び第2の配線パターン(P6)どうしを隙間なく接続する。

Description

電子機器及び電子基板
 本開示は、電子機器及び電子基板に関する。
 基板には、さまざまな配線パターンが設けられる(例えば特許文献1を参照)。
特開2015-79899号公報
 電子機器の電子基板には、さまざまな配線パターンが設けられる。配線パターンのために電子基板内の領域を活用するための工夫が求められる。
 本開示の一側面は、電子基板内の領域を活用することを可能にする。
 本開示の一側面に係る電子機器は、配線パターンを有する電子基板と、電子基板に実装された電子部品と、を備え、配線パターンは、電子基板の第1の層を延在する第1の配線パターンと、第1の配線パターンと対向するように電子基板の第2の層を延在する第2の配線パターンと、第1の層及び第2の層を接続するビアと、を含み、ビアは、配線パターンの延在方向に延在するとともに、当該延在方向において第1の配線パターン及び第2の配線パターンどうしを隙間なく接続する。
 本開示の一側面に係る電子基板は、配線パターンを有し、電子部品が実装される電子基板であって、配線パターンは、電子基板の第1の層を延在する第1の配線パターンと、第1の配線パターンと対向するように電子基板の第2の層を延在する第2の配線パターンと、第1の層及び第2の層を接続するビアと、を含み、ビアは、配線パターンの延在方向に延在するとともに、当該延在方向において第1の配線パターン及び第2の配線パターンどうしを隙間なく接続する。
実施形態に係る電子機器の概略構成の例を示す図である。 電子基板の概略構成の例を示す断面図である。 電子基板における配線パターンの部分を模式的に示す図である。 配線パターンの延在方向にみたときの配線パターンの断面形状の例を示す図である。 配線パターンの延在方向にみたときの配線パターンの断面形状の例を示す図である。 比較例を示す図である。 比較例を示す図である。 ビア形状の例を示す図である。 ビア形状の例を示す図である。 ビア形状の例を示す図である。 ビア形状の例を示す図である。 電子基板における配線パターンの部分を模式的に示す図である。 電子基板の概略構成の例を示す断面図である。 電子基板の概略構成の例を示す断面図である。 電子基板における配線パターンの部分を模式的に示す図である。 電子部品が実装される前の状態の電子基板の概略構成の例を示す図である。
 以下に、本開示の実施形態について図面に基づいて詳細に説明する。なお、以下の各実施形態において、同一の要素には同一の符号を付し、重複する説明は省略する。
 以下に示す項目順序に従って本開示を説明する。
  1.序
  2.実施形態
   2.1 電源配線パターンの例
   2.2 電源配線パターンの変形例
   2.3 グランド配線パターンの例
   2.4 電子部品が実装される前の状態の電子基板の例
  3.効果の例
1.序
 例えば第5世代移動通信システム(5G)の導入に伴い、移動体通信端末等の電子基板内の高速信号配線パターンや電源配線パターンが増え、電子基板内の配線領域が圧迫されている。電子基板の小型化、低層化を進めるうえで、電源配線パターン幅の削減は課題の1つである。対策として、電力消費の削減が考えられるが、そもそも電力消費の削減が見込めない場合も少なくない。電源配線パターンを複数層に跨って設けることもあるが、各層の合計(全層合計)の配線パターン幅は結局のところ削減できない。配線パターンの厚さ(銅等の厚さ)を増やすことも考えられるが、製造可能な最小配線パターン幅が大きくなり、電源配線パターン以外の配線パターンの幅も大きくなる。例えばこれらの課題のいくつかが、開示される技術によって対処され得る。
2.実施形態
 図1は、実施形態に係る電子機器の概略構成の例を示す図である。電子機器1の例は、スマートフォン等のモバイル端末装置、デジタルカメラ等の撮像装置等である。図1には、電子機器1が備える構成要素のうち、電子基板2(の一部)と、電子部品3及び電子部品4とが例示される。図には、XYZ座標系が示される。X軸方向及びY軸方向は、電子基板2の面方向に相当する。Z軸方向は、電子基板2の厚さ方向に相当する。
 電子基板2は、多層基板である。この例では、電子基板2は10層基板であり、それらの層のうちの層L1及び層L10が図1に現れる。層L1は、電子基板2のZ軸正方向側の表層である。層L10は、電子基板2のZ軸負方向側の表層である。図1には表れないが、電子基板2は、電子部品3と電子部品4とを(電気的に)接続する配線パターンを有する。
 電子部品3及び電子部品4は、電子基板2に実装される電子部品の例(第1の電子部品及び第2の電子部品)である。この例では、電子部品3及び電子部品4は、いずれも電子基板2の層L1上に設けられ、X軸方向において互いに離れた位置に配置される(間隔をあけて配置される)。
 電子部品3及び電子部品4は、電子機器1の機能を実現するためのあらゆる電子部品であり得る。電子部品の例は、プロセッサ、電源IC等である。
 電子基板2が有する配線パターンの例は、電源配線パターン、信号配線パターン、グラウド配線パターン等である。電源配線パターンは、電源供給(電力供給)用の配線パターンであり、例えば信号配線パターンと比較して、大きな電流が流れる。信号配線パターンは、信号供給用の配線パターンであり、アナログ信号やデジタル信号を伝送する。グランド配線パターンは、基準電位(グランド)を有する。
 例えば、電子部品3が電源ICであり、電子部品4がその電源ICからの電力で動作するプロセッサである場合、電子基板2の配線パターンは、電子部品3と電子部品4とを接続する電源配線パターンを含む。電源配線パターンについて詳述する。
2.1 電源配線パターンの例
 図2は、電子基板の概略構成の例を示す断面図である。図2には、電子基板2の面方向(この例ではY軸正方向)にみたときの電子基板2、電子部品3及び電子部品4の断面が模式的に示される。なお、図に現れる電子基板2、電子部品3及び電子部品4の大きさは必ずしも正確ではなく、この点は他の図も同様である。
 電子基板2の各層が、層L1~層L10として図示される。表層である層L1と層L10との間に、内層である層L2、層L3、層L4、層L5、層L6、層L7、層L8及び層L9がこの順に(Z軸負方向に向かって)位置する。
 電子基板2が有する配線パターンを、配線パターンPと称し図示する。上述のとおり、ここでは、配線パターンPは、電源配線パターンである。電子部品3及び電子部品4は、配線パターンPを介して、より具体的にはランドパターンやビア等及び配線パターンPを介して、互いに接続される。配線パターンPは、電子基板2が有する層L1~層L10のうち、少なくとも第1の層及び第2の層の2つの層を用いて形成される。第1の層及び第2の層は、積層方向(Z軸方向)において互いに隣り合う層であってよい。この例では、第1の層は層L5であり、第2の層は層L6である。
 電子部品3は、配線パターンP1a、ビアV12a、配線パターンP2a、ビアV23a、配線パターンP3a、ビアV34a、配線パターンP4a及びビアV45aを介して、配線パターンPの一端部(電子部品3側の端部)に接続される。配線パターンP1a、配線パターンP2a、配線パターンP3a及び配線パターンP4aは、層L1、層L2、層L3及び層L4に設けられるランドパターンである。ビアV12a、ビアV23a、ビアV34a並びにビアV45aは、配線パターンP1a及び配線パターンP2a、配線パターンP2a及び配線パターンP3a、配線パターンP3a及び配線パターンP4a並びに配線パターンP4a及び配線パターンPを接続する。配線パターンP1aは、電子部品3の出力端子、より具体的には電子部品4に供給する電力を出力する端子に接続される。なお、ビアV12a、ビアV23a、ビアV34a及びビアV45aのそれぞれは、並列に設けられた複数のビアであってもよい。また、ビアV12a、ビアV23a、ビアV34a及びビアV45aは、縦方向(Z軸方向)において一体形成されていてもよい。後述のビアV12c等についても同様である。
 電子部品4は、配線パターンP1c、ビアV12c、配線パターンP2c、ビアV23c、配線パターンP3c、ビアV34c、配線パターンP4c及びビアV45cを介して、配線パターンPの他端部(電子部品4側の端部)に接続される。配線パターンP1c、配線パターンP2c、配線パターンP3c及び配線パターンP4cは、層L1、層L2、層L3及び層L4に設けられるランドパターンである。ビアV12c、ビアV23c、ビアV34c並びにビアV45cは、配線パターンP1c及び配線パターンP2c、配線パターンP2c及び配線パターンP3c、配線パターンP3c及び配線パターンP4並びに配線パターンP4c及び配線パターンPを接続する。配線パターンP1cは、電子部品4の入力端子、より具体的には電子部品3からの電力が供給される端子に接続される。
 配線パターンPについて、図3も参照して説明する。図3は、電子基板における配線パターンの部分を模式的に示す図である。図2及び図3を参照すると、配線パターンPは、配線パターンP5と、配線パターンP6と、ビアV56とを含む。
 配線パターンP5は、層L5(第1の層)を延在するように層L5に設けられる第1の配線パターンである。配線パターンP5は、一端部P5aと、延在部P5bと、他端部P5cとを含む。一端部P5aは、電子部品3側(X軸負方向側)の部分であり、この例では上述のビアV45aが接続されるランドパターンを含む。延在部P5bは、一端部P5aから他端部P5cまで延在する部分であり、一端部P5aと他端部P5cとの間に接続される。他端部P5cは、電子部品4側(X軸正方向側)の部分であり、この例では上述のビアV45cが接続されるランドパターンを含む。
 配線パターンP6は、層L6(第2の層)を延在するように層L6に設けられる第2の配線パターンである。配線パターンP6は、配線パターンP5と対向するように延在する。配線パターンP6は、一端部P6aと、延在部P6bと、他端部P6cとを含む。一端部P6aは、電子部品3側に位置する部分であり、Z軸方向において、配線パターンP5の一端部P5aと対向する。延在部P6bは、一端部P6aから他端部P6cまで延在する部分であり、一端部P6aと他端部P5cとの間に接続され、配線パターンP5の延在部P5bと対向する。他端部P6cは、電子部品4側に位置する部分であり、配線パターンP5の他端部P5cと対向する。
 ビアV56は、配線パターンPの延在方向(X軸方向)に延在するとともに、その延在方向において配線パターンP5及び配線パターンP6どうしを隙間なく接続する。ビアV56は、一端部V56aと、延在部V56bと、他端部V56cとを含む。
 一端部V56aは、電子部品3側に位置する部分であり、配線パターンP5の一端部P5aと配線パターンP6の一端部P6aとを接続する。延在部V56bは、一端部V56aから他端部V56cまで延在する部分であり、一端部V56aと他端部V56cとの間に接続される。延在部V56bは、配線パターンP5の延在部P5bと配線パターンP6の延在部P6bとを接続する。延在部V56bは、延在方向(X軸方向)において、配線パターンP5の一端部P5a及び配線パターンP6の一端部P6aどうしを隙間なく接続する。他端部V56cは、電子部品4側に位置する部分であり、配線パターンP5の他端部P5cと配線パターンP6の他端部P6cとを接続する。
 上記の構成を備えるビアV56は、配線パターンPの延在方向を長手方向とする形状を有する。例えば、電子基板2の厚さ方向(Z軸方向)にみたときに、ビアV56は、一定の幅で延在する部分を含んでよい。図3に示される例では、ビアV56の延在部V56bは、一定の幅で延在する部分を含む。一端部V56a及び他端部V56cも、一定の幅で延在する部分を含み得る。ただし、ビアV56は、図3に例示される形状以外のさまざまな形状を有してよく、この点は後に図8~図11を参照して説明する。
 ビアV56は、配線パターンP5(第1の配線パターン)及び配線パターンP6(第2の配線パターン)とともに配線パターンPを形成する第3の配線パターンである。配線パターンP5及び配線パターンP6が層L5上及び層L6上に設けられるのに対し、ビアV56は、層L5と層L6との間に設けられる。このように、電子基板2の層上だけでなく電子基板2の層間にも配線パターンを設けることにより、これまで以上に電子基板2内の領域を活用することが可能になる。
 ビアV56は、従来のような単一の円柱形状のビアとは異なる形状を有する。このようなビアV56は、例えば、レーザ加工等を用いて形成される。レーザ照射により、電子基板2の対応する層に対応する形状の孔を形成する。形成した孔の内側の表面を金属等の導電性部材でメッキすることにより、ビアV56が形成される。ビアの内側(孔の内側)は空隙であってもよいし、埋められていてもよい。これについて、図4及び図5も参照して説明する。
 図4及び図5は、配線パターンの延在方向にみたときの配線パターンの断面形状の例を示す図である。図4に示される例では、ビアV56の内側の表面だけが導電性部材でメッキされており、ビアV56の内側(内部)に空隙が存在する。図5に示される例では、ビアV56の内側が導電性部材で埋められている。ビアV56の内側が導電性部材で埋められている分、ビアV56の導電性が向上する。例えばビアV56を第3の配線パターンとしてより好適に機能させることができる。
 再び図3を参照すると、配線パターンPの各層上(層L5上及び層L6上)の配線パターン幅が、配線パターン幅Wとして図示される。理解を容易にするために、配線パターンP5の配線パターン幅及び配線パターンP6の配線パターン幅は、いずれも配線パターン幅Wであるものとする。上述のようにビアV56が第3の配線パターンとして機能する分だけ、配線パターン幅Wを狭くすることができる。これについて、比較例も参照して説明する。
 図6及び図7は、比較例を示す図である。比較例に係る電子基板2Eは、電子基板2(図2及び図3)と比較して、配線パターンPに代えて配線パターンPEを有する点において相違する。配線パターンPEは、配線パターンP5E、ビアV56E及び配線パターンP6Eを含む。
 配線パターンP5Eは、層L5を延在する。配線パターンP6Eは、配線パターンP5Eと対向するように層L6を延在する。ビアV56Eは、配線パターンPEの延在方向(X軸方向)において、配線パターンP5E及び配線パターンP6Eどうしを離散的に(間隔をあけて)接続する複数のビアである。
 図7には、配線パターンPEにおける各層上の配線パターン幅WEも示される。図3及び図7を対比すると、配線パターン幅W(図3)の方が配線パターン幅WE(図7)よりも狭いことが理解される。これは、先に述べたように、配線パターンPでは、ビアV56が第3の配線パターンとして機能する分だけ、配線パターン幅Wを狭くできるからである。
 このように、配線パターンPが電源配線パターンの場合には、配線パターンPの各層上の配線パターン幅Wを狭くすることができる。上記の実施形態は、配線パターンPが電源配線パターンである場合の一例に過ぎない。電源配線パターンのいくつかの変形例について述べる。
2.2 電源配線パターンの変形例
 ビアV56は、さまざまな形状を有してよい。いくつかの例について、図8~図11を参照して説明する。
 図8~図11は、ビア形状の例を示す図である。電子基板2の厚さ方向(Z軸方向)にみたときのビアV56の形状が示される。図8に示される例では、先に説明した図3と同様に、ビアV56の一端部V56a、延在部V56b及び他端部V56cは、一定の幅を有して延在し、また、矩形形状を有する。図9に示される例では、ビアV56の一端部V56a及び他端部V56cは、矩形形状のコーナーが丸められた形状を有する。コーナーの丸みは、例えば曲率半径によって規定される。図10に示される例では、ビアV56の一端部V56a及び他端部V56cは、オーバル形状(この例では半円形状)を有する。図11に示される例では、ビアV56は、複数の円形ビアの集合体であり、隣り合う円形ビアどうしの一部が重なるように設けられることによって形成される。
 1つの配線パターンPの配線パターン幅Wの方向に、複数のビアV56が設けられてもよい。これについて、図12を参照して説明する。
 図12は、電子基板における配線パターンの部分を模式的に示す図である。この例では、ビアV56は、配線パターン幅Wの方向(X軸方向)において、2つのビアV56を含む。2つのビアV56は、配線パターンP5及び配線パターンP6を介して、配線パターンP5及び配線パターンP6の間に並列に接続される。例えば、ビアV56の幅(X軸方向の長さ)を一定にしなければならないといった制約が存在する一方で、配線パターンPの配線パターン幅WがビアV56の幅よりもかなり大きい場合等に有用である。同じ幅の1つのビアV56だけが設けられる場合よりも、電子基板2内の領域をさらに活用することができる。
 上記実施形態では、電子部品が層L1上に設けられる例について説明した。ただし、電子部品が層L10上に設けられてもよい。これについて、図13を参照して説明する。
 図13は、電子基板の概略構成の例を示す断面図である。この例では、電子部品4は、電子基板2の層L10上に設けられる。電子部品4は、配線パターンP10c、ビアV910c、配線パターンP9c、ビアV89c、配線パターンP8c、ビアV78c、配線パターンP7c及びビアV67cを介して、配線パターンP(の配線パターンP6の他端部P6c)に接続される。配線パターンP10c、配線パターンP9c、配線パターンP8c及び配線パターンP7cは、層L10、層L9、層L8及び層L7に設けられるランドパターンである。ビアV910c、ビアV89c、ビアV78c並びにビアV67cは、配線パターンP10c及び配線パターンP9c、配線パターンP9c及び配線パターンP8c、配線パターンP8c及び配線パターンP7c並びに配線パターンP7c及び配線パターンPを接続する。配線パターンP6の他端部P6cは、ビアV67cが接続されるランドパターンを含む。このように電子部品3と電子部品4とを配線パターンPを介して接続することでも、配線パターンPの各層上の配線パターン幅Wを狭くすることができる。
 上記実施形態では、第1の配線パターン及び第2の配線パターン(配線パターンP5及び配線パターンP6)がいずれも電子基板2の内層(層L5及び層L6)を延在する例について説明した。ただし、一方の配線パターンが電子基板2の表層(層L1又は層L10)を延在してもよい。これについて、図14を参照して説明する。
 図14は、電子基板の概略構成の例を示す断面図である。この例では、配線パターンPは、層L1を延在する配線パターンP1と、層L2を延在する配線パターンP2と、配線パターンP1及び配線パターンP2を接続するビアV12とを含む。配線パターンP1の一端部(X軸負方向側の部分)は、電子部品3の出力端子が接続されるランドパターンを含む。配線パターンP1の他端部(X軸正方向側の部分)は、電子部品4の入力端子が接続されるランドパターンを含む。ビアV12は、配線パターンPの延在方向(X軸方向)に延在するとともに、配線パターンPの延在方向において配線パターンP1及び配線パターンP2どうしを隙間なく接続する。このように電子部品3と電子部品4とを配線パターンPを介して接続することでも、配線パターンPの各層上の配線パターン幅Wを狭くすることができる。
 なお、電子部品3及び電子部品4が層L10上に設けられる場合には、配線パターンPは、層L10を延在する配線パターンを含むように形成されてよい。
 上記実施形態では、配線パターンPが電子基板2の積層方向(Z軸方向)において隣り合う2つの層(例えば層L5及び層L6)を利用して形成される例について説明した。ただし、配線パターンPは、電子基板2の積層方向に並ぶ3つ以上の層を利用して形成されてもよい。
 上記実施形態では、配線パターンPが直線状に(X軸方向に真っすぐに)延在する例について説明した。ただし、配線パターンPは、途中に屈曲部や湾曲部等を有し、方向を変えて延在してもよい。ビアV56は、配線パターンPに合わせて方向を変えて延在するように形成されてよい。
2.3 グランド配線パターンの例
 以上では、電子基板2の配線パターンが電源配線パターンである場合の例について説明した。次に、電子基板2の配線パターンが信号配線パターン及びグランド配線パターンである場合に説明する。
 図15は、電子基板における配線パターンの部分を模式的に示す図である。この例では、電子基板2は、グランド配線パターンである配線パターンPと、配線パターンPとは別の配線パターンP6-2を有する。
 配線パターンP6-2は、層L6(第2の層の例)を延在する。例えば、先に図1等を参照して説明した電子部品3及び電子部品4のうち、電子部品3は、電子部品4に信号を与えるプロセッサ等であってよい。電子部品4は、電子部品3からの信号に従って動作するプロセッサ等であってよい。電子部品3及び電子部品4は、配線パターンP6-2を介して互いに接続される。
 配線パターンP6は、配線パターンP6-2の両側に位置し、配線パターンP6-2の延在方向(X軸方向)に延在する一対の配線パターンP6,P6である。配線パターンP5は、配線パターンP6-2及び一対の配線パターンP6,P6と対向するように、配線パターンP6-2の延在方向に延在する。
 ビアV56は、配線パターンP6-2の延在方向に延在するとともに、その延在方向において配線パターンP5と一対の配線パターンP6,P6それぞれとを隙間なく接続する一対のビアV56,V56である。
 このような配線パターンPによれば、配線パターンP6-2の延在方向において、配線パターンP6-2の両側が、一対のビアV56,V56(つまりグランド配線パターン)によって隙間なくガードされる。これにより、配線パターンP6-2の両側にビアが離散的に(間隔をあけて)設けられる場合よりも、ノイズの遮断(封じ込め)効果を高めることができる。例えば、図示しない他の配線パターンからのノイズが配線パターンP6-2に混入したり、逆に、配線パターンP6-2からのノイズが他の配線パターンに混入したりすることを抑制することができる。
 なお、図示しないが、Z軸方向において配線パターンP6及び配線パターンP6-2を挟んで配線パターンP5とは反対側(すなわち層L7に)、ビアV56及び配線パターンP5と同様の構成がこの順に設けられてもよい。配線パターンP6-2の周囲全体をグランド配線パターンで覆い、ノイズの遮断効果をさらに高めることができる。
2.4 電子部品が実装される前の状態の電子基板の例
 電子部品3及び電子部品4のような電子部品が実装される前の状態の電子基板2も、実施形態の1つである。図16は、電子部品が実装される前の状態の電子基板の概略構成の例を示す図である。一点鎖線で示される電子部品3及び電子部品4は、未だ電子基板2には実装されていない。このような電子基板2であっても、これまで説明した配線パターンPを有することで、電子基板2内の領域を活用することが可能になる。
3.効果の例
 以上説明した技術は、例えば次のように特定される。図1~図3及び図15等を参照して説明したように、電子機器1は、配線パターンPを有する電子基板2と、電子基板2に実装された電子部品3及び電子部品4と、を備える。配線パターンPは、電子基板2の層L5(第1の層の例)を延在する配線パターンP5(第1の配線パターン)と、配線パターンP5と対向するように電子基板2の層L6(第2の層)を延在する配線パターンP6(第2の配線パターン)と、層L5及び層L6を接続するビアV56と、を含む。ビアV56は、配線パターンPの延在方向(X軸方向)に延在するとともに、当該延在方向において配線パターンP5及び配線パターンP6どうしを隙間なく接続する。
 上記の電子機器1では、電子基板2において、ビアV56は、配線パターンP5及び配線パターンP6とともに配線パターンPを形成する第3の配線パターンとして機能する。電子基板2の層上だけでなく電子基板2の層間にも配線パターンを設けることができるので、その分、電子基板2内の領域を活用することができる。
 図5等を参照して説明したように、ビアV56の内側は、導電性部材で埋められていてよい。これにより、ビアV56の導電性を向上させることができる。例えばビアV56を第3の配線パターンとしてより好適に機能させることができる。
 図1~図3等を参照して説明したように、配線パターンPは、電源配線パターンであってよい。この場合、図3及び図7等を参照して説明したように、配線パターンPの各層上における配線パターン幅Wを狭くすることができる。
 図1~図3等を参照して説明したように、電子部品3及び電子部品4は、配線パターンPを介して互いに接続される第1の電子部品及び第2の電子部品であってよい。配線パターンP5は、電子部品3側(X軸負方向側)に位置する一端部P5aと、電子部品4側(X軸正方向側)に位置する他端部P5cと、一端部P5aから他端部P5cまで延在する延在部P5bと、を含んでよい。配線パターンP6は、電子部品3側に位置する一端部P6aと、電子部品4側に位置する他端部P6cと、一端部P6aから他端部P6cまで延在する延在部P6bと、を含んでよい。ビアV56は、配線パターンP5の一端部P5a及び配線パターンP6の一端部P6aを接続する一端部V56aと、配線パターンP5の他端部P5c及び配線パターンP6の他端部P6cを接続する他端部V56cと、配線パターンP5の延在部P5b及び配線パターンP6の延在部P6bを接続する延在部V56bと、を含んでよい。電子基板2の厚さ方向にみたときに、ビアV56の延在部V56bは、一定の幅で延在する部分を含んでよい。例えばこのような構成により、ビアV56によって、延在方向において配線パターンP5及び配線パターンP6どうしを隙間なく接続することができる。
 図15等を参照して説明したように、配線パターンPは、グランド配線パターンであってよい。電子基板2は、層L6(第2の層)を延在する別の配線パターンP6-2(例えば信号配線パターン)を有してよい。配線パターンP6は、別の配線パターンP6-2の両側に位置し、別の配線パターンP6-2の延在方向(X軸方向)に延在する一対の配線パターンP6,P6であってよい。配線パターンP5は、別の配線パターンP6-2及び一対の配線パターンP6,P6と対向するように、別の配線パターンP6-2の延在方向に延在してよい。ビアV56は、別の配線パターンP6-2の延在方向に延在するとともに、当該延在方向において配線パターンP5と一対の配線パターンP6,P6それぞれとを隙間なく接続する一対のビアV56,V56であってよい。これにより、別の配線パターンP6-2の両側をグランド配線パターンで隙間なくガードし、ノイズの遮断効果を高めることができる。
 図12等を参照して説明したように、配線パターンPは、配線パターンPの幅方向(X軸方向)に設けられた複数のビアV56を含んでよい。例えば同じ幅の1つのビアV56だけが設けられる場合よりも、電子基板2内の領域をさらに活用することができる。
 図1~図3、図15及び図16等を参照して説明した電子基板2も、実施形態の1つである。電子基板2は、配線パターンPを有し、電子部品3及び電子部品4が実装される電子基板である。配線パターンPについてはこれまで説明したとおりであり、従って、電子基板2内の領域を活用することができる。
 なお、本技術は以下のような構成も取ることができる。
(1)
 配線パターンを有する電子基板と、
 前記電子基板に実装された電子部品と、
 を備え、
 前記配線パターンは、
  前記電子基板の第1の層を延在する第1の配線パターンと、
  前記第1の配線パターンと対向するように前記電子基板の第2の層を延在する第2の配線パターンと、
  前記第1の層及び前記第2の層を接続するビアと、
 を含み、
 前記ビアは、前記配線パターンの延在方向に延在するとともに、当該延在方向において前記第1の配線パターン及び前記第2の配線パターンどうしを隙間なく接続する、
 電子機器。
(2)
 前記ビアは、前記第1の配線パターン及び前記第2の配線パターンとともに前記配線パターンを形成する第3の配線パターンである、
 (1)に記載の電子機器。
(3)
 前記ビアの内側は、導電性部材で埋められている、
 (1)又は(2)に記載の電子機器。
(4)
 前記配線パターンは、電源配線パターンである、
 (1)~(3)のいずれかに記載の電子機器。
(5)
 前記電子部品は、前記配線パターンを介して互いに接続される第1の電子部品及び第2の電子部品を含み、
 前記第1の配線パターンは、
  前記第1の電子部品側に位置する一端部と、
  前記第2の電子部品側に位置する他端部と、
  当該一端部から当該他端部まで延在する延在部と、
 を含み、
 前記第2の配線パターンは、
  前記第1の電子部品側に位置する一端部と、
  前記第2の電子部品側に位置する他端部と、
  当該一端部から当該他端部まで延在する延在部と、
 を含み、
 前記ビアは、
  前記第1の配線パターンの前記一端部及び前記第2の配線パターンの前記一端部を接続する一端部と、
  前記第1の配線パターンの前記他端部及び前記第2の配線パターンの前記他端部を接続する他端部と、
  前記第1の配線パターンの前記延在部及び前記第2の配線パターンの前記延在部を接続する延在部と、
 を含む、
 (1)~(4)のいずれかに記載の電子機器。
(6)
 前記電子基板の厚さ方向にみたときに、前記ビアの前記延在部は、一定の幅で延在する部分を含む、
 (5)に記載の電子機器。
(7)
 前記配線パターンは、グランド配線パターンであり、
 前記電子基板は、前記第2の層を延在する別の配線パターンを有し、
 前記第2の配線パターンは、前記別の配線パターンの両側に位置し、前記別の配線パターンの延在方向に延在する一対の第2の配線パターンであり、
 前記第1の配線パターンは、前記別の配線パターン及び前記一対の第2の配線パターンと対向するように、前記別の配線パターンの延在方向に延在し、
 前記ビアは、前記別の配線パターンの延在方向に延在するとともに、当該延在方向において前記第1の配線パターンと前記一対の第2の配線パターンそれぞれとを隙間なく接続する一対のビアである、
 (1)~(3)のいずれかに記載の電子機器。
(8)
 前記別の配線パターンは、信号配線パターンである、
 (7)に記載の電子機器。
(9)
 前記配線パターンは、前記配線パターンの幅方向に設けられた複数の前記ビアを含む、
 (1)~(8)のいずれかに記載の電子機器。
(10)
 配線パターンを有し、電子部品が実装される電子基板であって、
 前記配線パターンは、
  前記電子基板の第1の層を延在する第1の配線パターンと、
  前記第1の配線パターンと対向するように前記電子基板の第2の層を延在する第2の配線パターンと、
  前記第1の層及び前記第2の層を接続するビアと、
 を含み、
 前記ビアは、前記配線パターンの延在方向に延在するとともに、当該延在方向において前記第1の配線パターン及び前記第2の配線パターンどうしを隙間なく接続する、
 電子基板。
(11)
 前記ビアは、前記第1の配線パターン及び前記第2の配線パターンとともに前記配線パターンを形成する第3の配線パターンである、
 (10)に記載の電子基板。
(12)
 前記ビアの内側は、導電性部材で埋められている、
 (10)又は(11)に記載の電子基板。
(13)
 前記配線パターンは、電源配線パターンである、
 (10)~(12)のいずれかに記載の電子基板。
(14)
 前記電子部品は、前記配線パターンを介して互いに接続される第1の電子部品及び第2の電子部品を含み、
 前記第1の配線パターンは、
  前記第1の電子部品側に位置する一端部と、
  前記第2の電子部品側に位置する他端部と、
  当該一端部から当該他端部まで延在する延在部と、
 を含み、
 前記第2の配線パターンは、
  前記第1の電子部品側に位置する一端部と、
  前記第2の電子部品側に位置する他端部と、
  当該一端部から当該他端部まで延在する延在部と、
 を含み、
 前記ビアは、
  前記第1の配線パターンの前記一端部及び前記第2の配線パターンの前記一端部を接続する一端部と、
  前記第1の配線パターンの前記他端部及び前記第2の配線パターンの前記他端部を接続する他端部と、
  前記第1の配線パターンの前記延在部及び前記第2の配線パターンの前記延在部を接続する延在部と、
 を含む、
 (10)~(13)のいずれかに記載の電子基板。
(15)
 前記電子基板の厚さ方向にみたときに、前記ビアの前記延在部は、一定の幅で延在する部分を含む、
 (14)に記載の電子基板。
(16)
 前記配線パターンは、グランド配線パターンであり、
 前記電子基板は、前記第2の層を延在する別の配線パターンを有し、
 前記第2の配線パターンは、前記別の配線パターンの両側に位置し、前記別の配線パターンの延在方向に延在する一対の第2の配線パターンであり、
 前記第1の配線パターンは、前記別の配線パターン及び前記一対の第2の配線パターンと対向するように、前記別の配線パターンの延在方向に延在し、
 前記ビアは、前記別の配線パターンの延在方向に延在するとともに、当該延在方向において前記第1の配線パターンと前記一対の第2の配線パターンそれぞれとを隙間なく接続する一対のビアである、
 (10)~(12)のいずれかに記載の電子基板。
(17)
 前記別の配線パターンは、信号配線パターンである、
 (16)に記載の電子基板。
(18)
 前記配線パターンは、前記配線パターンの幅方向に設けられた複数の前記ビアを含む、
 (10)~(17)のいずれかに記載の電子基板。
   1 電子機器
   2 電子基板
   3 電子部品(第1の電子部品)
   4 電子部品(第2の電子部品)
  L1 層(第1の層の例、表層)
  L2 層(第2の層の例、内層)
  L3 層(内層)
  L4 層(内層)
  L5 層(第1の層の例、内層)
  L6 層(第2の層の例、内層)
  L7 層(内層)
  L8 層(内層)
  L9 層(内層)
 L10 層(表層)
   P 配線パターン
  P1 配線パターン(第1の配線パターンの例)
  P2 配線パターン(第2の配線パターンの例)
  P5 配線パターン(第1の配線パターンの例)
 P5a 一端部
 P5b 延在部
 P5c 他端部
  P6 配線パターン(第2の配線パターンの例)
 P6a 一端部
 P6b 延在部
 P6c 他端部
 V56 ビア
V56a 一端部
V56b 延在部
V56c 他端部
P6-2 配線パターン(別の配線パターン)

Claims (18)

  1.  配線パターンを有する電子基板と、
     前記電子基板に実装された電子部品と、
     を備え、
     前記配線パターンは、
      前記電子基板の第1の層を延在する第1の配線パターンと、
      前記第1の配線パターンと対向するように前記電子基板の第2の層を延在する第2の配線パターンと、
      前記第1の層及び前記第2の層を接続するビアと、
     を含み、
     前記ビアは、前記配線パターンの延在方向に延在するとともに、当該延在方向において前記第1の配線パターン及び前記第2の配線パターンどうしを隙間なく接続する、
     電子機器。
  2.  前記ビアは、前記第1の配線パターン及び前記第2の配線パターンとともに前記配線パターンを形成する第3の配線パターンである、
     請求項1に記載の電子機器。
  3.  前記ビアの内側は、導電性部材で埋められている、
     請求項1に記載の電子機器。
  4.  前記配線パターンは、電源配線パターンである、
     請求項1に記載の電子機器。
  5.  前記電子部品は、前記配線パターンを介して互いに接続される第1の電子部品及び第2の電子部品を含み、
     前記第1の配線パターンは、
      前記第1の電子部品側に位置する一端部と、
      前記第2の電子部品側に位置する他端部と、
      当該一端部から当該他端部まで延在する延在部と、
     を含み、
     前記第2の配線パターンは、
      前記第1の電子部品側に位置する一端部と、
      前記第2の電子部品側に位置する他端部と、
      当該一端部から当該他端部まで延在する延在部と、
     を含み、
     前記ビアは、
      前記第1の配線パターンの前記一端部及び前記第2の配線パターンの前記一端部を接続する一端部と、
      前記第1の配線パターンの前記他端部及び前記第2の配線パターンの前記他端部を接続する他端部と、
      前記第1の配線パターンの前記延在部及び前記第2の配線パターンの前記延在部を接続する延在部と、
     を含む、
     請求項1に記載の電子機器。
  6.  前記電子基板の厚さ方向にみたときに、前記ビアの前記延在部は、一定の幅で延在する部分を含む、
     請求項5に記載の電子機器。
  7.  前記配線パターンは、グランド配線パターンであり、
     前記電子基板は、前記第2の層を延在する別の配線パターンを有し、
     前記第2の配線パターンは、前記別の配線パターンの両側に位置し、前記別の配線パターンの延在方向に延在する一対の第2の配線パターンであり、
     前記第1の配線パターンは、前記別の配線パターン及び前記一対の第2の配線パターンと対向するように、前記別の配線パターンの延在方向に延在し、
     前記ビアは、前記別の配線パターンの延在方向に延在するとともに、当該延在方向において前記第1の配線パターンと前記一対の第2の配線パターンそれぞれとを隙間なく接続する一対のビアである、
     請求項1に記載の電子機器。
  8.  前記別の配線パターンは、信号配線パターンである、
     請求項7に記載の電子機器。
  9.  前記配線パターンは、前記配線パターンの幅方向に設けられた複数の前記ビアを含む、
     請求項1に記載の電子機器。
  10.  配線パターンを有し、電子部品が実装される電子基板であって、
     前記配線パターンは、
      前記電子基板の第1の層を延在する第1の配線パターンと、
      前記第1の配線パターンと対向するように前記電子基板の第2の層を延在する第2の配線パターンと、
      前記第1の層及び前記第2の層を接続するビアと、
     を含み、
     前記ビアは、前記配線パターンの延在方向に延在するとともに、当該延在方向において前記第1の配線パターン及び前記第2の配線パターンどうしを隙間なく接続する、
     電子基板。
  11.  前記ビアは、前記第1の配線パターン及び前記第2の配線パターンとともに前記配線パターンを形成する第3の配線パターンである、
     請求項10に記載の電子基板。
  12.  前記ビアの内側は、導電性部材で埋められている、
     請求項10に記載の電子基板。
  13.  前記配線パターンは、電源配線パターンである、
     請求項10に記載の電子基板。
  14.  前記電子部品は、前記配線パターンを介して互いに接続される第1の電子部品及び第2の電子部品を含み、
     前記第1の配線パターンは、
      前記第1の電子部品側に位置する一端部と、
      前記第2の電子部品側に位置する他端部と、
      当該一端部から当該他端部まで延在する延在部と、
     を含み、
     前記第2の配線パターンは、
      前記第1の電子部品側に位置する一端部と、
      前記第2の電子部品側に位置する他端部と、
      当該一端部から当該他端部まで延在する延在部と、
     を含み、
     前記ビアは、
      前記第1の配線パターンの前記一端部及び前記第2の配線パターンの前記一端部を接続する一端部と、
      前記第1の配線パターンの前記他端部及び前記第2の配線パターンの前記他端部を接続する他端部と、
      前記第1の配線パターンの前記延在部及び前記第2の配線パターンの前記延在部を接続する延在部と、
     を含む、
     請求項10に記載の電子基板。
  15.  前記電子基板の厚さ方向にみたときに、前記ビアの前記延在部は、一定の幅で延在する部分を含む、
     請求項14に記載の電子基板。
  16.  前記配線パターンは、グランド配線パターンであり、
     前記電子基板は、前記第2の層を延在する別の配線パターンを有し、
     前記第2の配線パターンは、前記別の配線パターンの両側に位置し、前記別の配線パターンの延在方向に延在する一対の第2の配線パターンであり、
     前記第1の配線パターンは、前記別の配線パターン及び前記一対の第2の配線パターンと対向するように、前記別の配線パターンの延在方向に延在し、
     前記ビアは、前記別の配線パターンの延在方向に延在するとともに、当該延在方向において前記第1の配線パターンと前記一対の第2の配線パターンそれぞれとを隙間なく接続する一対のビアである、
     請求項10に記載の電子基板。
  17.  前記別の配線パターンは、信号配線パターンである、
     請求項16に記載の電子基板。
  18.  前記配線パターンは、前記配線パターンの幅方向に設けられた複数の前記ビアを含む、
     請求項10に記載の電子基板。
PCT/JP2021/017173 2021-04-30 2021-04-30 電子機器及び電子基板 WO2022230167A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202180097380.3A CN117242901A (zh) 2021-04-30 2021-04-30 电子设备以及电子基板
PCT/JP2021/017173 WO2022230167A1 (ja) 2021-04-30 2021-04-30 電子機器及び電子基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/017173 WO2022230167A1 (ja) 2021-04-30 2021-04-30 電子機器及び電子基板

Publications (1)

Publication Number Publication Date
WO2022230167A1 true WO2022230167A1 (ja) 2022-11-03

Family

ID=83848172

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/017173 WO2022230167A1 (ja) 2021-04-30 2021-04-30 電子機器及び電子基板

Country Status (2)

Country Link
CN (1) CN117242901A (ja)
WO (1) WO2022230167A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11298097A (ja) * 1998-04-10 1999-10-29 Canon Inc プリント配線板
JP2001308222A (ja) * 2000-04-21 2001-11-02 Hitachi Ltd 実装基板
JP2015516684A (ja) * 2012-04-20 2015-06-11 ザイリンクス インコーポレイテッドXilinx Incorporated 集積されたビア素子を有する導体構造

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11298097A (ja) * 1998-04-10 1999-10-29 Canon Inc プリント配線板
JP2001308222A (ja) * 2000-04-21 2001-11-02 Hitachi Ltd 実装基板
JP2015516684A (ja) * 2012-04-20 2015-06-11 ザイリンクス インコーポレイテッドXilinx Incorporated 集積されたビア素子を有する導体構造

Also Published As

Publication number Publication date
CN117242901A (zh) 2023-12-15

Similar Documents

Publication Publication Date Title
TWI613941B (zh) 印刷電路板
US6236572B1 (en) Controlled impedance bus and method for a computer system
US8822831B2 (en) Circuit board
EP2654387B1 (en) Printed circuit board
JP2016219553A (ja) 回路基板
US9699887B2 (en) Circuit board and electronic device
US5835979A (en) Wiring pattern preventing EMI radiation
US11032904B2 (en) Interposer substrate and circuit module
WO2022230167A1 (ja) 電子機器及び電子基板
WO2012039120A2 (en) Printed circuit board
JP2006270026A (ja) 配線構造、プリント配線板、集積回路および電子機器
KR20110123209A (ko) 전기 장치
JP4735670B2 (ja) プリント基板および画像処理装置
US9907158B2 (en) Wiring structure and printed wiring substrate of wiring structure
JP2007158243A (ja) 多層プリント回路基板
WO2012153835A1 (ja) プリント配線基板
CN109121293B (zh) 印刷电路板组件及电子设备
JP6399969B2 (ja) プリント基板
WO2023174206A1 (zh) 转接板、电路板和电子设备
CN220173699U (zh) 电路模块
CN220711716U (zh) 一种电路板及电子设备
WO2018042518A1 (ja) 半導体装置及びプリント基板
JP2005268544A (ja) 基板間接続基板および基板間接続構造
JP2012243857A (ja) プリント基板及びプリント基板の製造方法
JP2019121662A (ja) 配線板および電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21939325

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202180097380.3

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21939325

Country of ref document: EP

Kind code of ref document: A1