TWI613941B - 印刷電路板 - Google Patents
印刷電路板 Download PDFInfo
- Publication number
- TWI613941B TWI613941B TW104130896A TW104130896A TWI613941B TW I613941 B TWI613941 B TW I613941B TW 104130896 A TW104130896 A TW 104130896A TW 104130896 A TW104130896 A TW 104130896A TW I613941 B TWI613941 B TW I613941B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit board
- printed circuit
- substrate
- pad
- base material
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims description 210
- 238000000034 method Methods 0.000 claims description 29
- 230000000149 penetrating effect Effects 0.000 claims description 16
- 239000010410 layer Substances 0.000 description 485
- 239000000463 material Substances 0.000 description 255
- 239000013039 cover film Substances 0.000 description 76
- 230000000052 comparative effect Effects 0.000 description 52
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 31
- 230000005855 radiation Effects 0.000 description 30
- 101100491335 Caenorhabditis elegans mat-2 gene Proteins 0.000 description 27
- 239000002335 surface treatment layer Substances 0.000 description 22
- 229910052802 copper Inorganic materials 0.000 description 21
- 239000010949 copper Substances 0.000 description 21
- 230000003014 reinforcing effect Effects 0.000 description 21
- 239000000853 adhesive Substances 0.000 description 18
- 230000001070 adhesive effect Effects 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 17
- 238000007747 plating Methods 0.000 description 17
- 238000002955 isolation Methods 0.000 description 16
- 239000012790 adhesive layer Substances 0.000 description 11
- 239000011889 copper foil Substances 0.000 description 11
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 11
- 239000010931 gold Substances 0.000 description 11
- 229910052737 gold Inorganic materials 0.000 description 11
- 230000005540 biological transmission Effects 0.000 description 10
- 238000004381 surface treatment Methods 0.000 description 10
- 239000004642 Polyimide Substances 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 9
- 229920001721 polyimide Polymers 0.000 description 9
- 208000032365 Electromagnetic interference Diseases 0.000 description 7
- 239000010408 film Substances 0.000 description 7
- 230000006872 improvement Effects 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000003475 lamination Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- -1 polyethylene terephthalate Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- JQMFQLVAJGZSQS-UHFFFAOYSA-N 2-[4-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]piperazin-1-yl]-N-(2-oxo-3H-1,3-benzoxazol-6-yl)acetamide Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)N1CCN(CC1)CC(=O)NC1=CC2=C(NC(O2)=O)C=C1 JQMFQLVAJGZSQS-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- OFOBLEOULBTSOW-UHFFFAOYSA-N Malonic acid Chemical compound OC(=O)CC(O)=O OFOBLEOULBTSOW-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920000417 polynaphthalene Polymers 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
- H05K1/0221—Coaxially shielded signal lines comprising a continuous shielding layer partially or wholly surrounding the signal lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09363—Conductive planes wherein only contours around conductors are removed for insulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Structure Of Printed Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
本發明係有關於一種與電子機器所包括之其他的電子元件連接的印刷電路板。
對承認藉文獻的參照之編入的指定國,藉參照將於2014年9月22日向日本所申請之特願2014-192485號公報所記載之內容編入本專利說明書,作為本專利說明書之記載的一部分。
已知一種印刷電路板,係經由連接器與其他的電子機器連接的軟性印刷電路板,其係將第1配線設置於基底薄膜之下面側,而且將第2配線設置於基底薄膜52之上面側的構造。
[專利文獻1]日本特開2009-080972號公報
在這種印刷電路板,因為需要使與連接器接觸之墊在表面露出的構造,所以具有難構成遮蔽性高之隔離構造的問題。
本發明之課題在於在包括與其他的連接器連接之
墊的印刷電路板,提供遮蔽性高之隔離構造。
[1]本發明係藉由提供一種印刷電路板,解決該課題,該印刷電路板係包括:與其他的連接器以電性連接的墊;接地層,係從該墊之周圍包圍該墊,以在與該墊之外緣僅隔離既定距離的位置具有內緣之方式所形成,並與接地接點接地;以及基材,係至少包含形成於任一方主面的第1基材。
[2]在該發明,藉以下之方式,解決該課題,該方式係該第1基材係具有形成於該一方主面,並與該墊以電性連接的配線;以該配線之外緣位於與該接地層之內緣僅隔離既定距離的位置之方式形成該配線。
[3]在該發明,藉以下之方式,解決該課題,該方式係該第1基材係具有:配線,係形成於該第1基材之該一方主面的相反側之另一方主面,並與該墊以電性連接;及接地層,係在與形成於該另一方主面之配線的外緣僅隔離既定距離的位置具有內緣,並與接地接點連接。
[4]在該發明,藉以下之方式,解決該課題,該方式係該基材係更包含在該第1基材之任一方主面直接或經由其他的基材所積層之一片或複數片第2基材;該第2基材係具有:配線,係經由貫穿包含該第1基材與該第2基材之該基材的通路孔與該墊以電性連接;及接地層,係在與形成於該第2基材之配線的外緣僅隔離既定距離的位置具有內緣,並與接地接點連接。
[5]在該發明,藉以下之方式,解決該課題,該方
式係該基材係包含該第1基材與該第2基材;該第1基材係在該第1基材之一方主面側具有:與該其他的連接器以電性連接的複數個墊;及接地層,係從該墊之周圍包圍該墊,以在與該墊之外緣僅隔離既定距離的位置具有內緣之方式所形成,並與接地接點連接;該第2基材係在與該一方主面係相反側之該第2基材的另一方主面側具有:與該其他的連接器以電性連接的複數個墊;及接地層,係從該墊之周圍包圍該墊,以在與該墊之外緣僅隔離既定距離的位置具有內緣之方式所形成,並與接地接點連接。
[6]在該發明,藉以下之方式,解決該課題,該方式係包括形成於與該連接器連接的連接端部,並該墊與一方端部所接觸的通路孔。
[7]在該發明,藉以下之方式,解決該課題,該方式係形成於與該墊相同之主面的該接地層係該接地層的外緣位於從形成該接地層之該基材之主面的外緣向內側僅偏移既定偏置量的位置。
[8]在該發明,藉以下之方式,解決該課題,該方式係在其他的接地層形成於與形成該墊之主面相異之主面的情況,以形成該其他的接地層之該基材之主面的外緣與該其他的接地層之外緣位於相同之位置的方式所形成。
[9]在該發明,藉以下之方式,解決該課題,該方式係該墊包含:與傳送第1信號之配線連接的墊、及與傳送和第1信號相異之第2信號之配線連接的墊。
若依據本發明,藉由將與外部之連接器連接的墊、及形成於與墊不會發生干涉之區域的接地層形成於基材之同一主面,可提供一種在包括與其他的連接器連接的墊下,亦遮蔽性高之隔離構造的印刷電路板。
1‧‧‧印刷電路板
10‧‧‧基材
11‧‧‧第1基材
11a‧‧‧導電層
11b‧‧‧絕緣性基材
12‧‧‧第2基材
2‧‧‧墊
2a‧‧‧第1配線
2b‧‧‧第2配線
3‧‧‧接地層
3a‧‧‧墊包圍部分
4‧‧‧槽
5‧‧‧配線
5a‧‧‧第1配線
5b‧‧‧第2配線
20‧‧‧覆蓋膜
30‧‧‧補強層
70‧‧‧被卡合部
80‧‧‧耳片狀構件
E‧‧‧連接端部
Ed‧‧‧端邊
S‧‧‧偏置部
第1A圖係本發明之本實施形態的第1例之印刷電路板之連接部分的平面立體圖。
第1B圖係第1A圖所示之印刷電路板的覆蓋膜以外之第1基材的平面立體圖。
第1C圖係第1B圖所示之1C區域的部分放大圖。
第1D圖係第1A圖所示之印刷電路板的底面立體圖。
第1E圖係第1A圖所示的印刷電路板之沿著1E-1E線的剖面圖。
第1F圖係第1A圖所示的印刷電路板之沿著1F-1F線的剖面圖。
第2A圖係本發明之本實施形態的第2例之印刷電路板之連接部分的平面立體圖。
第2B圖係第2A圖所示之印刷電路板的覆蓋膜以外之第1基材的平面立體圖。
第2C圖係第2B圖所示之2C區域的部分放大圖。
第2D圖係第2A圖所示之印刷電路板的底面立體圖。
第2E圖係第2A圖所示的印刷電路板之沿著2E-2E線的剖面圖。
第2F圖係第2A圖所示的印刷電路板之沿著2F-2F線的剖面圖。
第3A圖係本發明之本實施形態的第3例之印刷電路板之連接部分的平面立體圖。
第3B圖係第3A圖所示之印刷電路板的覆蓋膜以外之第1基材的平面立體圖。
第3C圖係第3B圖所示之3C區域的部分放大圖。
第3D圖係第3A圖所示之印刷電路板的第1基材的底面立體圖。
第3E圖係第3D圖所示之3E區域的部分放大圖。
第3F圖係第3A圖所示之印刷電路板的底面立體圖。
第3G圖係第3A圖所示的印刷電路板之沿著3G-3G線的剖面圖。
第3H圖係第3A圖所示的印刷電路板之沿著3H-3H線的剖面圖。
第4A圖係本發明之本實施形態的第4例之印刷電路板之連接部分的平面立體圖。
第4B圖係第4A圖所示之印刷電路板的覆蓋膜以外之第1基材的平面立體圖。
第4C圖係第4B圖所示之4C區域的部分放大圖。
第4D圖係第4A圖所示之印刷電路板之另一方主面的平面立體圖。
第4E圖係第4D圖所示之4E區域的部分放大圖。
第4F圖係第4A圖所示之印刷電路板之第2基材的底面立
體圖。
第4G圖係第4A圖所示之印刷電路板的底面立體圖。
第4H圖係第4A圖所示的印刷電路板之沿著4H-4H線的剖面圖。
第4I圖係第4A圖所示的印刷電路板之沿著4I-4I線的剖面圖。
第5A圖係本發明之本實施形態的第5例之印刷電路板之連接部分的平面立體圖。
第5B圖係第5A圖所示之印刷電路板的覆蓋膜以外之第1基材的平面立體圖。
第5C圖係第5B圖所示之5C區域的部分放大圖。
第5D圖係第5A圖所示之印刷電路板之第2基材的平面立體圖。
第5E圖係第5D圖所示之5E區域的部分放大圖。
第5F圖係第5A圖所示之印刷電路板之第2基材的底面立體圖。
第5G圖係第5A圖所示之印刷電路板的底面立體圖。
第5H圖係第5A圖所示的印刷電路板之沿著5H-5H線的剖面圖。
第5I圖係第5A圖所示的印刷電路板之沿著5I-5I線的剖面圖。
第5J圖係第5G圖所示的印刷電路板之沿著5J-5J線的剖面圖。
第6A圖係本發明之本實施形態的第6例之印刷電路板之
連接部分的平面立體圖。
第6B圖係第6A圖所示之印刷電路板的覆蓋膜以外之其他的基材的平面立體圖。
第6C圖係第6A圖所示之印刷電路板之第2基材的平面立體圖。
第6D圖係第6C圖所示之6D區域的部分放大圖。
第6E圖係第6A圖所示之印刷電路板之第1基材的底面立體圖。
第6F圖係第6E圖所示之6F區域的部分放大圖。
第6G圖係第6A圖所示之印刷電路板的底面立體圖。
第6H圖係第6A圖所示的印刷電路板之沿著6H-6H線的剖面圖。
第6I圖係第6G圖所示的印刷電路板之沿著6I-6I線的剖面圖。
第7A圖係本發明之本實施形態的第7例之印刷電路板之連接部分的平面立體圖。
第7B圖係第7A圖所示之印刷電路板的覆蓋膜以外之其他的基材的平面立體圖。
第7C圖係第7A圖所示之印刷電路板之第1基材的平面立體圖。
第7D圖係第7C圖所示之7D區域的部分放大圖。
第7E圖係第7A圖所示之印刷電路板之其他的基材的平面立體圖。
第7F圖係第7A圖所示之印刷電路板的底面立體圖。
第7G圖係第7A圖所示的印刷電路板之沿著7G-7G線的剖面圖。
第7H圖係第7A圖所示的印刷電路板之沿著7H-7H線的剖面圖。
第8A圖係本發明之本實施形態的第8例之印刷電路板之連接部分的平面立體圖。
第8B圖係第8A圖所示之印刷電路板的覆蓋膜以外之其他的基材的平面立體圖。
第8C圖係第8A圖所示之印刷電路板之第1基材的平面立體圖。
第8D圖係第8C圖所示之8D區域的部分放大圖。
第8E圖係第8A圖所示之印刷電路板之其他的基材的平面立體圖。
第8F圖係第8A圖所示之印刷電路板的底面立體圖。
第8G圖係第8A圖所示的印刷電路板之沿著8G-8G線的剖面圖。
第8H圖係第8A圖所示的印刷電路板之沿著8H-8H線的剖面圖。
第9A圖係表示本實施形態之第1實施例及第2實施例之天線特性的圖表。
第9B圖係表示本實施形態之第3實施例之天線特性的圖表。
第9C圖係表示本實施形態之第4實施例之天線特性的圖表。
第9D圖係表示本實施形態之第5實施例之天線特性的圖表。
第10A圖係表示本實施形態之實施例的輻射位準之量測條件的第1圖。
第10B圖係表示本實施形態之實施例的輻射位準之量測條件的第2圖。
本實施形態之印刷電路板包括隔離構造。本實施形態之印刷電路板1係具有柔軟性,係可變形之軟性印刷電路板(FPC)。本實施形態之印刷電路板係插入ZIF(Zero Insertion Force)連接器後被使用。未限定為此,本實施形態之印刷電路板亦可應用於利用其厚度得到嵌合力之非ZIF連接器或背板連接器等的連接器。在本實施形態,舉例說明軟性印刷電路板,但是亦可應用於剛性印刷電路板等之型式的印刷電路板。此外,本實施形態之印刷電路板被卡止之連接器的形態係無特別限定。
以下,根據圖面,說明本發明之實施形態。在本實施形態,依序說明第1例至第7之印刷電路板1。在各圖,在實施形態之印刷電路板1中,切割出包含他的連接器連接之側的連接端部E的端部來表示,各圖所示之印刷電路板1係實際上在圖中之-Y方向延伸。印刷電路板1係與存在於連接端部E側的連接器連接。此外,亦可能將本實施形態之各例的印刷電路板1所包括之第1基材11、第2基材12以及第3基材總稱為基材10。第3基材係第1基材11、第2基材12以外的
基材。
在本專利說明書之說明中,關於印刷電路板1之積層方向(圖中Z方向),將在印刷電路板1之積層構造的上層側或上面方向(圖中+Z方向)稱為上側,將在印刷電路板之積層構造的下層側或下面方向(圖中-Z方向)稱為下側。在說明中,在積層之各基材所具有之一方的主面與另一方的主面中,將在積層構造各基材之上層側的面稱為「一方主面」,將在積層構造各基材之下層側的面稱為「另一方主面」。此外,稱為「任一方主面」時係一方主面或另一方主面之任一方的主面,未限定為一方主面或另一方主面。
首先,根據第1A圖~第1F圖,說明第1例之印刷電路板1。
第1例之印刷電路板1係包含一層之導電層11a,並僅以一方主面與連接器連接的型式(單面連接型式)。又,第1A圖~第1F圖所示之第1例的印刷電路板1具有傳送單端信號的配線5(信號線)。
第1A圖係本實施形態之第1例的印刷電路板1之包含連接端部E之連接部分的平面立體圖。第1A圖所示之印刷電路板1至少包括覆蓋膜20、第1基材11以及補強層30。本實施形態之印刷電路板1包括一個或複數個被卡合部70與一個或複數個耳片狀構件80。
如第1A圖所示,本實施形態之印刷電路板1係在連接端部E之寬度方向(第1A圖中X方向)的左右之至少一方側的端邊包括被卡合部70。被卡合部70係形成於與連接器連
接的連接端部E,並被卡止於連接器的卡合部。具體而言,被卡合部70係藉第1A圖中-Y方向之拔出方向的力被卡止於係與是印刷電路板1之連接對象之其他的電子元件的卡合部(例如,設置於連接器之耳片狀構件)。在本例,因為將被卡合部70分別設置於連接端部E之左右兩側的端邊,所以提高耐拔出性,而可維持穩定的卡合狀態。進而,因為左右之被卡合部70係沿著連接方向(第1A圖中Y軸方向)形成於相同的位置,所以使作用於左右之被卡合部70的力均勻地分散,而可維持穩定的卡合狀態。
本例之被卡合部70係由形成於連接端部E之側緣部分的缺口部所構成。被卡合部70的形態係無限定。構成被卡合部70之缺口部亦可是將基材10之全部切割成相同之形狀的形態,亦可採用隨著接近上面或下面而缺口部(被切掉的部分)之面積(XY平面的面積)漸減或漸增的構造。亦可在缺口部包含基材10的外緣,亦可形成為不含基材10之外緣的貫穿孔。被卡合部70亦可形成為下面側之基材是不貫穿之有底的凹部,亦可形成為上面側之基材殘留之有蓋的凹部。
如第1A圖所示,本實施形態之印刷電路板1係在連接端部E之寬度方向(第1A圖中X方向)的左右之至少一方側的端邊包括耳片狀構件80。耳片狀構件80係形成於與連接器連接的連接端部E,並被卡止於連接器的被卡合部。具體而言,耳片狀構件80係藉第1A圖中-Y方向之拔出方向的力被卡止於係與是印刷電路板1之連接對象之其他的電子元件的卡合部(例如,設置於連接器之缺口部)。在本例,因為將耳片狀
構件80分別設置於連接端部E之左右兩側的端邊,所以提高耐拔出性,而可維持穩定的卡合狀態。進而,因為左右之耳片狀構件80係沿著連接方向(第1A圖中Y軸方向)形成於相同的位置,所以使作用於左右之耳片狀構件80的力均勻地分散,而可維持穩定的卡合狀態。
藉上述之被卡合部70與耳片狀構件80,可提高印刷電路板1與連接器之卡合強度。
此外,在本實施形態,說明包括被卡合部70及耳片狀構件80的例子,但是亦可採用包括被卡合部70或耳片狀構件80之任一方的卡止構造。又,因為卡止構造係未限定為利用被卡合部70及/或耳片狀構件80者,所以即使不包括被卡合部70及耳片狀構件80之任一個,亦可製作本實施形態之印刷電路板1。以下所說明之其他的例子亦相同。
本例之耳片狀構件80係由在連接端部E的側緣部分在左右延伸的基材10所構成。耳片狀構件80之形態係未限定。耳片狀構件80係藉由將積層之基材10脫模成所要的形狀而形成。亦可耳片狀構件80的形狀係採用隨著接近上面或下面而耳片狀構件80之面積(XY平面的面積)漸減或漸增的構造。
如第1A圖所示,覆蓋膜20被積層於印刷電路板1的最上層。覆蓋膜20係可藉由黏貼聚醯亞胺等之絕緣性樹脂膜、塗布熱硬化墨水或紫外線硬化墨水或感光性墨水並使其硬化來形成。
第1基材11被積層於覆蓋膜20的下層。第1基
材11具有絕緣性基材11b與將導電層11a形成於絕緣性基材11b之主面之構造。本實施形態之包含第1基材11、後述之第2基材12以及第3基材之各基材10具有撓性。各基材10的絕緣性基材11b係由絕緣性樹脂所形成。絕緣性樹脂例如包含聚醯亞胺、聚酯、聚對苯二甲酸乙酯、聚萘二甲酸。各基材10之絕緣性基材係亦可由相同之樹脂所製作,亦可由相異之樹脂所製作。
第1B圖係第1A圖所示之印刷電路板的覆蓋膜20以外之第1基材11的平面立體圖。如第1B圖所示,銅箔等之導電層11a形成於絕緣性基材11b之一方主面。導電層11a係在對絕緣性基材11b蒸鍍或濺鍍銅後進行鍍銅所形成。導電層11a亦可是經由黏著劑將銅箔黏貼於聚醯亞胺基材者。
第1基材11之導電層11a具有複數個墊2。複數個墊2之各個係與未圖示之其他的連接器以電性連接。墊2形成於與未其他的連接器連接的端部。如第1A圖、第1B圖所示,複數個墊2係沿著印刷電路板1的端邊Ed並列地配置於印刷電路板1之與連接器連接的連接端部E。
第1C圖係將第1B圖所示之區域1C放大的部分放大圖。如第1B圖、第1C圖所示,包含墊2與接地層3之導電層11a形成於第1基材11之上側的一方主面。墊2與接地層3形成於基材10之同一主面。接地層3係與和基準電位接地的接地接點連接。
接地層3形成為在與墊2之外緣僅隔離既定距離的位置具有其內緣的形狀。另一方面,墊2形成為在與接地層
3之內緣僅隔離既定距離的位置具有其外緣的形狀。接地層3係以包圍墊2之方式所形成。如第1C圖所示,在導電層11a所含的接地層3與墊2之間,形成具有既定距離之寬度的槽4。接地層3係從周圍包圍墊2而構成槽4。如本實施形態所示,在配線5與墊2連接的情況,以包圍墊2及配線5之全周圍的方式形成槽4。在配線5未與墊2連接的情況,以包圍墊2之全周圍的方式形成槽4。
在本實施形態,接地層3之內緣與墊2的外緣之間的「既定距離」之詞係意指「不會隨時間經過而變的距離」,而不是限定為接地層3與墊2之距離在任一個位置都是相同。即,接地層3與墊2之間的「既定距離」係可作成在各部分相異的距離。在以下所說明之其他的例子亦一樣。雖無特別限定,亦可使絕緣層介於墊2與接地層3之間。
又,如第1B圖所示,本實施形態之印刷電路板1係第1基材11形成於一方主面,並具有與墊2以電性連接的配線5。配線5係使用導電性材料所形成。作為導電性材料,例如可使用銅或銅合金。墊2與配線5之連接關係係無特別限定,適當地應用在申請專利時已知之印刷電路板的製造手法,可實現所要的連接關係。在以下所說明之其他的例子亦一樣。
在本實施形態之印刷電路板1,配線5係在與接地層3之內緣僅隔離既定距離的位置具有外緣。接地層3形成為在與配線5之外緣僅隔離既定距離的位置具有其內緣。另一方面,配線5形成為在與接地層3之內緣僅隔離既定距離的位置具有其外緣。接地層3係以包圍配線5之方式所形成。如第1C
圖所示,接地層3與配線5之間係僅隔離既定距離。即,具有既定距離之寬度的槽4形成於導電層11a所含的接地層3與配線5之間。
在本實施形態,接地層3之內緣與配線5的外緣之間的「既定距離」之詞係意指「不會隨時間經過而變的距離」,而不是限定為接地層3與配線5之距離在任一個位置都是相同。即,接地層3與配線5之間的「既定距離」係可作成在各部分相異的距離。當然,上述之接地層3與墊2之距離、和接地層3與配線5之距離亦可作成相異的距離。在以下所說明之其他的例子亦一樣。雖無特別限定,亦可使絕緣層介於配線5與接地層3之間。
接地層3之內緣與墊2的外緣之間的「既定距離」、和接地層3之內緣與配線5的外緣之間的「既定距離」亦可是相同的距離,亦可是相異的距離。這一點亦在以下所說明之其他的例子亦一樣。
第1D圖係第1A圖所示之印刷電路板1的底面立體圖。經由黏著層將補強層30形成於第1基材11之另一方主面側之絕緣性基材11b的表面。補強層30係例如使用聚醯亞胺製之薄膜所形成。此外,為了明確地表示各構成的關係,在用以說明本第1例及第2~第8例的圖面,省略黏著層的標記。當作在基材彼此之間,因應於需要,黏著層存在。
第1E圖係第1A圖所示的印刷電路板之沿著1E-1E線的剖面圖。即,係包含墊2及接地層3的剖面圖。如第1E圖所示,槽4形成於墊2與接地層3之間。
又,表面處理層MT形成於墊2及接地層3的上面側。表面處理層MT具有導電性。在本實施形態,作為表面處理,進行電鍍處理。表面處理層MT包括耐腐蝕性或耐磨耗性等,並保護墊2及接地層3的一部分。在本實施形態,作為表面處理,進行鍍金處理。藉鍍金處理所形成之鍍金層的形成所使用之材料係無特別限定。亦可在下層包含鎳層。電鍍層等之表面處理層MT的形成手法亦無特別限定,可適當地使用在申請專利時已知之材料及手法。表面處理層MT亦可採用導電性碳層或焊料層等。
第1F圖係第1A圖所示的印刷電路板之沿著1F-1F線的剖面圖。即,係包含接地層3的剖面圖。因為在1F-1F線墊2不存在,所以槽4亦不存在。
在第1A圖~第1F圖所示之第1例,說明了僅在第1基材11之一方主面形成墊2與配線5的印刷電路板1。
未限定為此,亦可將配線5形成於第1基材11的兩主面中形成墊2之一方主面的相反側之另一方主面。形成於另一方主面之配線5係經由貫穿第1基材11的通路孔與墊2以電性連接。又,接地層3形成於第1基材11之另一方主面。接地層3係在與配線5之外緣僅隔離既定距離的位置具有內緣,並與基準電位的接地接點連接。藉此,可提供將墊2設置於一方主面並將配線5設置於另一方主面之形態、將墊2及配線5設置於一方主面並將配線5亦設置於另一方主面之形態的印刷電路板1。藉此,設計之自由度提高,對電子機器小形化、薄形化之要求亦可易於應和。
其次,根據第2A圖~第2F圖,說明第2例之印刷電路板1。
第2例之印刷電路板1係除了包括作用為差動信號線之成對的配線5a、5b這一點以外,和上述之第1例的印刷電路板1相同。即,第2例之印刷電路板1係包含一層之導電層11a,並僅以一方主面與連接器連接的型式(單面連接型式)。為了避免重複之說明,對與第1例共同的事項,沿用其說明。
第2A圖係本實施形態之第2例的印刷電路板1之包含連接端部E之連接部分的平面立體圖。第2A圖所示之印刷電路板1至少包括覆蓋膜20、第1基材11以及補強層30。本例之覆蓋膜20與補強層30係與第1例的共同。本例之印刷電路板1係與第1例一樣,包括一個或複數個被卡合部70與一個或複數個耳片狀構件80。
如第2A圖所示,覆蓋膜20被積層於印刷電路板1的最上層。第1基材11被積層於覆蓋膜20的下層。第2B圖係第2A圖所示之印刷電路板的覆蓋膜20以外之第1基材11的平面立體圖。如第2A圖、第2B圖所示,形成於絕緣性基材11b之一方主面的導電層11a具有複數個墊2a、2b(亦有時總稱為墊2)。複數個墊2a、2b係成對。如第2A圖、第2B圖所示,複數對墊2a、2b係沿著印刷電路板1的端邊Ed並列地配置於印刷電路板1之與連接器連接的連接端部E。
如第2B圖所示,第2例之印刷電路板1所包括的墊2包含與傳送第1信號之配線5a連接的墊2a、及與傳送和第1信號相異之第2信號之配線5b連接的墊2b。第1信號與
第2信號係相位相異,而發生相移的信號。具體而言,本例之第1信號與第2信號係反相之差動信號。亦可第1信號與第2信號係頻率相異之信號。
如將第2B圖所示之區域2C放大的部分放大圖2C所示,包含複數對墊2a、2b與接地層3之導電層11a形成於第1基材11之上側的一方主面。接地層3係與和基準電位接地的接地接點連接。
接地層3形成為在與墊2a、2b之外緣僅隔離既定距離的位置具有其內緣的圖案。另一方面,墊2a、2b形成為在與接地層3之內緣僅隔離既定距離的位置具有其外緣的圖案。在本例,只要接地層3之內緣的至少一部分具有與墊2a、2b之外緣的至少一部分僅隔離既定距離的關係即可。本例之接地層3係以包圍一對墊2a、2b之方式所形成。在本例,一對墊2a、2b被分組。如第2C圖所示,在導電層11a所含的接地層3與一對墊2a、2b之間,形成具有既定距離之寬度的槽4。如本例所示,在配線5a、5b與墊2a、2b連接的情況,以包圍墊2a、2b及配線5a、5b之全周圍的方式形成槽4。在配線5a、5b未與墊2a、2b連接的情況,亦可以包圍一對墊2a、2b之全周圍的方式形成槽4。如第2C圖所示,在相鄰之墊2a及墊2b各自具有的外緣中墊2a及墊2b所相對向之外緣以外的外緣,接地層3與墊2a及墊2b係經由槽4被隔開。
又,如第2B圖所示,本實施形態之印刷電路板1係第1基材11形成於一方主面,並具有與墊2a以電性連接的配線5a、及與墊2b以電性連接的配線5b。成對之配線5a、5b
係在與接地層3之內緣僅隔離既定距離的位置具有外緣。接地層3形成為在與配線5a、5b之外緣僅隔離既定距離的位置具有其內緣。另一方面,配線5a、5b形成為在與接地層3之內緣僅隔離既定距離的位置具有其外緣。本例之接地層3係以包圍一對配線5a、5b之方式所形成。在本例,被設置一對配線5a、5b之區域係作為一個區域被分組。如第2C圖所示,具有既定距離之寬度的槽4形成於導電層11a所含的接地層3與設置成對所形成之一對配線5a、5b的區域之間。即,具有既定距離之寬度的槽4形成於接地層3與被分組的一對配線5a、5b之間。如本例所示,在配線5a、5b與墊2a、2b連接的情況,以包圍配線5a、5b及墊2a、2b之全周圍的方式形成槽4。在成對的配線5a與配線5b之間,未形成接地層3。在成對的墊2a與2b之間,亦未形成接地層3。如第2C圖所示,在相鄰之配線5a及配線5b各自具有的外緣中配線5a及配線5b所相對向之外緣以外的外緣,接地層3與配線5a及配線5b係經由槽4被隔開。
第2D圖係第2A圖所示之印刷電路板1的底面立體圖。經由黏著層將補強層30形成於第1基材11之另一方主面側之絕緣性基材11b的表面。
第2E圖係第2A圖所示的印刷電路板之沿著2E-2E線的剖面圖。即,係包含墊2a及接地層3的剖面圖。如第2E圖所示,槽4形成於墊2a與接地層3之間。沿著通過墊2b之線的剖面係與第2E圖所示者共同。槽4亦形成於墊2b與接地層3之間。與第1例一樣,表面處理層MT形成於墊2a、2b
及接地層3的上面側。
第2F圖係第2A圖所示的印刷電路板之沿著2F-2F線,包含接地層3的剖面圖。因為在2F-2F線墊2不存在,所以槽4亦不存在。
在上述之第1例、第2例的印刷電路板1,無特別限定,如第1C圖及第2C圖所示,形成於與墊2(包含2a、2b。以下相同)相同之主面的接地層3係以接地層3之外緣位於從形成該接地層3的絕緣性基材11b之主面的外緣向內側僅偏移既定偏置量S之`位置的方式形成接地層3。在積層構造之印刷電路板1,包含墊2之導電層11a被配置於最上層或最下層的可能性高。在製造印刷電路板1時使用模具進行沖孔加工時,模具直接裁斷最上層或最下層的接地層3。因為裁斷由銅箔等之金屬所構成的接地層3,所以模具易磨耗、受損。如本實施形態所示,藉由將接地層3偏移至比絕緣性基材11b之外緣更內側,而避免接地層3與模具直接碰觸,可抑制模具之磨耗、受損。結果,可降低製造費用。
另一方面,形成墊2之主面以外的主面係配置於最上層及最下層以外之內側的層之可能性高。因此,在使用模具進行印刷電路板1之沖孔加工時,模具之齒不會與內層之接地層3直接碰觸,而抑制模具之磨耗、受損的發生。在本實施形態,形成於與形成墊2之主面相異的主面之接地層3係以形成該接地層3之絕緣性基材(後述之絕緣性基材12b等)之主面的外緣、與該接地層3的外緣位於相同之位置的方式所形成。
接著,說明本實施形態之第1例及第2例之印刷
電路板1的製造方法。本實施形態之印刷電路板1的製造方法係無特別限定,可適當地使用在申請專利時已知之印刷電路板1的製造手法。關於其他的例子之印刷電路板1的製造手法亦一樣。
首先,準備在絕緣性基材11b之單面已形成導電層11a的基材。在本實施形態,準備在聚醯亞胺製之基材的一方主面已形成銅箔的單面貼銅基材。單面貼銅基材係無特別限定,亦可是在對聚醯亞胺基材蒸鍍或濺鍍銅後進行鍍銅所形成。單面貼銅基材亦可是經由黏著劑將銅箔黏貼於聚醯亞胺基材者。
使用一般之光微影技術,將所要之墊2、配線5以及接地層3形成於單面貼銅基材的一方主面。使導電層11a不殘留於與墊2和接地層3之間的槽4對應的區域及與配線5和接地層3之間的槽對應的區域。墊2與接地層3及配線5與接地層3係設定成被絕緣之狀態。藉此,得到第1基材11。在第1例,如第1B圖所示,墊2與配線5成為傳送單端信號之信號線的配線圖案。在第2例,如第2B圖所示,墊2a、2b與配線5a、5b成為成對之差動信號線的圖案。在本實施形態,在單面貼銅基材之主面,製作因應於單端信號之信號線的配線圖案或差動信號線之配線圖案的遮罩圖案,並對銅箔進行蝕刻,藉此,得到所要的配線5及已形成墊2的第1基材11。
將覆蓋所形成之配線5的部分之覆蓋膜20黏貼於第1基材11的一方主面。將補強層30黏貼於第1基材11的另一方主面之包含連接端部E的區域。覆蓋膜20及補強層30
係使用適當的黏著劑來黏貼。因應於需要,進行黏著劑之硬化處理。
使用所預備之模具對印刷電路板1進行沖模,作成具有被卡合部70、耳片狀構件80的形狀。對墊2(2a、2b)的表面施加鍍金等的表面處理,而形成表面處理層。藉此,得到本實施形態之第1例及第2例的印刷電路板1。
可是,伴隨電子機器的小形化,將軟性印刷電路板(FPC)與各種電子機器之基板連接的連接器之輕量化、薄形化、小形化亦變得顯著。卡止於連接器之印刷電路板的連接端部亦進行薄形化、小形化,配線之窄間距化的要求亦高漲。因此,有印刷電路板之配線寬度變窄、配線之厚度變薄的傾向,而處於難維持強度的狀況。若印刷電路板之連接端部的強度降低,則具有在承受力時損壞的可能性。又,不僅在與連接器連接時作用於軟性印刷電路板之負載小的ZIF型式,亦有使用負載作用於軟性印刷電路板之LIF(Low Insertion Force)型式或NON-ZIF型式之連接器的情況。依此方式,在使用有負載作用之連接器的情況,除了在配線發生裂痕或受損以外,連接端部可能發生變形或受損。
從薄形化觀點,在小型的電子機器,使用直角型式的連接器。在直角型式的連接器,使印刷電路板從連接器的前方在連接器方向滑動,而插入連接器。因此,在直角型式的連接器,需要使印刷電路板滑動的空間,但是在高密度化之電子機器的基板難確保空間。又,因為電子機器之筐體與基板的間隙亦窄,所以與基板連接之印刷電路板係可能在筐體的端部
以被彎曲180度之狀態被裝入筐體。在依此方式以小的曲率半徑使印刷電路板彎曲這件事成為前提的情況,無法配置貫穿層間之通路孔等在設計上受到限制。
又,不僅上述之印刷電路板的連接端部之強度的問題,電子機器之傳送速度的提高、或伴隨高速化而印刷電路板包括隔離構造的必要性高漲。智慧型手機等之通訊機器係因為搭載複數個無線裝置,為了EMI(Electro Magnetic Interference)對策而採用隔離構造的要求高漲。在隔離構造,將作用為信號線的配線配置於內側層,將隔離層配置於上側或下側的層。又,在卡止於連接器之連接端部的構造,需要與連接器之物理性接觸,而需要配置在最上面或最下面露出的墊。
依此方式,要適當地解決薄形化、小形化、連接端部之強度、EMI對策、傳送特性之維持與提高、作業性之提高、以及佈置之自由度的提高等的課題係不容易。
本實施形態之印刷電路板1包括接地層3,該接地層3係以包圍墊2、與此墊2連接之配線5的方式形成為內緣位於在與墊2、配線5之外緣僅隔離既定距離的位置。接地層3係與基準電位之接地接點接地。藉此,可將接地層3設定成與墊2、配線5絕緣之狀態。藉由形成這種構造的接地層3,提高印刷電路板1之連接端部E的強度,而可防止連接端部E之端邊Ed的變形、受損。依此方式,可高度平衡地解決關於印刷電路板1之薄形化、小形化、其連接端部E之強度的提高、EMI對策、傳送特性、製作時之作業性、佈置之自由度的課題。進而,藉由使接地層3偏置至絕緣性基材11b的內側,可一併
設法延長模具的壽命、降低製造費用。
其次,根據第3 A圖~第3H圖,說明第3例之印刷電路板1。
第3例之印刷電路板1係包括雙層之導電層之印刷電路板1的例子。第3例之印刷電路板1係在將墊2設置於一層之導電層,並將配線5設置於其他的導電層上,和第1、第2例相異。在第3例之印刷電路板1,墊2與配線5形成於不同的層。在第3例,在包括作用為差動信號線之成對的配線5a、5b上,與第2例共同。第3例之印刷電路板1係包含導電層11a、導電層11c,係僅以一方主面與連接器連接的型式(單面連接型式)。為了避免重複之說明,對與第1例、第2例共同的事項,沿用其說明。
第3A圖係本實施形態之第3例的印刷電路板1之包含連接端部E之連接部分的平面立體圖。第3A圖所示之印刷電路板1至少包括覆蓋膜20、第1基材11以及補強層30。本例之覆蓋膜20與補強層30係與第1例的共同。本例之印刷電路板1係與第1例一樣,包括一個或複數個被卡合部70與一個或複數個耳片狀構件80。
如第3A圖所示,覆蓋膜20被積層於印刷電路板1的最上層。第1基材11被積層於覆蓋膜20的下層。第3B圖係第3A圖所示之印刷電路板的覆蓋膜20以外之第1基材11的平面立體圖。如第3B圖所示,形成於第1基材11之一方主面的導電層11a包含成對之墊2a、2b與接地層3。配線5係未形成。形成於絕緣性基材11b之一方主面的導電層11a具
有複數個墊2a、2b(亦有時總稱為墊2)。複數對墊2a、2b係沿著印刷電路板1的端邊Ed並列地配置於印刷電路板1之與連接器連接的連接端部E。
第3C圖係第3B圖所示之3C區域的部分放大圖。如第3B圖、第3C圖所示,第3例之印刷電路板1的墊2包含包含與傳送第1信號之配線5a連接的墊2a、及與傳送和第1信號相異之第2信號之線5b連接的墊2b。接地層3係與和基準電位接地的接地接點連接。墊2a、2b係經由貫穿第1基材11之通路孔TH,與形成於第1基材11之另一方主面的配線5a、5b連接。
在第3例之印刷電路板1,接地層3形成為在與墊2a、2b之外緣僅隔離既定距離的位置具有其內緣的圖案。另一方面,墊2a、2b形成為在與接地層3之內緣僅隔離既定距離的位置具有其外緣的圖案。在本例,一對墊2a、2b被分組。如第3C圖所示,本例的接地層3係以包含一對墊2a、2b之雙方的區域之全周圍的方式所形成。在導電層11a所含的接地層3與成對之一對墊2a、2b之間,形成具有既定距離之寬度的槽4。接地層3構成包圍一對墊2a、2b之槽4。
第3D圖係第1基材11之另一方主面的底面立體圖。第3E圖係第3D圖所示之3E區域的部分放大圖。第1基材11具有:配線5a、5b,係經由貫穿第1基材11之通路孔TH與墊2a、2b以電性連接;及接地層3,係在與配線5a、5b之外緣僅隔離既定距離的位置具有其內緣,並與接地接點連接。
如第3D圖、第3E圖所示,在第2基材12之一方主面,沿著寬度方向並列地配置複數對成對的配線5a、5b。配線5a之端部5a’係經由貫穿第1基材11之通路孔與形成於第1基材11之一方主面的墊2a以電性連接。一樣地,配線5b之端部5b’係經由貫穿第1基材11之通路孔與形成於上層之第1基材11之一方主面的墊2b以電性連接。
又,如第3D圖、第3E圖所示,成對之配線5a、5b係在與接地層3之內緣僅隔離既定距離的位置具有外緣。接地層3形成為在與配線5a、5b之外緣僅隔離既定距離的位置具有其內緣。配線5a、5b形成為在與接地層3之內緣僅隔離既定距離的位置具有其外緣。本例之接地層3形成為包圍一對配線5a、5b。在本例,一對配線5a、5b被分組。如第3D圖、第3E圖所示,在導電層12a所含的接地層3與成對之一對配線5a、5b之間,形成具有既定距離之寬度的槽4。即,在接地層3與被分組之一對配線5a、5b之間,形成因應於既定距離之寬度的槽。如第3D圖、第3E圖所示,在相鄰之配線5a及配線5b各自所具有的外緣中,配線5a及配線5b所相對向之外緣以外的外緣,接地層3與配線5a及配線5b係經由槽4被隔開。即,在相鄰的配線5a及配線5b之間係未形成接地層3。
第3F圖係第3A圖所示之印刷電路板1的底面立體圖。經由黏著層將補強層30形成於覆蓋第1基材11的另一方主面之覆蓋膜20的表面。
第3G圖係第3A圖所示的印刷電路板之沿著3G-3G線的剖面圖。即,係包含第1基材11之墊2a及接地層3
的剖面圖。如第3G圖所示,槽4形成於墊2a與接地層3之間。沿著通過墊2b之線的剖面係與第3G圖所示者共同。槽4亦形成於墊2b與接地層3之間。與第1例一樣,表面處理層MT形成於墊2a、2b及接地層3的上面側。
形成於第1基材11之導電層11c的配線5a及其端部5a’係經由通路孔TH與上側之第1基材11的墊2連接。
第3H圖係第3A圖所示的印刷電路板之沿著3H-3H線之包含接地層3的剖面圖。因為在3H-3H線墊2、配線5不存在,所以槽4亦不存在。第2基材12之接地層3係經由通路孔TH與第1基材11的接地層3連接。接地層3係與圖外之接地接點接地。
接著,說明上述之本實施形態之第3例之印刷電路板1的製造方法。首先,準備在絕緣性基材之兩主面已形成導電層的基材。在本實施形態,準備在聚醯亞胺製之基材的兩主面已形成銅箔的雙面貼銅基材。絕緣性基材之材質、導電層之材質係可使用與第1例、第2例相同者。
在雙面貼銅基材之既定位置,利用雷射加工或CNC鑽孔加工等形成在厚度方向貫穿雙面貼銅基材的通路孔。利用DPP(Direct Plating Process)處理,將導電層形成於通路孔的內壁面。因應於需要,將鍍銅層形成於包含通路孔的內壁面之雙面貼銅基材的表面整體。當然,亦可進行包含通路孔之局部的電鍍處理。藉此,形成將雙面貼銅基材之一方主面與另一方主面以電性連接的通路孔TH。
使用一般之光微影技術,將所要之墊2a、2b形成
於雙面貼銅基材之一方主面的導電層11a,並將配線5a、5b形成於雙面貼銅基材之另一方主面的導電層11c。使導電層12a不殘留於和墊2a、2b與接地層3之間的槽4對應的區域、及和配線5a、5b與接地層3之間的槽對應的區域。墊2a、2b與接地層3係設定成被絕緣之狀態。配線5a、5b與接地層3係設定成被絕緣之狀態。藉此,得到第1基材11。
在第3例,如第3B圖、第3D圖所示,墊2a、2b與配線5a、5b成為成對之差動信號線的圖案。在本實施形態,在雙面貼銅基材之另一方主面,製作因應於差動信號線之圖案的遮罩圖案,並對銅箔進行蝕刻,藉此,形成所要的配線5a、5b。一樣地,在雙面貼銅基材之一方主面,製作因應於墊2a、2b之圖案的遮罩圖案,並對銅箔進行蝕刻,藉此,形成所要的墊2a、2b。藉此,得到已形成所要之配線5a、5b及墊2a、2b的第1基材11。
使用黏著劑將覆蓋膜20黏貼於所得之第1基材的一方主面及另一方主面。因應於需要,進行黏著劑之硬化處理。
對墊2a、2b的表面施加鍍金等的表面處理,而形成表面處理層MT。使用黏著劑將補強層30黏貼於另一方主面的覆蓋膜20之上。因應於需要,進行黏著劑之硬化處理。使用所預備之模具,對印刷電路板1進行沖模,而作成具有被卡合部70、耳片狀構件80的形狀。藉此,得到本實施形態之第3例的印刷電路板1。
其次,根據第4A圖~第4I圖,說明第4例之印刷電路板1。
第4例係包括三層之導電層之印刷電路板1的例子。又,在第4例,在包括作用為差動信號線之配線5a、5b上,與第2例、第3例共同。第4例之印刷電路板1係包含導電層11a、導電層11c以及導電層12c,並是僅以一方主面與連接器連接的型式(單面連接型式)。為了避免重複之說明,對與第1~第3例共同的事項,沿用其說明。
第4A圖係本實施形態之第4例的印刷電路板1之包含連接端部E之連接部分的平面立體圖。第4A圖所示之印刷電路板1至少包括覆蓋膜20、第1基材11、第2基材12以及補強層30。本例之覆蓋膜20與補強層30係與第1例的共同。本例之印刷電路板1係與第1例一樣,包括一個或複數個被卡合部70與一個或複數個耳片狀構件80。
如第4A圖所示,覆蓋膜20被積層於印刷電路板1的最上層。第1基材11被積層於覆蓋膜20的下層。第4B圖係第4A圖所示之印刷電路板的覆蓋膜20以外之第1基材11的平面立體圖。如第4B圖所示,包含成對之墊2a、2b與接地層3之導電層11a形成於第1基材11之一方主面的導電層11a。配線5係未形成。形成於絕緣性基材11b之一方主面的導電層11a具有複數個墊2a、2b(亦有時總稱為墊2)。墊2a、2b之配置的形態係與第2例共同。
第4C圖係第4B圖所示之4C區域的部分放大圖。第4B圖、第4C圖所示之第4例的印刷電路板1之墊2a、2b、接地層3以及槽4的形態係與第3例共同。
第4D圖係第1基材11之另一方主面的平面立體
圖。第4E圖係第4D圖所示之4E區域的部分放大圖。
如第4D圖、第4E圖所示,在第1基材11之另一方主面,沿著寬度方向並列地配置複數對成對的配線5a、5b。配線5a之端部5a’係經由貫穿第1基材11之通路孔與第1基材11之墊2a以電性連接。一樣地,配線5b之端部5b’係經由貫穿第1基材11之通路孔與形成於上層之第1基材11的墊2b以電性連接。第4D圖、第4E圖所示之第4例的印刷電路板1之配線5a、5b、接地層3以及槽4的形態係與在第3例形成於第1基材11之另一方主面之配線5a、5b、接地層3以及槽4的形態共同。
第4F圖係第2基材12的底面立體圖。導電層12c形成於第2基材12的另一方主面。導電層12c係與基準電位之接地接點連接,並作用為接地層3。
第4H圖係第4A圖所示的印刷電路板之沿著4H-4H線的剖面圖。
第4例之印刷電路板1具有被直接積層於第1基材11之任一方主面的一片第2基材12。此外,作為、變形形態,亦可使未圖示之第3基材介於第1基材11與第2基材12之間,所積層之第2基材12的片數係無限定。第2基材12係經由貫穿包含第1基材11、第3基材(未圖示)之一片或複數片基材10的通路孔TH和與接地接點連接之第1基材11的接地層3以電性連接。
第4H圖係包含第1基材11之墊2a與接地層3、第1基材11之配線5a與接地層3以及第2基材12之接地層3的剖
面圖。如第4H圖所示,槽4形成於墊2a與接地層3之間。沿著通過墊2b之線的剖面係與第4H圖所示者共同。槽4亦形成於墊2b與接地層3之間。與第1例一樣,表面處理層MT形成於墊2a、2b及接地層3的上面側。
如第4H圖所示,形成於第1基材11之導電層11c的配線5a及其端部5a’係經由通路孔TH與上側之第1基材11的墊2連接。
第4I圖係第4A圖所示的印刷電路板之沿著4I-4I線之包含接地層3的剖面圖。因為在4I-4I線墊2、配線5不存在,所以槽4亦不存在。第1基材11之一方主面及另一方主面的接地層3與第2基材12之接地層3係經由通路孔TH連接。接地層3係與圖外之接地接點接地。
一般,為了EMI對策而對連接器實施隔離。可是,因為進行與連接器連接之多層的印刷電路板1之層間連接的通路孔TH係配置於連接器的外側,所以通路孔TH係利用印刷電路板的隔離層亦無法保護,而有利用連接器之隔離亦無法保護的情況。在像這樣保護不充分的情況,所產生之雜訊可能使傳送特性降低。尤其在傳送速度快之現在,即使是微小的雜訊,亦無法忽視對傳送特性的影響。
在本實施形態,在多層構造的印刷電路板1,將實現層間連接之通路孔TH形成於連接端部E。即,不是將實現層間連接之通路孔TH配置於比印刷電路板1之連接端部E的端邊Ed更前側(與端邊Ed係相反側),而是配置於在連接端部E所設置之墊2的正下。貫穿層間之通路孔TH的一方端部係
與墊2的背面(接觸面的後側面)接觸。
本實施形態之印刷電路板1的墊2係被接地層3所包圍。因此,藉本實施形態之印刷電路板1所包括的隔離構造,可隔離層間之信號的傳送路徑。即使是有高速傳送之要求或EMI特性之要求的情況,亦可保護成避免傳送路徑在隔離構造之外露出。
若依據本實施形態之多層構造之印刷電路板1的隔離構造,至信號被傳送至墊2可維持被隔離之狀態。即,在本實施形態之印刷電路板1,信號在隔離構造之外部露出者係僅在與連接器接觸的墊2。依此方式,本實施形態之印刷電路板1係可提供一種至與連接器在物理上接觸的墊2可維持隔離狀態之實現終極的遮蔽性的隔離構造。
又,在印刷電路板1之連接端部E,利用通路孔TH可向表層的墊2傳送信號,所以在連接器嵌合部的附近可使印刷電路板1彎曲。因為可在不考量印刷電路板1之彎曲角度下,將連接器配置於筐體的壁面附近,所以可有助於電子機器整體的小形化。依此方式,在多層構造的印刷電路板1,亦可高度平衡地解決關於印刷電路板1之薄形化、小形化、其連接端部E之強度的提高、EMI對策、傳送特性、製作時之作業性、佈置之自由度以及基板佈置之省空間化的課題。進而,藉由使接地層3偏置至絕緣性基材11b的內側,可一併設法延長模具的壽命、降低製造費用。
接著,說明上述之本實施形態之第4例之印刷電路板1的製造方法。首先,為了製作第1基材11,準備在絕緣
性基材11b之雙面已形成導電層11a及11c的基材。雙面貼銅基材使用與第3例相同者。
藉與第3例相同的手法,使用一般之光微影技術,將配線5a、5b形成於雙面貼銅基材之另一方主面的導電層11c。使導電層11c不殘留於和配線5a、5b與接地層3之間的槽4對應的區域。配線5a、5b與接地層3係設定成被絕緣之狀態。藉此,得到第1基材11。
接著,為了製作第2基材12,準備已將導電層12c形成於絕緣性基材之另一方主面的單面貼銅基材。
將接地層3形成於第2基材12之另一方主面。在本例,使導電層12c仍然殘留,使其作用為接地層3。
然後,將第1基材11與第2基材12積層,藉與第3例相同的手法,使用一般之光微影技術,將所要的墊2a、2b形成於雙面貼銅基材之另一方主面的導電層11a。使導電層11a不殘留於和墊2a、2b與接地層3之間的槽4對應的區域。墊2a、2b與接地層3係設定成被絕緣之狀態。藉與第3例相同的手法,形成將第1基材11之一方主面與另一方主面以電性連接的通路孔TH、將第1基材11之一方主面、另一方主面以及第2基材12之另一方主面以電性連接的通路孔TH。
使用黏著劑將覆蓋膜20黏貼於第1基材11之一方主面側的最上面。使用黏著劑將覆蓋膜20黏貼於第2基材12之另一方主面側。因應於需要,進行黏著劑之硬化處理。
對第1基材11之一方主面側的墊2a、2b與接地層3的表面施加鍍金等的表面處理,而形成表面處理層MT。
使用黏著劑將補強層30黏貼於第2基材12之另一方主面的覆蓋膜20。因應於需要,進行黏著劑之硬化處理。使用所預備之模具,對印刷電路板1進行沖模,而作成具有被卡合部70、耳片狀構件80的形狀。藉此,得到本實施形態之第4例的印刷電路板1。
其次,根據第5A圖~第5J圖,說明第5例之印刷電路板1。
第5例係包括三層之導電層之印刷電路板1的例子。又,在第5例,在配線5係單端信號之信號線的配線圖案上,與第1例共同。第5例之印刷電路板1係包含導電層11a、導電層12a以及導電層12c,並是以表面及背面之雙面與連接器連接的型式(雙面連接型式)。為了避免重複之說明,對與第1~第4例共同的事項,沿用其說明。
第5A圖係本實施形態之第5例的印刷電路板1之包含連接端部E之連接部分的平面立體圖。第5A圖所示之印刷電路板1至少包括覆蓋膜20、第1基材11以及一片第2基材12。本例之覆蓋膜20係與第1例的共同。本例之印刷電路板1係與第1例一樣,包括一個或複數個被卡合部70與一個或複數個耳片狀構件80。
如第5A圖所示,覆蓋膜20被黏貼於印刷電路板1的最上層及最下層。第1基材11被配置於最上層之覆蓋膜20的下層。第5B圖係第5A圖所示之印刷電路板的覆蓋膜20以外之第1基材11的平面立體圖。如第5A圖、第5B圖所示,形成於絕緣性基材11b之一方主面的導電層11a係具有複數的
墊2。如第5A圖、第5B圖所示,複數個墊2係沿著印刷電路板1的端邊Ed並列地配置於印刷電路板1之與連接器連接的連接端部E。墊2之配置的形態係與第1例共同。如第5B圖所示,包含墊2與接地層3之導電層11a形成於第1基材11之上側一方主面。配線5係未形成。
第5C圖係第5B圖所示之5C區域的部分放大圖。形成於絕緣性基材11b之一方主面的導電層11a具有複數個墊2。墊2之配置的形態係與第1例共同。在第5例之印刷電路板1,接地層3形成為在與墊2之外緣僅隔離既定距離的位置具有其內緣的圖案。如第5C圖所示,本例之接地層3係以包圍墊2之全周圍的方式所形成。在導電層11a所含的接地層3與墊2之間,形成具有既定距離之寬度的槽4。接地層3構成包圍墊2的槽4。
第5D圖係第2基材12之一方主面側的平面立體圖。第5E圖係第5D圖所示之5E區域的部分放大圖。第5例之印刷電路板1具有被直接積層於第1基材11之任一方主面的一片第2基材12。此外,作為變形之形態,亦可使第3基材介於第1基材11與第2基材12之間,所積層之第2基材12的片數係無限定。第2基材12具有:配線5,係經由貫穿一片或複數片基材10的通路孔TH和墊2以電性連接;及接地層3,係在與配線5之外緣僅隔離既定距離的位置具有其內緣,並與接地接點連接。
如第5D圖、第5E圖所示,在第2基材12之一方主面,沿著印刷電路板1之寬度方向並列地配置複數條配線
5。配線5之端部5’係經由貫穿第1基材11之通路孔與第1基材11之墊2以電性連接。又,配線5之端部5’係經由貫穿第2基材12之通路孔與第2基材12之另一方主面的墊2以電性連接。在本實施形態之第5例的印刷電路板1,奇數行之配線5的端部5’係與第1基材11之一方主面的墊2以電性連接,偶數行之配線5的端部5’係與第2基材12之另一方主面的墊2以電性連接。
第5例的印刷電路板1係在雙面與連接器連接。在本例,將墊2與接地層3形成於第1基材11之一方主面側,而且將墊2與接地層3形成於第2基材12之另一方主面側。
第5F圖係第2基材12之另一方主面側的底面立體圖。複數個墊2與接地層3形成於第2基材12的另一方主面側。與第1例之第1基材11一樣,將因應於既定距離之寬度的槽4形成於墊2與接地層3之間,依此方式,第5例之第2基材12包括作為第1基材11的構成及功能。為了便於說明,在說明中,將包括墊2之基材總稱為第2基材12,但是第5例之第2基材12係對應於本發明之第1基材。
第5G圖係第5A圖所示之印刷電路板1的底面立體圖。構成底面之第2基材12之另一方主面側的導電層12c係除了被形成墊2的區域以外,被覆蓋膜20所覆蓋。如第5G圖所示,形成於第2基材12之另一方主面的墊2在印刷電路板1的底面側露出,在底面亦可與連接器以電性接觸。
第5H圖係第5A圖所示的印刷電路板之沿著5H-5H線的剖面圖。即,第5H圖係包含第1基材11之墊2與
接地層3、形成於第2基材12之一方主面的配線5a與接地層3、以及形成於第2基材12之另一方主面之接地層3的剖面圖。如第5H圖所示,槽4形成於墊2與接地層3之間。與第1例一樣,表面處理層MT形成於墊2及接地層3的上面側。形成於第2基材12之導電層12a的配線5及其端部5’係經由通路孔TH與上側之第1基材11的墊2連接。
第5I圖係第5A圖所示的印刷電路板1之沿著5I-5I線的剖面圖。因為在5I-5I線墊2、配線5不存在,所以槽4亦不存在。形成於第1基材11之一方主面的接地層3、與形成於第2基材12之兩主面的接地層3係經由通路孔TH連接。接地層3係與圖外之接地接點接地。
第5J圖係第5G圖所示的印刷電路板1之沿著5J-5J線之包含接地層3的剖面圖。第5J圖係包含印刷電路板1之圖中之底面側的墊2與接地層3、及第2基材12之配線5與接地層3的剖面圖。如第5J圖所示,槽4形成於底面側的墊2與接地層3之間。表面處理層MT形成於底面側之墊2及接地層3的上面側。形成於第1基材11之配線5及其端部5’係經由通路孔TH與下側之第2基材12的墊2連接。順便地,在第5J圖所示之剖面,將在第5G圖位於最上層的第2基材12反轉成位於最下層。這是為了使與第5H圖、第5I圖之上下方向一致,此外,在第5例,為了便於說明,稱為「第2基材12」之基材係實質上對應於具有墊2及接地層3之本發明的「第1基材11」。
接著,說明上述之本實施形態之第5例之印刷電
路板1的製造方法。
首先,為了製作第2基材12,準備在絕緣性基材之一方主面已形成導電層12a、並在另一方主面已形成導電層12c的雙面貼銅基材。雙面貼銅基材使用與第3例、第4例相同者。
藉與第3例相同的手法,使用一般之光微影技術,將配線5形成於一方主面(圖中成為上側之面)之導電層12a。使導電層12a不殘留於和配線5與接地層3之間的槽4對應的區域。配線5與接地層3係設定成被絕緣之狀態。
接著,為了製作第1基材11,準備在絕緣性基材之一方主面已形成導電層11a的單面貼銅基材。
然後,將第1基材11與第2基材12積層,藉與第3例相同的手法,形成將第1基材11之一方主面與第2基材12之一方主面以電性連接的通路孔TH、將第1基材11之一方主面與第2基材12之一方主面以及另一方主面以電性連接的通路孔TH、以及將第2基材12之一方主面與一方主面以電性連接的通路孔TH。藉與第3例相同的手法,使用一般之,光微影技術,將所要的墊2a、2b形成於第1基材11之一方主面的導電層11a,並將所要的墊2a、2b形成於第2基材12之另一方主面的導電層12c。使導電層11a不殘留於和墊2a、2b與接地層3之間的槽4對應的區域。墊2a、2b與接地層3係設定成被絕緣之狀態。
以墊2露出之方式將覆蓋膜20黏貼於第1基材11之一方主面側的最上面。一樣地,以墊2露出之方式將覆蓋膜
20黏貼於第2基材12之另一方主面側。在覆蓋膜20之黏貼係使用適當之黏著劑。因應於需要,進行硬化處理。
對第1基材11之及第2基材12的墊2與接地層3的表面施加鍍金等的表面處理,而形成表面處理層MT。使用所預備之模具,對印刷電路板1進行沖模,而作成具有被卡合部70、耳片狀構件80的形狀。藉此,得到本實施形態之第5例的印刷電路板1。
其次,根據第6A圖~第6I圖,說明第6例之印刷電路板1。
第6例係包括三層之導電層之印刷電路板1的例子。又,在第6例,在配線5係成對之差動信號線上,與第2例共同。第6例之印刷電路板1係包含導電層11a、導電層12a以及導電層12c,並是以表面及背面之雙面與連接器連接的型式(雙面連接型式)。為了避免重複之說明,對與第1~第5例共同的事項,沿用其說明。
第6A圖係本實施形態之第6例的印刷電路板1之包含連接端部E之連接部分的平面立體圖。第6A圖所示之印刷電路板1至少包括覆蓋膜20、第1基材11以及一片第2基材12。本例之印刷電路板1係與第1例一樣,包括一個或複數個被卡合部70與一個或複數個耳片狀構件80。
如第6A圖所示,覆蓋膜20被黏貼於印刷電路板1的最上層及最下層。第1基材11被配置於最上層之覆蓋膜20的下層。第6B圖係第6A圖所示之印刷電路板的覆蓋膜20以外之第1基材11的平面立體圖。如第6A圖、第6B圖所示,
在形成於絕緣性基材11b之一方主面的導電層11a,未設置墊2、配線5。導電層11a係作用為接地層3。
第6C圖係被積層於第1基材11之另一方主面側的第2基材12之一方主面側的平面立體圖。第6D圖係第6C圖所示之6D區域的部分放大圖。第6例的印刷電路板1具有被直接積層於第1基材11之任一方主面的一片第2基材12。第2基材12具有:配線5a、5b,係經由貫穿基材10的通路孔TH和墊2以電性連接;及接地層3,係在與配線5a、5b之外緣僅隔離既定距離的位置具有內緣,並與接地接點連接。
如第6C圖、第6D圖所示,在第2基材12之一方主面,沿著印刷電路板1之寬度方向並列地配置複數條配線5a’、5b’。配線5之端部5a’、5b’係經由貫穿第2基材12之通路孔與第2基材12之另一方主面的墊2a、2b以電性連接。
第6E圖係第2基材12之另一方主面側的底面立體圖,第6F圖係第6E圖所示之6F區域的部分放大圖。複數個墊2a、2b形成於第2基材12之另一方主面側。該圖所示之第2基材12的導電層12c係以成為印刷電路板1之下面側的方式所配置。因此,第6E圖所示之第2基材12的另一方主面之導電層12c之墊2b的位置與其背側之一方主面側的導電層12a之配線5之端部5b’的位置對應。與第2例之第1基材11一樣,因應於既定距離之寬度的槽4形成於墊2a、2b與接地層3之間。
第6G圖係第6A圖所示之印刷電路板1的底面立體圖。構成底面之第2基材12之另一方主面側的導電層12c
係除了被形成墊2a、2b的區域以外,被覆蓋膜20所覆蓋。如第6G圖所示,形成於第2基材12之另一方主面的墊2a、2b在印刷電路板1的底面側露出,在印刷電路板1之底面側可與連接器以電性接觸。第6例之印刷電路板1係在最上面接地層3與接地接點連接,而且在最下面墊2a、2b與連接器連接。
第6H圖係第6A圖所示的印刷電路板之沿著6H-6H線的剖面圖。第6H圖係包含第1基材11之接地層3、形成於第2基材12之一方主面的接地層3、以及形成於第2基材12之另一方主面之接地層3的剖面圖。因為在6H-6H線墊2a、2b、配線5a’、5b’不存在,所以槽4亦不存在。形成於第1基材11之一方主面的接地層3、形成於第2基材12之一方主面的接地層3以及形成於第2基材12之另一方主面的接地層3係經由通路孔TH連接。接地層3係與圖外之接地接點接地。
第6I圖係第6G圖所示的印刷電路板1之沿著6I-6I線之包含墊2b及接地層3的剖面圖。如第6I圖所示,槽4形成於墊2b與接地層3之間。與第1例一樣,表面處理層MT形成於墊2b及接地層3的上面側。形成於第2基材12之導電層12a的配線5b及其端部5b’係經由通路孔TH與形成於第2基材12之另一方主面側之導電層12c的墊2b連接。順便地,在第6I圖所示之剖面,將在第6G圖位於最上層的第2基材12反轉成位於最下層。這是為了使與第6H圖之上下方向一致。在第6例,具有墊2a、2b及接地層3之第2基材12係對應於本發明之「第1基材」的基材。
在第6例,說明了將接地層3之接點配置於印刷電路板1之最上面、將墊2a、2b配置於最下面的例子,但是亦可以使上下相反,將墊2a、2b配置於最上面,並將接地層3之接點配置於最上面的方式來使用。
接著,說明上述之本實施形態之第6例之印刷電路板1的製造方法。首先,為了製作第2基材12,準備已將導電層12a形成於絕緣性基材之一方主面,並已將導電層12c形成於另一方主面的雙貼銅基材。
藉與第3例相同的手法,使用一般之光微影技術,將配線5a’、5b’形成於雙面貼銅基材之一方主面(圖中成為上側之面)的導電層12a。使導電層12a不殘留於和配線5a’、5b’與接地層3之間的槽4對應的區域。配線5a’、5b’與接地層3係設定成被絕緣之狀態。
接著,為了製作第1基材11,準備在絕緣性基材之一方主面已形成導電層11a單面貼銅基材。導電層11a係作用為接地層3。
然後,將第1基材11與第2基材12積層,藉與第3例相同的手法,形成將第1基材11之一方主面、第2基材12之一方主面以及另一方主面以電性連接的通路孔TH、將第2基材12之一方主面與一方主面以電性連接的通路孔TH。藉與第3例相同的手法,使用一般之光微影技術,將所要的墊2a、2b形成於第2基材12之另一方主面的導電層12c。使導電層12c不殘留於和墊2a、2b與接地層3之間的槽4對應的區域。墊2a、2b與接地層3係設定成被絕緣之狀態。
將覆蓋膜20黏貼於第1基材11之一方主面側的最上面之連接端部E以外的區域。第2基材12之另一方主面側亦一樣地將覆蓋膜20黏貼成墊2a、2b露出。在覆蓋膜20之黏貼,使用適當之黏著劑。因應於需要,進行硬化處理。
對第2基材12之墊2a、2b及第1基材11之露出部分的表面施加鍍金等的表面處理,而形成表面處理層MT。使用所預備之模具,對印刷電路板1進行沖模,而作成具有被卡合部70、耳片狀構件80的形狀。藉此,得到本實施形態之第6例的印刷電路板1。
其次,根據第7A圖~第7H圖,說明第7例之印刷電路板1。
第7例之印刷電路板1係不是以導電層中位於最上層之導電層12a與連接器連接,而是以位於其下側之第二層的導電層11a與連接器連接。第7例之印刷電路板1係包含導電層11a、導電層11c以及導電層12a之三層的導電層,並在一方側與連接器連接的型式。又,在第7例,在配線5係傳送單端信號之信號線的配線圖案上,與第1例、第5例共同。為了避免重複之說明,對與第1~第6例共同的事項,沿用其說明。
第7A圖係本實施形態之第7例的印刷電路板1之包含連接端部E之連接部分的平面立體圖。第7B圖係表示第7A圖所示的印刷電路板1之除去覆蓋膜20之狀態的平面立體圖。第7A圖、第7B圖所示之印刷電路板1至少包括覆蓋膜20、第1基材11以及第2基材12。如第7A圖所示,覆蓋膜20被黏貼於印刷電路板1之最上層。第2基材12被配置於最
上層之覆蓋膜20的下層,該第1基材11被配置於其下層。本例之印刷電路板1係與第1例一樣,包括一個或複數個被卡合部70與一個或複數個耳片狀構件80。
如第7B圖所示,第2基材12之導電層12a及絕緣性基材12b被除去成墊2露出。本例之形成於第1基材11之導電層11a的墊2係與連接器連接。第2基材12之導電層12a係與接地接點連接。
第7C圖係第1基材11之一方主面的平面立體圖。在形成於絕緣性基材11b之一方主面的導電層11a,設置墊2及配線5。第7D圖係第7C圖所示之7D區域的部分放大圖。複數個墊2與接地層3形成於第1基材11之一方主面側。與第1例、第5例一樣,因應於既定距離之寬度的槽4形成於墊2與接地層3之間。
第7E圖係形成於第1基材11之另一方主面側之導電層11c的平面立體圖。導電層11c係包括隔離功能,並與接地接點連接。
第7F圖係第7A圖所示之印刷電路板1的底面立體圖。構成印刷電路板1之底面的第1基材11之另一方主面側的導電層11c的整個面被覆蓋膜20所覆蓋。進而,補強層30形成於已形成墊2的區域。
第7G圖係第7A圖所示的印刷電路板之沿著7G-7G線的剖面圖。第7G圖係包含形成於第2基材12之一方主面的接地層3、形成於第1基材11之一方主面的墊2與配線5、以及形成於第1基材11之另一方主面的接地層3的剖面圖。
在7G-7G線墊2、配線5以及接地層3存在。槽4存在於接地層3與墊2之間。表面處理層MT形成於第1基材11之墊2的上層。墊2係經由表面處理層MT與連接器連接
第7H圖係第7A圖所示的印刷電路板1之沿著7H-7H線之包含導電層11a之接地層3的剖面圖。如第7H圖所示,第2基材12之一方主面側的接地層3、與第1基材11之一方主面側及另一方主面側的接地層3係經由通路孔TH連接,並與未圖示之接地接點連接。
在第7例,說明了形成於第1基材11之配線5係單端信號之信號線的配線圖案的例子,但是亦可配線5採用作用為差動信號線之成對的配線5a、5b。
接著,說明上述之本實施形態之第7例之印刷電路板1的製造方法。首先,為了製作第1基材11,準備在絕緣性基材之雙面已形成導電層11a、11c的雙面貼銅基材。在第1基材11之雙主面中與第2基材12之主面接觸的主面(在本例為導電層11a),使用一般之光微影技術,形成墊2及配線5。使導電層11c不殘留於和墊2與接地層3之間的槽4對應的區域。墊2與接地層3係設定成被絕緣之狀態。
並行地,為了製作第2基材12,準備已將導電層12a形成於絕緣性基材之單面的單面貼銅基材。在本例,使導電層12a作用為接地層3。
將黏著層黏貼於第2基材12之絕緣性基材12b的整個面,然後,除去與形成墊2之位置對應之既定區域的黏著層。除去既定區域之黏著層的手法係無限定,亦可以模具除
去,亦可藉雷射除去。接著,將第1基材11與第2基材12積層。在此積層步驟,因為除去與已形成墊2的位置對應之既定區域的黏著層,所以在已形成墊2的位置,可設定成黏著層不存在於第1基材11與第2基材12之間的狀態。藉由依此方式,在後面,除去與已形成墊2的位置對應之第2基材12之導電層12a及絕緣性基材12b的既定區域,而可使形成於導電層11a的墊2露出。
積層後,藉與第3例相同的手法,形成通路孔TH。接著,亦可因應於需要,藉與第3例相同的手法,使用一般之光微影技術,將配線等形成於第2基材12的導電層12a、第1基材11的導電層11c。
最後,除去與形成墊2之位置對應的既定區域之第2基材12的導電層12a及絕緣性基材12b。除去這些的手法係無限定,亦可藉模具除去,亦可藉雷射除去。
將覆蓋膜20黏貼於第2基材12之一方主面側。第2基材12及覆蓋膜20係不覆蓋連接端部E。使第2基材12的下層之第1基材11的墊2露出。將覆蓋膜20黏貼於第1基材11之另一方主面側。進而,將補強層30黏貼於覆蓋膜20的表面中包含第1基材11之另一方主面之連接端部E的區域。覆蓋膜20及補強層30係使用適當的黏著劑來黏貼。因應於需要,進行黏著劑之硬化處理。對第1基材11之包含墊2的導電層11a之露出部分的表面施加鍍金等的表面處理,而形成表面處理層MT。使用所預備之模具,對印刷電路板1進行沖模,而作成具有被卡合部70、耳片狀構件80的形狀。藉此,
得到本實施形態之第7例的印刷電路板1。
其次,根據第8A圖~第8H圖,說明第8例之印刷電路板1。
第8例之印刷電路板1係在不是以導電層中位於最上層之導電層12a與連接器連接,而是以位於其下側之第二層的導電層11a與連接器連接上與第7例共同。又,第8例之印刷電路板1係在成為最下面之導電層11c亦與連接器連接上與第7例相異。即,第8例之印刷電路板1係一方主面及另一方主面可與連接器雙面連接的型式。在這一點,與第5例、第6例共同。
第8例包括三層的導電層。又,在第8例,在配線5係一對差動信號線上,與第4例、第6例共同。為了避免重複之說明,對與第1~第7例共同的事項,沿用其說明。
第8A圖係本實施形態之第8例的印刷電路板1之包含連接端部E之連接部分的平面立體圖。第8B圖係表示第8A圖所示的印刷電路板1之除去覆蓋膜20之狀態的平面立體圖。第8A圖、第8B圖所示之印刷電路板1至少包括覆蓋膜20、第1基材11以及第2基材12。如第8A圖所示,覆蓋膜20被黏貼於印刷電路板1之最上層。第2基材12被配置於最上層之覆蓋膜20的下層,該第1基材11被配置於其下層。本例之印刷電路板1係與第1例一樣,包括一個或複數個被卡合部70與一個或複數個耳片狀構件80。
如第8A圖、第8B圖所示,第2基材12之導電層12a及絕緣性基材12b被除去成墊2露出。本例之形成於第1基材11之導電層11a的墊2係與連接器連接。第2基材12之
導電層12a係與接地接點連接。
第8C圖係第1基材11之一方主面的平面立體圖。在形成於絕緣性基材11b之一方主面的導電層11a,設置墊2a、2b及配線5a、5b。第8D圖係第8C圖所示之8D區域的部分放大圖。複數個墊2a、2b與接地層3形成於第1基材11之一方主面側。與第6例一樣,因應於既定距離之寬度的槽4形成於墊2a、2b與接地層3之間。
第8E圖係形成於第1基材11之另一方主面側之導電層11c的平面立體圖。導電層11c係包括隔離功能,並與接地接點連接。
第8F圖係第8A圖所示之印刷電路板1的底面立體圖。構成印刷電路板1之底面的第1基材11之另一方主面側的導電層11c中已形成墊2a、2b之連接端部E的區域以外的區域被覆蓋膜20所覆蓋。進而,在與已形成墊2a、2b之包含連接端部E的區域對應的部分,導電層11c係露出。
第8G圖係第8A圖所示的印刷電路板之沿著8G-8G線的剖面圖。第8G圖係包含形成於第2基材12之一方主面的接地層3、形成於第1基材11之一方主面的墊2a與配線5a、以及形成於第1基材11之另一方主面的接地層3的剖面圖。在8G-8G線墊2a、配線5a以及接地層3存在。槽4存在於接地層3與墊2a之間。表面處理層MT形成於第1基材11之墊2a的上層。墊2a係經由表面處理層MT與連接器連接。
第8H圖係第8H圖所示的印刷電路板1之沿著8H-8H線之包含導電層11a之接地層3的剖面圖。如第8H圖所
示,第2基材12之一方主面側的接地層3、與第1基材11之一方主面側及另一方主面側的接地層3係經由通路孔TH連接,並與未圖示之接地接點連接。
在第8例,形成於第1基材11之配線5a、5b係採用成對的差動信號線,但是亦可採用單端信號之信號線的配線圖案。
接著,說明上述之本實施形態之第8例之印刷電路板1的製造方法。第2基材12之製作手法及第1基材11之製作手法係與第7例共同。與第7例一樣,除去與形成墊2之位置對應之既定區域的接著層,將第2基材12與第1基材11貼合。層積後,藉由與第3例相同的手法,形成通路孔TH。又除去與形成墊2之位置對應之既定區域的第2基材12之導電層12a及絕緣性基材12b。將覆蓋膜20黏貼於第2基材12之一方主面側。第2基材12及覆蓋膜20係不覆蓋連接端部E。使形成於第1基材11之一方主面的墊2露出。至此,使用與第7例共同的手法。
將覆蓋膜20黏貼於第1基材11的另一方主面中形成墊2a、2b之連接端部E的區域以外的區域。即,使連接端部E之區域的導電層11c露出。對第1基材11之包含墊2之導電層11a的露出部分、及第1基材11之導電層11c之露出部分的表面施加鍍金等的表面處理,而形成表面處理層MT。使用所預備之模具,對印刷電路板1進行沖模,而作成具有被卡合部70、耳片狀構件80的形狀。藉此,得到本實施形態之第8例的印刷電路板1。
為了確認本發明之效果,進行關於天線特性之測試,以下說明之。
在本實施例,檢討了將理想無指向性天線作為基準時之指向性與輻射位準。在本實施例,對本實施形態之印刷電路板1,製作複數個模型,並測量與連接器連接之墊2的附近,即在連接端部E之輻射位準。一樣地,製作複數個比較例之印刷電路板的模型,並測量與連接器連接之墊2的附近,即在連接端部E之輻射位準。
在第10A圖及第10B圖表示量測條件。
在第9A圖~第9D圖,表示各模型之第1實施例~第5實施例及第1比較例~第5比較例(包含5-1、5-2)的分析形狀、與作為其天線特性的最大值。在第9A圖~第9D圖中表示分析形狀之欄,在(1)之欄,表示已形成覆蓋膜20之狀態者,在該圖之(2)之欄,表示已除去覆蓋膜之狀態者,在該圖之(3)之欄,表示已除去接地層3之墊2及配線5的形狀。又,作為第1實施例~第5實施例及第1比較例~第5比較例的天線特性,在最右欄表示最大值。
如以下所示定義在以下所說明之實施例及比較例所使用之印刷電路板1的模型。作為構成印刷電路板1之基材(與本實施形態之第1基材11、第2基材12以及第3基材對應的基材),採用將銅箔形成於厚度20[μm]之聚醯亞胺製的薄膜之一方主面或雙面的包銅基材。墊2a、2b之配置係如在各說明所指示之圖所示。
本實施例之墊2a、2b間的間距係採用0.4[mm]。墊2a、2b與接地層3的間距係採用0.4[mm]。包圍墊2a、2b之槽4的寬度係採用0.08[mm]。本實施例之配線係由成對之差動信號線所構成。配線5a、5b(差動信號線)之粗細係採用0.1[mm]。成對之配線(差動信號線)間的間距係採用0.18[mm]。
墊2a、2b、配線5a、5b以及接地層3係採用銅製。墊2a、2b、配線5a、5b以及接地層3的厚度係大致均勻,採用27[μm](銅箔:12[μm]、鍍銅:15[μm])。在接地層3之一部分的表面,因應於需要,形成作為表面處理層MT的鍍金層。在印刷電路板之上面側的覆蓋膜20及下面側的覆蓋膜20,使用厚度12.5[μm]之聚醯亞胺製的薄膜。在補強層30,使用厚度12.5[μm]之聚醯亞胺製的薄膜。
作為第1實施例,定義上述之第2例之印刷電路板1的模型1。第2例之印刷電路板1的模型1具有第2A圖~第2F圖所示之構造。又,為了與第1實施例比較,定義第1比較例之印刷電路板的模型1-2。除了不具有包圍墊2a、2b之槽4這一點以外,採用與第1實施例之模型1相同的條件,定義第1比較例的模型1-2。
如第9A圖所示,接地層3形成於第1實施例之印刷電路板1的模型1之墊2a、2b的周圍。槽4形成於墊2a、2b與接地層3之間。另一方面,第1比較例之印刷電路板的模型1-2係在墊(相當於本實施形態之墊2a、2b的構件,以下相同)之周圍未形成接地層(相當於本實施形態之接地層3的構件,以下
相同),並在墊與接地層之間無槽(相當於本實施形態之槽4的構件,以下相同)。
第1實施例之印刷電路板1之在連接端部E的輻射位準係比第1比較例之輻射位準更低,第1實施例之印刷電路板1的輻射位準係第1比較例之輻射位準的約83%。
作為第2實施例,定義將接地層3形成於上述之第2例之印刷電路板1的另一方主面之構造的模型2。第2實施例之印刷電路板1之導電層的層數係2。接地層被形成於絕緣性基材之另一方主面的一面。又,為了與第2實施例比較,定義第2比較例之印刷電路板的模型2-2。除了在絕緣性基材之一方主面未形成包圍墊之全周的接地層這一點以外,採用與第2實施例之模型2-1相同的條件,定義第2比較例的模型2-2。
如第9A圖所示,第2實施例之印刷電路板1的模型2具有槽4,第2比較例之模型2-2的印刷電路板不具有槽。
第2實施例之印刷電路板1之在連接端部E的輻射位準係比第2比較例之輻射位準更低,第2實施例之印刷電路板1的輻射位準係第2比較例之輻射位準的約53%。
作為第3實施例,定義上述之第8例之印刷電路板1的模型3。模型3之印刷電路板之導電層的層數係3。在絕緣性基材之一方主面,在比墊更靠近連接端部E側不設置接地層,而僅在與連接端部E相反側設置接地層。第8例之印刷
電路板1的模型3具有第8A圖~第8H圖所示之構造。又,為了與此第3實施例之模型3比較,定義第3比較例之印刷電路板的模型3-2。除了不具有包圍墊2a、2b之槽4這一點以外,採用與第3實施例之模型3相同的條件,定義第3比較例的模型3-2。
如第9B圖所示,第3實施例之印刷電路板1的模型3具有槽4,但是第3比較例之模型3-2的印刷電路板不具有槽。
第3實施例之印刷電路板1之在連接端部E的輻射位準係比第3比較例之輻射位準更低,第3實施例之印刷電路板1的輻射位準係第3比較例之輻射位準的約46%。
作為第4實施例,定義上述之第3例之印刷電路板1的模型4。模型4之印刷電路板之導電層的層數係2。第3例之印刷電路板1的模型4具有第3A圖~第3H圖所示之構造。又,為了與此第4實施例比較,分別定義第4-1比較例及第4-2比較例之印刷電路板的模型4-21、4-22。第4實施例之模型4係在絕緣性基材之一方主面的整個面形成包圍墊之接地層,而且在絕緣性基材之另一方主面的整個面形成包圍配線之接地層。
相對地,在第4-1比較例的模型4-21,在絕緣性基材之一方主面,不形成包圍墊之全周的接地層。在絕緣性基材之一方主面,在比墊更靠近連接端部E側不設置接地層,而僅在與連接端部E相反側設置接地層。在第4-1比較例的模型4-21,在絕緣性基材之另一方主面(形成配線之主面),在比墊之
形成位置更靠近連接端部E側的區域不設置接地層,而僅在與連接端部E相反側設置包圍配線的接地層。
又,在第4-2比較例的模型4-22,與第4-1比較例一樣,在絕緣性基材之一方主面,不形成包圍墊之全周的接地層。在絕緣性基材之一方主面,在比墊更靠近連接端部E側不設置接地層,而僅在與連接端部E相反側設置接地層。與第4-1比較例的模型4-21相異,在此第4-2比較例的模型4-22,在絕緣性基材之另一方主面(形成配線之主面),與第4實施例一樣,在整個面設置包圍配線的接地層。
第4-1比較例及第4-2比較例之模型4-21、4-22都不具有包圍墊2a、2b的槽4。又,第4-1比較例的模型不具有包圍配線5a之端部5a’、配線5b之端部5b’的槽4。
第4實施例之印刷電路板1之在連接端部E的輻射位準係比第4-1比較例及第4-2比較例之任一比較例的輻射位準更低,第4實施例之印刷電路板1的輻射位準係第4-1比較例之輻射位準的約5%。第4實施例之印刷電路板1的輻射位準係第4-2比較例之輻射位準的約32%。
作為第5實施例,定義上述之第4例之印刷電路板1的模型5。模型5之印刷電路板之導電層的層數係3。第4例之印刷電路板1的模型5具有第4A圖~第4I圖所示之構造。又,為了與此第5實施例比較,分別定義第5-1比較例及第5-2比較例之印刷電路板的模型5-21、5-22。在第5實施例之模型5,在絕緣性基材之一方主面的整個面形成包圍墊之接
地層,而且在絕緣性基材之另一方主面的整個面形成包圍配線之接地層。進而,形成已形成配線之另一方主面的導電層、與經由絕緣性基材形成於一面的接地層。
相對地,在第5-1比較例的模型5-21,在絕緣性基材之一方主面,不形成包圍墊之全周的接地層。在絕緣性基材之一方主面,在比墊更靠近連接端部E側不設置接地層,而僅在與連接端部E相反側設置接地層。在此第5-1比較例的模型5-21,在絕緣性基材之另一方主面(形成配線之主面),僅在比墊之形成位置更靠近連接端部E側的區域不設置接地層,而僅在與連接端部E相反側設置包圍配線的接地層。將接地層形成於在已形成配線之另一方主面的導電層所積層之絕緣性基材之另一方主面的一面。此接地層成為三層之導電層中最下層。
又,在第5-2比較例的模型5-22,與第5-1比較例的模型5-21一樣,在絕緣性基材之一方主面,不形成包圍墊之全周的接地層。在絕緣性基材之一方主面,在比墊更靠近連接端部E側不設置接地層,而僅在與連接端部E相反側設置接地層。與第5-1比較例的模型5-21相異,在此第5-2比較例的模型5-22,在絕緣性基材之另一方主面的整個面設置包圍配線的接地層。將接地層形成於在已形成配線之另一方主面的導電層所積層之絕緣性基材之另一方主面的一面。此接地層成為三層之導電層中最下層。
第5-1比較例及第5-2比較例之模型5-21、5-22都不具有包圍墊2a、2b的槽4。進而,第5-1比較例的模型5-21係如第5實施例之模型5所示,不具有包圍配線5a之端
部5a’、配線5b之端部5b’的槽4。
第5實施例之印刷電路板1之在連接端部E的輻射位準係比第5-1比較例及第5-2比較例之任一比較例的輻射位準更低,第5實施例之印刷電路板1的輻射位準係第5-1比較例之輻射位準的約11%。第5實施例之印刷電路板1的輻射位準係第5-2比較例之輻射位準的約22%。
如以上所示,在第1~第5實施例之任一形態,都可降低輻射位準。
1C‧‧‧區域
2‧‧‧墊
3‧‧‧接地層
4‧‧‧槽
5‧‧‧配線
11‧‧‧第1基材
11a‧‧‧導電層
11b‧‧‧絕緣性基材
30‧‧‧補強層
70‧‧‧被卡合部
80‧‧‧耳片狀構件
S‧‧‧偏置部
Claims (8)
- 一種印刷電路板,包括:與其他的連接器以電性連接的墊;接地層,係從該墊之周圍包圍該墊,以在與該墊之外緣僅隔離既定距離的位置具有內緣之方式所形成,並與接地接點接地;以及基材,係至少包含形成於任一方主面的第1基材;該第1基材係具有:配線,係形成於該第1基材之該一方主面的相反側之另一方主面,並與該墊以電性連接;及接地層,係在與形成於該另一方主面之配線的外緣僅隔離既定距離的位置具有內緣,並與接地接點連接。
- 如申請專利範圍第1項之印刷電路板,其中該第1基材係具有形成於該一方主面,並與該墊以電性連接的配線;該配線係以該配線之外緣位於與該接地層之內緣僅隔離既定距離的位置之方式所形成。
- 一種印刷電路板,包括:與其他的連接器以電性連接的墊;接地層,係從該墊之周圍包圍該墊,以在與該墊之外緣僅隔離既定距離的位置具有內緣之方式所形成,並與接地接點接地;以及基材,係至少包含形成於任一方主面的第1基材;該基材係更包含在該第1基材之任一方主面直接或經由其他的基材所積層之一片或複數片第2基材; 該第2基材係具有:配線,係經由貫穿包含該第1基材與該第2基材之該基材的通路孔與該墊以電性連接;及接地層,係在與形成於該第2基材之配線的外緣僅隔離既定距離的位置具有內緣,並與接地接點連接。
- 如申請專利範圍第3項之印刷電路板,其中該基材係包含該第1基材與該第2基材;該第1基材係在該第1基材之一方主面側具有:與該其他的連接器以電性連接的複數個墊;及接地層,係從該墊之周圍包圍該墊,以在與該墊之外緣僅隔離既定距離的位置具有內緣之方式所形成,並與接地接點連接;該第2基材係在與該一方主面係相反側之該第2基材的另一方主面側具有:與該其他的連接器以電性連接的複數個墊;及接地層,係從該墊之周圍包圍該墊,以在與該墊之外緣僅隔離既定距離的位置具有內緣之方式所形成,並與接地接點連接。
- 如申請專利範圍第1項之印刷電路板,其中包括形成於與該連接器連接的連接端部,並該墊與一方端部所接觸的通路孔。
- 如申請專利範圍第1項之印刷電路板,其中形成於與該墊相同之主面的該接地層係該接地層的外緣位於從形成該接地層之該基材之主面的外緣向內側僅偏移既定偏置量的位置。
- 如申請專利範圍第6項之印刷電路板,其中在其他的接地 層形成於與形成該墊之主面相異之主面的情況,以形成該其他的接地層之該基材之主面的外緣與該其他的接地層之外緣位於相同之位置的方式所形成。
- 如申請專利範圍第1至7項中任一項之印刷電路板,其中該墊包含:與傳送第1信號之配線連接的墊、及與傳送和第1信號相異之第2信號之配線連接的墊。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014192485A JP6190345B2 (ja) | 2014-09-22 | 2014-09-22 | プリント配線板 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201630486A TW201630486A (zh) | 2016-08-16 |
TWI613941B true TWI613941B (zh) | 2018-02-01 |
Family
ID=55581019
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104130896A TWI613941B (zh) | 2014-09-22 | 2015-09-18 | 印刷電路板 |
Country Status (7)
Country | Link |
---|---|
US (1) | US10129978B2 (zh) |
EP (1) | EP3200572A4 (zh) |
JP (1) | JP6190345B2 (zh) |
KR (1) | KR102023338B1 (zh) |
CN (1) | CN106576426B (zh) |
TW (1) | TWI613941B (zh) |
WO (1) | WO2016047492A1 (zh) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107535044B (zh) | 2014-11-21 | 2019-12-10 | 安费诺公司 | 用于高速、高密度电连接器的配套背板 |
US10187972B2 (en) | 2016-03-08 | 2019-01-22 | Amphenol Corporation | Backplane footprint for high speed, high density electrical connectors |
US10201074B2 (en) | 2016-03-08 | 2019-02-05 | Amphenol Corporation | Backplane footprint for high speed, high density electrical connectors |
CN206442588U (zh) | 2017-02-27 | 2017-08-25 | 深圳市柯达科电子科技有限公司 | 一种fpc连接头、触摸屏及液晶屏 |
CN106686884A (zh) * | 2017-02-27 | 2017-05-17 | 深圳市柯达科电子科技有限公司 | 一种fpc连接头、触摸屏及液晶屏 |
US11483928B2 (en) * | 2017-08-14 | 2022-10-25 | Sumitomo Electric Printed Circuits, Inc. | Flexible printed circuit board |
CN107708292B (zh) * | 2017-10-27 | 2019-12-17 | 广东生益科技股份有限公司 | 能有效减少埋孔裂纹的pcb及其制造方法 |
EP3707971A4 (en) * | 2017-11-08 | 2021-07-28 | Amphenol Corporation | REAR FACE IMPRESSION FOR HIGH-DENSITY AND HIGH-SPEED ELECTRICAL CONNECTORS |
CN109933227A (zh) * | 2017-12-15 | 2019-06-25 | 南昌欧菲光科技有限公司 | Fpc结构和终端 |
JP6740268B2 (ja) * | 2018-02-23 | 2020-08-12 | 株式会社三共 | 遊技機 |
TWI830739B (zh) | 2018-06-11 | 2024-02-01 | 美商安芬諾股份有限公司 | 包含用於高速且高密度之電連接器的連接器佔位面積之印刷電路板和互連系統以及其製造方法 |
US10314162B1 (en) * | 2018-07-13 | 2019-06-04 | Mellanox Technologies, Ltd. | Apparatuses and methods for improved network connections |
KR102616482B1 (ko) | 2018-07-26 | 2023-12-26 | 삼성전자주식회사 | 전원 배선에서 발생된 전자기파를 상쇄하기 위한 접지 배선을 포함하는 인쇄 회로 기판 및 이를 포함하는 전자 장치 |
TWI675510B (zh) * | 2019-01-14 | 2019-10-21 | 燁元電子有限公司 | 連接排線與電路板的連接結構 |
EP3973597A4 (en) | 2019-05-20 | 2023-06-28 | Amphenol Corporation | High density, high speed electrical connector |
WO2021020701A1 (ko) * | 2019-07-30 | 2021-02-04 | 삼성전자 주식회사 | 경연성 인쇄 회로 기판 및 이를 포함하는 전자 장치 |
CN112203405B (zh) * | 2020-10-26 | 2022-05-20 | 恒为科技(上海)股份有限公司 | Pcb焊盘宽度的确定方法及pcb板 |
KR20220139617A (ko) * | 2021-04-08 | 2022-10-17 | 삼성전자주식회사 | 루프 배선을 포함하는 전자 장치 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101502187A (zh) * | 2006-08-11 | 2009-08-05 | 泰科电子公司 | 具有可构形的接地联接、共面的电路和接地轨迹的电路板 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2876989B2 (ja) | 1994-05-31 | 1999-03-31 | 松下電工株式会社 | プリント配線板の製造方法 |
JP2728372B2 (ja) * | 1994-12-15 | 1998-03-18 | ケル株式会社 | 電気コネクタ |
JP2001326440A (ja) * | 2000-05-18 | 2001-11-22 | Casio Comput Co Ltd | フレキシブル配線基板の接合構造 |
JP2002353588A (ja) * | 2001-05-29 | 2002-12-06 | Mitsubishi Electric Corp | 配線基板及び配線基板の製造方法 |
JP2006024618A (ja) * | 2004-07-06 | 2006-01-26 | Toshiba Corp | 配線基板 |
US7044794B2 (en) * | 2004-07-14 | 2006-05-16 | Tyco Electronics Corporation | Electrical connector with ESD protection |
JP4421427B2 (ja) * | 2004-08-31 | 2010-02-24 | 富士通コンポーネント株式会社 | 平衡伝送用ケーブルコネクタ |
JP4551776B2 (ja) | 2005-01-17 | 2010-09-29 | 日本圧着端子製造株式会社 | 両面fpc |
JP4774920B2 (ja) | 2005-10-31 | 2011-09-21 | ソニー株式会社 | 光送受信装置 |
JP2007180292A (ja) * | 2005-12-28 | 2007-07-12 | Fujitsu Ltd | 回路基板 |
JP2007193999A (ja) * | 2006-01-17 | 2007-08-02 | Sony Chemical & Information Device Corp | 伝送ケーブル |
DE102007028799A1 (de) | 2007-06-19 | 2008-12-24 | Technische Universität Ilmenau | Impedanzkontrolliertes koplanares Wellenleitersystem zur dreidimensionalen Verteilung von Signalen hoher Bandbreite |
JP2009080972A (ja) | 2007-09-25 | 2009-04-16 | Sumitomo Electric Ind Ltd | 接続構造体,配線板接続体,配線板モジュールおよび電子機器 |
US7643305B2 (en) * | 2008-03-07 | 2010-01-05 | Qualcomm Mems Technologies, Inc. | System and method of preventing damage to metal traces of flexible printed circuits |
JP5361024B2 (ja) * | 2009-10-30 | 2013-12-04 | 京セラSlcテクノロジー株式会社 | 配線基板 |
JP5311669B2 (ja) | 2009-12-27 | 2013-10-09 | 京セラSlcテクノロジー株式会社 | 配線基板 |
JP5563890B2 (ja) | 2010-05-13 | 2014-07-30 | 住友電気工業株式会社 | フレキシブル配線板 |
JP5565958B2 (ja) | 2010-10-30 | 2014-08-06 | 京セラSlcテクノロジー株式会社 | 配線基板 |
US8885357B2 (en) | 2012-01-06 | 2014-11-11 | Cray Inc. | Printed circuit board with reduced cross-talk |
US9565750B2 (en) * | 2012-08-18 | 2017-02-07 | Kyocera Corporation | Wiring board for mounting a semiconductor element |
JP6218481B2 (ja) * | 2012-09-27 | 2017-10-25 | 三菱電機株式会社 | フレキシブル基板、基板接続構造及び光モジュール |
JP6190202B2 (ja) * | 2013-08-06 | 2017-08-30 | ヒロセ電機株式会社 | 電気コネクタ |
JP5797309B1 (ja) * | 2014-07-22 | 2015-10-21 | 株式会社フジクラ | プリント配線板 |
-
2014
- 2014-09-22 JP JP2014192485A patent/JP6190345B2/ja not_active Expired - Fee Related
-
2015
- 2015-09-15 EP EP15843513.1A patent/EP3200572A4/en not_active Withdrawn
- 2015-09-15 KR KR1020177009298A patent/KR102023338B1/ko active IP Right Grant
- 2015-09-15 US US15/513,459 patent/US10129978B2/en active Active
- 2015-09-15 WO PCT/JP2015/076090 patent/WO2016047492A1/ja active Application Filing
- 2015-09-15 CN CN201580044942.2A patent/CN106576426B/zh not_active Expired - Fee Related
- 2015-09-18 TW TW104130896A patent/TWI613941B/zh not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101502187A (zh) * | 2006-08-11 | 2009-08-05 | 泰科电子公司 | 具有可构形的接地联接、共面的电路和接地轨迹的电路板 |
Also Published As
Publication number | Publication date |
---|---|
JP2016063188A (ja) | 2016-04-25 |
US20170303395A1 (en) | 2017-10-19 |
TW201630486A (zh) | 2016-08-16 |
EP3200572A1 (en) | 2017-08-02 |
CN106576426B (zh) | 2019-09-20 |
CN106576426A (zh) | 2017-04-19 |
EP3200572A4 (en) | 2018-05-23 |
US10129978B2 (en) | 2018-11-13 |
KR20170048575A (ko) | 2017-05-08 |
KR102023338B1 (ko) | 2019-09-20 |
JP6190345B2 (ja) | 2017-08-30 |
WO2016047492A1 (ja) | 2016-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI613941B (zh) | 印刷電路板 | |
JP5797309B1 (ja) | プリント配線板 | |
KR102517144B1 (ko) | 다층 플렉시블 프린트 배선판 및 그 제조방법 | |
JP2007234500A (ja) | 高速伝送用fpc及びこのfpcに接続されるプリント基板 | |
JP4414365B2 (ja) | 高速伝送用基板 | |
US20230019563A1 (en) | High-frequency circuit | |
US20200015351A1 (en) | Printed wiring board for high frequency transmission | |
TW201531175A (zh) | 印刷電路板及連接該電路板的連接器 | |
WO2015005029A1 (ja) | 樹脂多層基板、および樹脂多層基板の製造方法 | |
US11032904B2 (en) | Interposer substrate and circuit module | |
JP6383830B2 (ja) | プリント配線板 | |
JP5075568B2 (ja) | シールド付回路配線基板及びその製造方法 | |
KR20190099712A (ko) | 인쇄회로기판 및 이를 구비한 전자기기 | |
JP2009141129A (ja) | フレキシブルプリント配線板およびその製造方法 | |
JP2015035468A (ja) | プリント回路基板 | |
CN104284529A (zh) | 软硬结合电路板及其制作方法 | |
CN116709628A (zh) | 电路板和印制板 | |
JP2008294151A (ja) | フレキシブルプリント基板 | |
KR101052160B1 (ko) | 멀티 배선 레이어를 구비한 플랫 케이블 | |
KR20060064340A (ko) | 양면 연성회로기판 | |
JP2002232141A (ja) | ケーブル部を有するプリント基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |