JP4126753B2 - 多層板 - Google Patents
多層板 Download PDFInfo
- Publication number
- JP4126753B2 JP4126753B2 JP16292898A JP16292898A JP4126753B2 JP 4126753 B2 JP4126753 B2 JP 4126753B2 JP 16292898 A JP16292898 A JP 16292898A JP 16292898 A JP16292898 A JP 16292898A JP 4126753 B2 JP4126753 B2 JP 4126753B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- layer
- metal foil
- multilayer board
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の属する技術分野】
本発明は、電気機器用配線板に有用な多層板に関するものであり、さらに詳しくは、高速信号処理用配線板として有用で、かつ電源用配線基板としてコンデンサ機能を具備させることができる多機能な多層板に関するものである。
【0002】
【従来の技術】
精密機器,電子計算機,通信機器等に用いられる配線板においては、演算処理速度の高速化及び回路の高密度化への要請が高まっており、これらの要請に対応するために配線板の多層化が急速に進んでいる。従来このような多層板には、その構成要素となる樹脂として、エポキシ樹脂、ポリイミド樹脂、低誘電率樹脂であるフッ素樹脂、あるいはポリブタジエン樹脂等が用いられており、その特性改善努力も精力的に進められている。また一方、配線板の実装技術においては、従来からデジタルIC等の電子部品を搭載する場合において、誤作動やノイズ防止のために多量のコンデンサをデジタルIC等の電子部品の各ピンに取りつけ、電源安定化のためのローパスフィルタを形成しているが、高密度実装化及び信号速度向上によりこのコンデンサについても小型化、低インダクタンス化への改良が進められている。
【0003】
しかしコンデンサの配線板への取り付けは、高密度実装が必要となっている配線板に余分な取り付け面積を確保しなければならないものであり、部品点数やその取り付けコストの削減を行うことが困難となり、更にコンデンサの取り付けのために形成したリード回路の浮遊容量が、新たなノイズを発生させる原因になっていた。また高速信号処理基板では、部品間を結ぶ結線もインダクタンスとして働くようになるため、輻射ノイズの発生の原因となっていた。
【0004】
このような事情から従来ノイズ防止用に多量に取りつけていたコンデンサを不要にするために電源層と接地層の間に、エポキシ樹脂に無機充填剤を配合した樹脂組成物をガラスクロスに含浸させて形成した高電気容量絶縁層を設けた多層板が提案されている。
【0005】
【発明が解決しようとする課題】
しかし上記のような従来の高電気容量絶縁層を設けた多層板では、高電気容量絶縁層中に配合された樹脂自体の誘電率が低く、無機充填剤を配合しても高電気容量絶縁層の電気容量を充分に高くすることができなかった。
【0006】
本発明は上記の点に鑑みてなされたものであり、高電気容量絶縁層の電気容量を更に向上することができる多層板を提供することを目的とするものである。
【0007】
【課題を解決するための手段】
本発明の請求項1に記載の多層板は、第一導体層3と第二導体層4の間にシアノ基を側鎖に有するポリマーを含有する高電気容量絶縁層2を形成したものであって、シアノ基を側鎖に有するポリマーが配合された樹脂組成物を金属箔8に塗工することにより形成された樹脂付き金属箔10と、エポキシ樹脂と高誘電率無機充填剤が配合された樹脂組成物を金属箔8に塗工することにより形成された樹脂付き金属箔11とを、樹脂層9,12同士が重なるようにして積層し、これを加熱加圧成形することによって樹脂付き金属箔10,11の樹脂層9,12を加熱硬化させて高電気容量絶縁層2を形成して成ることを特徴とするものである。
【0009】
また本発明の請求項2に記載の多層板は、請求項1の構成に加えて、上記高誘電率無機充填剤として、チタン酸ジルコン酸ナトリウム系セラミック、二酸化チタン系セラミック、チタン酸バリウム系セラミック、チタン酸鉛系セラミック、チタン酸ストロンチウム系セラミック、チタン酸カルシウム系セラミック、チタン酸ビスマス系セラミック、チタン酸マグネシウム系セラミック、及びジルコン酸系セラミックからなる群の中から選択された少なくとも一種のものを用いて成ることを特徴とするものである。
【0013】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。
【0014】
本発明においては、高電気容量絶縁層2を、シアノ基を側鎖に有するポリマーが配合された樹脂組成物を硬化させることによって形成するものである。ここで高電気容量絶縁層2は電気容量が50pF/cm2〜300nF/cm2の範囲となるように形成することが好ましい。このシアノ基を側鎖に有するポリマーとしては、下記(1)に示す構造を繰り返し単位とする、シアノエチルヒドロキシエチルセルロースや、下記一般式(2)に示すシアノエチルブルランを用いる。
【0015】
【化3】
また上記のシアノ基を側鎖に有するポリマーが配合された樹脂組成物には、比誘電率が8〜17000の高誘電率無機充填剤を配合することができる。ここで高誘電率無機充填剤としては、チタン酸ジルコン酸ナトリウム系セラミック、二酸化チタン系セラミック、チタン酸バリウム系セラミック、チタン酸鉛系セラミック、チタン酸ストロンチウム系セラミック、チタン酸カルシウム系セラミック、チタン酸ビスマス系セラミック、チタン酸マグネシウム系セラミック、ジルコン酸系セラミック等を用いることができ、これらのものを単独で用いる他、二種以上を適宜組み合わせて用いることもできる。ここで高誘電率無機充填剤は、シアノ基を側鎖に有するポリマー100重量部に対して、100〜900重量部の範囲で配合することが好ましい。
【0016】
またこの樹脂組成物は、シクロヘキサノン、N,N−ジメチルホルムアミド、アセトニトリル等の溶剤を配合して希釈することもできる。この場合、上記のシアノ基を側鎖に有するポリマー100重量部に対して、溶剤を100〜900重量部配合して、樹脂組成物の粘度を200cps〜1000cpsとすることが好ましい。
【0017】
上記のような樹脂組成物にて高電気容量絶縁層2を形成するにあたっては、上記の樹脂組成物を金属箔8に塗工して樹脂層9を形成した図3(a)に示すような樹脂付き金属箔10を用いて多層板1を作製することにより、多層板1中に高電気容量絶縁層2を形成することができる。
【0018】
樹脂付き金属箔10を形成する際に用いる金属箔8としては、銅、アルミニウム、真鍮、ニッケル、鉄等を材料とする金属箔8の他、これらの金属の合金箔や複合箔を用いることができる。この金属箔8の厚みは、5〜150μmの範囲とすることが好ましく、また必要に応じて表面粗化の処理や接着剤塗工の処理を行うことができる。また樹脂付き金属箔10の樹脂層9の厚みは5〜250μmの範囲とすることが好ましく、必要とされるコンデンサ容量に応じて適切な厚みを選択するものである。特に電気容量を向上するためには、樹脂層9の厚みを薄く形成することが好ましい。
【0019】
多層板1を作製するにあたっては、例えば、エポキシ樹脂等の熱硬化性樹脂を含む樹脂組成物を加熱硬化させてなる樹脂層と、銅箔等の金属箔からなる導電層によって構成され、必要に応じてエッチング処理やバイアホール加工を施して回路を形成した内層材を用意する。次に上記の樹脂付き金属箔10を、樹脂層9が内層材側に面するように内層材に重ね、加熱加圧成形して一体化させる。更に必要に応じてエッチング処理やスルーホール加工を施して回路形成を行うことにより、多層板1を作製する。またこの多層板1をコア材とし、これにプリプレグ、銅箔等の金属箔、樹脂付き金属箔、金属箔張積層板等を重ね、加熱加圧成形することによって一体化させ、必要に応じてエッチング処理やスルーホール加工を施すことにより、多層板1を作製することもできる。このようにして多層板10を作製すると、内層材の導電層からなる層と樹脂付き金属箔10の金属箔9からなる層を、一方を電源層となる第一導体層3、他方を接地層となる第二導体層4として形成し、この第一導体層3と第二導体層4との間に、高電気容量絶縁層2を形成することができる。ここで電源層及び接地層は、多層板の外部の電源ラインに接続されるものである。
【0020】
また図3(a)、(b)に示すように、上記のような樹脂付き金属箔10を二枚用い、これらの樹脂付き金属箔10を、樹脂層9同士が重なるように積層したものを加熱加圧成形することによって一体化させ、必要に応じてエッチング処理やバイアホール加工を施すことにより内層基板7を作製することもできる。このようにすると、樹脂付き金属箔10の金属箔8からなる層の一方を第一導体層3、他方を第二導体層4として形成し、第一導体層3と第二導体層4の間に高電気容量絶縁層2を形成することができる。そしてこのような内層基板7をコア材とし、これにプリプレグ、銅箔等の金属箔、樹脂付き金属箔、金属箔張積層板等を重ね、加熱加圧成形することによって一体化させ、必要に応じてエッチング処理やスルーホール加工を施すことにより、多層板1を作製することができる。
【0021】
本発明では、内層基板7を作製する際に用いる樹脂付き金属箔として、シアノ基を側鎖に有するポリマーが配合された樹脂組成物を金属箔8に塗工して樹脂層9を形成することにより作製した樹脂付き金属箔10と、エポキシ樹脂と高誘電率無機充填材を配合して誘電率を向上させた樹脂組成物を金属箔8に塗布することにより樹脂層12を形成して作製した樹脂付き金属箔11とを用意する。ここで、エポキシ樹脂としては、例えば臭素化ビスフェノールA型エポキシ樹脂(東都化成製、「YDB−500」)400重量部、クレゾールノボラック型エポキシ樹脂(東都化成製、「YDCN−701」)44重量部、ジシアンジアミド40.5重量部、2−エチル−4−メチルイミダゾール0.44重量部を配合したものを用いることができる。この場合はこの二種類の樹脂付き金属箔10、11を、樹脂層9、12同士が重なるように積層し、加熱加圧成形することによって一体化させ、必要に応じてエッチング処理やバイアホール加工を施すことにより内層基板7を作製する。このようにすると、二種類の樹脂付き金属箔10、11の金属箔8からなる層の一方を第一導体層3、他方を第二導電4として形成し、第一導体層3と第二導体層4の間に高電気容量絶縁層2を形成することができる。そしてこのような内層基板7をコア材とし、これにプリプレグ、銅箔等の金属箔、樹脂付き金属箔、金属箔張積層板等を重ね、加熱加圧成形することによって一体化させ、必要に応じてエッチング処理やスルーホール加工を施すことにより、多層板1を作製することができる。
【0022】
図1は、上記のようにして作製される多層板1の一例を示すものである。この図1に示す多層板1では、シアノ基を側鎖に有するポリマーが配合された樹脂組成物を硬化させることによって形成された高電気容量絶縁層2の両面に、必要に応じて回路形成された金属箔からなる第一導体層3と第二導体層4が形成されており、更にその第一導体層3及び第二導体層4の外側に、エポキシ樹脂等の熱硬化性樹脂を含む樹脂組成物を硬化させることによって形成された低電気容量層6が形成されている。そして更に低電気容量層6の外側には、金属箔等からなる回路5が形成されている。また更に必要に応じて所定の位置にスルーホール加工(図示せず)が施されている。
【0023】
図2に、本発明の多層板1にデジタルIC等の電子部品13を搭載したものを示す。この図2に示すものでは、多層板1に、電子部品13の電源側のリード14と接地側のリード15にそれぞれ電気的に接続されるスルーホール16、17を形成し、スルーホール16、17の内壁にはめっき処理等により導電層18を形成している。また多層板1に搭載されている電子部品13の、電源側のリード14と、接地側のリード15は、それぞれ多層板1の回路5に半田付け等により電気的に接続され、回路5を介してスルーホール内壁16、17の導電層18に電気的に接続されている。
【0024】
ここで電源側のリード14は、スルーホール16の導電層18を介して第一導電体3に電気的に接続させると共に、第二導電体4とは電気的に絶縁させ、また接地側のリード15はスルーホール17の導電層18を介して第二導電体と電気的に接続させると共に、第一導電体3とは電気的に絶縁させる。そのためには例えば図2に示すように、第一導体層3の、接地側のリード14と電気的に接続するスルーホール17の周辺部に相当する部分をあらかじめエッチング処理等により取り除くと共に、第二導体層4の、電源側のリード14に接続されるスルーホール16の周辺部に相当する部分も同様にエッチング処理等により取り除いておくものである。
【0025】
上記のようにして多層板1中において、第一導体層3と第二導体層4の間に高電気容量絶縁層2を形成すると、第一導体層3、第二導体層4、及び高電気容量絶縁層2にてコンデンサが形成される。そしてこの多層板1にデジタルIC等の電子部品13の電源側に接続するリードを多層板1の電源層である第一導体層3に、デジタルIC等の電子部品13の接地側に接続するリードを多層板1の接地層である第二導体層4にそれぞれ接続するように搭載すると、誤作動やノイズを防止することができるものであり、このとき多量のコンデンサ多層板1に実装すると共にデジタルIC等の電子部品13の各ピンに取りつけるような必要がないので、コンデンサのための余分な取り付け面積を確保する必要がなく、回路の高密度化を達成することができるものである。
【0026】
また従来のようにチップコンデンサを介して電流供給を行う場合にはチップコンデンサと電子部品とをつなぐ経路が長くなってこの経路がインダクタンスとして働き、輻射ノイズの発生の原因となっていていたのに対して、電子部品13への電流供給は多層板の内層に構成される第一導体層3、第二導体層4、及び高電気容量絶縁層2にて構成されるコンデンサを介して行うことができるため、電子部品13とコンデンサとの経路を短くすることができ、高速信号処理基板においても輻射ノイズの発生を抑制することができるものである。
【0027】
またシアノ基を側鎖に有するポリマーが配合された高電気容量絶縁層2を用いているので、第一導体層3、第二導体層4、及び高電気容量絶縁層2にて形成されるコンデンサの電気容量を向上することができ、多層板1に搭載されたデジタルIC等の電子部品13の誤作動やノイズの防止の効果を優れたものとすることができる。特にシアノ基を側鎖に有するポリマーと高誘電率無機充填剤が配合された樹脂組成物にて高電気容量絶縁層2を形成すると、第一導体層3、第二導体層4、及び高電気容量絶縁層2にて形成されるコンデンサの電気容量を著しく向上することができ、多層板1に搭載されたデジタルIC等の電子部品13の誤作動やノイズの防止の効果を更に優れたものとすることができる。
【0028】
【実施例】
以下、本発明を実施例によって詳述する。
(参考例1)
厚み18μmの銅箔8に、シアノ基を側鎖に有するポリマー(信越化学工業(株)製、「シアノレジン CR−S」)のみからなる樹脂組成物を塗工して50μmの樹脂層9を形成した2枚の樹脂付き銅箔10を、図4(a)のように樹脂層9同士が重なるように積層し、175℃、30kg/cm2の条件で20分間加熱加圧成形を行った。さらにエッチング処理及びバイアホール加工を施して回路形成を行い、内層基板7を作製した。
【0029】
この内層基板7の両側に、図4(b)のように、
・臭素化ビスフェノールA型エポキシ樹脂(エポキシ当量500、東都化成製、「YDB−500」) 400重量部
・クレゾールノボラック型エポキシ樹脂(エポキシ当量220、東都化成製、「YDCN−701」) 44重量部
・ジシアンジアミド 10.5重量部
・2―エチル−4メチルイミダゾール 0.44重量部
の組成からなるエポキシ樹脂組成物を、ガラスクロスに含浸・乾燥させて得られる厚み0.1mmのプリプレグ22を重ねた。更にその両側に、18μmの銅箔8に上記の組成のエポキシ樹脂組成物を塗工して厚み0.1mmの樹脂層20を形成した樹脂付き銅箔21を、樹脂層20がプリプレグ22と重なるように積層した。このものを170℃、20kg/cm2の条件で20分間加熱加圧成形を行って、多層板1を作製した。この多層板1にエッチング処理及びスルーホール加工を施して回路形成を行った。
(参考例2)
厚み18μmの銅箔8に、シアノ基を側鎖に有するポリマー(信越化学工業(株)製、「シアノレジン CR−S」)100重量部及び酸化チタン100重量部からなる樹脂組成物を塗工して50μmの樹脂層9を形成した2枚の樹脂付き銅箔10を、図4(a)のように樹脂層9同士が重なるように積層し、175℃、30kg/cm2の条件で20分間加熱加圧成形を行った。さらにエッチング処理及びバイアホール加工を施して回路形成を行い、内層基板7を作製した。
【0030】
この内層基板7の両側に、図4(b)のように参考例1と同様のエポキシ樹脂組成物を、ガラスクロスに含浸乾燥させて得られる厚み0.1mmのプリプレグ22を重ねた。更にその両側に、18μmの銅箔8に上記の組成のエポキシ樹脂組成物を塗工して厚み0.1mmの樹脂層20を形成した樹脂付き銅箔21を、樹脂層20がプリプレグ22と重なるように積層した。このものを170℃、20kg/cm2の条件で20分間加熱加圧成形を行って、多層板1を作製した。この多層板1にエッチング処理及びスルーホール加工を施して回路形成を行った。
(参考例3)
参考例1と同様のエポキシ樹脂組成物を、ガラスクロスに含浸乾燥させて得られる厚み0.1mmのプリプレグを2枚積層すると共にその両側に厚み18μmの銅箔8を積層し、175℃、30kg/cm2の条件で20分間加圧成形を行って、図5(a)に示すように一対の銅箔8の間に低電気容量絶縁層6を形成し、更に片側の銅箔にエッチング処理を施すことによって、図5(b)に示すような内層材23を作製した。一方厚み18μmの銅箔8に、シアノ基を側鎖に有するポリマー(信越化学工業(株)製、「シアノレジン CR−S」)のみからなる樹脂組成物を塗工して厚み50μmの樹脂層9を形成した樹脂付き銅箔10を作製した。次に図5(c)に示すように樹脂付き銅箔10の樹脂層9を内層材23のエッチングを施した銅箔8に重ねるように樹脂付き銅箔10と内層材23を積層し、175℃、30kg/cm2の条件で20分間加圧成形を行い、一体成形すると共に、シアノ基を側鎖に有するポリマーからなる樹脂組成物を加熱硬化して高電気容量層2を形成した。更に図5(d)のように内層材23側の銅箔8にエッチング処理を施すと共にバイアホール加工を施して回路形成を行って、内層基板7を作製した。そして図5(e)のように、この内層基板7に、参考例1と同様のエポキシ樹脂組成物を、ガラスクロスに含浸乾燥させて得られる厚み0.1mmのプリプレグ22を重ね、更に18μmの銅箔8に上記の組成のエポキシ樹脂組成物を塗工して厚み0.1mmの樹脂層20を形成した樹脂付き銅箔21((株)松下電工製、「R1761」)を、このプリプレグ22の外面に、樹脂層20がプリプレグ22と重なるように積層したものを、170℃、20kg/cm2の条件で20分間加熱加圧成形を行って、多層板1を作製した。この多層板に図5(f)に示すように、エッチング処理及びスルーホール加工を施して回路形成を行った。
【0031】
このようにして、高電気容量絶縁層2の両面に、回路形成された金属箔からなる第一導体層3と第二導体層4が形成され、更にその第一導体層3及び第二導体層4の外側に、エポキシ樹脂組成物を硬化させることによって形成された低電気容量層6が形成され、そして更に低電気容量層6の外側には、金属箔等からなる回路5が形成された多層板1を作製した。
(実施例1)
厚み18μmの銅箔8に、シアノ基を側鎖に有するポリマー(信越化学工業(株)製、「シアノレジン CR−S」)100重量部及び酸化チタン100重量部からなる樹脂組成物を塗工して50μmの樹脂層9を形成した樹脂付き銅箔10と、厚み18μmの銅箔8に、参考例1のエポキシ樹脂組成物100重量部に酸化チタンを150重量部配合した酸化チタン含有エポキシ樹脂組成物を塗工して50μmの樹脂層12を形成した樹脂付き銅箔11とを、図4(a)に示すように樹脂層9、12同士が重なるように積層し、175℃、30kg/cm2の条件で20分間加熱加圧成形を行った。さらにエッチング処理及びバイアホール加工を施して回路形成を行い、内層基板7を作製した。
【0032】
この内層基板7の両側に、図4(b)のように参考例1と同様のエポキシ樹脂組成物を、ガラスクロスに含浸乾燥させて得られる厚み0.1mmのプリプレグを重ね、更にその両側に、18μmの銅箔に上記の組成のエポキシ樹脂組成物を塗工して厚み0.1mmの樹脂層を形成した樹脂付き銅箔を、樹脂層がプリプレグと重なるように積層し、170℃、20kg/cm2の条件で20分間加熱加圧成形を行って、多層板1を作製した。この多層板1にエッチング処理及びスルーホール加工を施して回路形成を行った。
(比較例)
参考例1と同様のエポキシ樹脂組成物を、ガラスクロスに含浸乾燥させて得られる厚み0.1mmのプリプレグを2枚積層し、その両側に厚み18μmの銅箔8を積層したものを、175℃、30kg/cm2の条件で20分間加熱加圧成形した。さらにエッチング処理及びバイアホール加工を施して回路形成を行い、内層基板7を作製した。この内層基板7の両側に上記と同様の組成からなるエポキシ樹脂組成物を、ガラスクロスに含浸乾燥させて得られる厚み0.1mmのプリプレグを重ね、更にその両側に、18μmの銅箔に上記の組成のエポキシ樹脂組成物を塗工して厚み0.1mmの樹脂層を形成した樹脂付き銅箔を、樹脂層がプリプレグと重なるように積層し、170℃、20kg/cm2の条件で20分間加熱加圧成形を行って、多層板1を作製した。この多層板1にエッチング処理及びスルーホール加工を施して回路形成を行った。
【0033】
このようにして図6に示すような、エポキシ樹脂組成物を硬化させることによって形成された低電気容量絶縁層6の両面に、回路形成された金属箔からなる第一導体層3と第二導体層4が形成され、更にその第一導体層3及び第二導体層4の外側に、エポキシ樹脂組成物を硬化させることによって形成された低電気容量層6が形成され、そして更に低電気容量層6の外側には、金属箔等からなる回路5が形成された多層板1´を作製した。
【0034】
上記のような各実施例、参考例及び比較例の多層板について、電源電圧のゆらぎ、信号波形のみだれ、及び輻射ノイズを評価した。ここで電源電圧及び信号波形はオシロスコープにて測定した。また輻射ノイズは、入力信号の周波数を16MHzとし、測定対象から3m離れた位置に設置したアンテナにて輻射ノイズの300MHz〜1GHzの範囲の垂直偏波成分を検出し、その平均値にて評価した。
【0035】
以上の評価結果を表1に示す。
【0036】
【表1】
表1から判るように、比較例1と比べて実施例1及び参考例1〜3では、電源電圧の変動値が小さく、かつ、輻射ノイズが低減したことが確認できた。また信号波形のみだれは観測されなかった。
【0037】
【発明の効果】
上記のように本発明の請求項1に記載の多層板は、第一導体層と第二導体層の間にシアノ基を側鎖に有するポリマーを含有する高電気容量絶縁層を形成した多層板であって、シアノ基を側鎖に有するポリマーが配合された樹脂組成物を金属箔に塗工することにより形成された樹脂付き金属箔と、エポキシ樹脂と高誘電率無機充填剤が配合された樹脂組成物を金属箔に塗工することにより形成された樹脂付き金属箔とを、樹脂層同士が重なるようにして積層し、これを加熱加圧成形することによって樹脂付き金属箔の樹脂層を加熱硬化させて前記高電気容量絶縁層を形成しため、第一導体層、第二導体層、及び高電気容量絶縁層にてコンデンサを形成することができ、この多層板にデジタルIC等の電子部品の電源側に接続するリードを多層板の導電層に、デジタルIC等の電子部品の接地側に接続するリードを多層板の第二導体層にそれぞれ接続するように搭載すると、誤作動やノイズを防止することができるものであり、このとき多量のコンデンサを多層板に実装すると共にデジタルIC等の電子部品の各ピンに取りつけるような必要がないので、コンデンサのための余分な取り付け面積を確保する必要がなく、回路の高密度化を達成することができるものである。また電子部品への電流供給は多層板の内層に構成される第一導体層、第二導体層、及び高電気容量絶縁層にて構成されるコンデンサを介して行うことができ、電子部品とコンデンサとの経路を短くすることができて、高速信号処理基板においても輻射ノイズの発生を抑制することができるものである。またシアノ基を側鎖に有するポリマーが配合された高電気容量絶縁層にて電源層、接地層、及び高電気容量絶縁層にて形成されるコンデンサの電気容量を向上することができ、多層板に搭載されたデジタルIC等の電子部品の誤作動やノイズの防止の効果を優れたものとすることができるものである。
【図面の簡単な説明】
【図1】本発明の実施の形態の一例を示す断面図である。
【図2】本発明の多層板に電子部品を搭載した様子を示す断面図である。
【図3】(a)、(b)は、本発明の多層板の製造に用いる内層基板の製造工程の一例を示す正面図である。
【図4】(a)、(b)は、本発明の多層板の製造工程の一例を示す断面図である。
【図5】(a)乃至(f)は、本発明の多層板の製造工程の他の例を示す断面図である。
【図6】比較例の多層板を示す断面図である。
【符号の説明】
1 多層板
2 高電気容量絶縁層
3 第一導体層
4 第二導体層
7 内層基板
8 金属箔
9 樹脂層
10 樹脂付き金属箔
11 樹脂付き金属箔
12 樹脂層
Claims (2)
- 第一導体層と第二導体層の間にシアノ基を側鎖に有するポリマーを含有する高電気容量絶縁層を形成した多層板であって、シアノ基を側鎖に有するポリマーが配合された樹脂組成物を金属箔に塗工することにより形成された樹脂付き金属箔と、エポキシ樹脂と高誘電率無機充填剤が配合された樹脂組成物を金属箔に塗工することにより形成された樹脂付き金属箔とを、樹脂層同士が重なるようにして積層し、これを加熱加圧成形することによって樹脂付き金属箔の樹脂層を加熱硬化させて前記高電気容量絶縁層を形成して成ることを特徴とする多層板。
- 上記高誘電率無機充填剤として、チタン酸ジルコン酸ナトリウム系セラミック、二酸化チタン系セラミック、チタン酸バリウム系セラミック、チタン酸鉛系セラミック、チタン酸ストロンチウム系セラミック、チタン酸カルシウム系セラミック、チタン酸ビスマス系セラミック、チタン酸マグネシウム系セラミック、及びジルコン酸系セラミックからなる群の中から選択された少なくとも一種のものを用いて成ることを特徴とする請求項1に記載の多層板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16292898A JP4126753B2 (ja) | 1998-05-26 | 1998-05-26 | 多層板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16292898A JP4126753B2 (ja) | 1998-05-26 | 1998-05-26 | 多層板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11340636A JPH11340636A (ja) | 1999-12-10 |
JP4126753B2 true JP4126753B2 (ja) | 2008-07-30 |
Family
ID=15763907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16292898A Expired - Fee Related JP4126753B2 (ja) | 1998-05-26 | 1998-05-26 | 多層板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4126753B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011192709A (ja) | 2010-03-12 | 2011-09-29 | Renesas Electronics Corp | 半導体装置 |
-
1998
- 1998-05-26 JP JP16292898A patent/JP4126753B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11340636A (ja) | 1999-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7705691B2 (en) | Capacitor interconnection | |
US9119322B2 (en) | Wiring board and method for manufacturing the same | |
JP3051700B2 (ja) | 素子内蔵多層配線基板の製造方法 | |
US8144480B2 (en) | Multi-layer embedded capacitance and resistance substrate core | |
US6370013B1 (en) | Electric element incorporating wiring board | |
US7449381B2 (en) | Method of making a capacitive substrate for use as part of a larger circuitized substrate, method of making said circuitized substrate and method of making an information handling system including said circuitized substrate | |
US7384856B2 (en) | Method of making an internal capacitive substrate for use in a circuitized substrate and method of making said circuitized substrate | |
US7429510B2 (en) | Method of making a capacitive substrate using photoimageable dielectric for use as part of a larger circuitized substrate, method of making said circuitized substrate and method of making an information handling system including said circuitized substrate | |
US20070177331A1 (en) | Non-flaking capacitor material, capacitive substrate having an internal capacitor therein including said non-flaking capacitor material, and method of making a capacitor member for use in a capacitive substrate | |
JP2006210911A (ja) | 回路基板内で使用されるコンデンサ材料と、コンデンサ材料を利用する回路基板と、回路基板の製造方法及び回路基板を利用する情報処理システム | |
KR101401863B1 (ko) | 커패시터 내장형 인쇄회로기판 및 그 제조방법 | |
JPH11126978A (ja) | 多層配線基板 | |
JP3199664B2 (ja) | 多層配線基板の製造方法 | |
US20120228014A1 (en) | Circuitized substrate with internal thin film capacitor and method of making same | |
JP2004007006A (ja) | 多層配線基板 | |
JP2004119483A (ja) | 素子内蔵基板 | |
JP4126753B2 (ja) | 多層板 | |
JP2001185853A (ja) | 回路基板用基材とそれを用いたプリント回路基板 | |
CN106341945B (zh) | 一种柔性线路板及其制作方法 | |
JP2006128226A (ja) | 電気部品内蔵多層プリント配線板及びその製造方法 | |
JP3472523B2 (ja) | 電気素子内蔵配線基板 | |
JP2002367858A (ja) | コンデンサ内蔵回路基板およびその製造方法 | |
JP7431865B2 (ja) | 配線基板 | |
JP2004311987A (ja) | 多層基板 | |
JP2002217553A (ja) | 多層プリント配線板および多層プリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070326 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080422 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080505 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |