JPH11340636A - 多層板 - Google Patents

多層板

Info

Publication number
JPH11340636A
JPH11340636A JP10162928A JP16292898A JPH11340636A JP H11340636 A JPH11340636 A JP H11340636A JP 10162928 A JP10162928 A JP 10162928A JP 16292898 A JP16292898 A JP 16292898A JP H11340636 A JPH11340636 A JP H11340636A
Authority
JP
Japan
Prior art keywords
resin
layer
metal foil
multilayer board
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10162928A
Other languages
English (en)
Other versions
JP4126753B2 (ja
Inventor
Takayoshi Koseki
高好 小関
Toshiyuki Akamatsu
資幸 赤松
Yukio Matsushita
幸生 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP16292898A priority Critical patent/JP4126753B2/ja
Publication of JPH11340636A publication Critical patent/JPH11340636A/ja
Application granted granted Critical
Publication of JP4126753B2 publication Critical patent/JP4126753B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 高電気容量絶縁層の電気容量を更に向上する
ことができる多層板を提供する。 【解決手段】 第一導体層3と第二導体層4の間にシア
ノ基を側鎖に有するポリマーを含有する高電気容量絶縁
層2を形成する。第一導体層3、第二導体層4、及び高
電気容量絶縁層2にてコンデンサが形成される。この多
層板1にデジタルIC等の電子部品の電源側に接続する
リードを多層板1の第一導体層3に、デジタルIC等の
電子部品の接地側のリードを多層板1の第二導体層4に
それぞれ接続するように搭載すると、誤作動やノイズを
防止する。シアノ基を側鎖に有するポリマーが配合され
た高電気容量絶縁層2にて第一導体層3、第二導体層
4、及び高電気容量絶縁層2にて形成されるコンデンサ
の電気容量を向上することができ、多層板1に搭載され
たデジタルIC等の電子部品の誤作動やノイズの防止の
効果を優れたものとすることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電気機器用配線板
に有用な多層板に関するものであり、さらに詳しくは、
高速信号処理用配線板として有用で、かつ電源用配線基
板としてコンデンサ機能を具備させることができる多機
能な多層板に関するものである。
【0002】
【従来の技術】精密機器,電子計算機,通信機器等に用
いられる配線板においては、演算処理速度の高速化及び
回路の高密度化への要請が高まっており、これらの要請
に対応するために配線板の多層化が急速に進んでいる。
従来このような多層板には、その構成要素となる樹脂と
して、エポキシ樹脂、ポリイミド樹脂、低誘電率樹脂で
あるフッ素樹脂、あるいはポリブタジエン樹脂等が用い
られており、その特性改善努力も精力的に進められてい
る。また一方、配線板の実装技術においては、従来から
デジタルIC等の電子部品を搭載する場合において、誤
作動やノイズ防止のために多量のコンデンサをデジタル
IC等の電子部品の各ピンに取りつけ、電源安定化のた
めのローパスフィルタを形成しているが、高密度実装化
及び信号速度向上によりこのコンデンサについても小型
化、低インダクタンス化への改良が進められている。
【0003】しかしコンデンサの配線板への取り付け
は、高密度実装が必要となっている配線板に余分な取り
付け面積を確保しなければならないものであり、部品点
数やその取り付けコストの削減を行うことが困難とな
り、更にコンデンサの取り付けのために形成したリード
回路の浮遊容量が、新たなノイズを発生させる原因にな
っていた。また高速信号処理基板では、部品間を結ぶ結
線もインダクタンスとして働くようになるため、輻射ノ
イズの発生の原因となっていた。
【0004】このような事情から従来ノイズ防止用に多
量に取りつけていたコンデンサを不要にするために電源
層と接地層の間に、エポキシ樹脂に無機充填剤を配合し
た樹脂組成物をガラスクロスに含浸させて形成した高電
気容量絶縁層を設けた多層板が提案されている。
【0005】
【発明が解決しようとする課題】しかし上記のような従
来の高電気容量絶縁層を設けた多層板では、高電気容量
絶縁層中に配合された樹脂自体の誘電率が低く、無機充
填剤を配合しても高電気容量絶縁層の電気容量を充分に
高くすることができなかった。
【0006】本発明は上記の点に鑑みてなされたもので
あり、高電気容量絶縁層の電気容量を更に向上すること
ができる多層板を提供することを目的とするものであ
る。
【0007】
【課題を解決するための手段】本発明の請求項1に記載
の多層板は、第一導体層3と第二導体層4の間にシアノ
基を側鎖に有するポリマーを含有する高電気容量絶縁層
2を形成して成ることを特徴とするものである。
【0008】また本発明の請求項2に記載の多層板は、
請求項1の構成に加えて、記高電気容量絶縁層に高誘電
率無機充填剤を含有させて成ることを特徴とするもので
ある。
【0009】また本発明の請求項3に記載の多層板は、
請求項1又は2の構成に加えて、上記高誘電率無機充填
剤として、チタン酸ジルコン酸ナトリウム系セラミッ
ク、二酸化チタン系セラミック、チタン酸バリウム系セ
ラミック、チタン酸鉛系セラミック、チタン酸ストロン
チウム系セラミック、チタン酸カルシウム系セラミッ
ク、チタン酸ビスマス系セラミック、チタン酸マグネシ
ウム系セラミック、及びジルコン酸系セラミックからな
る群の中から選択された少なくとも一種のものを用いて
成ることを特徴とするものである。
【0010】また本発明の請求項4に記載の多層板は、
請求項1乃至3のいずれかの構成に加えて、シアノ基を
側鎖に有するポリマーが配合された樹脂組成物を金属箔
8に塗工して樹脂付き金属箔10を形成し、樹脂付き金
属箔10の樹脂層9を加熱硬化させて上記高電気容量絶
縁層2を形成して成ることを特徴とするものである。
【0011】また本発明の請求項5に記載の多層板は、
請求項1乃至4のいずれかの構成に加えて、シアノ基を
側鎖に有するポリマーが配合された樹脂組成物を金属箔
8に塗工して樹脂付き金属箔10を形成し、一対の樹脂
付き金属箔10,10を樹脂層9,9同士が重なるよう
に積層し、これを加熱加圧成形することによって樹脂付
き金属箔10,10の樹脂層9,9を加熱硬化させて高
電気容量絶縁層2を形成して成ることを特徴とするもの
である。
【0012】また本発明の請求項6に記載の多層板は、
請求項1乃至4のいずれかの構成に加えて、シアノ基を
側鎖に有するポリマーが配合された樹脂組成物を金属箔
8に塗工することにより形成された樹脂付き金属箔10
と、エポキシ樹脂と高誘電率無機充填剤が配合された樹
脂組成物を金属箔8に塗工することにより形成された樹
脂付き金属箔11とを、樹脂層9,12同士が重なるよ
うにして積層し、これを加熱加圧成形することによって
樹脂付き金属箔10,11の樹脂層9,12を加熱硬化
させて高電気容量絶縁層2を形成して成ることを特徴と
するものである。
【0013】
【発明の実施の形態】以下、本発明の実施の形態を説明
する。
【0014】本発明においては、高電気容量絶縁層2
を、シアノ基を側鎖に有するポリマーが配合された樹脂
組成物を硬化させることによって形成するものである。
ここで高電気容量絶縁層2は電気容量が50pF/cm
2〜300nF/cm2の範囲となるように形成すること
が好ましい。このシアノ基を側鎖に有するポリマーとし
ては、例えば下記(1)に示す構造を繰り返し単位とす
る、シアノエチルヒドロキシエチルセルロースや、下記
一般式(2)に示すシアノエチルブルラン等を用いるこ
とができる。
【0015】
【化1】 また上記のシアノ基を側鎖に有するポリマーが配合され
た樹脂組成物には、比誘電率が8〜17000の高誘電
率無機充填剤を配合することができる。ここで高誘電率
無機充填剤としては、チタン酸ジルコン酸ナトリウム系
セラミック、二酸化チタン系セラミック、チタン酸バリ
ウム系セラミック、チタン酸鉛系セラミック、チタン酸
ストロンチウム系セラミック、チタン酸カルシウム系セ
ラミック、チタン酸ビスマス系セラミック、チタン酸マ
グネシウム系セラミック、ジルコン酸系セラミック等を
用いることができ、これらのものを単独で用いる他、二
種以上を適宜組み合わせて用いることもできる。ここで
高誘電率無機充填剤は、シアノ基を側鎖に有するポリマ
ー100重量部に対して、100〜900重量部の範囲
で配合することが好ましい。
【0016】またこの樹脂組成物は、シクロヘキサノ
ン、N,N−ジメチルホルムアミド、アセトニトリル等
の溶剤を配合して希釈することもできる。この場合、上
記のシアノ基を側鎖に有するポリマー100重量部に対
して、溶剤を100〜900重量部配合して、樹脂組成
物の粘度を200cps〜1000cpsとすることが
好ましい。
【0017】上記のような樹脂組成物にて高電気容量絶
縁層2を形成するにあたっては、上記の樹脂組成物を金
属箔8に塗工して樹脂層9を形成した図3(a)に示す
ような樹脂付き金属箔10を用いて多層板1を作製する
ことにより、多層板1中に高電気容量絶縁層2を形成す
ることができる。
【0018】樹脂付き金属箔10を形成する際に用いる
金属箔8としては、銅、アルミニウム、真鍮、ニッケ
ル、鉄等を材料とする金属箔8の他、これらの金属の合
金箔や複合箔を用いることができる。この金属箔8の厚
みは、5〜150μmの範囲とすることが好ましく、ま
た必要に応じて表面粗化の処理や接着剤塗工の処理を行
うことができる。また樹脂付き金属箔10の樹脂層9の
厚みは5〜250μmの範囲とすることが好ましく、必
要とされるコンデンサ容量に応じて適切な厚みを選択す
るものである。特に電気容量を向上するためには、樹脂
層9の厚みを薄く形成することが好ましい。
【0019】多層板1を作製するにあたっては、例え
ば、エポキシ樹脂等の熱硬化性樹脂を含む樹脂組成物を
加熱硬化させてなる樹脂層と、銅箔等の金属箔からなる
導電層によって構成され、必要に応じてエッチング処理
やバイアホール加工を施して回路を形成した内層材を用
意する。次に上記の樹脂付き金属箔10を、樹脂層9が
内層材側に面するように内層材に重ね、加熱加圧成形し
て一体化させる。更に必要に応じてエッチング処理やス
ルーホール加工を施して回路形成を行うことにより、多
層板1を作製する。またこの多層板1をコア材とし、こ
れにプリプレグ、銅箔等の金属箔、樹脂付き金属箔、金
属箔張積層板等を重ね、加熱加圧成形することによって
一体化させ、必要に応じてエッチング処理やスルーホー
ル加工を施すことにより、多層板1を作製することもで
きる。このようにして多層板10を作製すると、内層材
の導電層からなる層と樹脂付き金属箔10の金属箔9か
らなる層を、一方を電源層となる第一導体層3、他方を
接地層となる第二導体層4として形成し、この第一導体
層3と第二導体層4との間に、高電気容量絶縁層2を形
成することができる。ここで電源層及び接地層は、多層
板の外部の電源ラインに接続されるものである。
【0020】また図3(a)、(b)に示すように、上
記のような樹脂付き金属箔10を二枚用い、これらの樹
脂付き金属箔10を、樹脂層9同士が重なるように積層
したものを加熱加圧成形することによって一体化させ、
必要に応じてエッチング処理やバイアホール加工を施す
ことにより内層基板7を作製することもできる。このよ
うにすると、樹脂付き金属箔10の金属箔8からなる層
の一方を第一導体層3、他方を第二導体層4として形成
し、第一導体層3と第二導体層4の間に高電気容量絶縁
層2を形成することができる。そしてこのような内層基
板7をコア材とし、これにプリプレグ、銅箔等の金属
箔、樹脂付き金属箔、金属箔張積層板等を重ね、加熱加
圧成形することによって一体化させ、必要に応じてエッ
チング処理やスルーホール加工を施すことにより、多層
板1を作製することができる。
【0021】また内層基板7を作製する際に用いる樹脂
付き金属箔として、シアノ基を側鎖に有するポリマーが
配合された樹脂組成物を金属箔8に塗工して樹脂層9を
形成することにより作製した樹脂付き金属箔10と、エ
ポキシ樹脂と高誘電率無機充填材を配合して誘電率を向
上させた樹脂組成物を金属箔8に塗布することにより樹
脂層12を形成して作製した樹脂付き金属箔11とを用
意しても良い。ここで、エポキシ樹脂としては、例えば
臭素化ビスフェノールA型エポキシ樹脂(東都化成製、
「YDB−500」)400重量部、クレゾールノボラ
ック型エポキシ樹脂(東都化成製、「YDCN−70
1」)44重量部、ジシアンジアミド40.5重量部、
2−エチル−4−メチルイミダゾール0.44重量部を
配合したものを用いることができる。この場合はこの二
種類の樹脂付き金属箔10、11を、樹脂層9、12同
士が重なるように積層し、加熱加圧成形することによっ
て一体化させ、必要に応じてエッチング処理やバイアホ
ール加工を施すことにより内層基板7を作製する。この
ようにすると、二種類の樹脂付き金属箔10、11の金
属箔8からなる層の一方を第一導体層3、他方を第二導
電4として形成し、第一導体層3と第二導体層4の間に
高電気容量絶縁層2を形成することができる。そしてこ
のような内層基板7をコア材とし、これにプリプレグ、
銅箔等の金属箔、樹脂付き金属箔、金属箔張積層板等を
重ね、加熱加圧成形することによって一体化させ、必要
に応じてエッチング処理やスルーホール加工を施すこと
により、多層板1を作製することができる。
【0022】図1は、上記のようにして作製される多層
板1の一例を示すものである。この図1に示す多層板1
では、シアノ基を側鎖に有するポリマーが配合された樹
脂組成物を硬化させることによって形成された高電気容
量絶縁層2の両面に、必要に応じて回路形成された金属
箔からなる第一導体層3と第二導体層4が形成されてお
り、更にその第一導体層3及び第二導体層4の外側に、
エポキシ樹脂等の熱硬化性樹脂を含む樹脂組成物を硬化
させることによって形成された低電気容量層6が形成さ
れている。そして更に低電気容量層6の外側には、金属
箔等からなる回路5が形成されている。また更に必要に
応じて所定の位置にスルーホール加工(図示せず)が施
されている。
【0023】図2に、本発明の多層板1にデジタルIC
等の電子部品13を搭載したものを示す。この図2に示
すものでは、多層板1に、電子部品13の電源側のリー
ド14と接地側のリード15にそれぞれ電気的に接続さ
れるスルーホール16、17を形成し、スルーホール1
6、17の内壁にはめっき処理等により導電層18を形
成している。また多層板1に搭載されている電子部品1
3の、電源側のリード14と、接地側のリード15は、
それぞれ多層板1の回路5に半田付け等により電気的に
接続され、回路5を介してスルーホール内壁16、17
の導電層18に電気的に接続されている。
【0024】ここで電源側のリード14は、スルーホー
ル16の導電層18を介して第一導電体3に電気的に接
続させると共に、第二導電体4とは電気的に絶縁させ、
また接地側のリード15はスルーホール17の導電層1
8を介して第二導電体と電気的に接続させると共に、第
一導電体3とは電気的に絶縁させる。そのためには例え
ば図2に示すように、第一導体層3の、接地側のリード
14と電気的に接続するスルーホール17の周辺部に相
当する部分をあらかじめエッチング処理等により取り除
くと共に、第二導体層4の、電源側のリード14に接続
されるスルーホール16の周辺部に相当する部分も同様
にエッチング処理等により取り除いておくものである。
【0025】上記のようにして多層板1中において、第
一導体層3と第二導体層4の間に高電気容量絶縁層2を
形成すると、第一導体層3、第二導体層4、及び高電気
容量絶縁層2にてコンデンサが形成される。そしてこの
多層板1にデジタルIC等の電子部品13の電源側に接
続するリードを多層板1の電源層である第一導体層3
に、デジタルIC等の電子部品13の接地側に接続する
リードを多層板1の接地層である第二導体層4にそれぞ
れ接続するように搭載すると、誤作動やノイズを防止す
ることができるものであり、このとき多量のコンデンサ
多層板1に実装すると共にデジタルIC等の電子部品1
3の各ピンに取りつけるような必要がないので、コンデ
ンサのための余分な取り付け面積を確保する必要がな
く、回路の高密度化を達成することができるものであ
る。
【0026】また従来のようにチップコンデンサを介し
て電流供給を行う場合にはチップコンデンサと電子部品
とをつなぐ経路が長くなってこの経路がインダクタンス
として働き、輻射ノイズの発生の原因となっていていた
のに対して、電子部品13への電流供給は多層板の内層
に構成される第一導体層3、第二導体層4、及び高電気
容量絶縁層2にて構成されるコンデンサを介して行うこ
とができるため、電子部品13とコンデンサとの経路を
短くすることができ、高速信号処理基板においても輻射
ノイズの発生を抑制することができるものである。
【0027】またシアノ基を側鎖に有するポリマーが配
合された高電気容量絶縁層2を用いているので、第一導
体層3、第二導体層4、及び高電気容量絶縁層2にて形
成されるコンデンサの電気容量を向上することができ、
多層板1に搭載されたデジタルIC等の電子部品13の
誤作動やノイズの防止の効果を優れたものとすることが
できる。特にシアノ基を側鎖に有するポリマーと高誘電
率無機充填剤が配合された樹脂組成物にて高電気容量絶
縁層2を形成すると、第一導体層3、第二導体層4、及
び高電気容量絶縁層2にて形成されるコンデンサの電気
容量を著しく向上することができ、多層板1に搭載され
たデジタルIC等の電子部品13の誤作動やノイズの防
止の効果を更に優れたものとすることができる。
【0028】
【実施例】以下、本発明を実施例によって詳述する。 (実施例1)厚み18μmの銅箔8に、シアノ基を側鎖
に有するポリマー(信越化学工業(株)製、「シアノレ
ジン CR−S」)のみからなる樹脂組成物を塗工して
50μmの樹脂層9を形成した2枚の樹脂付き銅箔10
を、図4(a)のように樹脂層9同士が重なるように積
層し、175℃、30kg/cm2の条件で20分間加
熱加圧成形を行った。さらにエッチング処理及びバイア
ホール加工を施して回路形成を行い、内層基板7を作製
した。
【0029】この内層基板7の両側に、図4(b)のよ
うに、 ・臭素化ビスフェノールA型エポキシ樹脂(エポキシ当
量500、東都化成製、「YDB−500」) 400
重量部 ・クレゾールノボラック型エポキシ樹脂(エポキシ当量
220、東都化成製、「YDCN−701」) 44重
量部 ・ジシアンジアミド 10.5重量部 ・2―エチル−4メチルイミダゾール 0.44重量部 の組成からなるエポキシ樹脂組成物を、ガラスクロスに
含浸・乾燥させて得られる厚み0.1mmのプリプレグ
22を重ねた。更にその両側に、18μmの銅箔8に上
記の組成のエポキシ樹脂組成物を塗工して厚み0.1m
mの樹脂層20を形成した樹脂付き銅箔21を、樹脂層
20がプリプレグ22と重なるように積層した。このも
のを170℃、20kg/cm2の条件で20分間加熱
加圧成形を行って、多層板1を作製した。この多層板1
にエッチング処理及びスルーホール加工を施して回路形
成を行った。 (実施例2)厚み18μmの銅箔8に、シアノ基を側鎖
に有するポリマー(信越化学工業(株)製、「シアノレ
ジン CR−S」)100重量部及び酸化チタン100
重量部からなる樹脂組成物を塗工して50μmの樹脂層
9を形成した2枚の樹脂付き銅箔10を、図4(a)の
ように樹脂層9同士が重なるように積層し、175℃、
30kg/cm2の条件で20分間加熱加圧成形を行っ
た。さらにエッチング処理及びバイアホール加工を施し
て回路形成を行い、内層基板7を作製した。
【0030】この内層基板7の両側に、図4(b)のよ
うに実施例1と同様のエポキシ樹脂組成物を、ガラスク
ロスに含浸乾燥させて得られる厚み0.1mmのプリプ
レグ22を重ねた。更にその両側に、18μmの銅箔8
に上記の組成のエポキシ樹脂組成物を塗工して厚み0.
1mmの樹脂層20を形成した樹脂付き銅箔21を、樹
脂層20がプリプレグ22と重なるように積層した。こ
のものを170℃、20kg/cm2の条件で20分間
加熱加圧成形を行って、多層板1を作製した。この多層
板1にエッチング処理及びスルーホール加工を施して回
路形成を行った。 (実施例3)実施例1と同様のエポキシ樹脂組成物を、
ガラスクロスに含浸乾燥させて得られる厚み0.1mm
のプリプレグを2枚積層すると共にその両側に厚み18
μmの銅箔8を積層し、175℃、30kg/cm2
条件で20分間加圧成形を行って、図5(a)に示すよ
うに一対の銅箔8の間に低電気容量絶縁層6を形成し、
更に片側の銅箔にエッチング処理を施すことによって、
図5(b)に示すような内層材23を作製した。一方厚
み18μmの銅箔8に、シアノ基を側鎖に有するポリマ
ー(信越化学工業(株)製、「シアノレジン CR−
S」)のみからなる樹脂組成物を塗工して厚み50μm
の樹脂層9を形成した樹脂付き銅箔10を作製した。次
に図5(c)に示すように樹脂付き銅箔10の樹脂層9
を内層材23のエッチングを施した銅箔8に重ねるよう
に樹脂付き銅箔10と内層材23を積層し、175℃、
30kg/cm2の条件で20分間加圧成形を行い、一
体成形すると共に、シアノ基を側鎖に有するポリマーか
らなる樹脂組成物を加熱硬化して高電気容量層2を形成
した。更に図5(d)のように内層材23側の銅箔8に
エッチング処理を施すと共にバイアホール加工を施して
回路形成を行って、内層基板7を作製した。そして図5
(e)のように、この内層基板7に、実施例1と同様の
エポキシ樹脂組成物を、ガラスクロスに含浸乾燥させて
得られる厚み0.1mmのプリプレグ22を重ね、更に
18μmの銅箔8に上記の組成のエポキシ樹脂組成物を
塗工して厚み0.1mmの樹脂層20を形成した樹脂付
き銅箔21((株)松下電工製、「R1761」)を、
このプリプレグ22の外面に、樹脂層20がプリプレグ
22と重なるように積層したものを、170℃、20k
g/cm2の条件で20分間加熱加圧成形を行って、多
層板1を作製した。この多層板に図5(f)に示すよう
に、エッチング処理及びスルーホール加工を施して回路
形成を行った。
【0031】このようにして、高電気容量絶縁層2の両
面に、回路形成された金属箔からなる第一導体層3と第
二導体層4が形成され、更にその第一導体層3及び第二
導体層4の外側に、エポキシ樹脂組成物を硬化させるこ
とによって形成された低電気容量層6が形成され、そし
て更に低電気容量層6の外側には、金属箔等からなる回
路5が形成された多層板1を作製した。 (実施例4)厚み18μmの銅箔8に、シアノ基を側鎖
に有するポリマー(信越化学工業(株)製、「シアノレ
ジン CR−S」)100重量部及び酸化チタン100
重量部からなる樹脂組成物を塗工して50μmの樹脂層
9を形成した樹脂付き銅箔10と、厚み18μmの銅箔
8に、実施例1のエポキシ樹脂組成物100重量部に酸
化チタンを150重量部配合した酸化チタン含有エポキ
シ樹脂組成物を塗工して50μmの樹脂層12を形成し
た樹脂付き銅箔11とを、図4(a)に示すように樹脂
層9、12同士が重なるように積層し、175℃、30
kg/cm2の条件で20分間加熱加圧成形を行った。
さらにエッチング処理及びバイアホール加工を施して回
路形成を行い、内層基板7を作製した。
【0032】この内層基板7の両側に、図4(b)のよ
うに実施例1と同様のエポキシ樹脂組成物を、ガラスク
ロスに含浸乾燥させて得られる厚み0.1mmのプリプ
レグを重ね、更にその両側に、18μmの銅箔に上記の
組成のエポキシ樹脂組成物を塗工して厚み0.1mmの
樹脂層を形成した樹脂付き銅箔を、樹脂層がプリプレグ
と重なるように積層し、170℃、20kg/cm2
条件で20分間加熱加圧成形を行って、多層板1を作製
した。この多層板1にエッチング処理及びスルーホール
加工を施して回路形成を行った。 (比較例)実施例1と同様のエポキシ樹脂組成物を、ガ
ラスクロスに含浸乾燥させて得られる厚み0.1mmの
プリプレグを2枚積層し、その両側に厚み18μmの銅
箔8を積層したものを、175℃、30kg/cm2
条件で20分間加熱加圧成形した。さらにエッチング処
理及びバイアホール加工を施して回路形成を行い、内層
基板7を作製した。この内層基板7の両側に上記と同様
の組成からなるエポキシ樹脂組成物を、ガラスクロスに
含浸乾燥させて得られる厚み0.1mmのプリプレグを
重ね、更にその両側に、18μmの銅箔に上記の組成の
エポキシ樹脂組成物を塗工して厚み0.1mmの樹脂層
を形成した樹脂付き銅箔を、樹脂層がプリプレグと重な
るように積層し、170℃、20kg/cm2の条件で
20分間加熱加圧成形を行って、多層板1を作製した。
この多層板1にエッチング処理及びスルーホール加工を
施して回路形成を行った。
【0033】このようにして図6に示すような、エポキ
シ樹脂組成物を硬化させることによって形成された低電
気容量絶縁層6の両面に、回路形成された金属箔からな
る第一導体層3と第二導体層4が形成され、更にその第
一導体層3及び第二導体層4の外側に、エポキシ樹脂組
成物を硬化させることによって形成された低電気容量層
6が形成され、そして更に低電気容量層6の外側には、
金属箔等からなる回路5が形成された多層板1´を作製
した。
【0034】上記のような各実施例及び比較例の多層板
について、電源電圧のゆらぎ、信号波形のみだれ、及び
輻射ノイズを評価した。ここで電源電圧及び信号波形は
オシロスコープにて測定した。また輻射ノイズは、入力
信号の周波数を16MHzとし、測定対象から3m離れ
た位置に設置したアンテナにて輻射ノイズの300MH
z〜1GHzの範囲の垂直偏波成分を検出し、その平均
値にて評価した。
【0035】以上の評価結果を表1に示す。
【0036】
【表1】 表1から判るように、比較例1と比べて実施例1〜4で
は、電源電圧の変動値が小さく、かつ、輻射ノイズが低
減したことが確認できた。また信号波形のみだれは観測
されなかった。
【0037】
【発明の効果】上記のように本発明の請求項1に記載の
多層板は、第一導体層と第二導体層の間にシアノ基を側
鎖に有するポリマーを含有する高電気容量絶縁層を形成
したため、第一導体層、第二導体層、及び高電気容量絶
縁層にてコンデンサを形成することができ、この多層板
にデジタルIC等の電子部品の電源側に接続するリード
を多層板の導電層に、デジタルIC等の電子部品の接地
側に接続するリードを多層板の第二導体層にそれぞれ接
続するように搭載すると、誤作動やノイズを防止するこ
とができるものであり、このとき多量のコンデンサを多
層板に実装すると共にデジタルIC等の電子部品の各ピ
ンに取りつけるような必要がないので、コンデンサのた
めの余分な取り付け面積を確保する必要がなく、回路の
高密度化を達成することができるものである。また電子
部品への電流供給は多層板の内層に構成される第一導体
層、第二導体層、及び高電気容量絶縁層にて構成される
コンデンサを介して行うことができ、電子部品とコンデ
ンサとの経路を短くすることができて、高速信号処理基
板においても輻射ノイズの発生を抑制することができる
ものである。またシアノ基を側鎖に有するポリマーが配
合された高電気容量絶縁層にて電源層、接地層、及び高
電気容量絶縁層にて形成されるコンデンサの電気容量を
向上することができ、多層板に搭載されたデジタルIC
等の電子部品の誤作動やノイズの防止の効果を優れたも
のとすることができるものである。
【0038】また本発明の請求項2に記載の多層板は、
上記高電気容量絶縁層に高誘電率無機充填剤を含有させ
ため、第一導体層、第二導体層、及び高電気容量絶縁層
にて形成されるコンデンサの電気容量を著しく向上する
ことができ、多層板に搭載されたデジタルIC等の電子
部品の誤作動やノイズの防止の効果を更に優れたものと
することができるものである。
【図面の簡単な説明】
【図1】本発明の実施の形態の一例を示す断面図であ
る。
【図2】本発明の多層板に電子部品を搭載した様子を示
す断面図である。
【図3】(a)、(b)は、本発明の多層板の製造に用
いる内層基板の製造工程の一例を示す正面図である。
【図4】(a)、(b)は、本発明の多層板の製造工程
の一例を示す断面図である。
【図5】(a)乃至(f)は、本発明の多層板の製造工
程の他の例を示す断面図である。
【図6】比較例の多層板を示す断面図である。
【符号の説明】
1 多層板 2 高電気容量絶縁層 3 第一導体層 4 第二導体層 7 内層基板 8 金属箔 9 樹脂層 10 樹脂付き金属箔 11 樹脂付き金属箔 12 樹脂層

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 第一導体層と第二導体層の間にシアノ基
    を側鎖に有するポリマーを含有する高電気容量絶縁層を
    形成して成ることを特徴とする多層板。
  2. 【請求項2】 上記高電気容量絶縁層に高誘電率無機充
    填剤を含有させて成ることを特徴とする請求項1に記載
    の多層板。
  3. 【請求項3】 上記高誘電率無機充填剤として、チタン
    酸ジルコン酸ナトリウム系セラミック、二酸化チタン系
    セラミック、チタン酸バリウム系セラミック、チタン酸
    鉛系セラミック、チタン酸ストロンチウム系セラミッ
    ク、チタン酸カルシウム系セラミック、チタン酸ビスマ
    ス系セラミック、チタン酸マグネシウム系セラミック、
    及びジルコン酸系セラミックからなる群の中から選択さ
    れた少なくとも一種のものを用いて成ることを特徴とす
    る請求項1又は2に記載の多層板。
  4. 【請求項4】 シアノ基を側鎖に有するポリマーが配合
    された樹脂組成物を金属箔に塗工して樹脂付き金属箔を
    形成し、樹脂付き金属箔の樹脂層を加熱硬化させて上記
    高電気容量絶縁層を形成して成ることを特徴とする請求
    項1乃至3のいずれかに記載の多層板。
  5. 【請求項5】 シアノ基を側鎖に有するポリマーが配合
    された樹脂組成物を金属箔に塗工して樹脂付き金属箔を
    形成し、一対の樹脂付き金属箔を樹脂層同士が重なるよ
    うに積層し、これを加熱加圧成形することによって樹脂
    付き金属箔の樹脂層を加熱硬化させて高電気容量絶縁層
    を形成して成ることを特徴とする請求項1乃至4のいず
    れかに記載の多層板。
  6. 【請求項6】 シアノ基を側鎖に有するポリマーが配合
    された樹脂組成物を金属箔に塗工することにより形成さ
    れた樹脂付き金属箔と、エポキシ樹脂と高誘電率無機充
    填剤が配合された樹脂組成物を金属箔に塗工することに
    より形成された樹脂付き金属箔とを、樹脂層同士が重な
    るようにして積層し、これを加熱加圧成形することによ
    って樹脂付き金属箔の樹脂層を加熱硬化させて高電気容
    量絶縁層を形成して成ることを特徴とする請求項1乃至
    4のいずれかに記載の多層板。
JP16292898A 1998-05-26 1998-05-26 多層板 Expired - Fee Related JP4126753B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16292898A JP4126753B2 (ja) 1998-05-26 1998-05-26 多層板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16292898A JP4126753B2 (ja) 1998-05-26 1998-05-26 多層板

Publications (2)

Publication Number Publication Date
JPH11340636A true JPH11340636A (ja) 1999-12-10
JP4126753B2 JP4126753B2 (ja) 2008-07-30

Family

ID=15763907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16292898A Expired - Fee Related JP4126753B2 (ja) 1998-05-26 1998-05-26 多層板

Country Status (1)

Country Link
JP (1) JP4126753B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011192709A (ja) * 2010-03-12 2011-09-29 Renesas Electronics Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011192709A (ja) * 2010-03-12 2011-09-29 Renesas Electronics Corp 半導体装置
US8520354B2 (en) 2010-03-12 2013-08-27 Renesas Electronics Corporation Multilayered board semiconductor device with BGA package

Also Published As

Publication number Publication date
JP4126753B2 (ja) 2008-07-30

Similar Documents

Publication Publication Date Title
JP3051700B2 (ja) 素子内蔵多層配線基板の製造方法
US9119322B2 (en) Wiring board and method for manufacturing the same
KR100716824B1 (ko) 하이브리드 재료를 이용한 커패시터 내장형 인쇄회로기판및 그 제조방법
US7705691B2 (en) Capacitor interconnection
JP3236818B2 (ja) 素子内蔵多層配線基板の製造方法
US7449381B2 (en) Method of making a capacitive substrate for use as part of a larger circuitized substrate, method of making said circuitized substrate and method of making an information handling system including said circuitized substrate
US20070177331A1 (en) Non-flaking capacitor material, capacitive substrate having an internal capacitor therein including said non-flaking capacitor material, and method of making a capacitor member for use in a capacitive substrate
KR101401863B1 (ko) 커패시터 내장형 인쇄회로기판 및 그 제조방법
JPH11126978A (ja) 多層配線基板
JP2006210911A (ja) 回路基板内で使用されるコンデンサ材料と、コンデンサ材料を利用する回路基板と、回路基板の製造方法及び回路基板を利用する情報処理システム
JP2004007006A (ja) 多層配線基板
JP2004119483A (ja) 素子内蔵基板
JP2001185853A (ja) 回路基板用基材とそれを用いたプリント回路基板
JP4126753B2 (ja) 多層板
JP4511604B2 (ja) 電気素子内蔵配線基板
JP2006237446A (ja) 多層配線基板およびその製造方法
JP2006128226A (ja) 電気部品内蔵多層プリント配線板及びその製造方法
JPH10190241A (ja) 多層配線基板
JP2002367858A (ja) コンデンサ内蔵回路基板およびその製造方法
JP3472523B2 (ja) 電気素子内蔵配線基板
JP2004095804A (ja) 受動素子内蔵プリント配線板及びその製造方法
JP2004072124A (ja) 電気素子内蔵配線基板
JP2003023257A (ja) プリント配線板
JP4509147B2 (ja) 電気素子内蔵配線基板
JP2002217553A (ja) 多層プリント配線板および多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070123

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080422

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080505

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130523

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees