JP2011192709A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2011192709A
JP2011192709A JP2010055682A JP2010055682A JP2011192709A JP 2011192709 A JP2011192709 A JP 2011192709A JP 2010055682 A JP2010055682 A JP 2010055682A JP 2010055682 A JP2010055682 A JP 2010055682A JP 2011192709 A JP2011192709 A JP 2011192709A
Authority
JP
Japan
Prior art keywords
plane
semiconductor device
insulator
conductor
guard ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010055682A
Other languages
English (en)
Inventor
Tadashi Shimizu
忠 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010055682A priority Critical patent/JP2011192709A/ja
Priority to US13/045,264 priority patent/US8274773B2/en
Publication of JP2011192709A publication Critical patent/JP2011192709A/ja
Priority to US13/584,083 priority patent/US8520354B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】半導体装置において、不要輻射を半導体パッケージの外部に漏らさない手段を提供する。
【解決手段】半導体装置は、電源プレーン２５とＧＮＤプレーン１３と絶縁体２１を有しており、電源プレーン２５の周囲に離間してガードリング２３を配置し、このガードリング２３を、絶縁層を貫通するビア２６を介して他層のＧＮＤプレーン１３に接続する。電源プレーン２５とガードリング２３を隔てる間隔は、電源プレーン２５とＧＮＤプレーン１３を隔てる絶縁体２１の厚みより狭い。その結果、ＲＦ放射４２は、電源プレーンとガードリングとの間で生じる。
【選択図】図５

Description

本発明は、半導体装置に係り、特に、多層基板を用いる半導体装置に係る。
ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージを使用する半導体装置の多層基板では、通常、内層に電源プレーンおよびＧＮＤ（Ｇｒｏｕｎｄ：グランド）プレーンを設ける。一般的な電源プレーンおよびＧＮＤプレーンは、基本的にはその層で許される限り大きな面積に広がる一枚板の導体である。
図１は、従来技術の半導体装置における電源プレーン２４およびＧＮＤプレーン１３の構成を概略的に示す俯瞰図である。図１の半導体装置は、電源プレーン２４と、ＧＮＤプレーン１３と、第１の絶縁体１１と、第２の絶縁体２１とを具備する。この半導体装置の他の構成要素は、図１では省略している。
第１の絶縁体１１は、ＧＮＤプレーン１３の下層に配置されている。第２の絶縁体２１は、電源プレーン２４およびＧＮＤプレーン１３の間に配置されている。実際の半導体装置では、第１の絶縁体１１と、ＧＮＤプレーン１３と、第２の絶縁体２１と、電源プレーン２４とは、下からこの順番に密着して積層されている。図１では、ＧＮＤプレーン１３の形状を示すために、第２の絶縁体２１と、第１の絶縁体１１との間隔を、実際よりも広げて示している。
図２は、従来技術の半導体装置から放射されるＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ：高周波）放射４１を概略的に示す断面図である。図２の半導体装置は、図１の半導体装置と同じ構成であるが、第１の絶縁体１１をさらに省略している。
電源プレーン２４と、ＧＮＤプレーン１３とを、同じエリアで対向させているため、電磁界結合による不要輻射としてのＲＦ放射４１が生じる。この時、ＲＦ放射４１は、半導体装置のパッケージの外部に向けて放出されるので、外部の回路やデバイスに悪影響を及ぼしてしまう。
ＲＦ放射４１を半導体装置の外部に漏らさない方法として、例えば、電源プレーン２４を他の導体で包み込む技術が知られている。
上記に関連して、特許文献１（特開２００３−２１８５４１号公報）では、ＥＭＩ低減構造基板に係る記載が開示されている。このＥＭＩ低減構造基板は、電源用面状導体と、誘電体と、２枚のグランド用面状導体と、接続用面状導体とを具備している。ここで、誘電体は、電源用面状導体の表面を全て包み込んでいる。さらに、２枚のグランド用面状導体および接続用面状導体は、１つの閉面積状の導体を構成し、この閉面積導体は、誘電体で包まれた電源用面状導体をさらに包み込んでいる。すなわち、２枚のグランド用面状導体は、誘電体で包まれた電源用面状導体を、その表面および裏面から挟み込んでいる。接続用面状導体は、２枚のグランド用面状導体に接続されて、かつ、誘電体で包まれた電源用面状導体の側面全周を囲んでいる。
また、特許文献２（特開２００４−３６３３４７号公報）では、多層プリント基板に係る記載が開示されている。この多層プリント基板は、信号層と、２枚の電源層と、絶縁層と、２枚のグランド層と、シールドとを具備している。ここで、２枚の電源層は、平行にかつ互いに離されて配置されている。信号層は、２枚の電源層の間に、平行にかつ互いに離されて配置されている。絶縁層の絶縁体は、これらの電源層および信号層の表面を全て包み込んでいる。２枚のグランド層およびシールドは接続されており、１つの閉面積状の導体を構成し、この閉面積導体は、絶縁体で包まれた電源層および信号層をさらに包み込んでいる。すなわち、２枚のグランド層は、これらの電源層および信号層を包み込んだ絶縁体を、その表面および裏面から挟み込んでいる。シールドは、２枚のグランド層に接続されて、かつ、絶縁体で包まれた電源層および信号層の側面全周を囲んでいる。
特開２００３−２１８５４１号公報 特開２００４−３６３３４７号公報
積層型の半導体装置において、不要輻射を半導体パッケージの外部に漏らさないために、電源プレーンを閉面積で包み込む場合には、各層と交わる面積を有する平面状のシールド用導体が必要となる。しかし、このような導体を作る工程は、積層型の半導体装置を製造する装置では、通常、実現不可能である。可能にするためには、半導体装置の製造装置を改良または置き換える必要があり、製造コストが大幅に上昇してしまう。
以下に、（発明を実施するための形態）で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、（特許請求の範囲）の記載と（発明を実施するための形態）との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、（特許請求の範囲）に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明の半導体装置は、第１の導体プレーン（１３）と、第２の導体プレーン（２５）と、絶縁体（２１）と、ガードリング（２３）と、ビア（２６）とを具備している。ここで、第１の導体プレーン（１３）は、第１の電圧が印加されている。第２の導体プレーン（２５）は、第２の電圧が印加されている。絶縁体（２１）は、第１および第２の導体プレーン（１３、２５）の間に配置されている。ガードリング（２３）は、第２の導体プレーン（２５）と同じ導体層に、第２の導体プレーン（２５）の周囲に離間して配置されている。ビア（２６）は、絶縁体（２１）を貫通して、第１の導体プレーン（１３）およびガードリング（２３）を接続している。第２の導体プレーン（２５）およびガードリング（２３）を隔てる間隔は、第１および第２の導体プレーン（１３、２５）を隔てる絶縁体（２１）の厚みよりも狭い。
本発明によれば、電源プレーンの周囲にガードリングを配置し、このガードリングを、ビアを介して他層のＧＮＤプレーンに接続する。その結果、ＲＦ放射は、電源プレーンとガードリングとの間で生じるので、不要なRF放射である不要輻射がパッケージ外に放出されるのを抑制することができる。
本発明の半導体装置は、製造コストを大幅に上昇させずに、不要輻射がパッケージ外に放出するのを抑制できる。
図１は、従来技術の半導体装置における電源プレーンおよびＧＮＤプレーンの構成を概略的に示す俯瞰図である。 図２は、従来技術の半導体装置から放射されるＲＦ放射を概略的に示す断面図である。 図３は、本発明の実施形態の半導体装置の全体的な構成例を概略的に示す断面図である。 図４は、本発明の実施形態の半導体装置の絶縁体、電源プレーン、ガードリングを抜き出して図示した俯瞰図である。 図５は、本発明の実施形態の半導体装置から放射されるＲＦ放射を概略的に示す断面図である。 図６は、特許文献１の半導体装置の構成を概略的に示す断面図である。
添付図面を参照して、本発明による半導体装置を実施するための形態を以下に説明する。
（実施形態）
図３は、本発明の実施形態の半導体装置の全体的な構成例を概略的に示す断面図である。図３の半導体装置は、ＢＧＡのボール１６と、多層基板の第１層１０、第２層２０および第３層３０と、半導体チップ３８と、ボンディングワイヤー４４とを具備している。
第１層１０は、第１の配線１２と、第１の絶縁体１１と、ＧＮＤプレーン１３とを具備している。第２層２０は、第２の絶縁体２１と、ビア２６と、電源プレーン２５と、ガードリング２３とを具備している。第３層３０は、第３の絶縁体３１と、第２の配線３２とを具備している。
ボール１６と、第１の配線１２と、第１の絶縁体１１と、ＧＮＤプレーン１３と、第２の絶縁体２１と、電源プレーン２５と、第３の絶縁体３１と、第２の配線３２と、半導体チップ３８とは、下からこの順番に積層されている。なお、ガードリング２３は、電源プレーン２５と同じ配線層に配置されている。また、ビア２６は、絶縁体２１と同じ層に配置されている。ビア２６は絶縁体２１に設けられた開口部の側壁に沿ってリング状に形成された導電体で形成され、その内側にはビア充填剤２８が充填されている。ビア充填剤２８は、導電性材料であってもよいし、絶縁性材料であってもよい。ビア充填剤２８が絶縁性材料の場合、絶縁体１１または絶縁体３１が充填されていてもよい。また、ビア２６とガードリング２３とは同一工程において形成されてもよい。
ボール１６は、第１の配線１２に接続されている。配線１２は一部が図示しないソルダーレジストに覆われていてもよい。電源プレーン２５は、図示されないビアを介して、ボール１６のいずれかに接続されている。ＧＮＤプレーン１３は、図示されないビアを介して、ボール１６のいずれかに接続されている。また、ＧＮＤプレーン１３は、ビア２６を介して、ガードリング２３に接続されている。半導体チップ３８の図示されない電子回路は、ボンディングワイヤー４４を介して第２の配線３２に電気的に接続される。
図４は、本発明の実施形態の半導体装置の絶縁体２１、電源プレーン２５、ガードリング２３を抜き出して図示した俯瞰図である。なお、図４は、絶縁体２１、電源プレーン２５、ガードリング２３のみを示しており、その他の構成要素を省略している。
ガードリング２３は、電源プレーン２５の周囲に配置されている。ガードリング２３と、電源プレーン２５との間には、十分な間隔が設けられ、絶縁性が確保されている。ガードリング２３の一部にはビア充填剤２８の一部が露出している。
電源プレーン２５に起因するＲＦノイズによる電磁波が伝搬する様子を図４に矢印として模式的に示した。この電磁波は、ガードリング２３と電源プレーン２５との間の電位差によりガードリング２３で終端されることになる。電源プレーン２５とガードリング２３とは接近して配置されているため、電磁波が電源プレーン２５とガードリング２３以外の他の領域に回り込むのを抑制することができる。
各構成要素のサイズの一例を示す。本発明の実施形態の半導体装置では、積層基板の外形が３５ｍｍ×３５ｍｍ程度、絶縁体１１、２１、３１の厚みは１５０μｍ程度、絶縁体１１、２１、３１の比誘電率は４程度、配線１２、電源プレーン２５、ＧＮＤプレーン１３、及び配線３２の厚みは３５μｍ程度、ガードリング２３の幅は５００μｍ程度、ガードリング２３および電源プレーン２５の間隔は１００μｍ程度、などの値を用いることが出来る。特に、ＧＮＤプレーン１３および電源プレーン２５の間でＲＦ放射が発生しないように、ガードリング２３および電源プレーン２５を隔てる間隔は、少なくとも、ＧＮＤプレーン１３およびガードリング２３を隔てる絶縁体２１の厚みよりも狭いことが重要である。なお、電源プレーン２５とＧＮＤプレーン１３との電位差は３．３Ｖ程度以下とすることができる。
図５は、本発明の実施形態の半導体装置から放射されるＲＦ放射４２を概略的に示す断面図である。図５は、ＧＮＤプレーン１３、絶縁体２１、ガードリング２３、電源プレーン２５、ビア充填剤２８およびビア２６だけを示し、これら以外の構成要素を省略している。
図５に示すように、本発明の実施形態の半導体装置では、ＲＦ放射４２が、電源プレーン２５およびガードリング２３の間で発生する。このため、本発明の実施形態の半導体装置では、ＲＦ放射４２が、図２のＲＦ放射４１とは異なり、外部に漏れ難い。
なお、この効果を強化するために、例えば、第２の絶縁体２１の比誘電率を、第１の絶縁体１１および第３の絶縁体３１よりも大きい値にしても良い。
ビア２６は、ガードリング２３における電圧に浮きが生じないように、複数であって、かつ、ビア２６同士の距離がこの目的を叶える程度に密であることが望ましい。しかし、ビア２６同士の距離は、例えば、ＲＦ放射の周波数の半波長以下などである必要は無い。
このようなビア２６は、積層型半導体装置を製造する一般的な装置であれば、設けることが容易である。
図６は、特許文献１の半導体装置の構成を概略的に示す断面図である。図６の半導体装置は、電源プレーン１２５と、第１のＧＮＤプレーン１１３と、第２のＧＮＤプレーン１３３と、シールド用導体１２９と、絶縁体１２１とを具備している。図６では、これら以外の構成要素を省略している。
図６の半導体装置では、電源プレーン１２５が、第１、第２のＧＮＤプレーン１１３、１３３およびシールド用導体１２９からなる閉面積の導体によって完全に包まれている。なお、電源プレーン１２５と、閉面積の導体との間には、絶縁体１２１が配置されている。
半導体装置の製造方法の観点では、ＧＮＤプレーン１１３、１３３、電源プレーン１２５および絶縁体１２１は、通常の製造装置でも容易に製造可能である。しかし、シールド用導体１２９は、積層型半導体装置の各層と直交する面積を有するため、通常の半導体製造装置では製造が困難乃至不可能である。また、特殊な装置を用いて製造出来た場合でも、製造コストがかさんでしまう。
なお、特許文献２の半導体装置は、図６の半導体装置の閉面積の導体の内部に、第２の電源プレーンおよび信号配線を追加したものである。したがって、特許文献２も、製造方法および製造コストの観点では、特許文献１の半導体装置と同様である。
図６の半導体装置と比較すると、本発明の半導体装置は、ＲＦ放射４２が外部に漏れるのを抑制する構成でありながら、シールド用導体に相当する導体を必要としない。その代わり、本発明の半導体装置は、通常の半導体装置と異なる構成要素として、ガードリング２３およびビア２６を設けている。ガードリング２３も、ビア２６も、通常の半導体製造装置で容易に製造可能であり、製造コストが特段にかさむこともない。
なお、本発明の実施形態の半導体装置において、ＧＮＤプレーン１３および電源プレーン２５に印加される電圧が逆であっても、本発明の効果は変わらない。言い換えれば、本発明の半導体装置は、ビアを介して電源プレーンに接続されたガードリングをＧＮＤプレーンの周囲に配置した構成であっても構わない。
さらに、ＧＮＤプレーン１３が配置されている導体層と、電源プレーン２５およびガードリング２３が配置されている導体層とを入れ替えても、本発明の効果は変わらない。
また、図３において、配線３２と電源プレーン２５との間にＧＮＤプレーンを追加したり、配線１２とＧＮＤプレーン１３との間にさらにＧＮＤプレーンを追加したりしてもよい。このようにすることで、さらにＲＦ放射４２が外部に漏れるのを抑制することができる。
１０ 第１層
１１ （第１の）絶縁体
１２ 配線
１３ ＧＮＤプレーン
１６ ボール
２０ 第２層
２１ （第２の）絶縁体
２３ ガードリング
２４ 電源プレーン
２５ 電源プレーン
２６ ビア
２８ ビア充填材
３０ 第３層
３１ 絶縁体
３２ 配線
３８ 半導体チップ
４１ ＲＦ放射
４２ ＲＦ放射
４４ ボンディングワイヤー
１１３ ＧＮＤプレーン
１２１ 絶縁体
１２５ 電源プレーン
１２９ シールド用導体
１３３ ＧＮＤプレーン

Claims (5)

  1. 第１の電圧が印加された第１の導体プレーンと、
    第２の電圧が印加された第２の導体プレーンと、
    前記第１および前記第２の導体プレーンの間に配置された絶縁体と、
    前記第２の導体プレーンと同じ導体層に、前記第２の導体プレーンの周囲に離間して配置されたガードリングと、
    前記絶縁体を貫通して、前記第１の導体プレーンおよび前記ガードリングを接続するビアと
    を具備し、
    前記第２の導体プレーンおよび前記ガードリングを隔てる間隔は、前記第１および前記第２の導体プレーンを隔てる前記絶縁体の厚みよりも狭い
    半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記第１の導体プレーンは、接地されており、
    前記第２の導体プレーンは、電源電圧を印加されている
    半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記第１の導体プレーンは、電源電圧を印加されており、
    前記第２の導体プレーンは、接地されている
    半導体装置。
  4. 請求項１〜３のいずれかに記載の半導体装置において、
    前記第１または前記第２の導体プレーンの上層に積層されて、前記絶縁体よりも低い比誘電率を有する上層絶縁体と、
    前記第１または前記第２の導体プレーンの下層に積層されて、前記絶縁体よりも低い比誘電率を有する下層絶縁体と
    をさらに具備する
    半導体装置。
  5. 請求項１〜４のいずれかに記載の半導体装置において、
    前記絶縁体を貫通して、前記第１の導体プレーンおよび前記ガードリングを接続する別のビア
    をさらに具備し、
    前記ビアおよび前記別のビアは、前記ガードリングにおいて前記第１の電圧が浮かない間隔で配置されている
    半導体装置。
JP2010055682A 2010-03-12 2010-03-12 半導体装置 Pending JP2011192709A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010055682A JP2011192709A (ja) 2010-03-12 2010-03-12 半導体装置
US13/045,264 US8274773B2 (en) 2010-03-12 2011-03-10 Multilayered board semiconductor device with BGA package
US13/584,083 US8520354B2 (en) 2010-03-12 2012-08-13 Multilayered board semiconductor device with BGA package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010055682A JP2011192709A (ja) 2010-03-12 2010-03-12 半導体装置

Publications (1)

Publication Number Publication Date
JP2011192709A true JP2011192709A (ja) 2011-09-29

Family

ID=44559158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010055682A Pending JP2011192709A (ja) 2010-03-12 2010-03-12 半導体装置

Country Status (2)

Country Link
US (2) US8274773B2 (ja)
JP (1) JP2011192709A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11259403B1 (en) * 2020-10-30 2022-02-22 SK Hynix Inc. Printed circuit board structure for solid state drives

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340636A (ja) * 1998-05-26 1999-12-10 Matsushita Electric Works Ltd 多層板
JP2004363392A (ja) * 2003-06-05 2004-12-24 Hitachi Ltd プリント配線基板および無線通信装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030161086A1 (en) * 2000-07-18 2003-08-28 X2Y Attenuators, Llc Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package
US6218631B1 (en) * 1998-05-13 2001-04-17 International Business Machines Corporation Structure for reducing cross-talk in VLSI circuits and method of making same using filled channels to minimize cross-talk
US7193831B2 (en) * 2000-10-17 2007-03-20 X2Y Attenuators, Llc Energy pathway arrangement
JP2003218541A (ja) 2002-01-24 2003-07-31 Oki Electric Ind Co Ltd Ｅｍｉ低減構造基板
JP2004363347A (ja) 2003-06-05 2004-12-24 Oki Electric Ind Co Ltd 多層プリント基板
WO2005015719A2 (en) * 2003-07-21 2005-02-17 X2Y Attenuators, Llc Filter assembly

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340636A (ja) * 1998-05-26 1999-12-10 Matsushita Electric Works Ltd 多層板
JP2004363392A (ja) * 2003-06-05 2004-12-24 Hitachi Ltd プリント配線基板および無線通信装置

Also Published As

Publication number Publication date
US20110221028A1 (en) 2011-09-15
US8274773B2 (en) 2012-09-25
US8520354B2 (en) 2013-08-27
US20120306099A1 (en) 2012-12-06

Similar Documents

Publication Publication Date Title
US10863656B2 (en) Radio-frequency module
TWI483375B (zh) 半導體裝置
US8354975B2 (en) Electromagnetic band gap element, and antenna and filter using the same
JP7046723B2 (ja) 無線モジュールおよびその製造方法並びに電子装置
JP2007208261A (ja) 積層構造を有する透過導電シールド
US20190159332A1 (en) High frequency circuit
WO2021230215A1 (ja) 高周波回路
KR101004684B1 (ko) 적층형 반도체 패키지
JP2015185812A (ja) 部品内蔵回路基板
JP2006511071A (ja) 表面実装を伴うマイクロ波パッケージ、および多層回路を備えた対応する実装体
JP2005026263A (ja) 混成集積回路
JP4830539B2 (ja) 多層プリント回路基板
US20120152608A1 (en) Printed circuit board with a screen
JP2011187812A (ja) 高周波モジュール
JP6244958B2 (ja) 半導体装置
JP2008205332A (ja) 半導体パッケージ
JP2011192709A (ja) 半導体装置
JP5307664B2 (ja) 多層基板および電子機器
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
JP6202112B2 (ja) ノイズ低減用電子部品
JP5951156B2 (ja) 表面実装高周波回路
WO2019232749A1 (zh) 一种集成电路
KR20140023587A (ko) 코일 구조 및 이를 구비하는 기판
JP2009246317A (ja) 半導体装置および配線基板
JP2006114623A (ja) 基板モジュール及び印刷配線板並びにこれを用いた電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130211

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131022