JP4526713B2 - 高周波回路 - Google Patents
高周波回路 Download PDFInfo
- Publication number
- JP4526713B2 JP4526713B2 JP2001005731A JP2001005731A JP4526713B2 JP 4526713 B2 JP4526713 B2 JP 4526713B2 JP 2001005731 A JP2001005731 A JP 2001005731A JP 2001005731 A JP2001005731 A JP 2001005731A JP 4526713 B2 JP4526713 B2 JP 4526713B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- dielectric substrate
- conductor
- short
- strip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
- H01P3/085—Triplate lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/201—Filters for transverse electromagnetic waves
- H01P1/203—Strip line filters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
- H01P3/088—Stacked transmission lines
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、例えばＶＨＦ帯、ＵＨＦ帯、マイクロ波帯及びミリ波帯で用いられる高周波回路に関するものである。
【０００２】
【従来の技術】
図３１は従来の高周波回路を示す分解構造図であり、図において、１は地導体、２は誘電体基板、３は地導体、４は入力線路を構成するストリップ導体、５は出力線路を構成するストリップ導体、６ａ〜６ｄは直列キャパシタンス回路、８，９，１０は１／４波長以下の長さのショートスタブを構成する並列インダクタンス回路、１１はネジ、１２は導体構造物、１３は通し穴、１４は導体構造物である。
なお、図３２は高周波回路の側方断面図であり、図３３は通し穴の断面構造図である。図３２において、１５，１６は空気層である。
【０００３】
次に動作について説明する。
図３１の高周波回路は、高域通過フィルタを構成しているので、高域通過フィルタとしての動作を説明する。
【０００４】
並列インダクタンス回路８〜１０と直列キャパシタンス回路６ａ〜６ｄが交互に接続され、それらが入力線路を構成するストリップ導体４と出力線路を構成するストリップ導体５の間に接続されている。
このため、入力線路から入射されたマイクロ波等の高周波信号のうち、ある周波数を境にして低い周波数側の信号は、周波数が低いほど並列インダクタンス回路８〜１０が短絡回路に近づき、かつ、直列キャパシタンス回路６ａ〜６ｄが開放回路に近づくため、ほとんどの電力が反射される。
【０００５】
一方、高い周波数側の信号は、並列インダクタンス回路８〜１０が開放回路に近づき、かつ、直列キャパシタンス回路６ａ〜６ｄが短絡回路に近づくため、反射される電力量が少ない。そのため、入射された信号の大部分の電力が出力線路に伝搬される。
このようにして、図３１の高周波回路は高域通過フィルタとして動作をする。
また、並列インダクタンス回路８〜１０を構成するショートスタブは、隣接するもの同士が対向するようにレイアウトされ、スタブ同士での不要な電磁界結合を防止している。
【０００６】
【発明が解決しようとする課題】
従来の高周波回路は以上のように構成されているので、ストリップ導体が形成される誘電体基板２と地導体１，３の間に空気層１５，１６が存在し、回路内を伝搬する高周波信号の大部分が空気層１５，１６に分布する。そのため、波長短縮効果がほとんど無く、回路が大型になるという課題があった。
【０００７】
また、図３１のようなサスペンデット線路構造では、ストリップ導体が形成された誘電体基板２と、地導体１，３となる筐体が別々の部品になるため、アッセンブリの際、互いの位置関係にズレが生じやすい。位置ズレが発生するとショートスタブを形成するストリップ導体に対する短絡手段（ネジ１１、導体構造物１２、通し穴１３、導体構造物１４）の位置が変わり、その結果、ショートスタブの長さが変化する。例えば、位置ズレがスタブ長さ方向に生じると、対向する２つのショートスタブのうち、一方のショートスタブが長くなり、他方のショートスタブが短くなる。この場合、フィルタの通過帯域の反射特性において反射損の大きな劣化を生じる。ただし、スタブの長さ方向と垂直な方向に位置ズレが起きた場合には、フィルタの特性に劣化はほとんど発生しない。このように、特性劣化が起こり易く、かつ、特性のばらつきが大きくなる課題もあった。
【０００８】
この発明は上記のような課題を解決するためになされたもので、回路内を伝搬する高周波信号に対して波長短縮効果をもたらして、回路の小型化を図ることができる高周波回路を得ることを目的とする。
また、この発明は、特性が良好で、かつ、ばらつきの少ない回路を実現することができる高周波回路を得ることを目的とする。
【００１２】
【課題を解決するための手段】
この発明に係る高周波回路は、入力線路と出力線路の間に少なくとも１以上の直列キャパシタンス回路と並列インダクタンス回路を交互に接続するとともに、その直列キャパシタンス回路を挟む複数の並列インダクタンス回路同士を対向して配置するようにストリップ導体を形成するものである。
【００１３】
この発明に係る高周波回路は、第１の地導体と第１の誘電体基板間の空気層に第２の誘電体基板を挿入するとともに、第２の地導体と第１の誘電体基板間の空気層に第３の誘電体基板を挿入する場合において、入力線路と出力線路の間に少なくとも１以上の直列キャパシタンス回路と並列インダクタンス回路を交互に接続するとともに、その直列キャパシタンス回路を挟む複数の並列インダクタンス回路同士を対向して配置するようにストリップ導体を形成するものである。
【００１４】
この発明に係る高周波回路は、直列キャパシタンス回路を挟んで回路的に隣り合う並列インダクタンス回路同士のなす角が９０度になるようにストリップ導体を形成するものである。
【００１５】
この発明に係る高周波回路は、直列キャパシタンス回路を挟んで回路的に隣り合う並列インダクタンス回路を構成するショートスタブの線路を中途で折り曲げて、そのショートスタブの折り曲げ部分同士のなす角が９０度になるようにストリップ導体を形成するものである。
【００１６】
この発明に係る高周波回路は、入力線路と出力線路の間に少なくとも１以上の直列キャパシタンス回路と並列インダクタンス回路を交互に接続するとともに、その直列キャパシタンス回路を挟む複数の並列インダクタンス回路同士を対向して配置するように第１及び第２のストリップ導体を形成し、かつ、直列キャパシタンス回路を挟んで回路的に隣り合う並列インダクタンス回路同士のなす角が９０度になるように第１及び第２のストリップ導体を形成するものである。
【００１７】
この発明に係る高周波回路は、直列キャパシタンス回路を挟んで回路的に隣り合う並列インダクタンス回路を構成するショートスタブの線路を中途で折り曲げて、そのショートスタブの折り曲げ部分同士のなす角が９０度になるように第１及び第２のストリップ導体を形成するものである。
【００１９】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による高周波回路を示す分解構造図、図２は高周波回路の側方断面図、図３は誘電体基板２１を示す平面図、図４は通し穴の断面構造図である。図１〜４において、２１はストリップ導体が形成された誘電体基板（第１の誘電体基板）、２２は入力線路を構成するストリップ導体、２３は出力線路を構成するストリップ導体、２４ａ，２４ｂ，２４ｃ，２４ｄは誘電体基板２１の両面に形成されたストリップ導体から構成された直列キャパシタンス回路、２５ａ，２５ｂ，２５ｃは１／４波長以下の長さのショートスタブを構成する並列インダクタンス回路、２６ａ，２６ｂ，２６ｃはネジ３２ａ，３２ｂ，３２ｃを貫通するために施された通し穴、２７ａ，２７ｂ，２７ｃはストリップ導体で形成されたランドである。
【００２０】
３１は誘電体基板２１の上面側に配置された地導体（第１の地導体）、３２ａ，３２ｂ，３２ｃは上下の地導体３１，４１間の電気的接続を確実にするためのネジ、３３ａ，３３ｂ，３３ｃは地導体３１と電気的に接続され、あるいは、地導体３１を構成する良導体と一体化された導体構造物である。
４１は誘電体基板２１の下面側に配置された地導体（第２の地導体）、４２ａ，４２ｂ，４２ｃは地導体４１と電気的に接続され、あるいは、地導体４１を構成する良導体と一体化された導体構造物である。
【００２１】
５１は地導体３１と誘電体基板２１間の空気層に挿入された誘電体基板（第２の誘電体基板）、５２ａ，５２ｂ，５２ｃはネジ３２ａ，３２ｂ，３２ｃを貫通するために施された通し穴である。
６１は地導体４１と誘電体基板２１間の空気層に挿入された誘電体基板（第３の誘電体基板）、６２ａ，６２ｂ，６２ｃはネジ３２ａ，３２ｂ，３２ｃを貫通するために施された通し穴である。
ネジ３２ａ，３２ｂ，３２ｃと導体構造物３３ａ，３３ｂ，３３ｃとが、通し穴５２ａ，５２ｂ，５２ｃを貫通する。また、ネジ３２ａ，３２ｂ，３２ｃと導体構造物３３ａ，３３ｂ，３３ｃが通し穴６２ａ，６２ｂ，６２ｃを貫通する。
【００２２】
７１，７２は空気層である。なお、誘電体基板５１，６１の厚さ寸法ｈが導体構造物３３ａ〜３３ｃ，４２ａ〜４２ｃの高さ寸法ｄよりも薄くなるように設計されている。また、誘電体基板５１は地導体３１と密着するように固定され、誘電体基板６１は地導体４１と密着するように固定される。
この結果、誘電体基板２１と誘電体基板５１の間に空気層７１が設けられ、誘電体基板２１と誘電体基板６１の間に空気層７２が設けられる。
【００２３】
ここで、寸法ｄと寸法ｈは、寸法ｄのノミナル寸法値と寸法ｈのノミナル寸法値との差が、導体構造物３３ａ〜３３ｃ，４２ａ〜４２ｃの高さ寸法ｄの機械加工寸法公差絶対値と誘電体基板５１，６１の厚さ寸法ｈの寸法公差絶対値との和より十分大きくなるように選ばれている。
なお、ネジ３２ａ〜３２ｃ，導体構造物３３ａ〜３３ｃ，４２ａ〜４２ｃ，通し穴２６ａ〜２６ｃ，５２ａ〜５２ｃ，６２ａ〜６２ｃから短絡手段が構成されている。
【００２４】
次に動作について説明する。
図１の高周波回路は、高域通過フィルタを構成しているので、高域通過フィルタとしての動作を説明する。
【００２５】
並列インダクタンス回路２５ａ〜２５ｃと直列キャパシタンス回路２４ａ〜２４ｄが交互に接続され、それらが入力線路を構成するストリップ導体２２と出力線路を構成するストリップ導体２３の間に接続されている。
このため、入力線路から入射されたマイクロ波等の高周波信号のうち、ある周波数を境にして低い周波数側の信号は、周波数が低いほど並列インダクタンス回路２５ａ〜２５ｃが短絡回路に近づき、かつ、直列キャパシタンス回路２４ａ〜２４ｄが開放回路に近づくため、ほとんどの電力が反射される。
【００２６】
一方、高い周波数側の信号は、並列インダクタンス回路２５ａ〜２５ｃが開放回路に近づき、かつ、直列キャパシタンス回路２４ａ〜２４ｄが短絡回路に近づくため、反射される電力量が少ない。そのため、入射された信号の大部分の電力が出力線路に伝搬される。
【００２７】
このようにして、図１の高周波回路は高域通過フィルタとして動作をする。また、並列インダクタンス回路２５ａ〜２５ｃを構成するショートスタブは、隣接するもの同士が対向するようにレイアウトされ、スタブ同士での不要な電磁界結合を防止している。
【００２８】
ところで、この実施の形態１では、従来の高周波回路の空気層１５，１６の部分に誘電体基板５１，６１を挿入する構造となっているため、回路内を伝搬する高周波信号に対して波長短縮効果が発生する。このため、小型に高域通過フィルタを構成できるという効果を奏する。ここで、誘電体基板５１，６１の厚さ寸法ｈを前述のように選んであるため、短絡手段における電気的接続はｈ寸法やｄ寸法の公差に影響されることのない確実なものとなり、ＰＩＭ（Ｐａｓｓｉｖｅ Ｉｎｔｅｒ−ｍｏｄｕｌａｔｉｏｎ）の抑圧された高域通過フィルタを安定的に得ることができる。
【００２９】
図５はこの実施の形態１におけるサスペンデッドストリップ線路を示す断面構造図である。図５には断面内の電界分布の概略も併記している。
この実施の形態１の線路では、線路の特性アドミタンスは、誘電体基板２１に形成されているストリップ導体と地導体３１，４１との間の単位長さ当たりの静電容量に比例するものと考えてよい。
【００３０】
また、図５に示すように、誘電体基板２１と空気層７１間の境界面と、誘電体基板２１と空気層７２間の境界面は、電界に対してほぼ垂直となるため、ストリップ導体と地導体３１，４１との間の静電容量は、図６のような平行平板容量素子の直列接続で考えることができる。図６において、Ｃ１は誘電体基板２１に対応する静電容量素子、Ｃ２は空気層７１に対応する静電容量素子である。平行平板の幅はストリップ導体の幅とし、Ｃ２の平行平板間隔をｘとし、Ｃ１の平行平板間隔はｄ−ｘ（＝ｈ）とする。
【００３１】
ｄは前述のように、短絡手段を構成する導体構造物３３ａ〜３３ｃ，４２ａ〜４２ｃの高さ寸法である。Ｃ１の誘電体の比誘電率はεｒ１、Ｃ２の誘電体の比誘電率はεｒ２とする。なお、誘電体基板２１の厚さは寸法ｄに比べ十分に小さいものとする。図６の端子ａ−ａ’間の静電容量値をＣとすると、線路の特性アドミタンスは下記の式で表され、ｘの関数で表すことができる。
【数１】
【００３２】
ここで、ｖは高周波の伝搬速度である。ここでは説明を簡単にするため、伝搬速度ｖはｘによらず一定であるとする。このとき、ｘの関数の部分ｆ（ｘ）は次式となる。
【数２】
また、ｆ（ｘ）の変化率は次式となる。
【数３】
【００３３】
さて、ｘの変域は０以上ｄ以下である。したがって、ｆ（ｘ）の変化率の絶対値はｘが０近傍のところで最も大きく、ｘが０から大きくなるにしたがってｘの２乗に反比例して減少していく。そして、ｘがｄとなると変化率の絶対値は最も小さくなる。即ち、空気層７１，７２が薄く、０に近い時ほど、その層の厚さの変化による特性アドミタンス変化量が大きくなることが分かる。
【００３４】
サスペンデッドストリップ線路を用いた回路を小型化するために、ストリップ導体を設けた誘電体基板２１と地導体３１，４１間の空気層に誘電体を充填すると、充填した誘電体による波長短縮効果で回路を小さくすることができる。その効果を最大限に得るには空気層のところに隙間なく誘電体を充填するのが良い。
しかしながら、地導体３１，４１とストリップ導体を設けた誘電体基板２１とが別部品で構成され、なおかつ、地導体３１，４１とストリップ導体間の短絡手段が必要な回路では、誘電体を隙間なく充填しようとしても、短絡手段を構成する導体構造物３３ａ〜３３ｃ，４２ａ〜４２ｃの機械的な寸法公差と、誘電体基板５１，６１の厚さ寸法の公差は一致しないため、完全に空気層を無くすことはできないことになる。
【００３５】
あえて隙間があくことのないように誘電体基板５１，６１の厚さ寸法と短絡手段を構成する導体構造物３３ａ〜３３ｃ，４２ａ〜４２ｃの高さ寸法を選ぶと、２つの部品の寸法公差の絶対値の和を最大とする微小な厚さの空気層ができる。しかも、この空気層の厚さは０から上記の最大値の範囲でばらつきが生じる。
式（３）で示したように、空気層の厚さｘが０に近いときには特性アドミタンスの変化率が大きく、この結果、高域通過フィルタの特性をばらつかせる原因になる。
【００３６】
そこで、例えば、空気層の厚さｘとしてｄ／εｒ１なる値を用いるとすると、ｆ（ｘ）の変化率は次式となり、ｘ＝０近傍の変化率よりもかなり小さくできることが分かる。通常、短絡手段を構成する導体構造物３３ａ〜３３ｃ，４２ａ〜４２ｃの機械加工寸法公差、および、誘電体基板５１，６１の厚さ寸法の公差は、上記のような空気層厚さｘ＝ｄ／εｒ１よりも十分小さくなる。
【数４】
仮に、誘電体基板５１，６１の比誘電率を３程度とすると、空気層７１，７２の厚さはｄ／３となる。このとき式（４）によれば、特性アドミタンスの変化率は空気層が０に近い時の３６％に低減される。
【００３７】
このように、この実施の形態１では、誘電体基板７１，７２の厚さを、導体構造物３３ａ〜３３ｃ，４２ａ〜４２ｃの高さ寸法ｄから、導体構造物３３ａ〜３３ｃ，４２ａ〜４２ｃの高さ寸法ｄの寸法公差絶対値と誘電体基板５１，６１の厚さ寸法公差の絶対値との和より十分大きな値を差し引いた厚さとすることで、短絡手段での確実な電気的接続を確保してＰＩＭを抑圧できる構造としつつ、誘電体基板５１，６１を装着したことによる波長短縮効果によって小型化が可能である。なおかつ、高域通過フィルタを構成する部品の寸法公差による特性アドミタンスのばらつきが小さく、特性の良好な高域通過フィルタを安定して得ることができるという効果がある。
【００３８】
この他、この実施の形態１では、誘電体基板５１，６１を地導体３１，４１と密着させるとともに、誘電体基板２１との間に空気層７１，７２を設けているので、誘電体基板５１，６１の位置決めが容易になり、機構面でのメリットも奏する。
【００３９】
実施の形態２．
上記実施の形態１では、誘電体基板５１を地導体３１と密着するように固定し、誘電体基板６１を地導体４１と密着するように固定するものについて示したが、図７及び図８に示すように、誘電体基板５１，６１を誘電体基板２１と密着するように固定してもよく、上記実施の形態１と同様の効果を奏する。
【００４０】
なお、この実施の形態２では、誘電体基板５１，６１がストリップ導体が形成された誘電体基板２１を挟むように密着させているので、耐電力の点で優れているという効果を奏する。これは、電磁界の境界条件のひとつである電束密度の法線成分の連続性から、空気層の部分では誘電体基板内よりも電界強度が大きくなることに起因している。ストリップ導体近傍は、地導体近傍にくらべ導体面積が小さいことから電界が集中しており、誘電体の有無による電界強度の変化が大きい。また、ストリップ導体の幅が狭くなるほど電界は集中の度合いを増すので、フィルタにストリップ導体幅の狭い部分を多く介在させなければならない場合、この実施の形態２の構造は耐電力で効果が大きい。
【００４１】
さらに、ストリップ導体が形成された誘電体基板２１が誘電体基板５１，６１に挟まれるので、誘電体基板５１，６１の平面度と剛性が高ければ、誘電体基板２１には剛性の小さい（柔らかい）基板材料を用いることが可能で、材料的な自由度のほか、非常に薄い基板を誘電体基板２１に使用することができるという特徴がある。薄い基板を使用することが可能であると、直列キャパシタンス回路２４ａ〜２４ｄの面積を小さくすることができるため回路が小型となる他、小型になることで集中定数素子に近づくので、特性も良好になるという効果が生じる。
【００４２】
実施の形態３．
図９はこの発明の実施の形態３による高周波回路を示す分解構造図、図１０は高周波回路の側方断面図、図１１は誘電体基板２１を示す平面図である。
この実施の形態３では、図９及び図１１に示すように、入力線路及び出力線路を構成するストリップ導体２２，２３に対して、並列インダクタンス回路２５ａ，２５ｂ，２５ｃを構成するショートスタブの線路を斜めにレイアウトしていることが特徴である。
ここで、直列キャパシタンス回路２４ａ〜２４ｄを挟んで回路的に隣り合う２つのショートスタブ同士は、互いのなす角が略π／２ラジアン（９０度）となるようになっている。
【００４３】
以下、ショートスタブの線路を斜めにレイアウトすることによる効果について説明する。
図１２は誘電体基板２１と導体構造物３３ａ〜３３ｃ，４２ａ〜４２ｃに位置ズレが起きたときに生じるスタブ長誤差の一例を示す説明図である。この例では、＋ｘ方向にΔの位置ズレが起きたときのスタブ長誤差を示している。
【００４４】
位置ズレの量および方向と、スタブ長誤差の関係を説明する。図１３のように、直列キャパシタンス回路を挟んで対向する２つのスタブＡ，Ｂのそれぞれの入力線路の長さ方向に対する角度をθa ，θb とし、方向ベクトル（単位ベクトル）をａ，ｂとする。また、２つの方向ベクトルａ，ｂのなす角をφとする。さらに、短絡手段を構成する導体構造物３３ａ〜３３ｃ，４２ａ〜４２ｃに対する誘電体基板２１のノミナル位置からの位置ズレ量を、大きさと方向が任意のベクトルＥｅで表すものとする。つまり、位置ズレの大きさがＥ、方向がθe で表される。このとき、位置ズレによるスタブＡの長さ誤差をδa 、スタブＢの長さ誤差をδb とすると、これらはそれぞれ次式で表される。
【数５】
【００４５】
ここで、角度の基準をスタブＡの方向に一致させるため、θa ＝０とすると、２つのスタブの長さ誤差の２乗の和は次式となる。
【数６】
θe の変域、０〜２πにおいて、式（７）を用いて２つのスタブ長誤差の２乗の和を、２つのスタブのなす角φをパラメータとしてグラフにすると、図１４のようになる。
【００４６】
式（７）からも予想できるが、φをπ／２、もしくは、３π／２としたとき、スタブ長誤差の２乗の和が位置ズレ方向によらず一定となることが分かる。φの値をこれ以外の値とすると、位置ズレの方向によっては、スタブの長さ誤差が小さくなることもあるが、逆に長さ誤差が非常に大きくなる場合が出てくる。即ち、この実施の形態３の高域通過フィルタでは、短絡手段を構成する導体構造物３３ａ〜３３ｃ，４２ａ〜４２ｃと誘電体基板２１間の位置ズレの方向によりスタブ長誤差の合計に差が生じることがなく、フィルタの特性が極めて安定するという効果を奏する。これは、フィルタの歩留まりの向上や、位置ズレを調整する作業を不要とするなど、フィルタの低価格化につながる。
【００４７】
実施の形態４．
上記実施の形態３では、入力線路及び出力線路を構成するストリップ導体２２，２３に対して、並列インダクタンス回路２５ａ，２５ｂ，２５ｃを構成するショートスタブの線路を斜めにレイアウトするものについて示したが、図１５及び図１６に示すように、並列インダクタンス回路２５ａ，２５ｂ，２５ｃを構成するショートスタブの線路を中途で折り曲げるようにしてもよい。
ここで、直列キャパシタンス回路２４ａ〜２４ｄを挟んで回路的に隣り合う２つのショートスタブの短絡手段近傍の線路同士は、互いのなす角が略π／２ラジアン（９０度）となるように折り曲げてある。
【００４８】
この実施の形態４の高域通過フィルタは、基本的に上記実施の形態３と同様の効果を奏するが、これに加え、スタブ線路の中途で折り曲げているため、フィルタの長手方向の長さが短くなり、フィルタを小型に構成できるという効果を奏する。これは、ショートスタブの長さが長いフィルタで有効となる。
【００４９】
実施の形態５．
図１７はこの発明の実施の形態５による高周波回路を示す分解構造図、図１８は高周波回路の側方断面図、図１９は誘電体基板１１１を示す平面図、図２０は誘電体基板１２１を示す平面図、図２１は誘電体基板１１１，１２１を重ねて上方から見た図であって、ストリップ導体パターンのオーバーラップを説明する説明図、図２２はヴィアホール部分の断面構造図である。
図１８〜図２２において、１０１は地導体１０２が上面に施され、ＬＴＣＣ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ：低温焼成セラミックス）材料で形成された誘電体基板（第１の誘電体基板）、１０２は地導体（第１の地導体）である。
【００５０】
１１１はストリップ導体１１２ａ，１１２ｂが上面に施され、ＬＴＣＣ材料で形成された誘電体基板（第２の誘電体基板）、１１２ａ，１１２ｂはストリップ導体（第１のストリップ導体）、１１３ａ，１１３ｂは１／４波長以下の長さのショートスタブを構成する並列インダクタンス回路、１１４ａ，１１４ｂ，１１４ｃはランド１１５ａ〜１１５ｃと電気的に接続されているヴィアホール、１１５ａ，１１５ｂ，１１５ｃはストリップ導体で形成されたランドである。
【００５１】
１２１はストリップ導体１２２，１２３が上面に施され、ＬＴＣＣ材料で形成された誘電体基板（第３の誘電体基板）、１２２は入力線路を構成するストリップ導体、１２３は出力線路を構成するストリップ導体、１２４は１／４波長以下の長さのショートスタブを構成する並列インダクタンス回路、１２５ａ，１２５ｂ，１２５ｃはランド１２６ａ〜１２６ｃと電気的に接続されているヴィアホール、１２６ａ，１２６ｂ，１２６ｃはストリップ導体で形成されたランドである。
【００５２】
１３１は地導体１３２が上面に施され、ＬＴＣＣ材料で形成された誘電体基板（第４の誘電体基板）、１３２は地導体（第２の地導体）、１３３ａ，１３３ｂ，１３３ｃは地導体１３２と電気的に接続されているヴィアホール、１４１ａ，１４１ｂ，１４１ｃ，１４１ｄは誘電体基板１１１，１２１に形成されたストリップ導体のオーバーラップにより構成された直列キャパシタンス回路である。
なお、ヴィアホール１１４ａ〜１１４ｃ，１２５ａ〜１２５ｃ，１３３ａ〜１３３ｃ及びランド１１５ａ〜１１５ｃ，１２６ａ〜１２６ｃから短絡手段が構成されている。
【００５３】
この実施の形態５の高域通過フィルタは、４枚の誘電体基板を重ね合わせて構成されており、図１７，図１９〜２１に示すように、入力線路及び出力線路を構成するストリップ導体１２２，１２３に対して、並列インダクタンス回路１１３ａ，１１３ｂ，１２４を構成するショートスタブの線路を斜めにレイアウトしていることが特徴である。
ここで、直列キャパシタンス回路１４１ａ〜１４１ｄを挟んで回路的に隣り合う２つのショートスタブ同士は、互いのなす角が略π／２ラジアン（９０度）となるようにレイアウトされている。
【００５４】
この実施の形態５の高域通過フィルタは、基本的には上記実施の形態３のフィルタと同様な動作をする。ＬＴＣＣ材料は近年、マイクロ波等の高周波の多層回路用の誘電体基板の材料として用いられるようになったものである。ＬＴＣＣ材料は焼成温度が従来のセラミクス材料に比べて低いため、導電率の高い良導体を内層のパターン導体として用いることができる。そのため、低損失な多層回路が構成し易く、また、製造のための装置が安価なため低コストに製造できる特徴がある。
【００５５】
しかしながら、ＬＴＣＣ基板で多層回路を構成する場合には、その製造方法の関係上、層間の位置精度がパターン精度に比べて低いという欠点がある。このため、複数の層間に跨って構成されるショートスタブにおいては、スタブを構成するストリップ線路のパターン導体と、短絡手段を構成するヴィアホールの位置関係においてズレが生じやすく、この結果、ショートスタブ長の誤差による特性劣化や特性ばらつきを引き起こしやすい。
【００５６】
この実施の形態５の高域通過フィルタは、ショートスタブのレイアウトによって、上記の位置ズレの影響を小さく抑えたものであり、直列キャパシタンス回路１４１ａ〜１４１ｄを挟んで隣接するショートスタブのなす角を略π／２（９０度）としたものである。
これにより、上記実施の形態３で示したように、短絡手段を構成するヴィアホール１１４ａ〜１１４ｃ，１２５ａ〜１２５ｃ，１３３ａ〜１３３ｃと、誘電体基板１１１，１１２上のストリップ導体パターンとの間の位置ズレの方向に依らずスタブ長誤差の２乗和を一定とすることができ、特性劣化を低減するとともに特性のばらつきを低減できるという効果を奏する。そして、フィルタの歩留まり向上により低価格化が可能となる効果がある。
【００５７】
なお、この実施の形態５では、誘電体基板１０１の上方の主面に地導体１０２を設ける構造を示しているが、地導体１０２は誘電体基板１１１の下方の主面に構成してもよい。このように、導体パターンを配置する誘電体基板が一部異なっていて、構造が本実施の形態の高域通過フィルタと若干異なっていても同様な動作をするフィルタを得ることができるのは言うまでもなく、本明細書ではこのような構造の違いを限定するものではない。
【００５８】
実施の形態６．
上記実施の形態５では、入力線路及び出力線路を構成するストリップ導体１２２，１２３に対して、並列インダクタンス回路１１３ａ，１１３ｂ，１２４を構成するショートスタブの線路を斜めにレイアウトするものについて示したが、図２３〜図２６に示すように、並列インダクタンス回路１１３ａ，１１３ｂ，１２４を構成するショートスタブの線路を中途で折り曲げるようにしてもよい。
ここで、直列キャパシタンス回路１４１ａ〜１４１ｄを挟んで回路的に隣り合う２つのショートスタブの短絡手段近傍の線路同士は、互いのなす角が略π／２ラジアン（９０度）となるように折り曲げてある。
【００５９】
この実施の形態６の高域通過フィルタは、基本的に上記実施の形態５と同様の効果を奏するが、これに加え、スタブ線路の中途で折り曲げているため、フィルタの長手方向の長さが短くなり、フィルタを小型に構成できるという効果を奏する。これは、ショートスタブの長さが長いフィルタで有効となる。
【００６０】
実施の形態７．
図２７はこの発明の実施の形態７による高周波回路を示す分解構造図、図２８は高周波回路の側方断面図、図２９は誘電体基板２１を示す平面図、図３０は分波器を示す構成図である。図２７〜３０において、１５１は入力線路を構成するストリップ導体、１５２，１５５は出力線路を構成するストリップ導体、１５３ａ〜１５３ｄは高インピーダンス線路で構成された直列インダクタンス回路、１５４ａ〜１５４ｃは低インピーダンス線路で構成された並列キャパシタンス回路である。
【００６１】
１６１は直列キャパシタンス回路２４ａ〜２４ｄ及び並列インダクタンス回路２５ａ〜２５ｃから構成された高域通過フィルタ、１６２はＴ分岐回路、１６３は直列インダクタンス回路１５３ａ〜１５３ｄ及び並列キャパシタンス回路１５４ａ〜１５４ｃから構成された低域通過フィルタである。
なお、高域通過フィルタ１６１と低域通過フィルタ１６３のインダクタンス回路及びキャパシタンス回路は、一端終端形の回路となるように、インダクタンス値及びキャパシタンス値が選択されている。
【００６２】
次に動作について説明する。
図２７の高周波回路は、分波器を構成しているので、分波器としての動作を説明する。
【００６３】
入力線路１５１から入射されたマイクロ波等の高周波信号のうち、ある周波数を境にして低い周波数側の信号は、高域通過フィルタ１６１において殆どの電力が反射される。しかし、低域通過フィルタ１６３において、直列インダクタンス回路１５３ａ〜１５３ｄが短絡回路に近づくとともに、並列キャパシタンス回路１５４ａ〜１５４ｃが開放回路に近づくために反射する電力量が少なく、入力線路１５１から入射された信号の大部分が出力線路１５５に伝搬される。
【００６４】
一方、高い周波数側の信号は、低域通過フィルタ１６３において、直列インダクタンス回路１５３ａ〜１５３ｄが開放回路に近づくとともに、並列キャパシタンス回路１５４ａ〜１５４ｃが短絡回路に近づくために、殆どの電力が反射される。しかし、高域通過フィルタ１６１において反射する電力量が少ないため、入力線路１５１から入射された信号の大部分が出力線路１５２に伝搬される。
【００６５】
こうして、この実施の形態７の回路は、高周波信号をある周波数を境にして、高い周波数側の信号と低い周波数側の信号で分ける分波器として動作する。また、２つのフィルタがいずれも一端終端形として設計されているため、Ｔ分岐回路１６２側から見たそれぞれのフィルタの入力アドミタンスにおいて、サセプタンスの符号が互いに逆の関係となっていて打ち消し合う。このため、入力線路１５１では、広い周波数帯域にわたり、良好な反射特性が得られる特徴がある。
【００６６】
本分波器の２つのフィルタは、上述のように一端終端形の回路設計が為されているため、入力線路１５１での反射特性は、２つのフィルタの入力サセプタンスが打ち消し合う関係にあることで良好な特性を維持できる仕組みとなっている。したがって、一方のフィルタの入力サセプタンス（アドミタンス）特性が所定の特性から誤差を含むと、入力線路１５１での反射特性が広い周波数範囲にわたって大幅に劣化しやすいという欠点がある。
【００６７】
この実施の形態７の分波器の構成要素である高域通過フィルタ１６１については、上記実施の形態４で示したフィルタと基本的に同様な構造となっているため同様な特徴を有する。即ち、小型なサスペンデッド線路構造ながら、特性インピーダンスのばらつきが少なく、かつ、誘電体基板の位置ズレによる特性劣化量が少なくばらつきが少ない特徴がある。一方、低域通過フィルタ１６３では小型なサスペンデッド線路構造ながら、特性インピーダンスのばらつきが少ない点は高域通過フィルタと同様であるが、短絡手段等は無いため特性ズレはもともと少ない。したがって、この実施の形態７の分波器では、構成要素となる２つのフィルタの特性ばらつきがいずれも少ない。このため、入力線路１５１において良好な反射特性を広い周波数帯域にわたって得やすく、特性が良好で、かつ、ばらつきが少ない分波器が得られる効果を奏する。
【００７１】
【発明の効果】
この発明によれば、入力線路と出力線路の間に少なくとも１以上の直列キャパシタンス回路と並列インダクタンス回路を交互に接続するとともに、その直列キャパシタンス回路を挟む複数の並列インダクタンス回路同士を対向して配置するようにストリップ導体を形成する構成にしたので、特性が良好で、かつ、ばらつきの少ない回路を実現することができる効果がある。
【００７２】
この発明によれば、第１の地導体と第１の誘電体基板間の空気層に第２の誘電体基板を挿入するとともに、第２の地導体と第１の誘電体基板間の空気層に第３の誘電体基板を挿入する場合において、入力線路と出力線路の間に少なくとも１以上の直列キャパシタンス回路と並列インダクタンス回路を交互に接続するとともに、その直列キャパシタンス回路を挟む複数の並列インダクタンス回路同士を対向して配置するようにストリップ導体を形成する構成にしたので、特性が良好で、かつ、ばらつきの少ない回路を実現することができる効果がある。
【００７３】
この発明によれば、直列キャパシタンス回路を挟んで回路的に隣り合う並列インダクタンス回路同士のなす角が９０度になるようにストリップ導体を形成する構成にしたので、フィルタ特性の安定化を図ることができる効果がある。
【００７４】
この発明によれば、直列キャパシタンス回路を挟んで回路的に隣り合う並列インダクタンス回路を構成するショートスタブの線路を中途で折り曲げて、そのショートスタブの折り曲げ部分同士のなす角が９０度になるようにストリップ導体を形成する構成にしたので、フィルタ特性の安定化を図ることができるとともに、フィルタの小型化を図ることができる効果がある。
【００７５】
この発明によれば、入力線路と出力線路の間に少なくとも１以上の直列キャパシタンス回路と並列インダクタンス回路を交互に接続するとともに、その直列キャパシタンス回路を挟む複数の並列インダクタンス回路同士を対向して配置するように第１及び第２のストリップ導体を形成し、かつ、直列キャパシタンス回路を挟んで回路的に隣り合う並列インダクタンス回路同士のなす角が９０度になるように第１及び第２のストリップ導体を形成する構成にしたので、フィルタ特性の安定化を図ることができる効果がある。
【００７６】
この発明によれば、直列キャパシタンス回路を挟んで回路的に隣り合う並列インダクタンス回路を構成するショートスタブの線路を中途で折り曲げて、そのショートスタブの折り曲げ部分同士のなす角が９０度になるように第１及び第２のストリップ導体を形成する構成にしたので、フィルタ特性の安定化を図ることができるとともに、フィルタの小型化を図ることができる効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による高周波回路を示す分解構造図である。
【図２】 高周波回路の側方断面図である。
【図３】 誘電体基板２１を示す平面図である。
【図４】 通し穴の断面構造図である。
【図５】 この実施の形態１におけるサスペンデッドストリップ線路を示す断面構造図である。
【図６】 高域通過フィルタのサスペンデッドストリップ線路の断面における静電容量を近似的に表す回路図である。
【図７】 高周波回路の側方断面図である。
【図８】 通し穴の断面構造図である。
【図９】 この発明の実施の形態３による高周波回路を示す分解構造図である。
【図１０】 高周波回路の側方断面図である。
【図１１】 誘電体基板２１を示す平面図である。
【図１２】 誘電体基板２１と導体構造物３３ａ〜３３ｃ，４２ａ〜４２ｃに位置ズレが起きたときに生じるスタブ長誤差の一例を示す説明図である。
【図１３】 誘電体基板２１と導体構造物３３ａ〜３３ｃ，４２ａ〜４２ｃとの間の位置ズレの量及び方向と、スタブ長誤差の関係を説明する説明図である。
【図１４】 誘電体基板２１と導体構造物３３ａ〜３３ｃ，４２ａ〜４２ｃとの間の位置ズレの方向と、２つの対向するスタブのスタブ長誤差の２乗和の関係を示すグラフ図である。
【図１５】 この発明の実施の形態４による高周波回路を示す分解構造図である。
【図１６】 誘電体基板２１を示す平面図である。
【図１７】 この発明の実施の形態５による高周波回路を示す分解構造図である。
【図１８】 高周波回路の側方断面図である。
【図１９】 誘電体基板１１１を示す平面図である。
【図２０】 誘電体基板１２１を示す平面図である。
【図２１】 誘電体基板１１１，１１２を重ねて上方から見た図であって、ストリップ導体パターンのオーバーラップを説明する説明図である。
【図２２】 ヴィアホール部分の断面構造図である。
【図２３】 この発明の実施の形態６による高周波回路を示す分解構造図である。
【図２４】 誘電体基板１１１を示す平面図である。
【図２５】 誘電体基板１２１を示す平面図である。
【図２６】 誘電体基板１１１，１１２を重ねて上方から見た図であって、ストリップ導体パターンのオーバーラップを説明する説明図である。
【図２７】 この発明の実施の形態７による高周波回路を示す分解構造図である。
【図２８】 高周波回路の側方断面図である。
【図２９】 誘電体基板２１を示す平面図である。
【図３０】 分波器を示す構成図である。
【図３１】 従来の高周波回路を示す分解構造図である。
【図３２】 高周波回路の側方断面図である。
【図３３】 通し穴の断面構造図である。
【符号の説明】
２１ 誘電体基板（第１の誘電体基板）、２２ ストリップ導体、２３ ストリップ導体、２４ａ，２４ｂ，２４ｃ，２４ｄ 直列キャパシタンス回路、２５ａ，２５ｂ，２５ｃ 並列インダクタンス回路、２６ａ，２６ｂ，２６ｃ 通し穴、２７ａ，２７ｂ，２７ｃ ランド、３１ 地導体（第１の地導体）、３２ａ，３２ｂ，３２ｃ ネジ（短絡手段）、３３ａ，３３ｂ，３３ｃ 導体構造物（短絡手段）、４１ 地導体（第２の地導体）、４２ａ，４２ｂ，４２ｃ 導体構造物（短絡手段）、５１ 誘電体基板（第２の誘電体基板）、５２ａ，５２ｂ，５２ｃ 通し穴（短絡手段）、６１ 誘電体基板（第３の誘電体基板）、６２ａ，６２ｂ，６２ｃ 通し穴（短絡手段）、７１，７２ 空気層、１０１ 誘電体基板（第１の誘電体基板）、１０２ 地導体（第１の地導体）、１１１ 誘電体基板（第２の誘電体基板）、１１２ａ，１１２ｂ ストリップ導体（第１のストリップ導体）、１１３ａ，１１３ｂ 並列インダクタンス回路、１１４ａ，１１４ｂ，１１４ｃ ヴィアホール（短絡手段）、１１５ａ，１１５ｂ，１１５ｃ ランド（短絡手段）、１２１ 誘電体基板（第３の誘電体基板）、１２２ ストリップ導体、１２３ ストリップ導体、１２４ 並列インダクタンス回路、１２５ａ，１２５ｂ，１２５ｃ ヴィアホール（短絡手段）、１２６ａ，１２６ｂ，１２６ｃ ランド（短絡手段）、１３１ 誘電体基板（第４の誘電体基板）、１３２ 地導体（第２の地導体）、１３３ａ，１３３ｂ，１３３ｃ ヴィアホール（短絡手段）、１４１ａ，１４１ｂ，１４１ｃ，１４１ｄ 直列キャパシタンス回路、１５１ ストリップ導体、１５２，１５５ ストリップ導体、１５３ａ〜１５３ｄ 直列インダクタンス回路、１５４ａ〜１５４ｃ 並列キャパシタンス回路、１６１ 高域通過フィルタ、１６２ Ｔ分岐回路、１６３ 低域通過フィルタ。
【発明の属する技術分野】
この発明は、例えばＶＨＦ帯、ＵＨＦ帯、マイクロ波帯及びミリ波帯で用いられる高周波回路に関するものである。
【０００２】
【従来の技術】
図３１は従来の高周波回路を示す分解構造図であり、図において、１は地導体、２は誘電体基板、３は地導体、４は入力線路を構成するストリップ導体、５は出力線路を構成するストリップ導体、６ａ〜６ｄは直列キャパシタンス回路、８，９，１０は１／４波長以下の長さのショートスタブを構成する並列インダクタンス回路、１１はネジ、１２は導体構造物、１３は通し穴、１４は導体構造物である。
なお、図３２は高周波回路の側方断面図であり、図３３は通し穴の断面構造図である。図３２において、１５，１６は空気層である。
【０００３】
次に動作について説明する。
図３１の高周波回路は、高域通過フィルタを構成しているので、高域通過フィルタとしての動作を説明する。
【０００４】
並列インダクタンス回路８〜１０と直列キャパシタンス回路６ａ〜６ｄが交互に接続され、それらが入力線路を構成するストリップ導体４と出力線路を構成するストリップ導体５の間に接続されている。
このため、入力線路から入射されたマイクロ波等の高周波信号のうち、ある周波数を境にして低い周波数側の信号は、周波数が低いほど並列インダクタンス回路８〜１０が短絡回路に近づき、かつ、直列キャパシタンス回路６ａ〜６ｄが開放回路に近づくため、ほとんどの電力が反射される。
【０００５】
一方、高い周波数側の信号は、並列インダクタンス回路８〜１０が開放回路に近づき、かつ、直列キャパシタンス回路６ａ〜６ｄが短絡回路に近づくため、反射される電力量が少ない。そのため、入射された信号の大部分の電力が出力線路に伝搬される。
このようにして、図３１の高周波回路は高域通過フィルタとして動作をする。
また、並列インダクタンス回路８〜１０を構成するショートスタブは、隣接するもの同士が対向するようにレイアウトされ、スタブ同士での不要な電磁界結合を防止している。
【０００６】
【発明が解決しようとする課題】
従来の高周波回路は以上のように構成されているので、ストリップ導体が形成される誘電体基板２と地導体１，３の間に空気層１５，１６が存在し、回路内を伝搬する高周波信号の大部分が空気層１５，１６に分布する。そのため、波長短縮効果がほとんど無く、回路が大型になるという課題があった。
【０００７】
また、図３１のようなサスペンデット線路構造では、ストリップ導体が形成された誘電体基板２と、地導体１，３となる筐体が別々の部品になるため、アッセンブリの際、互いの位置関係にズレが生じやすい。位置ズレが発生するとショートスタブを形成するストリップ導体に対する短絡手段（ネジ１１、導体構造物１２、通し穴１３、導体構造物１４）の位置が変わり、その結果、ショートスタブの長さが変化する。例えば、位置ズレがスタブ長さ方向に生じると、対向する２つのショートスタブのうち、一方のショートスタブが長くなり、他方のショートスタブが短くなる。この場合、フィルタの通過帯域の反射特性において反射損の大きな劣化を生じる。ただし、スタブの長さ方向と垂直な方向に位置ズレが起きた場合には、フィルタの特性に劣化はほとんど発生しない。このように、特性劣化が起こり易く、かつ、特性のばらつきが大きくなる課題もあった。
【０００８】
この発明は上記のような課題を解決するためになされたもので、回路内を伝搬する高周波信号に対して波長短縮効果をもたらして、回路の小型化を図ることができる高周波回路を得ることを目的とする。
また、この発明は、特性が良好で、かつ、ばらつきの少ない回路を実現することができる高周波回路を得ることを目的とする。
【００１２】
【課題を解決するための手段】
この発明に係る高周波回路は、入力線路と出力線路の間に少なくとも１以上の直列キャパシタンス回路と並列インダクタンス回路を交互に接続するとともに、その直列キャパシタンス回路を挟む複数の並列インダクタンス回路同士を対向して配置するようにストリップ導体を形成するものである。
【００１３】
この発明に係る高周波回路は、第１の地導体と第１の誘電体基板間の空気層に第２の誘電体基板を挿入するとともに、第２の地導体と第１の誘電体基板間の空気層に第３の誘電体基板を挿入する場合において、入力線路と出力線路の間に少なくとも１以上の直列キャパシタンス回路と並列インダクタンス回路を交互に接続するとともに、その直列キャパシタンス回路を挟む複数の並列インダクタンス回路同士を対向して配置するようにストリップ導体を形成するものである。
【００１４】
この発明に係る高周波回路は、直列キャパシタンス回路を挟んで回路的に隣り合う並列インダクタンス回路同士のなす角が９０度になるようにストリップ導体を形成するものである。
【００１５】
この発明に係る高周波回路は、直列キャパシタンス回路を挟んで回路的に隣り合う並列インダクタンス回路を構成するショートスタブの線路を中途で折り曲げて、そのショートスタブの折り曲げ部分同士のなす角が９０度になるようにストリップ導体を形成するものである。
【００１６】
この発明に係る高周波回路は、入力線路と出力線路の間に少なくとも１以上の直列キャパシタンス回路と並列インダクタンス回路を交互に接続するとともに、その直列キャパシタンス回路を挟む複数の並列インダクタンス回路同士を対向して配置するように第１及び第２のストリップ導体を形成し、かつ、直列キャパシタンス回路を挟んで回路的に隣り合う並列インダクタンス回路同士のなす角が９０度になるように第１及び第２のストリップ導体を形成するものである。
【００１７】
この発明に係る高周波回路は、直列キャパシタンス回路を挟んで回路的に隣り合う並列インダクタンス回路を構成するショートスタブの線路を中途で折り曲げて、そのショートスタブの折り曲げ部分同士のなす角が９０度になるように第１及び第２のストリップ導体を形成するものである。
【００１９】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による高周波回路を示す分解構造図、図２は高周波回路の側方断面図、図３は誘電体基板２１を示す平面図、図４は通し穴の断面構造図である。図１〜４において、２１はストリップ導体が形成された誘電体基板（第１の誘電体基板）、２２は入力線路を構成するストリップ導体、２３は出力線路を構成するストリップ導体、２４ａ，２４ｂ，２４ｃ，２４ｄは誘電体基板２１の両面に形成されたストリップ導体から構成された直列キャパシタンス回路、２５ａ，２５ｂ，２５ｃは１／４波長以下の長さのショートスタブを構成する並列インダクタンス回路、２６ａ，２６ｂ，２６ｃはネジ３２ａ，３２ｂ，３２ｃを貫通するために施された通し穴、２７ａ，２７ｂ，２７ｃはストリップ導体で形成されたランドである。
【００２０】
３１は誘電体基板２１の上面側に配置された地導体（第１の地導体）、３２ａ，３２ｂ，３２ｃは上下の地導体３１，４１間の電気的接続を確実にするためのネジ、３３ａ，３３ｂ，３３ｃは地導体３１と電気的に接続され、あるいは、地導体３１を構成する良導体と一体化された導体構造物である。
４１は誘電体基板２１の下面側に配置された地導体（第２の地導体）、４２ａ，４２ｂ，４２ｃは地導体４１と電気的に接続され、あるいは、地導体４１を構成する良導体と一体化された導体構造物である。
【００２１】
５１は地導体３１と誘電体基板２１間の空気層に挿入された誘電体基板（第２の誘電体基板）、５２ａ，５２ｂ，５２ｃはネジ３２ａ，３２ｂ，３２ｃを貫通するために施された通し穴である。
６１は地導体４１と誘電体基板２１間の空気層に挿入された誘電体基板（第３の誘電体基板）、６２ａ，６２ｂ，６２ｃはネジ３２ａ，３２ｂ，３２ｃを貫通するために施された通し穴である。
ネジ３２ａ，３２ｂ，３２ｃと導体構造物３３ａ，３３ｂ，３３ｃとが、通し穴５２ａ，５２ｂ，５２ｃを貫通する。また、ネジ３２ａ，３２ｂ，３２ｃと導体構造物３３ａ，３３ｂ，３３ｃが通し穴６２ａ，６２ｂ，６２ｃを貫通する。
【００２２】
７１，７２は空気層である。なお、誘電体基板５１，６１の厚さ寸法ｈが導体構造物３３ａ〜３３ｃ，４２ａ〜４２ｃの高さ寸法ｄよりも薄くなるように設計されている。また、誘電体基板５１は地導体３１と密着するように固定され、誘電体基板６１は地導体４１と密着するように固定される。
この結果、誘電体基板２１と誘電体基板５１の間に空気層７１が設けられ、誘電体基板２１と誘電体基板６１の間に空気層７２が設けられる。
【００２３】
ここで、寸法ｄと寸法ｈは、寸法ｄのノミナル寸法値と寸法ｈのノミナル寸法値との差が、導体構造物３３ａ〜３３ｃ，４２ａ〜４２ｃの高さ寸法ｄの機械加工寸法公差絶対値と誘電体基板５１，６１の厚さ寸法ｈの寸法公差絶対値との和より十分大きくなるように選ばれている。
なお、ネジ３２ａ〜３２ｃ，導体構造物３３ａ〜３３ｃ，４２ａ〜４２ｃ，通し穴２６ａ〜２６ｃ，５２ａ〜５２ｃ，６２ａ〜６２ｃから短絡手段が構成されている。
【００２４】
次に動作について説明する。
図１の高周波回路は、高域通過フィルタを構成しているので、高域通過フィルタとしての動作を説明する。
【００２５】
並列インダクタンス回路２５ａ〜２５ｃと直列キャパシタンス回路２４ａ〜２４ｄが交互に接続され、それらが入力線路を構成するストリップ導体２２と出力線路を構成するストリップ導体２３の間に接続されている。
このため、入力線路から入射されたマイクロ波等の高周波信号のうち、ある周波数を境にして低い周波数側の信号は、周波数が低いほど並列インダクタンス回路２５ａ〜２５ｃが短絡回路に近づき、かつ、直列キャパシタンス回路２４ａ〜２４ｄが開放回路に近づくため、ほとんどの電力が反射される。
【００２６】
一方、高い周波数側の信号は、並列インダクタンス回路２５ａ〜２５ｃが開放回路に近づき、かつ、直列キャパシタンス回路２４ａ〜２４ｄが短絡回路に近づくため、反射される電力量が少ない。そのため、入射された信号の大部分の電力が出力線路に伝搬される。
【００２７】
このようにして、図１の高周波回路は高域通過フィルタとして動作をする。また、並列インダクタンス回路２５ａ〜２５ｃを構成するショートスタブは、隣接するもの同士が対向するようにレイアウトされ、スタブ同士での不要な電磁界結合を防止している。
【００２８】
ところで、この実施の形態１では、従来の高周波回路の空気層１５，１６の部分に誘電体基板５１，６１を挿入する構造となっているため、回路内を伝搬する高周波信号に対して波長短縮効果が発生する。このため、小型に高域通過フィルタを構成できるという効果を奏する。ここで、誘電体基板５１，６１の厚さ寸法ｈを前述のように選んであるため、短絡手段における電気的接続はｈ寸法やｄ寸法の公差に影響されることのない確実なものとなり、ＰＩＭ（Ｐａｓｓｉｖｅ Ｉｎｔｅｒ−ｍｏｄｕｌａｔｉｏｎ）の抑圧された高域通過フィルタを安定的に得ることができる。
【００２９】
図５はこの実施の形態１におけるサスペンデッドストリップ線路を示す断面構造図である。図５には断面内の電界分布の概略も併記している。
この実施の形態１の線路では、線路の特性アドミタンスは、誘電体基板２１に形成されているストリップ導体と地導体３１，４１との間の単位長さ当たりの静電容量に比例するものと考えてよい。
【００３０】
また、図５に示すように、誘電体基板２１と空気層７１間の境界面と、誘電体基板２１と空気層７２間の境界面は、電界に対してほぼ垂直となるため、ストリップ導体と地導体３１，４１との間の静電容量は、図６のような平行平板容量素子の直列接続で考えることができる。図６において、Ｃ１は誘電体基板２１に対応する静電容量素子、Ｃ２は空気層７１に対応する静電容量素子である。平行平板の幅はストリップ導体の幅とし、Ｃ２の平行平板間隔をｘとし、Ｃ１の平行平板間隔はｄ−ｘ（＝ｈ）とする。
【００３１】
ｄは前述のように、短絡手段を構成する導体構造物３３ａ〜３３ｃ，４２ａ〜４２ｃの高さ寸法である。Ｃ１の誘電体の比誘電率はεｒ１、Ｃ２の誘電体の比誘電率はεｒ２とする。なお、誘電体基板２１の厚さは寸法ｄに比べ十分に小さいものとする。図６の端子ａ−ａ’間の静電容量値をＣとすると、線路の特性アドミタンスは下記の式で表され、ｘの関数で表すことができる。
【数１】
ここで、ｖは高周波の伝搬速度である。ここでは説明を簡単にするため、伝搬速度ｖはｘによらず一定であるとする。このとき、ｘの関数の部分ｆ（ｘ）は次式となる。
【数２】
【数３】
さて、ｘの変域は０以上ｄ以下である。したがって、ｆ（ｘ）の変化率の絶対値はｘが０近傍のところで最も大きく、ｘが０から大きくなるにしたがってｘの２乗に反比例して減少していく。そして、ｘがｄとなると変化率の絶対値は最も小さくなる。即ち、空気層７１，７２が薄く、０に近い時ほど、その層の厚さの変化による特性アドミタンス変化量が大きくなることが分かる。
【００３４】
サスペンデッドストリップ線路を用いた回路を小型化するために、ストリップ導体を設けた誘電体基板２１と地導体３１，４１間の空気層に誘電体を充填すると、充填した誘電体による波長短縮効果で回路を小さくすることができる。その効果を最大限に得るには空気層のところに隙間なく誘電体を充填するのが良い。
しかしながら、地導体３１，４１とストリップ導体を設けた誘電体基板２１とが別部品で構成され、なおかつ、地導体３１，４１とストリップ導体間の短絡手段が必要な回路では、誘電体を隙間なく充填しようとしても、短絡手段を構成する導体構造物３３ａ〜３３ｃ，４２ａ〜４２ｃの機械的な寸法公差と、誘電体基板５１，６１の厚さ寸法の公差は一致しないため、完全に空気層を無くすことはできないことになる。
【００３５】
あえて隙間があくことのないように誘電体基板５１，６１の厚さ寸法と短絡手段を構成する導体構造物３３ａ〜３３ｃ，４２ａ〜４２ｃの高さ寸法を選ぶと、２つの部品の寸法公差の絶対値の和を最大とする微小な厚さの空気層ができる。しかも、この空気層の厚さは０から上記の最大値の範囲でばらつきが生じる。
式（３）で示したように、空気層の厚さｘが０に近いときには特性アドミタンスの変化率が大きく、この結果、高域通過フィルタの特性をばらつかせる原因になる。
【００３６】
そこで、例えば、空気層の厚さｘとしてｄ／εｒ１なる値を用いるとすると、ｆ（ｘ）の変化率は次式となり、ｘ＝０近傍の変化率よりもかなり小さくできることが分かる。通常、短絡手段を構成する導体構造物３３ａ〜３３ｃ，４２ａ〜４２ｃの機械加工寸法公差、および、誘電体基板５１，６１の厚さ寸法の公差は、上記のような空気層厚さｘ＝ｄ／εｒ１よりも十分小さくなる。
【数４】
【００３７】
このように、この実施の形態１では、誘電体基板７１，７２の厚さを、導体構造物３３ａ〜３３ｃ，４２ａ〜４２ｃの高さ寸法ｄから、導体構造物３３ａ〜３３ｃ，４２ａ〜４２ｃの高さ寸法ｄの寸法公差絶対値と誘電体基板５１，６１の厚さ寸法公差の絶対値との和より十分大きな値を差し引いた厚さとすることで、短絡手段での確実な電気的接続を確保してＰＩＭを抑圧できる構造としつつ、誘電体基板５１，６１を装着したことによる波長短縮効果によって小型化が可能である。なおかつ、高域通過フィルタを構成する部品の寸法公差による特性アドミタンスのばらつきが小さく、特性の良好な高域通過フィルタを安定して得ることができるという効果がある。
【００３８】
この他、この実施の形態１では、誘電体基板５１，６１を地導体３１，４１と密着させるとともに、誘電体基板２１との間に空気層７１，７２を設けているので、誘電体基板５１，６１の位置決めが容易になり、機構面でのメリットも奏する。
【００３９】
実施の形態２．
上記実施の形態１では、誘電体基板５１を地導体３１と密着するように固定し、誘電体基板６１を地導体４１と密着するように固定するものについて示したが、図７及び図８に示すように、誘電体基板５１，６１を誘電体基板２１と密着するように固定してもよく、上記実施の形態１と同様の効果を奏する。
【００４０】
なお、この実施の形態２では、誘電体基板５１，６１がストリップ導体が形成された誘電体基板２１を挟むように密着させているので、耐電力の点で優れているという効果を奏する。これは、電磁界の境界条件のひとつである電束密度の法線成分の連続性から、空気層の部分では誘電体基板内よりも電界強度が大きくなることに起因している。ストリップ導体近傍は、地導体近傍にくらべ導体面積が小さいことから電界が集中しており、誘電体の有無による電界強度の変化が大きい。また、ストリップ導体の幅が狭くなるほど電界は集中の度合いを増すので、フィルタにストリップ導体幅の狭い部分を多く介在させなければならない場合、この実施の形態２の構造は耐電力で効果が大きい。
【００４１】
さらに、ストリップ導体が形成された誘電体基板２１が誘電体基板５１，６１に挟まれるので、誘電体基板５１，６１の平面度と剛性が高ければ、誘電体基板２１には剛性の小さい（柔らかい）基板材料を用いることが可能で、材料的な自由度のほか、非常に薄い基板を誘電体基板２１に使用することができるという特徴がある。薄い基板を使用することが可能であると、直列キャパシタンス回路２４ａ〜２４ｄの面積を小さくすることができるため回路が小型となる他、小型になることで集中定数素子に近づくので、特性も良好になるという効果が生じる。
【００４２】
実施の形態３．
図９はこの発明の実施の形態３による高周波回路を示す分解構造図、図１０は高周波回路の側方断面図、図１１は誘電体基板２１を示す平面図である。
この実施の形態３では、図９及び図１１に示すように、入力線路及び出力線路を構成するストリップ導体２２，２３に対して、並列インダクタンス回路２５ａ，２５ｂ，２５ｃを構成するショートスタブの線路を斜めにレイアウトしていることが特徴である。
ここで、直列キャパシタンス回路２４ａ〜２４ｄを挟んで回路的に隣り合う２つのショートスタブ同士は、互いのなす角が略π／２ラジアン（９０度）となるようになっている。
【００４３】
以下、ショートスタブの線路を斜めにレイアウトすることによる効果について説明する。
図１２は誘電体基板２１と導体構造物３３ａ〜３３ｃ，４２ａ〜４２ｃに位置ズレが起きたときに生じるスタブ長誤差の一例を示す説明図である。この例では、＋ｘ方向にΔの位置ズレが起きたときのスタブ長誤差を示している。
【００４４】
位置ズレの量および方向と、スタブ長誤差の関係を説明する。図１３のように、直列キャパシタンス回路を挟んで対向する２つのスタブＡ，Ｂのそれぞれの入力線路の長さ方向に対する角度をθa ，θb とし、方向ベクトル（単位ベクトル）をａ，ｂとする。また、２つの方向ベクトルａ，ｂのなす角をφとする。さらに、短絡手段を構成する導体構造物３３ａ〜３３ｃ，４２ａ〜４２ｃに対する誘電体基板２１のノミナル位置からの位置ズレ量を、大きさと方向が任意のベクトルＥｅで表すものとする。つまり、位置ズレの大きさがＥ、方向がθe で表される。このとき、位置ズレによるスタブＡの長さ誤差をδa 、スタブＢの長さ誤差をδb とすると、これらはそれぞれ次式で表される。
【数５】
ここで、角度の基準をスタブＡの方向に一致させるため、θa ＝０とすると、２つのスタブの長さ誤差の２乗の和は次式となる。
【数６】
【００４６】
式（７）からも予想できるが、φをπ／２、もしくは、３π／２としたとき、スタブ長誤差の２乗の和が位置ズレ方向によらず一定となることが分かる。φの値をこれ以外の値とすると、位置ズレの方向によっては、スタブの長さ誤差が小さくなることもあるが、逆に長さ誤差が非常に大きくなる場合が出てくる。即ち、この実施の形態３の高域通過フィルタでは、短絡手段を構成する導体構造物３３ａ〜３３ｃ，４２ａ〜４２ｃと誘電体基板２１間の位置ズレの方向によりスタブ長誤差の合計に差が生じることがなく、フィルタの特性が極めて安定するという効果を奏する。これは、フィルタの歩留まりの向上や、位置ズレを調整する作業を不要とするなど、フィルタの低価格化につながる。
【００４７】
実施の形態４．
上記実施の形態３では、入力線路及び出力線路を構成するストリップ導体２２，２３に対して、並列インダクタンス回路２５ａ，２５ｂ，２５ｃを構成するショートスタブの線路を斜めにレイアウトするものについて示したが、図１５及び図１６に示すように、並列インダクタンス回路２５ａ，２５ｂ，２５ｃを構成するショートスタブの線路を中途で折り曲げるようにしてもよい。
ここで、直列キャパシタンス回路２４ａ〜２４ｄを挟んで回路的に隣り合う２つのショートスタブの短絡手段近傍の線路同士は、互いのなす角が略π／２ラジアン（９０度）となるように折り曲げてある。
【００４８】
この実施の形態４の高域通過フィルタは、基本的に上記実施の形態３と同様の効果を奏するが、これに加え、スタブ線路の中途で折り曲げているため、フィルタの長手方向の長さが短くなり、フィルタを小型に構成できるという効果を奏する。これは、ショートスタブの長さが長いフィルタで有効となる。
【００４９】
実施の形態５．
図１７はこの発明の実施の形態５による高周波回路を示す分解構造図、図１８は高周波回路の側方断面図、図１９は誘電体基板１１１を示す平面図、図２０は誘電体基板１２１を示す平面図、図２１は誘電体基板１１１，１２１を重ねて上方から見た図であって、ストリップ導体パターンのオーバーラップを説明する説明図、図２２はヴィアホール部分の断面構造図である。
図１８〜図２２において、１０１は地導体１０２が上面に施され、ＬＴＣＣ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ：低温焼成セラミックス）材料で形成された誘電体基板（第１の誘電体基板）、１０２は地導体（第１の地導体）である。
【００５０】
１１１はストリップ導体１１２ａ，１１２ｂが上面に施され、ＬＴＣＣ材料で形成された誘電体基板（第２の誘電体基板）、１１２ａ，１１２ｂはストリップ導体（第１のストリップ導体）、１１３ａ，１１３ｂは１／４波長以下の長さのショートスタブを構成する並列インダクタンス回路、１１４ａ，１１４ｂ，１１４ｃはランド１１５ａ〜１１５ｃと電気的に接続されているヴィアホール、１１５ａ，１１５ｂ，１１５ｃはストリップ導体で形成されたランドである。
【００５１】
１２１はストリップ導体１２２，１２３が上面に施され、ＬＴＣＣ材料で形成された誘電体基板（第３の誘電体基板）、１２２は入力線路を構成するストリップ導体、１２３は出力線路を構成するストリップ導体、１２４は１／４波長以下の長さのショートスタブを構成する並列インダクタンス回路、１２５ａ，１２５ｂ，１２５ｃはランド１２６ａ〜１２６ｃと電気的に接続されているヴィアホール、１２６ａ，１２６ｂ，１２６ｃはストリップ導体で形成されたランドである。
【００５２】
１３１は地導体１３２が上面に施され、ＬＴＣＣ材料で形成された誘電体基板（第４の誘電体基板）、１３２は地導体（第２の地導体）、１３３ａ，１３３ｂ，１３３ｃは地導体１３２と電気的に接続されているヴィアホール、１４１ａ，１４１ｂ，１４１ｃ，１４１ｄは誘電体基板１１１，１２１に形成されたストリップ導体のオーバーラップにより構成された直列キャパシタンス回路である。
なお、ヴィアホール１１４ａ〜１１４ｃ，１２５ａ〜１２５ｃ，１３３ａ〜１３３ｃ及びランド１１５ａ〜１１５ｃ，１２６ａ〜１２６ｃから短絡手段が構成されている。
【００５３】
この実施の形態５の高域通過フィルタは、４枚の誘電体基板を重ね合わせて構成されており、図１７，図１９〜２１に示すように、入力線路及び出力線路を構成するストリップ導体１２２，１２３に対して、並列インダクタンス回路１１３ａ，１１３ｂ，１２４を構成するショートスタブの線路を斜めにレイアウトしていることが特徴である。
ここで、直列キャパシタンス回路１４１ａ〜１４１ｄを挟んで回路的に隣り合う２つのショートスタブ同士は、互いのなす角が略π／２ラジアン（９０度）となるようにレイアウトされている。
【００５４】
この実施の形態５の高域通過フィルタは、基本的には上記実施の形態３のフィルタと同様な動作をする。ＬＴＣＣ材料は近年、マイクロ波等の高周波の多層回路用の誘電体基板の材料として用いられるようになったものである。ＬＴＣＣ材料は焼成温度が従来のセラミクス材料に比べて低いため、導電率の高い良導体を内層のパターン導体として用いることができる。そのため、低損失な多層回路が構成し易く、また、製造のための装置が安価なため低コストに製造できる特徴がある。
【００５５】
しかしながら、ＬＴＣＣ基板で多層回路を構成する場合には、その製造方法の関係上、層間の位置精度がパターン精度に比べて低いという欠点がある。このため、複数の層間に跨って構成されるショートスタブにおいては、スタブを構成するストリップ線路のパターン導体と、短絡手段を構成するヴィアホールの位置関係においてズレが生じやすく、この結果、ショートスタブ長の誤差による特性劣化や特性ばらつきを引き起こしやすい。
【００５６】
この実施の形態５の高域通過フィルタは、ショートスタブのレイアウトによって、上記の位置ズレの影響を小さく抑えたものであり、直列キャパシタンス回路１４１ａ〜１４１ｄを挟んで隣接するショートスタブのなす角を略π／２（９０度）としたものである。
これにより、上記実施の形態３で示したように、短絡手段を構成するヴィアホール１１４ａ〜１１４ｃ，１２５ａ〜１２５ｃ，１３３ａ〜１３３ｃと、誘電体基板１１１，１１２上のストリップ導体パターンとの間の位置ズレの方向に依らずスタブ長誤差の２乗和を一定とすることができ、特性劣化を低減するとともに特性のばらつきを低減できるという効果を奏する。そして、フィルタの歩留まり向上により低価格化が可能となる効果がある。
【００５７】
なお、この実施の形態５では、誘電体基板１０１の上方の主面に地導体１０２を設ける構造を示しているが、地導体１０２は誘電体基板１１１の下方の主面に構成してもよい。このように、導体パターンを配置する誘電体基板が一部異なっていて、構造が本実施の形態の高域通過フィルタと若干異なっていても同様な動作をするフィルタを得ることができるのは言うまでもなく、本明細書ではこのような構造の違いを限定するものではない。
【００５８】
実施の形態６．
上記実施の形態５では、入力線路及び出力線路を構成するストリップ導体１２２，１２３に対して、並列インダクタンス回路１１３ａ，１１３ｂ，１２４を構成するショートスタブの線路を斜めにレイアウトするものについて示したが、図２３〜図２６に示すように、並列インダクタンス回路１１３ａ，１１３ｂ，１２４を構成するショートスタブの線路を中途で折り曲げるようにしてもよい。
ここで、直列キャパシタンス回路１４１ａ〜１４１ｄを挟んで回路的に隣り合う２つのショートスタブの短絡手段近傍の線路同士は、互いのなす角が略π／２ラジアン（９０度）となるように折り曲げてある。
【００５９】
この実施の形態６の高域通過フィルタは、基本的に上記実施の形態５と同様の効果を奏するが、これに加え、スタブ線路の中途で折り曲げているため、フィルタの長手方向の長さが短くなり、フィルタを小型に構成できるという効果を奏する。これは、ショートスタブの長さが長いフィルタで有効となる。
【００６０】
実施の形態７．
図２７はこの発明の実施の形態７による高周波回路を示す分解構造図、図２８は高周波回路の側方断面図、図２９は誘電体基板２１を示す平面図、図３０は分波器を示す構成図である。図２７〜３０において、１５１は入力線路を構成するストリップ導体、１５２，１５５は出力線路を構成するストリップ導体、１５３ａ〜１５３ｄは高インピーダンス線路で構成された直列インダクタンス回路、１５４ａ〜１５４ｃは低インピーダンス線路で構成された並列キャパシタンス回路である。
【００６１】
１６１は直列キャパシタンス回路２４ａ〜２４ｄ及び並列インダクタンス回路２５ａ〜２５ｃから構成された高域通過フィルタ、１６２はＴ分岐回路、１６３は直列インダクタンス回路１５３ａ〜１５３ｄ及び並列キャパシタンス回路１５４ａ〜１５４ｃから構成された低域通過フィルタである。
なお、高域通過フィルタ１６１と低域通過フィルタ１６３のインダクタンス回路及びキャパシタンス回路は、一端終端形の回路となるように、インダクタンス値及びキャパシタンス値が選択されている。
【００６２】
次に動作について説明する。
図２７の高周波回路は、分波器を構成しているので、分波器としての動作を説明する。
【００６３】
入力線路１５１から入射されたマイクロ波等の高周波信号のうち、ある周波数を境にして低い周波数側の信号は、高域通過フィルタ１６１において殆どの電力が反射される。しかし、低域通過フィルタ１６３において、直列インダクタンス回路１５３ａ〜１５３ｄが短絡回路に近づくとともに、並列キャパシタンス回路１５４ａ〜１５４ｃが開放回路に近づくために反射する電力量が少なく、入力線路１５１から入射された信号の大部分が出力線路１５５に伝搬される。
【００６４】
一方、高い周波数側の信号は、低域通過フィルタ１６３において、直列インダクタンス回路１５３ａ〜１５３ｄが開放回路に近づくとともに、並列キャパシタンス回路１５４ａ〜１５４ｃが短絡回路に近づくために、殆どの電力が反射される。しかし、高域通過フィルタ１６１において反射する電力量が少ないため、入力線路１５１から入射された信号の大部分が出力線路１５２に伝搬される。
【００６５】
こうして、この実施の形態７の回路は、高周波信号をある周波数を境にして、高い周波数側の信号と低い周波数側の信号で分ける分波器として動作する。また、２つのフィルタがいずれも一端終端形として設計されているため、Ｔ分岐回路１６２側から見たそれぞれのフィルタの入力アドミタンスにおいて、サセプタンスの符号が互いに逆の関係となっていて打ち消し合う。このため、入力線路１５１では、広い周波数帯域にわたり、良好な反射特性が得られる特徴がある。
【００６６】
本分波器の２つのフィルタは、上述のように一端終端形の回路設計が為されているため、入力線路１５１での反射特性は、２つのフィルタの入力サセプタンスが打ち消し合う関係にあることで良好な特性を維持できる仕組みとなっている。したがって、一方のフィルタの入力サセプタンス（アドミタンス）特性が所定の特性から誤差を含むと、入力線路１５１での反射特性が広い周波数範囲にわたって大幅に劣化しやすいという欠点がある。
【００６７】
この実施の形態７の分波器の構成要素である高域通過フィルタ１６１については、上記実施の形態４で示したフィルタと基本的に同様な構造となっているため同様な特徴を有する。即ち、小型なサスペンデッド線路構造ながら、特性インピーダンスのばらつきが少なく、かつ、誘電体基板の位置ズレによる特性劣化量が少なくばらつきが少ない特徴がある。一方、低域通過フィルタ１６３では小型なサスペンデッド線路構造ながら、特性インピーダンスのばらつきが少ない点は高域通過フィルタと同様であるが、短絡手段等は無いため特性ズレはもともと少ない。したがって、この実施の形態７の分波器では、構成要素となる２つのフィルタの特性ばらつきがいずれも少ない。このため、入力線路１５１において良好な反射特性を広い周波数帯域にわたって得やすく、特性が良好で、かつ、ばらつきが少ない分波器が得られる効果を奏する。
【００７１】
【発明の効果】
この発明によれば、入力線路と出力線路の間に少なくとも１以上の直列キャパシタンス回路と並列インダクタンス回路を交互に接続するとともに、その直列キャパシタンス回路を挟む複数の並列インダクタンス回路同士を対向して配置するようにストリップ導体を形成する構成にしたので、特性が良好で、かつ、ばらつきの少ない回路を実現することができる効果がある。
【００７２】
この発明によれば、第１の地導体と第１の誘電体基板間の空気層に第２の誘電体基板を挿入するとともに、第２の地導体と第１の誘電体基板間の空気層に第３の誘電体基板を挿入する場合において、入力線路と出力線路の間に少なくとも１以上の直列キャパシタンス回路と並列インダクタンス回路を交互に接続するとともに、その直列キャパシタンス回路を挟む複数の並列インダクタンス回路同士を対向して配置するようにストリップ導体を形成する構成にしたので、特性が良好で、かつ、ばらつきの少ない回路を実現することができる効果がある。
【００７３】
この発明によれば、直列キャパシタンス回路を挟んで回路的に隣り合う並列インダクタンス回路同士のなす角が９０度になるようにストリップ導体を形成する構成にしたので、フィルタ特性の安定化を図ることができる効果がある。
【００７４】
この発明によれば、直列キャパシタンス回路を挟んで回路的に隣り合う並列インダクタンス回路を構成するショートスタブの線路を中途で折り曲げて、そのショートスタブの折り曲げ部分同士のなす角が９０度になるようにストリップ導体を形成する構成にしたので、フィルタ特性の安定化を図ることができるとともに、フィルタの小型化を図ることができる効果がある。
【００７５】
この発明によれば、入力線路と出力線路の間に少なくとも１以上の直列キャパシタンス回路と並列インダクタンス回路を交互に接続するとともに、その直列キャパシタンス回路を挟む複数の並列インダクタンス回路同士を対向して配置するように第１及び第２のストリップ導体を形成し、かつ、直列キャパシタンス回路を挟んで回路的に隣り合う並列インダクタンス回路同士のなす角が９０度になるように第１及び第２のストリップ導体を形成する構成にしたので、フィルタ特性の安定化を図ることができる効果がある。
【００７６】
この発明によれば、直列キャパシタンス回路を挟んで回路的に隣り合う並列インダクタンス回路を構成するショートスタブの線路を中途で折り曲げて、そのショートスタブの折り曲げ部分同士のなす角が９０度になるように第１及び第２のストリップ導体を形成する構成にしたので、フィルタ特性の安定化を図ることができるとともに、フィルタの小型化を図ることができる効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による高周波回路を示す分解構造図である。
【図２】 高周波回路の側方断面図である。
【図３】 誘電体基板２１を示す平面図である。
【図４】 通し穴の断面構造図である。
【図５】 この実施の形態１におけるサスペンデッドストリップ線路を示す断面構造図である。
【図６】 高域通過フィルタのサスペンデッドストリップ線路の断面における静電容量を近似的に表す回路図である。
【図７】 高周波回路の側方断面図である。
【図８】 通し穴の断面構造図である。
【図９】 この発明の実施の形態３による高周波回路を示す分解構造図である。
【図１０】 高周波回路の側方断面図である。
【図１１】 誘電体基板２１を示す平面図である。
【図１２】 誘電体基板２１と導体構造物３３ａ〜３３ｃ，４２ａ〜４２ｃに位置ズレが起きたときに生じるスタブ長誤差の一例を示す説明図である。
【図１３】 誘電体基板２１と導体構造物３３ａ〜３３ｃ，４２ａ〜４２ｃとの間の位置ズレの量及び方向と、スタブ長誤差の関係を説明する説明図である。
【図１４】 誘電体基板２１と導体構造物３３ａ〜３３ｃ，４２ａ〜４２ｃとの間の位置ズレの方向と、２つの対向するスタブのスタブ長誤差の２乗和の関係を示すグラフ図である。
【図１５】 この発明の実施の形態４による高周波回路を示す分解構造図である。
【図１６】 誘電体基板２１を示す平面図である。
【図１７】 この発明の実施の形態５による高周波回路を示す分解構造図である。
【図１８】 高周波回路の側方断面図である。
【図１９】 誘電体基板１１１を示す平面図である。
【図２０】 誘電体基板１２１を示す平面図である。
【図２１】 誘電体基板１１１，１１２を重ねて上方から見た図であって、ストリップ導体パターンのオーバーラップを説明する説明図である。
【図２２】 ヴィアホール部分の断面構造図である。
【図２３】 この発明の実施の形態６による高周波回路を示す分解構造図である。
【図２４】 誘電体基板１１１を示す平面図である。
【図２５】 誘電体基板１２１を示す平面図である。
【図２６】 誘電体基板１１１，１１２を重ねて上方から見た図であって、ストリップ導体パターンのオーバーラップを説明する説明図である。
【図２７】 この発明の実施の形態７による高周波回路を示す分解構造図である。
【図２８】 高周波回路の側方断面図である。
【図２９】 誘電体基板２１を示す平面図である。
【図３０】 分波器を示す構成図である。
【図３１】 従来の高周波回路を示す分解構造図である。
【図３２】 高周波回路の側方断面図である。
【図３３】 通し穴の断面構造図である。
【符号の説明】
２１ 誘電体基板（第１の誘電体基板）、２２ ストリップ導体、２３ ストリップ導体、２４ａ，２４ｂ，２４ｃ，２４ｄ 直列キャパシタンス回路、２５ａ，２５ｂ，２５ｃ 並列インダクタンス回路、２６ａ，２６ｂ，２６ｃ 通し穴、２７ａ，２７ｂ，２７ｃ ランド、３１ 地導体（第１の地導体）、３２ａ，３２ｂ，３２ｃ ネジ（短絡手段）、３３ａ，３３ｂ，３３ｃ 導体構造物（短絡手段）、４１ 地導体（第２の地導体）、４２ａ，４２ｂ，４２ｃ 導体構造物（短絡手段）、５１ 誘電体基板（第２の誘電体基板）、５２ａ，５２ｂ，５２ｃ 通し穴（短絡手段）、６１ 誘電体基板（第３の誘電体基板）、６２ａ，６２ｂ，６２ｃ 通し穴（短絡手段）、７１，７２ 空気層、１０１ 誘電体基板（第１の誘電体基板）、１０２ 地導体（第１の地導体）、１１１ 誘電体基板（第２の誘電体基板）、１１２ａ，１１２ｂ ストリップ導体（第１のストリップ導体）、１１３ａ，１１３ｂ 並列インダクタンス回路、１１４ａ，１１４ｂ，１１４ｃ ヴィアホール（短絡手段）、１１５ａ，１１５ｂ，１１５ｃ ランド（短絡手段）、１２１ 誘電体基板（第３の誘電体基板）、１２２ ストリップ導体、１２３ ストリップ導体、１２４ 並列インダクタンス回路、１２５ａ，１２５ｂ，１２５ｃ ヴィアホール（短絡手段）、１２６ａ，１２６ｂ，１２６ｃ ランド（短絡手段）、１３１ 誘電体基板（第４の誘電体基板）、１３２ 地導体（第２の地導体）、１３３ａ，１３３ｂ，１３３ｃ ヴィアホール（短絡手段）、１４１ａ，１４１ｂ，１４１ｃ，１４１ｄ 直列キャパシタンス回路、１５１ ストリップ導体、１５２，１５５ ストリップ導体、１５３ａ〜１５３ｄ 直列インダクタンス回路、１５４ａ〜１５４ｃ 並列キャパシタンス回路、１６１ 高域通過フィルタ、１６２ Ｔ分岐回路、１６３ 低域通過フィルタ。
Claims (5)
- ストリップ導体が形成された第１の誘電体基板と、上記第１の誘電体基板の上面側に配置された第１の地導体と、上記第１の誘電体基板の下面側に配置された第２の地導体と、上記第１の地導体と上記ストリップ導体を電気的に接続するとともに、上記第２の地導体と上記ストリップ導体を電気的に接続する短絡手段とを備えた高周波回路において、入力線路と出力線路の間に少なくとも１以上の直列キャパシタンス回路と並列インダクタンス回路を交互に接続するとともに、その直列キャパシタンス回路を挟む複数の並列インダクタンス回路同士を対向して配置するように上記ストリップ導体を形成することを特徴とする高周波回路。
- 直列キャパシタンス回路を挟んで回路的に隣り合う並列インダクタンス回路同士のなす角が９０度になるようにストリップ導体を形成することを特徴とする請求項１記載の高周波回路。
- 直列キャパシタンス回路を挟んで回路的に隣り合う並列インダクタンス回路を構成するショートスタブの線路を中途で折り曲げて、そのショートスタブの折り曲げ部分同士のなす角が９０度になるようにストリップ導体を形成することを特徴とする請求項１記載の高周波回路。
- 第１の地導体が上面に施された第１の誘電体基板と、上記第１の誘電体基板に積層され、第１のストリップ導体が上面に施された第２の誘電体基板と、上記第２の誘電体基板に積層され、第２のストリップ導体が上面に施された第３の誘電体基板と、上記第３の誘電体基板に積層され、第２の地導体が上面に施された第４の誘電体基板と、上記第１及び第２の地導体と上記第１及び第２のストリップ導体を電気的に接続する短絡手段とを備えた高周波回路において、入力線路と出力線路の間に少なくとも１以上の直列キャパシタンス回路と並列インダクタンス回路を交互に接続するとともに、その直列キャパシタンス回路を挟む複数の並列インダクタンス回路同士を対向して配置するように上記第１及び第２のストリップ導体を形成し、かつ、上記直列キャパシタンス回路を挟んで回路的に隣り合う並列インダクタンス回路同士のなす角が９０度になるように上記第１及び第２のストリップ導体を形成することを特徴とする高周波回路。
- 直列キャパシタンス回路を挟んで回路的に隣り合う並列インダクタンス回路を構成するショートスタブの線路を中途で折り曲げて、そのショートスタブの折り曲げ部分同士のなす角が９０度になるように第１及び第２のストリップ導体を形成することを特徴とする請求項４記載の高周波回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001005731A JP4526713B2 (ja) | 2001-01-12 | 2001-01-12 | 高周波回路 |
| PCT/JP2002/000100 WO2002056409A1 (fr) | 2001-01-12 | 2002-01-10 | Circuit haute-frequence |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001005731A JP4526713B2 (ja) | 2001-01-12 | 2001-01-12 | 高周波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002217603A JP2002217603A (ja) | 2002-08-02 |
| JP4526713B2 true JP4526713B2 (ja) | 2010-08-18 |
Family
ID=18873739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001005731A Expired - Fee Related JP4526713B2 (ja) | 2001-01-12 | 2001-01-12 | 高周波回路 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4526713B2 (ja) |
| WO (1) | WO2002056409A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7282963B2 (en) | 2003-04-04 | 2007-10-16 | Nec Corporation | Wide-band circuit coupled through a transmission line |
| JP3933647B2 (ja) | 2004-05-10 | 2007-06-20 | シャープ株式会社 | 消費電力解析防止機能つき半導体装置 |
| JP2010145970A (ja) | 2008-12-22 | 2010-07-01 | Sharp Corp | イオン発生素子、帯電装置および画像形成装置 |
| CA2875097C (en) | 2013-12-18 | 2022-02-22 | Com Dev International Ltd. | Transmission line circuit assemblies and processes for fabrication |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3904997A (en) * | 1973-09-13 | 1975-09-09 | Microwave Ass | Trapped-radiation microwave transmission line |
| JPH0344307U (ja) * | 1989-09-01 | 1991-04-24 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50100584A (ja) * | 1974-01-08 | 1975-08-09 | ||
| JPS62292003A (ja) * | 1986-06-11 | 1987-12-18 | Matsushita Electric Ind Co Ltd | フイルタ−回路 |
| JPS6444601A (en) * | 1987-08-12 | 1989-02-17 | Sharp Kk | Band-stop filter |
| JPH05259720A (ja) * | 1992-03-12 | 1993-10-08 | Ngk Insulators Ltd | マイクロ波用共振器内蔵配線基板 |
-
2001
- 2001-01-12 JP JP2001005731A patent/JP4526713B2/ja not_active Expired - Fee Related
-
2002
- 2002-01-10 WO PCT/JP2002/000100 patent/WO2002056409A1/ja active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3904997A (en) * | 1973-09-13 | 1975-09-09 | Microwave Ass | Trapped-radiation microwave transmission line |
| JPH0344307U (ja) * | 1989-09-01 | 1991-04-24 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002217603A (ja) | 2002-08-02 |
| WO2002056409A1 (fr) | 2002-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0848447B1 (en) | Transmission circuit using strip line in three dimensions | |
| Maloratsky | Passive RF and microwave integrated circuits | |
| US7741929B2 (en) | Miniature quadrature hybrid | |
| US7009467B2 (en) | Directional coupler | |
| KR100892024B1 (ko) | 밴드패스 필터 | |
| JP5296886B2 (ja) | チューニング可能なマイクロ波装置 | |
| US10396421B2 (en) | Slot coupled directional coupler and directional filters in multilayer substrate | |
| JP2012510740A5 (ja) | ||
| US20120182093A1 (en) | Microwave filter | |
| KR20040073131A (ko) | 포토닉 밴드갭 코플래너 웨이브가이드 및 이를 이용한전력 분배기 제조 방법 | |
| US4288761A (en) | Microstrip coupler for microwave signals | |
| JP4526713B2 (ja) | 高周波回路 | |
| Sawicki et al. | Novel coupled-line conductor-backed coplanar and microstrip directional couplers for PCB and LTCC applications | |
| CN110970695B (zh) | 带通滤波器 | |
| JP4198912B2 (ja) | 対称ストリップラインと非対称ストリップラインの間の遷移構造 | |
| US7525397B2 (en) | Stripline directional coupler having a wide coupling gap | |
| KR100329910B1 (ko) | 분포 상수 선로의 결합방법 및 마이크로파 회로 | |
| US9160052B2 (en) | Lange coupler and fabrication method | |
| JPH06291524A (ja) | 高周波用結合器およびその設計方法 | |
| CN112582770B (zh) | 定向耦合器及电子部件模块 | |
| EP1174943B1 (en) | Dual mode band-pass filter | |
| JP2007166270A (ja) | 短絡手段、および短絡手段を備える先端短絡スタブ、共振器並びに高周波フィルタ | |
| JP2005033440A (ja) | 多層方向性結合器 | |
| JP2005012559A (ja) | カプラ及びカプラアレー | |
| JP2005018627A (ja) | データ転送回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070921 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071003 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071003 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071003 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080805 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100408 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100408 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100525 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100602 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |