JP2002217603A - 高周波回路 - Google Patents
高周波回路Info
- Publication number
- JP2002217603A JP2002217603A JP2001005731A JP2001005731A JP2002217603A JP 2002217603 A JP2002217603 A JP 2002217603A JP 2001005731 A JP2001005731 A JP 2001005731A JP 2001005731 A JP2001005731 A JP 2001005731A JP 2002217603 A JP2002217603 A JP 2002217603A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric substrate
- circuit
- conductor
- ground conductor
- series capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
- H01P3/085—Triplate lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/201—Filters for transverse electromagnetic waves
- H01P1/203—Strip line filters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
- H01P3/088—Stacked transmission lines
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
(57)【要約】
【課題】 ストリップ導体が形成される誘電体基板２と
地導体１，３の間に空気層１５，１６が存在し、回路内
を伝搬する高周波信号の大部分が空気層１５，１６に分
布する。そのため、波長短縮効果がほとんど無く、回路
が大型になるという課題があった。 【解決手段】 地導体３１と誘電体基板２１間の空気層
に誘電体基板５１を挿入するとともに、地導体４１と誘
電体基板２１間の空気層に誘電体基板６１を挿入する。
地導体１，３の間に空気層１５，１６が存在し、回路内
を伝搬する高周波信号の大部分が空気層１５，１６に分
布する。そのため、波長短縮効果がほとんど無く、回路
が大型になるという課題があった。 【解決手段】 地導体３１と誘電体基板２１間の空気層
に誘電体基板５１を挿入するとともに、地導体４１と誘
電体基板２１間の空気層に誘電体基板６１を挿入する。
Description
【０００１】
【発明の属する技術分野】この発明は、例えばＶＨＦ
帯、ＵＨＦ帯、マイクロ波帯及びミリ波帯で用いられる
高周波回路に関するものである。
帯、ＵＨＦ帯、マイクロ波帯及びミリ波帯で用いられる
高周波回路に関するものである。
【０００２】
【従来の技術】図３１は従来の高周波回路を示す分解構
造図であり、図において、１は地導体、２は誘電体基
板、３は地導体、４は入力線路を構成するストリップ導
体、５は出力線路を構成するストリップ導体、６ａ〜６
ｄは直列キャパシタンス回路、８，９，１０は１／４波
長以下の長さのショートスタブを構成する並列インダク
タンス回路、１１はネジ、１２は導体構造物、１３は通
し穴、１４は導体構造物である。なお、図３２は高周波
回路の側方断面図であり、図３３は通し穴の断面構造図
である。図３２において、１５，１６は空気層である。
造図であり、図において、１は地導体、２は誘電体基
板、３は地導体、４は入力線路を構成するストリップ導
体、５は出力線路を構成するストリップ導体、６ａ〜６
ｄは直列キャパシタンス回路、８，９，１０は１／４波
長以下の長さのショートスタブを構成する並列インダク
タンス回路、１１はネジ、１２は導体構造物、１３は通
し穴、１４は導体構造物である。なお、図３２は高周波
回路の側方断面図であり、図３３は通し穴の断面構造図
である。図３２において、１５，１６は空気層である。
【０００３】次に動作について説明する。図３１の高周
波回路は、高域通過フィルタを構成しているので、高域
通過フィルタとしての動作を説明する。
波回路は、高域通過フィルタを構成しているので、高域
通過フィルタとしての動作を説明する。
【０００４】並列インダクタンス回路８〜１０と直列キ
ャパシタンス回路６ａ〜６ｄが交互に接続され、それら
が入力線路を構成するストリップ導体４と出力線路を構
成するストリップ導体５の間に接続されている。このた
め、入力線路から入射されたマイクロ波等の高周波信号
のうち、ある周波数を境にして低い周波数側の信号は、
周波数が低いほど並列インダクタンス回路８〜１０が短
絡回路に近づき、かつ、直列キャパシタンス回路６ａ〜
６ｄが開放回路に近づくため、ほとんどの電力が反射さ
れる。
ャパシタンス回路６ａ〜６ｄが交互に接続され、それら
が入力線路を構成するストリップ導体４と出力線路を構
成するストリップ導体５の間に接続されている。このた
め、入力線路から入射されたマイクロ波等の高周波信号
のうち、ある周波数を境にして低い周波数側の信号は、
周波数が低いほど並列インダクタンス回路８〜１０が短
絡回路に近づき、かつ、直列キャパシタンス回路６ａ〜
６ｄが開放回路に近づくため、ほとんどの電力が反射さ
れる。
【０００５】一方、高い周波数側の信号は、並列インダ
クタンス回路８〜１０が開放回路に近づき、かつ、直列
キャパシタンス回路６ａ〜６ｄが短絡回路に近づくた
め、反射される電力量が少ない。そのため、入射された
信号の大部分の電力が出力線路に伝搬される。このよう
にして、図３１の高周波回路は高域通過フィルタとして
動作をする。また、並列インダクタンス回路８〜１０を
構成するショートスタブは、隣接するもの同士が対向す
るようにレイアウトされ、スタブ同士での不要な電磁界
結合を防止している。
クタンス回路８〜１０が開放回路に近づき、かつ、直列
キャパシタンス回路６ａ〜６ｄが短絡回路に近づくた
め、反射される電力量が少ない。そのため、入射された
信号の大部分の電力が出力線路に伝搬される。このよう
にして、図３１の高周波回路は高域通過フィルタとして
動作をする。また、並列インダクタンス回路８〜１０を
構成するショートスタブは、隣接するもの同士が対向す
るようにレイアウトされ、スタブ同士での不要な電磁界
結合を防止している。
【０００６】
【発明が解決しようとする課題】従来の高周波回路は以
上のように構成されているので、ストリップ導体が形成
される誘電体基板２と地導体１，３の間に空気層１５，
１６が存在し、回路内を伝搬する高周波信号の大部分が
空気層１５，１６に分布する。そのため、波長短縮効果
がほとんど無く、回路が大型になるという課題があっ
た。
上のように構成されているので、ストリップ導体が形成
される誘電体基板２と地導体１，３の間に空気層１５，
１６が存在し、回路内を伝搬する高周波信号の大部分が
空気層１５，１６に分布する。そのため、波長短縮効果
がほとんど無く、回路が大型になるという課題があっ
た。
【０００７】また、図３１のようなサスペンデット線路
構造では、ストリップ導体が形成された誘電体基板２
と、地導体１，３となる筐体が別々の部品になるため、
アッセンブリの際、互いの位置関係にズレが生じやす
い。位置ズレが発生するとショートスタブを形成するス
トリップ導体に対する短絡手段（ネジ１１、導体構造物
１２、通し穴１３、導体構造物１４）の位置が変わり、
その結果、ショートスタブの長さが変化する。例えば、
位置ズレがスタブ長さ方向に生じると、対向する２つの
ショートスタブのうち、一方のショートスタブが長くな
り、他方のショートスタブが短くなる。この場合、フィ
ルタの通過帯域の反射特性において反射損の大きな劣化
を生じる。ただし、スタブの長さ方向と垂直な方向に位
置ズレが起きた場合には、フィルタの特性に劣化はほと
んど発生しない。このように、特性劣化が起こり易く、
かつ、特性のばらつきが大きくなる課題もあった。
構造では、ストリップ導体が形成された誘電体基板２
と、地導体１，３となる筐体が別々の部品になるため、
アッセンブリの際、互いの位置関係にズレが生じやす
い。位置ズレが発生するとショートスタブを形成するス
トリップ導体に対する短絡手段（ネジ１１、導体構造物
１２、通し穴１３、導体構造物１４）の位置が変わり、
その結果、ショートスタブの長さが変化する。例えば、
位置ズレがスタブ長さ方向に生じると、対向する２つの
ショートスタブのうち、一方のショートスタブが長くな
り、他方のショートスタブが短くなる。この場合、フィ
ルタの通過帯域の反射特性において反射損の大きな劣化
を生じる。ただし、スタブの長さ方向と垂直な方向に位
置ズレが起きた場合には、フィルタの特性に劣化はほと
んど発生しない。このように、特性劣化が起こり易く、
かつ、特性のばらつきが大きくなる課題もあった。
【０００８】この発明は上記のような課題を解決するた
めになされたもので、回路内を伝搬する高周波信号に対
して波長短縮効果をもたらして、回路の小型化を図るこ
とができる高周波回路を得ることを目的とする。また、
この発明は、特性が良好で、かつ、ばらつきの少ない回
路を実現することができる高周波回路を得ることを目的
とする。
めになされたもので、回路内を伝搬する高周波信号に対
して波長短縮効果をもたらして、回路の小型化を図るこ
とができる高周波回路を得ることを目的とする。また、
この発明は、特性が良好で、かつ、ばらつきの少ない回
路を実現することができる高周波回路を得ることを目的
とする。
【０００９】
【課題を解決するための手段】この発明に係る高周波回
路は、第１の地導体と第１の誘電体基板間の空気層に第
２の誘電体基板を挿入するとともに、第２の地導体と第
１の誘電体基板間の空気層に第３の誘電体基板を挿入す
るようにしたものである。
路は、第１の地導体と第１の誘電体基板間の空気層に第
２の誘電体基板を挿入するとともに、第２の地導体と第
１の誘電体基板間の空気層に第３の誘電体基板を挿入す
るようにしたものである。
【００１０】この発明に係る高周波回路は、第２の誘電
体基板の厚さを第１の地導体と第１の誘電体基板の間隔
よりも薄くして、第２の誘電体基板を第１の地導体と密
着させる一方、第３の誘電体基板の厚さを第２の地導体
と第１の誘電体基板の間隔よりも薄くして、第３の誘電
体基板を第２の地導体と密着させるようにしたものであ
る。
体基板の厚さを第１の地導体と第１の誘電体基板の間隔
よりも薄くして、第２の誘電体基板を第１の地導体と密
着させる一方、第３の誘電体基板の厚さを第２の地導体
と第１の誘電体基板の間隔よりも薄くして、第３の誘電
体基板を第２の地導体と密着させるようにしたものであ
る。
【００１１】この発明に係る高周波回路は、第２の誘電
体基板の厚さを第１の地導体と第１の誘電体基板の間隔
よりも薄くして、第２の誘電体基板を第１の誘電体基板
と密着させる一方、第３の誘電体基板の厚さを第２の地
導体と第１の誘電体基板の間隔よりも薄くして、第３の
誘電体基板を第１の誘電体基板と密着させるようにした
ものである。
体基板の厚さを第１の地導体と第１の誘電体基板の間隔
よりも薄くして、第２の誘電体基板を第１の誘電体基板
と密着させる一方、第３の誘電体基板の厚さを第２の地
導体と第１の誘電体基板の間隔よりも薄くして、第３の
誘電体基板を第１の誘電体基板と密着させるようにした
ものである。
【００１２】この発明に係る高周波回路は、入力線路と
出力線路の間に少なくとも１以上の直列キャパシタンス
回路と並列インダクタンス回路を交互に接続するととも
に、その直列キャパシタンス回路を挟む複数の並列イン
ダクタンス回路同士を対向して配置するようにストリッ
プ導体を形成するものである。
出力線路の間に少なくとも１以上の直列キャパシタンス
回路と並列インダクタンス回路を交互に接続するととも
に、その直列キャパシタンス回路を挟む複数の並列イン
ダクタンス回路同士を対向して配置するようにストリッ
プ導体を形成するものである。
【００１３】この発明に係る高周波回路は、第１の地導
体と第１の誘電体基板間の空気層に第２の誘電体基板を
挿入するとともに、第２の地導体と第１の誘電体基板間
の空気層に第３の誘電体基板を挿入する場合において、
入力線路と出力線路の間に少なくとも１以上の直列キャ
パシタンス回路と並列インダクタンス回路を交互に接続
するとともに、その直列キャパシタンス回路を挟む複数
の並列インダクタンス回路同士を対向して配置するよう
にストリップ導体を形成するものである。
体と第１の誘電体基板間の空気層に第２の誘電体基板を
挿入するとともに、第２の地導体と第１の誘電体基板間
の空気層に第３の誘電体基板を挿入する場合において、
入力線路と出力線路の間に少なくとも１以上の直列キャ
パシタンス回路と並列インダクタンス回路を交互に接続
するとともに、その直列キャパシタンス回路を挟む複数
の並列インダクタンス回路同士を対向して配置するよう
にストリップ導体を形成するものである。
【００１４】この発明に係る高周波回路は、直列キャパ
シタンス回路を挟んで回路的に隣り合う並列インダクタ
ンス回路同士のなす角が９０度になるようにストリップ
導体を形成するものである。
シタンス回路を挟んで回路的に隣り合う並列インダクタ
ンス回路同士のなす角が９０度になるようにストリップ
導体を形成するものである。
【００１５】この発明に係る高周波回路は、直列キャパ
シタンス回路を挟んで回路的に隣り合う並列インダクタ
ンス回路を構成するショートスタブの線路を中途で折り
曲げて、そのショートスタブの折り曲げ部分同士のなす
角が９０度になるようにストリップ導体を形成するもの
である。
シタンス回路を挟んで回路的に隣り合う並列インダクタ
ンス回路を構成するショートスタブの線路を中途で折り
曲げて、そのショートスタブの折り曲げ部分同士のなす
角が９０度になるようにストリップ導体を形成するもの
である。
【００１６】この発明に係る高周波回路は、入力線路と
出力線路の間に少なくとも１以上の直列キャパシタンス
回路と並列インダクタンス回路を交互に接続するととも
に、その直列キャパシタンス回路を挟む複数の並列イン
ダクタンス回路同士を対向して配置するように第１及び
第２のストリップ導体を形成し、かつ、直列キャパシタ
ンス回路を挟んで回路的に隣り合う並列インダクタンス
回路同士のなす角が９０度になるように第１及び第２の
ストリップ導体を形成するものである。
出力線路の間に少なくとも１以上の直列キャパシタンス
回路と並列インダクタンス回路を交互に接続するととも
に、その直列キャパシタンス回路を挟む複数の並列イン
ダクタンス回路同士を対向して配置するように第１及び
第２のストリップ導体を形成し、かつ、直列キャパシタ
ンス回路を挟んで回路的に隣り合う並列インダクタンス
回路同士のなす角が９０度になるように第１及び第２の
ストリップ導体を形成するものである。
【００１７】この発明に係る高周波回路は、直列キャパ
シタンス回路を挟んで回路的に隣り合う並列インダクタ
ンス回路を構成するショートスタブの線路を中途で折り
曲げて、そのショートスタブの折り曲げ部分同士のなす
角が９０度になるように第１及び第２のストリップ導体
を形成するものである。
シタンス回路を挟んで回路的に隣り合う並列インダクタ
ンス回路を構成するショートスタブの線路を中途で折り
曲げて、そのショートスタブの折り曲げ部分同士のなす
角が９０度になるように第１及び第２のストリップ導体
を形成するものである。
【００１８】この発明に係る高周波回路は、回路構成が
一端終端形となるように直列キャパシタンス回路の容量
値と並列インダクタンス回路のインダクタンス値が選定
された高域通過フィルタと、回路構成が一端終端形であ
る低域通過フィルタとを組み合わせて分波器を構成する
ようにしたものである。
一端終端形となるように直列キャパシタンス回路の容量
値と並列インダクタンス回路のインダクタンス値が選定
された高域通過フィルタと、回路構成が一端終端形であ
る低域通過フィルタとを組み合わせて分波器を構成する
ようにしたものである。
【００１９】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による高
周波回路を示す分解構造図、図２は高周波回路の側方断
面図、図３は誘電体基板２１を示す平面図、図４は通し
穴の断面構造図である。図１〜４において、２１はスト
リップ導体が形成された誘電体基板（第１の誘電体基
板）、２２は入力線路を構成するストリップ導体、２３
は出力線路を構成するストリップ導体、２４ａ，２４
ｂ，２４ｃ，２４ｄは誘電体基板２１の両面に形成され
たストリップ導体から構成された直列キャパシタンス回
路、２５ａ，２５ｂ，２５ｃは１／４波長以下の長さの
ショートスタブを構成する並列インダクタンス回路、２
６ａ，２６ｂ，２６ｃはネジ３２ａ，３２ｂ，３２ｃを
貫通するために施された通し穴、２７ａ，２７ｂ，２７
ｃはストリップ導体で形成されたランドである。
説明する。 実施の形態１．図１はこの発明の実施の形態１による高
周波回路を示す分解構造図、図２は高周波回路の側方断
面図、図３は誘電体基板２１を示す平面図、図４は通し
穴の断面構造図である。図１〜４において、２１はスト
リップ導体が形成された誘電体基板（第１の誘電体基
板）、２２は入力線路を構成するストリップ導体、２３
は出力線路を構成するストリップ導体、２４ａ，２４
ｂ，２４ｃ，２４ｄは誘電体基板２１の両面に形成され
たストリップ導体から構成された直列キャパシタンス回
路、２５ａ，２５ｂ，２５ｃは１／４波長以下の長さの
ショートスタブを構成する並列インダクタンス回路、２
６ａ，２６ｂ，２６ｃはネジ３２ａ，３２ｂ，３２ｃを
貫通するために施された通し穴、２７ａ，２７ｂ，２７
ｃはストリップ導体で形成されたランドである。
【００２０】３１は誘電体基板２１の上面側に配置され
た地導体（第１の地導体）、３２ａ，３２ｂ，３２ｃは
上下の地導体３１，４１間の電気的接続を確実にするた
めのネジ、３３ａ，３３ｂ，３３ｃは地導体３１と電気
的に接続され、あるいは、地導体３１を構成する良導体
と一体化された導体構造物である。４１は誘電体基板２
１の下面側に配置された地導体（第２の地導体）、４２
ａ，４２ｂ，４２ｃは地導体４１と電気的に接続され、
あるいは、地導体４１を構成する良導体と一体化された
導体構造物である。
た地導体（第１の地導体）、３２ａ，３２ｂ，３２ｃは
上下の地導体３１，４１間の電気的接続を確実にするた
めのネジ、３３ａ，３３ｂ，３３ｃは地導体３１と電気
的に接続され、あるいは、地導体３１を構成する良導体
と一体化された導体構造物である。４１は誘電体基板２
１の下面側に配置された地導体（第２の地導体）、４２
ａ，４２ｂ，４２ｃは地導体４１と電気的に接続され、
あるいは、地導体４１を構成する良導体と一体化された
導体構造物である。
【００２１】５１は地導体３１と誘電体基板２１間の空
気層に挿入された誘電体基板（第２の誘電体基板）、５
２ａ，５２ｂ，５２ｃはネジ３２ａ，３２ｂ，３２ｃを
貫通するために施された通し穴である。６１は地導体４
１と誘電体基板２１間の空気層に挿入された誘電体基板
（第３の誘電体基板）、６２ａ，６２ｂ，６２ｃはネジ
３２ａ，３２ｂ，３２ｃを貫通するために施された通し
穴である。ネジ３２ａ，３２ｂ，３２ｃと導体構造物３
３ａ，３３ｂ，３３ｃとが、通し穴５２ａ，５２ｂ，５
２ｃを貫通する。また、ネジ３２ａ，３２ｂ，３２ｃと
導体構造物３３ａ，３３ｂ，３３ｃが通し穴６２ａ，６
２ｂ，６２ｃを貫通する。
気層に挿入された誘電体基板（第２の誘電体基板）、５
２ａ，５２ｂ，５２ｃはネジ３２ａ，３２ｂ，３２ｃを
貫通するために施された通し穴である。６１は地導体４
１と誘電体基板２１間の空気層に挿入された誘電体基板
（第３の誘電体基板）、６２ａ，６２ｂ，６２ｃはネジ
３２ａ，３２ｂ，３２ｃを貫通するために施された通し
穴である。ネジ３２ａ，３２ｂ，３２ｃと導体構造物３
３ａ，３３ｂ，３３ｃとが、通し穴５２ａ，５２ｂ，５
２ｃを貫通する。また、ネジ３２ａ，３２ｂ，３２ｃと
導体構造物３３ａ，３３ｂ，３３ｃが通し穴６２ａ，６
２ｂ，６２ｃを貫通する。
【００２２】７１，７２は空気層である。なお、誘電体
基板５１，６１の厚さ寸法ｈが導体構造物３３ａ〜３３
ｃ，４２ａ〜４２ｃの高さ寸法ｄよりも薄くなるように
設計されている。また、誘電体基板５１は地導体３１と
密着するように固定され、誘電体基板６１は地導体４１
と密着するように固定される。この結果、誘電体基板２
１と誘電体基板５１の間に空気層７１が設けられ、誘電
体基板２１と誘電体基板６１の間に空気層７２が設けら
れる。
基板５１，６１の厚さ寸法ｈが導体構造物３３ａ〜３３
ｃ，４２ａ〜４２ｃの高さ寸法ｄよりも薄くなるように
設計されている。また、誘電体基板５１は地導体３１と
密着するように固定され、誘電体基板６１は地導体４１
と密着するように固定される。この結果、誘電体基板２
１と誘電体基板５１の間に空気層７１が設けられ、誘電
体基板２１と誘電体基板６１の間に空気層７２が設けら
れる。
【００２３】ここで、寸法ｄと寸法ｈは、寸法ｄのノミ
ナル寸法値と寸法ｈのノミナル寸法値との差が、導体構
造物３３ａ〜３３ｃ，４２ａ〜４２ｃの高さ寸法ｄの機
械加工寸法公差絶対値と誘電体基板５１，６１の厚さ寸
法ｈの寸法公差絶対値との和より十分大きくなるように
選ばれている。なお、ネジ３２ａ〜３２ｃ，導体構造物
３３ａ〜３３ｃ，４２ａ〜４２ｃ，通し穴２６ａ〜２６
ｃ，５２ａ〜５２ｃ，６２ａ〜６２ｃから短絡手段が構
成されている。
ナル寸法値と寸法ｈのノミナル寸法値との差が、導体構
造物３３ａ〜３３ｃ，４２ａ〜４２ｃの高さ寸法ｄの機
械加工寸法公差絶対値と誘電体基板５１，６１の厚さ寸
法ｈの寸法公差絶対値との和より十分大きくなるように
選ばれている。なお、ネジ３２ａ〜３２ｃ，導体構造物
３３ａ〜３３ｃ，４２ａ〜４２ｃ，通し穴２６ａ〜２６
ｃ，５２ａ〜５２ｃ，６２ａ〜６２ｃから短絡手段が構
成されている。
【００２４】次に動作について説明する。図１の高周波
回路は、高域通過フィルタを構成しているので、高域通
過フィルタとしての動作を説明する。
回路は、高域通過フィルタを構成しているので、高域通
過フィルタとしての動作を説明する。
【００２５】並列インダクタンス回路２５ａ〜２５ｃと
直列キャパシタンス回路２４ａ〜２４ｄが交互に接続さ
れ、それらが入力線路を構成するストリップ導体２２と
出力線路を構成するストリップ導体２３の間に接続され
ている。このため、入力線路から入射されたマイクロ波
等の高周波信号のうち、ある周波数を境にして低い周波
数側の信号は、周波数が低いほど並列インダクタンス回
路２５ａ〜２５ｃが短絡回路に近づき、かつ、直列キャ
パシタンス回路２４ａ〜２４ｄが開放回路に近づくた
め、ほとんどの電力が反射される。
直列キャパシタンス回路２４ａ〜２４ｄが交互に接続さ
れ、それらが入力線路を構成するストリップ導体２２と
出力線路を構成するストリップ導体２３の間に接続され
ている。このため、入力線路から入射されたマイクロ波
等の高周波信号のうち、ある周波数を境にして低い周波
数側の信号は、周波数が低いほど並列インダクタンス回
路２５ａ〜２５ｃが短絡回路に近づき、かつ、直列キャ
パシタンス回路２４ａ〜２４ｄが開放回路に近づくた
め、ほとんどの電力が反射される。
【００２６】一方、高い周波数側の信号は、並列インダ
クタンス回路２５ａ〜２５ｃが開放回路に近づき、か
つ、直列キャパシタンス回路２４ａ〜２４ｄが短絡回路
に近づくため、反射される電力量が少ない。そのため、
入射された信号の大部分の電力が出力線路に伝搬され
る。
クタンス回路２５ａ〜２５ｃが開放回路に近づき、か
つ、直列キャパシタンス回路２４ａ〜２４ｄが短絡回路
に近づくため、反射される電力量が少ない。そのため、
入射された信号の大部分の電力が出力線路に伝搬され
る。
【００２７】このようにして、図１の高周波回路は高域
通過フィルタとして動作をする。また、並列インダクタ
ンス回路２５ａ〜２５ｃを構成するショートスタブは、
隣接するもの同士が対向するようにレイアウトされ、ス
タブ同士での不要な電磁界結合を防止している。
通過フィルタとして動作をする。また、並列インダクタ
ンス回路２５ａ〜２５ｃを構成するショートスタブは、
隣接するもの同士が対向するようにレイアウトされ、ス
タブ同士での不要な電磁界結合を防止している。
【００２８】ところで、この実施の形態１では、従来の
高周波回路の空気層１５，１６の部分に誘電体基板５
１，６１を挿入する構造となっているため、回路内を伝
搬する高周波信号に対して波長短縮効果が発生する。こ
のため、小型に高域通過フィルタを構成できるという効
果を奏する。ここで、誘電体基板５１，６１の厚さ寸法
ｈを前述のように選んであるため、短絡手段における電
気的接続はｈ寸法やｄ寸法の公差に影響されることのな
い確実なものとなり、ＰＩＭ（ＰａｓｓｉｖｅＩｎｔｅ
ｒ−ｍｏｄｕｌａｔｉｏｎ）の抑圧された高域通過フィ
ルタを安定的に得ることができる。
高周波回路の空気層１５，１６の部分に誘電体基板５
１，６１を挿入する構造となっているため、回路内を伝
搬する高周波信号に対して波長短縮効果が発生する。こ
のため、小型に高域通過フィルタを構成できるという効
果を奏する。ここで、誘電体基板５１，６１の厚さ寸法
ｈを前述のように選んであるため、短絡手段における電
気的接続はｈ寸法やｄ寸法の公差に影響されることのな
い確実なものとなり、ＰＩＭ（ＰａｓｓｉｖｅＩｎｔｅ
ｒ−ｍｏｄｕｌａｔｉｏｎ）の抑圧された高域通過フィ
ルタを安定的に得ることができる。
【００２９】図５はこの実施の形態１におけるサスペン
デッドストリップ線路を示す断面構造図である。図５に
は断面内の電界分布の概略も併記している。この実施の
形態１の線路では、線路の特性アドミタンスは、誘電体
基板２１に形成されているストリップ導体と地導体３
１，４１との間の単位長さ当たりの静電容量に比例する
ものと考えてよい。
デッドストリップ線路を示す断面構造図である。図５に
は断面内の電界分布の概略も併記している。この実施の
形態１の線路では、線路の特性アドミタンスは、誘電体
基板２１に形成されているストリップ導体と地導体３
１，４１との間の単位長さ当たりの静電容量に比例する
ものと考えてよい。
【００３０】また、図５に示すように、誘電体基板２１
と空気層７１間の境界面と、誘電体基板２１と空気層７
２間の境界面は、電界に対してほぼ垂直となるため、ス
トリップ導体と地導体３１，４１との間の静電容量は、
図６のような平行平板容量素子の直列接続で考えること
ができる。図６において、Ｃ１は誘電体基板２１に対応
する静電容量素子、Ｃ２は空気層７１に対応する静電容
量素子である。平行平板の幅はストリップ導体の幅と
し、Ｃ２の平行平板間隔をｘとし、Ｃ１の平行平板間隔
はｄ−ｘ（＝ｈ）とする。
と空気層７１間の境界面と、誘電体基板２１と空気層７
２間の境界面は、電界に対してほぼ垂直となるため、ス
トリップ導体と地導体３１，４１との間の静電容量は、
図６のような平行平板容量素子の直列接続で考えること
ができる。図６において、Ｃ１は誘電体基板２１に対応
する静電容量素子、Ｃ２は空気層７１に対応する静電容
量素子である。平行平板の幅はストリップ導体の幅と
し、Ｃ２の平行平板間隔をｘとし、Ｃ１の平行平板間隔
はｄ−ｘ（＝ｈ）とする。
【００３１】ｄは前述のように、短絡手段を構成する導
体構造物３３ａ〜３３ｃ，４２ａ〜４２ｃの高さ寸法で
ある。Ｃ１の誘電体の比誘電率はεｒ１、Ｃ２の誘電体
の比誘電率はεｒ２とする。なお、誘電体基板２１の厚
さは寸法ｄに比べ十分に小さいものとする。図６の端子
ａ−ａ’間の静電容量値をＣとすると、線路の特性アド
ミタンスは下記の式で表され、ｘの関数で表すことがで
きる。
体構造物３３ａ〜３３ｃ，４２ａ〜４２ｃの高さ寸法で
ある。Ｃ１の誘電体の比誘電率はεｒ１、Ｃ２の誘電体
の比誘電率はεｒ２とする。なお、誘電体基板２１の厚
さは寸法ｄに比べ十分に小さいものとする。図６の端子
ａ−ａ’間の静電容量値をＣとすると、線路の特性アド
ミタンスは下記の式で表され、ｘの関数で表すことがで
きる。
【数１】
【００３２】ここで、ｖは高周波の伝搬速度である。こ
こでは説明を簡単にするため、伝搬速度ｖはｘによらず
一定であるとする。このとき、ｘの関数の部分ｆ（ｘ）
は次式となる。
こでは説明を簡単にするため、伝搬速度ｖはｘによらず
一定であるとする。このとき、ｘの関数の部分ｆ（ｘ）
は次式となる。
【数２】 また、ｆ（ｘ）の変化率は次式となる。
【数３】
【００３３】さて、ｘの変域は０以上ｄ以下である。し
たがって、ｆ（ｘ）の変化率の絶対値はｘが０近傍のと
ころで最も大きく、ｘが０から大きくなるにしたがって
ｘの２乗に反比例して減少していく。そして、ｘがｄと
なると変化率の絶対値は最も小さくなる。即ち、空気層
７１，７２が薄く、０に近い時ほど、その層の厚さの変
化による特性アドミタンス変化量が大きくなることが分
かる。
たがって、ｆ（ｘ）の変化率の絶対値はｘが０近傍のと
ころで最も大きく、ｘが０から大きくなるにしたがって
ｘの２乗に反比例して減少していく。そして、ｘがｄと
なると変化率の絶対値は最も小さくなる。即ち、空気層
７１，７２が薄く、０に近い時ほど、その層の厚さの変
化による特性アドミタンス変化量が大きくなることが分
かる。
【００３４】サスペンデッドストリップ線路を用いた回
路を小型化するために、ストリップ導体を設けた誘電体
基板２１と地導体３１，４１間の空気層に誘電体を充填
すると、充填した誘電体による波長短縮効果で回路を小
さくすることができる。その効果を最大限に得るには空
気層のところに隙間なく誘電体を充填するのが良い。し
かしながら、地導体３１，４１とストリップ導体を設け
た誘電体基板２１とが別部品で構成され、なおかつ、地
導体３１，４１とストリップ導体間の短絡手段が必要な
回路では、誘電体を隙間なく充填しようとしても、短絡
手段を構成する導体構造物３３ａ〜３３ｃ，４２ａ〜４
２ｃの機械的な寸法公差と、誘電体基板５１，６１の厚
さ寸法の公差は一致しないため、完全に空気層を無くす
ことはできないことになる。
路を小型化するために、ストリップ導体を設けた誘電体
基板２１と地導体３１，４１間の空気層に誘電体を充填
すると、充填した誘電体による波長短縮効果で回路を小
さくすることができる。その効果を最大限に得るには空
気層のところに隙間なく誘電体を充填するのが良い。し
かしながら、地導体３１，４１とストリップ導体を設け
た誘電体基板２１とが別部品で構成され、なおかつ、地
導体３１，４１とストリップ導体間の短絡手段が必要な
回路では、誘電体を隙間なく充填しようとしても、短絡
手段を構成する導体構造物３３ａ〜３３ｃ，４２ａ〜４
２ｃの機械的な寸法公差と、誘電体基板５１，６１の厚
さ寸法の公差は一致しないため、完全に空気層を無くす
ことはできないことになる。
【００３５】あえて隙間があくことのないように誘電体
基板５１，６１の厚さ寸法と短絡手段を構成する導体構
造物３３ａ〜３３ｃ，４２ａ〜４２ｃの高さ寸法を選ぶ
と、２つの部品の寸法公差の絶対値の和を最大とする微
小な厚さの空気層ができる。しかも、この空気層の厚さ
は０から上記の最大値の範囲でばらつきが生じる。式
（３）で示したように、空気層の厚さｘが０に近いとき
には特性アドミタンスの変化率が大きく、この結果、高
域通過フィルタの特性をばらつかせる原因になる。
基板５１，６１の厚さ寸法と短絡手段を構成する導体構
造物３３ａ〜３３ｃ，４２ａ〜４２ｃの高さ寸法を選ぶ
と、２つの部品の寸法公差の絶対値の和を最大とする微
小な厚さの空気層ができる。しかも、この空気層の厚さ
は０から上記の最大値の範囲でばらつきが生じる。式
（３）で示したように、空気層の厚さｘが０に近いとき
には特性アドミタンスの変化率が大きく、この結果、高
域通過フィルタの特性をばらつかせる原因になる。
【００３６】そこで、例えば、空気層の厚さｘとしてｄ
／εｒ１なる値を用いるとすると、ｆ（ｘ）の変化率は
次式となり、ｘ＝０近傍の変化率よりもかなり小さくで
きることが分かる。通常、短絡手段を構成する導体構造
物３３ａ〜３３ｃ，４２ａ〜４２ｃの機械加工寸法公
差、および、誘電体基板５１，６１の厚さ寸法の公差
は、上記のような空気層厚さｘ＝ｄ／εｒ１よりも十分
小さくなる。
／εｒ１なる値を用いるとすると、ｆ（ｘ）の変化率は
次式となり、ｘ＝０近傍の変化率よりもかなり小さくで
きることが分かる。通常、短絡手段を構成する導体構造
物３３ａ〜３３ｃ，４２ａ〜４２ｃの機械加工寸法公
差、および、誘電体基板５１，６１の厚さ寸法の公差
は、上記のような空気層厚さｘ＝ｄ／εｒ１よりも十分
小さくなる。
【数４】 仮に、誘電体基板５１，６１の比誘電率を３程度とする
と、空気層７１，７２の厚さはｄ／３となる。このとき
式（４）によれば、特性アドミタンスの変化率は空気層
が０に近い時の３６％に低減される。
と、空気層７１，７２の厚さはｄ／３となる。このとき
式（４）によれば、特性アドミタンスの変化率は空気層
が０に近い時の３６％に低減される。
【００３７】このように、この実施の形態１では、誘電
体基板７１，７２の厚さを、導体構造物３３ａ〜３３
ｃ，４２ａ〜４２ｃの高さ寸法ｄから、導体構造物３３
ａ〜３３ｃ，４２ａ〜４２ｃの高さ寸法ｄの寸法公差絶
対値と誘電体基板５１，６１の厚さ寸法公差の絶対値と
の和より十分大きな値を差し引いた厚さとすることで、
短絡手段での確実な電気的接続を確保してＰＩＭを抑圧
できる構造としつつ、誘電体基板５１，６１を装着した
ことによる波長短縮効果によって小型化が可能である。
なおかつ、高域通過フィルタを構成する部品の寸法公差
による特性アドミタンスのばらつきが小さく、特性の良
好な高域通過フィルタを安定して得ることができるとい
う効果がある。
体基板７１，７２の厚さを、導体構造物３３ａ〜３３
ｃ，４２ａ〜４２ｃの高さ寸法ｄから、導体構造物３３
ａ〜３３ｃ，４２ａ〜４２ｃの高さ寸法ｄの寸法公差絶
対値と誘電体基板５１，６１の厚さ寸法公差の絶対値と
の和より十分大きな値を差し引いた厚さとすることで、
短絡手段での確実な電気的接続を確保してＰＩＭを抑圧
できる構造としつつ、誘電体基板５１，６１を装着した
ことによる波長短縮効果によって小型化が可能である。
なおかつ、高域通過フィルタを構成する部品の寸法公差
による特性アドミタンスのばらつきが小さく、特性の良
好な高域通過フィルタを安定して得ることができるとい
う効果がある。
【００３８】この他、この実施の形態１では、誘電体基
板５１，６１を地導体３１，４１と密着させるととも
に、誘電体基板２１との間に空気層７１，７２を設けて
いるので、誘電体基板５１，６１の位置決めが容易にな
り、機構面でのメリットも奏する。
板５１，６１を地導体３１，４１と密着させるととも
に、誘電体基板２１との間に空気層７１，７２を設けて
いるので、誘電体基板５１，６１の位置決めが容易にな
り、機構面でのメリットも奏する。
【００３９】実施の形態２．上記実施の形態１では、誘
電体基板５１を地導体３１と密着するように固定し、誘
電体基板６１を地導体４１と密着するように固定するも
のについて示したが、図７及び図８に示すように、誘電
体基板５１，６１を誘電体基板２１と密着するように固
定してもよく、上記実施の形態１と同様の効果を奏す
る。
電体基板５１を地導体３１と密着するように固定し、誘
電体基板６１を地導体４１と密着するように固定するも
のについて示したが、図７及び図８に示すように、誘電
体基板５１，６１を誘電体基板２１と密着するように固
定してもよく、上記実施の形態１と同様の効果を奏す
る。
【００４０】なお、この実施の形態２では、誘電体基板
５１，６１がストリップ導体が形成された誘電体基板２
１を挟むように密着させているので、耐電力の点で優れ
ているという効果を奏する。これは、電磁界の境界条件
のひとつである電束密度の法線成分の連続性から、空気
層の部分では誘電体基板内よりも電界強度が大きくなる
ことに起因している。ストリップ導体近傍は、地導体近
傍にくらべ導体面積が小さいことから電界が集中してお
り、誘電体の有無による電界強度の変化が大きい。ま
た、ストリップ導体の幅が狭くなるほど電界は集中の度
合いを増すので、フィルタにストリップ導体幅の狭い部
分を多く介在させなければならない場合、この実施の形
態２の構造は耐電力で効果が大きい。
５１，６１がストリップ導体が形成された誘電体基板２
１を挟むように密着させているので、耐電力の点で優れ
ているという効果を奏する。これは、電磁界の境界条件
のひとつである電束密度の法線成分の連続性から、空気
層の部分では誘電体基板内よりも電界強度が大きくなる
ことに起因している。ストリップ導体近傍は、地導体近
傍にくらべ導体面積が小さいことから電界が集中してお
り、誘電体の有無による電界強度の変化が大きい。ま
た、ストリップ導体の幅が狭くなるほど電界は集中の度
合いを増すので、フィルタにストリップ導体幅の狭い部
分を多く介在させなければならない場合、この実施の形
態２の構造は耐電力で効果が大きい。
【００４１】さらに、ストリップ導体が形成された誘電
体基板２１が誘電体基板５１，６１に挟まれるので、誘
電体基板５１，６１の平面度と剛性が高ければ、誘電体
基板２１には剛性の小さい（柔らかい）基板材料を用い
ることが可能で、材料的な自由度のほか、非常に薄い基
板を誘電体基板２１に使用することができるという特徴
がある。薄い基板を使用することが可能であると、直列
キャパシタンス回路２４ａ〜２４ｄの面積を小さくする
ことができるため回路が小型となる他、小型になること
で集中定数素子に近づくので、特性も良好になるという
効果が生じる。
体基板２１が誘電体基板５１，６１に挟まれるので、誘
電体基板５１，６１の平面度と剛性が高ければ、誘電体
基板２１には剛性の小さい（柔らかい）基板材料を用い
ることが可能で、材料的な自由度のほか、非常に薄い基
板を誘電体基板２１に使用することができるという特徴
がある。薄い基板を使用することが可能であると、直列
キャパシタンス回路２４ａ〜２４ｄの面積を小さくする
ことができるため回路が小型となる他、小型になること
で集中定数素子に近づくので、特性も良好になるという
効果が生じる。
【００４２】実施の形態３．図９はこの発明の実施の形
態３による高周波回路を示す分解構造図、図１０は高周
波回路の側方断面図、図１１は誘電体基板２１を示す平
面図である。この実施の形態３では、図９及び図１１に
示すように、入力線路及び出力線路を構成するストリッ
プ導体２２，２３に対して、並列インダクタンス回路２
５ａ，２５ｂ，２５ｃを構成するショートスタブの線路
を斜めにレイアウトしていることが特徴である。ここ
で、直列キャパシタンス回路２４ａ〜２４ｄを挟んで回
路的に隣り合う２つのショートスタブ同士は、互いのな
す角が略π／２ラジアン（９０度）となるようになって
いる。
態３による高周波回路を示す分解構造図、図１０は高周
波回路の側方断面図、図１１は誘電体基板２１を示す平
面図である。この実施の形態３では、図９及び図１１に
示すように、入力線路及び出力線路を構成するストリッ
プ導体２２，２３に対して、並列インダクタンス回路２
５ａ，２５ｂ，２５ｃを構成するショートスタブの線路
を斜めにレイアウトしていることが特徴である。ここ
で、直列キャパシタンス回路２４ａ〜２４ｄを挟んで回
路的に隣り合う２つのショートスタブ同士は、互いのな
す角が略π／２ラジアン（９０度）となるようになって
いる。
【００４３】以下、ショートスタブの線路を斜めにレイ
アウトすることによる効果について説明する。図１２は
誘電体基板２１と導体構造物３３ａ〜３３ｃ，４２ａ〜
４２ｃに位置ズレが起きたときに生じるスタブ長誤差の
一例を示す説明図である。この例では、＋ｘ方向にΔの
位置ズレが起きたときのスタブ長誤差を示している。
アウトすることによる効果について説明する。図１２は
誘電体基板２１と導体構造物３３ａ〜３３ｃ，４２ａ〜
４２ｃに位置ズレが起きたときに生じるスタブ長誤差の
一例を示す説明図である。この例では、＋ｘ方向にΔの
位置ズレが起きたときのスタブ長誤差を示している。
【００４４】位置ズレの量および方向と、スタブ長誤差
の関係を説明する。図１３のように、直列キャパシタン
ス回路を挟んで対向する２つのスタブＡ，Ｂのそれぞれ
の入力線路の長さ方向に対する角度をθa ，θb とし、
方向ベクトル（単位ベクトル）をａ，ｂとする。また、
２つの方向ベクトルａ，ｂのなす角をφとする。さら
に、短絡手段を構成する導体構造物３３ａ〜３３ｃ，４
２ａ〜４２ｃに対する誘電体基板２１のノミナル位置か
らの位置ズレ量を、大きさと方向が任意のベクトルＥｅ
で表すものとする。つまり、位置ズレの大きさがＥ、方
向がθe で表される。このとき、位置ズレによるスタブ
Ａの長さ誤差をδa 、スタブＢの長さ誤差をδb とする
と、これらはそれぞれ次式で表される。
の関係を説明する。図１３のように、直列キャパシタン
ス回路を挟んで対向する２つのスタブＡ，Ｂのそれぞれ
の入力線路の長さ方向に対する角度をθa ，θb とし、
方向ベクトル（単位ベクトル）をａ，ｂとする。また、
２つの方向ベクトルａ，ｂのなす角をφとする。さら
に、短絡手段を構成する導体構造物３３ａ〜３３ｃ，４
２ａ〜４２ｃに対する誘電体基板２１のノミナル位置か
らの位置ズレ量を、大きさと方向が任意のベクトルＥｅ
で表すものとする。つまり、位置ズレの大きさがＥ、方
向がθe で表される。このとき、位置ズレによるスタブ
Ａの長さ誤差をδa 、スタブＢの長さ誤差をδb とする
と、これらはそれぞれ次式で表される。
【数５】
【００４５】ここで、角度の基準をスタブＡの方向に一
致させるため、θa ＝０とすると、２つのスタブの長さ
誤差の２乗の和は次式となる。
致させるため、θa ＝０とすると、２つのスタブの長さ
誤差の２乗の和は次式となる。
【数６】 θe の変域、０〜２πにおいて、式（７）を用いて２つ
のスタブ長誤差の２乗の和を、２つのスタブのなす角φ
をパラメータとしてグラフにすると、図１４のようにな
る。
のスタブ長誤差の２乗の和を、２つのスタブのなす角φ
をパラメータとしてグラフにすると、図１４のようにな
る。
【００４６】式（７）からも予想できるが、φをπ／
２、もしくは、３π／２としたとき、スタブ長誤差の２
乗の和が位置ズレ方向によらず一定となることが分か
る。φの値をこれ以外の値とすると、位置ズレの方向に
よっては、スタブの長さ誤差が小さくなることもある
が、逆に長さ誤差が非常に大きくなる場合が出てくる。
即ち、この実施の形態３の高域通過フィルタでは、短絡
手段を構成する導体構造物３３ａ〜３３ｃ，４２ａ〜４
２ｃと誘電体基板２１間の位置ズレの方向によりスタブ
長誤差の合計に差が生じることがなく、フィルタの特性
が極めて安定するという効果を奏する。これは、フィル
タの歩留まりの向上や、位置ズレを調整する作業を不要
とするなど、フィルタの低価格化につながる。
２、もしくは、３π／２としたとき、スタブ長誤差の２
乗の和が位置ズレ方向によらず一定となることが分か
る。φの値をこれ以外の値とすると、位置ズレの方向に
よっては、スタブの長さ誤差が小さくなることもある
が、逆に長さ誤差が非常に大きくなる場合が出てくる。
即ち、この実施の形態３の高域通過フィルタでは、短絡
手段を構成する導体構造物３３ａ〜３３ｃ，４２ａ〜４
２ｃと誘電体基板２１間の位置ズレの方向によりスタブ
長誤差の合計に差が生じることがなく、フィルタの特性
が極めて安定するという効果を奏する。これは、フィル
タの歩留まりの向上や、位置ズレを調整する作業を不要
とするなど、フィルタの低価格化につながる。
【００４７】実施の形態４．上記実施の形態３では、入
力線路及び出力線路を構成するストリップ導体２２，２
３に対して、並列インダクタンス回路２５ａ，２５ｂ，
２５ｃを構成するショートスタブの線路を斜めにレイア
ウトするものについて示したが、図１５及び図１６に示
すように、並列インダクタンス回路２５ａ，２５ｂ，２
５ｃを構成するショートスタブの線路を中途で折り曲げ
るようにしてもよい。ここで、直列キャパシタンス回路
２４ａ〜２４ｄを挟んで回路的に隣り合う２つのショー
トスタブの短絡手段近傍の線路同士は、互いのなす角が
略π／２ラジアン（９０度）となるように折り曲げてあ
る。
力線路及び出力線路を構成するストリップ導体２２，２
３に対して、並列インダクタンス回路２５ａ，２５ｂ，
２５ｃを構成するショートスタブの線路を斜めにレイア
ウトするものについて示したが、図１５及び図１６に示
すように、並列インダクタンス回路２５ａ，２５ｂ，２
５ｃを構成するショートスタブの線路を中途で折り曲げ
るようにしてもよい。ここで、直列キャパシタンス回路
２４ａ〜２４ｄを挟んで回路的に隣り合う２つのショー
トスタブの短絡手段近傍の線路同士は、互いのなす角が
略π／２ラジアン（９０度）となるように折り曲げてあ
る。
【００４８】この実施の形態４の高域通過フィルタは、
基本的に上記実施の形態３と同様の効果を奏するが、こ
れに加え、スタブ線路の中途で折り曲げているため、フ
ィルタの長手方向の長さが短くなり、フィルタを小型に
構成できるという効果を奏する。これは、ショートスタ
ブの長さが長いフィルタで有効となる。
基本的に上記実施の形態３と同様の効果を奏するが、こ
れに加え、スタブ線路の中途で折り曲げているため、フ
ィルタの長手方向の長さが短くなり、フィルタを小型に
構成できるという効果を奏する。これは、ショートスタ
ブの長さが長いフィルタで有効となる。
【００４９】実施の形態５．図１７はこの発明の実施の
形態５による高周波回路を示す分解構造図、図１８は高
周波回路の側方断面図、図１９は誘電体基板１１１を示
す平面図、図２０は誘電体基板１２１を示す平面図、図
２１は誘電体基板１１１，１２１を重ねて上方から見た
図であって、ストリップ導体パターンのオーバーラップ
を説明する説明図、図２２はヴィアホール部分の断面構
造図である。図１８〜図２２において、１０１は地導体
１０２が上面に施され、ＬＴＣＣ（Ｌｏｗ Ｔｅｍｐｅ
ｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ：
低温焼成セラミックス）材料で形成された誘電体基板
（第１の誘電体基板）、１０２は地導体（第１の地導
体）である。
形態５による高周波回路を示す分解構造図、図１８は高
周波回路の側方断面図、図１９は誘電体基板１１１を示
す平面図、図２０は誘電体基板１２１を示す平面図、図
２１は誘電体基板１１１，１２１を重ねて上方から見た
図であって、ストリップ導体パターンのオーバーラップ
を説明する説明図、図２２はヴィアホール部分の断面構
造図である。図１８〜図２２において、１０１は地導体
１０２が上面に施され、ＬＴＣＣ（Ｌｏｗ Ｔｅｍｐｅ
ｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ：
低温焼成セラミックス）材料で形成された誘電体基板
（第１の誘電体基板）、１０２は地導体（第１の地導
体）である。
【００５０】１１１はストリップ導体１１２ａ，１１２
ｂが上面に施され、ＬＴＣＣ材料で形成された誘電体基
板（第２の誘電体基板）、１１２ａ，１１２ｂはストリ
ップ導体（第１のストリップ導体）、１１３ａ，１１３
ｂは１／４波長以下の長さのショートスタブを構成する
並列インダクタンス回路、１１４ａ，１１４ｂ，１１４
ｃはランド１１５ａ〜１１５ｃと電気的に接続されてい
るヴィアホール、１１５ａ，１１５ｂ，１１５ｃはスト
リップ導体で形成されたランドである。
ｂが上面に施され、ＬＴＣＣ材料で形成された誘電体基
板（第２の誘電体基板）、１１２ａ，１１２ｂはストリ
ップ導体（第１のストリップ導体）、１１３ａ，１１３
ｂは１／４波長以下の長さのショートスタブを構成する
並列インダクタンス回路、１１４ａ，１１４ｂ，１１４
ｃはランド１１５ａ〜１１５ｃと電気的に接続されてい
るヴィアホール、１１５ａ，１１５ｂ，１１５ｃはスト
リップ導体で形成されたランドである。
【００５１】１２１はストリップ導体１２２，１２３が
上面に施され、ＬＴＣＣ材料で形成された誘電体基板
（第３の誘電体基板）、１２２は入力線路を構成するス
トリップ導体、１２３は出力線路を構成するストリップ
導体、１２４は１／４波長以下の長さのショートスタブ
を構成する並列インダクタンス回路、１２５ａ，１２５
ｂ，１２５ｃはランド１２６ａ〜１２６ｃと電気的に接
続されているヴィアホール、１２６ａ，１２６ｂ，１２
６ｃはストリップ導体で形成されたランドである。
上面に施され、ＬＴＣＣ材料で形成された誘電体基板
（第３の誘電体基板）、１２２は入力線路を構成するス
トリップ導体、１２３は出力線路を構成するストリップ
導体、１２４は１／４波長以下の長さのショートスタブ
を構成する並列インダクタンス回路、１２５ａ，１２５
ｂ，１２５ｃはランド１２６ａ〜１２６ｃと電気的に接
続されているヴィアホール、１２６ａ，１２６ｂ，１２
６ｃはストリップ導体で形成されたランドである。
【００５２】１３１は地導体１３２が上面に施され、Ｌ
ＴＣＣ材料で形成された誘電体基板（第４の誘電体基
板）、１３２は地導体（第２の地導体）、１３３ａ，１
３３ｂ，１３３ｃは地導体１３２と電気的に接続されて
いるヴィアホール、１４１ａ，１４１ｂ，１４１ｃ，１
４１ｄは誘電体基板１１１，１２１に形成されたストリ
ップ導体のオーバーラップにより構成された直列キャパ
シタンス回路である。なお、ヴィアホール１１４ａ〜１
１４ｃ，１２５ａ〜１２５ｃ，１３３ａ〜１３３ｃ及び
ランド１１５ａ〜１１５ｃ，１２６ａ〜１２６ｃから短
絡手段が構成されている。
ＴＣＣ材料で形成された誘電体基板（第４の誘電体基
板）、１３２は地導体（第２の地導体）、１３３ａ，１
３３ｂ，１３３ｃは地導体１３２と電気的に接続されて
いるヴィアホール、１４１ａ，１４１ｂ，１４１ｃ，１
４１ｄは誘電体基板１１１，１２１に形成されたストリ
ップ導体のオーバーラップにより構成された直列キャパ
シタンス回路である。なお、ヴィアホール１１４ａ〜１
１４ｃ，１２５ａ〜１２５ｃ，１３３ａ〜１３３ｃ及び
ランド１１５ａ〜１１５ｃ，１２６ａ〜１２６ｃから短
絡手段が構成されている。
【００５３】この実施の形態５の高域通過フィルタは、
４枚の誘電体基板を重ね合わせて構成されており、図１
７，図１９〜２１に示すように、入力線路及び出力線路
を構成するストリップ導体１２２，１２３に対して、並
列インダクタンス回路１１３ａ，１１３ｂ，１２４を構
成するショートスタブの線路を斜めにレイアウトしてい
ることが特徴である。ここで、直列キャパシタンス回路
１４１ａ〜１４１ｄを挟んで回路的に隣り合う２つのシ
ョートスタブ同士は、互いのなす角が略π／２ラジアン
（９０度）となるようにレイアウトされている。
４枚の誘電体基板を重ね合わせて構成されており、図１
７，図１９〜２１に示すように、入力線路及び出力線路
を構成するストリップ導体１２２，１２３に対して、並
列インダクタンス回路１１３ａ，１１３ｂ，１２４を構
成するショートスタブの線路を斜めにレイアウトしてい
ることが特徴である。ここで、直列キャパシタンス回路
１４１ａ〜１４１ｄを挟んで回路的に隣り合う２つのシ
ョートスタブ同士は、互いのなす角が略π／２ラジアン
（９０度）となるようにレイアウトされている。
【００５４】この実施の形態５の高域通過フィルタは、
基本的には上記実施の形態３のフィルタと同様な動作を
する。ＬＴＣＣ材料は近年、マイクロ波等の高周波の多
層回路用の誘電体基板の材料として用いられるようにな
ったものである。ＬＴＣＣ材料は焼成温度が従来のセラ
ミクス材料に比べて低いため、導電率の高い良導体を内
層のパターン導体として用いることができる。そのた
め、低損失な多層回路が構成し易く、また、製造のため
の装置が安価なため低コストに製造できる特徴がある。
基本的には上記実施の形態３のフィルタと同様な動作を
する。ＬＴＣＣ材料は近年、マイクロ波等の高周波の多
層回路用の誘電体基板の材料として用いられるようにな
ったものである。ＬＴＣＣ材料は焼成温度が従来のセラ
ミクス材料に比べて低いため、導電率の高い良導体を内
層のパターン導体として用いることができる。そのた
め、低損失な多層回路が構成し易く、また、製造のため
の装置が安価なため低コストに製造できる特徴がある。
【００５５】しかしながら、ＬＴＣＣ基板で多層回路を
構成する場合には、その製造方法の関係上、層間の位置
精度がパターン精度に比べて低いという欠点がある。こ
のため、複数の層間に跨って構成されるショートスタブ
においては、スタブを構成するストリップ線路のパター
ン導体と、短絡手段を構成するヴィアホールの位置関係
においてズレが生じやすく、この結果、ショートスタブ
長の誤差による特性劣化や特性ばらつきを引き起こしや
すい。
構成する場合には、その製造方法の関係上、層間の位置
精度がパターン精度に比べて低いという欠点がある。こ
のため、複数の層間に跨って構成されるショートスタブ
においては、スタブを構成するストリップ線路のパター
ン導体と、短絡手段を構成するヴィアホールの位置関係
においてズレが生じやすく、この結果、ショートスタブ
長の誤差による特性劣化や特性ばらつきを引き起こしや
すい。
【００５６】この実施の形態５の高域通過フィルタは、
ショートスタブのレイアウトによって、上記の位置ズレ
の影響を小さく抑えたものであり、直列キャパシタンス
回路１４１ａ〜１４１ｄを挟んで隣接するショートスタ
ブのなす角を略π／２（９０度）としたものである。こ
れにより、上記実施の形態３で示したように、短絡手段
を構成するヴィアホール１１４ａ〜１１４ｃ，１２５ａ
〜１２５ｃ，１３３ａ〜１３３ｃと、誘電体基板１１
１，１１２上のストリップ導体パターンとの間の位置ズ
レの方向に依らずスタブ長誤差の２乗和を一定とするこ
とができ、特性劣化を低減するとともに特性のばらつき
を低減できるという効果を奏する。そして、フィルタの
歩留まり向上により低価格化が可能となる効果がある。
ショートスタブのレイアウトによって、上記の位置ズレ
の影響を小さく抑えたものであり、直列キャパシタンス
回路１４１ａ〜１４１ｄを挟んで隣接するショートスタ
ブのなす角を略π／２（９０度）としたものである。こ
れにより、上記実施の形態３で示したように、短絡手段
を構成するヴィアホール１１４ａ〜１１４ｃ，１２５ａ
〜１２５ｃ，１３３ａ〜１３３ｃと、誘電体基板１１
１，１１２上のストリップ導体パターンとの間の位置ズ
レの方向に依らずスタブ長誤差の２乗和を一定とするこ
とができ、特性劣化を低減するとともに特性のばらつき
を低減できるという効果を奏する。そして、フィルタの
歩留まり向上により低価格化が可能となる効果がある。
【００５７】なお、この実施の形態５では、誘電体基板
１０１の上方の主面に地導体１０２を設ける構造を示し
ているが、地導体１０２は誘電体基板１１１の下方の主
面に構成してもよい。このように、導体パターンを配置
する誘電体基板が一部異なっていて、構造が本実施の形
態の高域通過フィルタと若干異なっていても同様な動作
をするフィルタを得ることができるのは言うまでもな
く、本明細書ではこのような構造の違いを限定するもの
ではない。
１０１の上方の主面に地導体１０２を設ける構造を示し
ているが、地導体１０２は誘電体基板１１１の下方の主
面に構成してもよい。このように、導体パターンを配置
する誘電体基板が一部異なっていて、構造が本実施の形
態の高域通過フィルタと若干異なっていても同様な動作
をするフィルタを得ることができるのは言うまでもな
く、本明細書ではこのような構造の違いを限定するもの
ではない。
【００５８】実施の形態６．上記実施の形態５では、入
力線路及び出力線路を構成するストリップ導体１２２，
１２３に対して、並列インダクタンス回路１１３ａ，１
１３ｂ，１２４を構成するショートスタブの線路を斜め
にレイアウトするものについて示したが、図２３〜図２
６に示すように、並列インダクタンス回路１１３ａ，１
１３ｂ，１２４を構成するショートスタブの線路を中途
で折り曲げるようにしてもよい。ここで、直列キャパシ
タンス回路１４１ａ〜１４１ｄを挟んで回路的に隣り合
う２つのショートスタブの短絡手段近傍の線路同士は、
互いのなす角が略π／２ラジアン（９０度）となるよう
に折り曲げてある。
力線路及び出力線路を構成するストリップ導体１２２，
１２３に対して、並列インダクタンス回路１１３ａ，１
１３ｂ，１２４を構成するショートスタブの線路を斜め
にレイアウトするものについて示したが、図２３〜図２
６に示すように、並列インダクタンス回路１１３ａ，１
１３ｂ，１２４を構成するショートスタブの線路を中途
で折り曲げるようにしてもよい。ここで、直列キャパシ
タンス回路１４１ａ〜１４１ｄを挟んで回路的に隣り合
う２つのショートスタブの短絡手段近傍の線路同士は、
互いのなす角が略π／２ラジアン（９０度）となるよう
に折り曲げてある。
【００５９】この実施の形態６の高域通過フィルタは、
基本的に上記実施の形態５と同様の効果を奏するが、こ
れに加え、スタブ線路の中途で折り曲げているため、フ
ィルタの長手方向の長さが短くなり、フィルタを小型に
構成できるという効果を奏する。これは、ショートスタ
ブの長さが長いフィルタで有効となる。
基本的に上記実施の形態５と同様の効果を奏するが、こ
れに加え、スタブ線路の中途で折り曲げているため、フ
ィルタの長手方向の長さが短くなり、フィルタを小型に
構成できるという効果を奏する。これは、ショートスタ
ブの長さが長いフィルタで有効となる。
【００６０】実施の形態７．図２７はこの発明の実施の
形態７による高周波回路を示す分解構造図、図２８は高
周波回路の側方断面図、図２９は誘電体基板２１を示す
平面図、図３０は分波器を示す構成図である。図２７〜
３０において、１５１は入力線路を構成するストリップ
導体、１５２，１５５は出力線路を構成するストリップ
導体、１５３ａ〜１５３ｄは高インピーダンス線路で構
成された直列インダクタンス回路、１５４ａ〜１５４ｃ
は低インピーダンス線路で構成された並列キャパシタン
ス回路である。
形態７による高周波回路を示す分解構造図、図２８は高
周波回路の側方断面図、図２９は誘電体基板２１を示す
平面図、図３０は分波器を示す構成図である。図２７〜
３０において、１５１は入力線路を構成するストリップ
導体、１５２，１５５は出力線路を構成するストリップ
導体、１５３ａ〜１５３ｄは高インピーダンス線路で構
成された直列インダクタンス回路、１５４ａ〜１５４ｃ
は低インピーダンス線路で構成された並列キャパシタン
ス回路である。
【００６１】１６１は直列キャパシタンス回路２４ａ〜
２４ｄ及び並列インダクタンス回路２５ａ〜２５ｃから
構成された高域通過フィルタ、１６２はＴ分岐回路、１
６３は直列インダクタンス回路１５３ａ〜１５３ｄ及び
並列キャパシタンス回路１５４ａ〜１５４ｃから構成さ
れた低域通過フィルタである。なお、高域通過フィルタ
１６１と低域通過フィルタ１６３のインダクタンス回路
及びキャパシタンス回路は、一端終端形の回路となるよ
うに、インダクタンス値及びキャパシタンス値が選択さ
れている。
２４ｄ及び並列インダクタンス回路２５ａ〜２５ｃから
構成された高域通過フィルタ、１６２はＴ分岐回路、１
６３は直列インダクタンス回路１５３ａ〜１５３ｄ及び
並列キャパシタンス回路１５４ａ〜１５４ｃから構成さ
れた低域通過フィルタである。なお、高域通過フィルタ
１６１と低域通過フィルタ１６３のインダクタンス回路
及びキャパシタンス回路は、一端終端形の回路となるよ
うに、インダクタンス値及びキャパシタンス値が選択さ
れている。
【００６２】次に動作について説明する。図２７の高周
波回路は、分波器を構成しているので、分波器としての
動作を説明する。
波回路は、分波器を構成しているので、分波器としての
動作を説明する。
【００６３】入力線路１５１から入射されたマイクロ波
等の高周波信号のうち、ある周波数を境にして低い周波
数側の信号は、高域通過フィルタ１６１において殆どの
電力が反射される。しかし、低域通過フィルタ１６３に
おいて、直列インダクタンス回路１５３ａ〜１５３ｄが
短絡回路に近づくとともに、並列キャパシタンス回路１
５４ａ〜１５４ｃが開放回路に近づくために反射する電
力量が少なく、入力線路１５１から入射された信号の大
部分が出力線路１５５に伝搬される。
等の高周波信号のうち、ある周波数を境にして低い周波
数側の信号は、高域通過フィルタ１６１において殆どの
電力が反射される。しかし、低域通過フィルタ１６３に
おいて、直列インダクタンス回路１５３ａ〜１５３ｄが
短絡回路に近づくとともに、並列キャパシタンス回路１
５４ａ〜１５４ｃが開放回路に近づくために反射する電
力量が少なく、入力線路１５１から入射された信号の大
部分が出力線路１５５に伝搬される。
【００６４】一方、高い周波数側の信号は、低域通過フ
ィルタ１６３において、直列インダクタンス回路１５３
ａ〜１５３ｄが開放回路に近づくとともに、並列キャパ
シタンス回路１５４ａ〜１５４ｃが短絡回路に近づくた
めに、殆どの電力が反射される。しかし、高域通過フィ
ルタ１６１において反射する電力量が少ないため、入力
線路１５１から入射された信号の大部分が出力線路１５
２に伝搬される。
ィルタ１６３において、直列インダクタンス回路１５３
ａ〜１５３ｄが開放回路に近づくとともに、並列キャパ
シタンス回路１５４ａ〜１５４ｃが短絡回路に近づくた
めに、殆どの電力が反射される。しかし、高域通過フィ
ルタ１６１において反射する電力量が少ないため、入力
線路１５１から入射された信号の大部分が出力線路１５
２に伝搬される。
【００６５】こうして、この実施の形態７の回路は、高
周波信号をある周波数を境にして、高い周波数側の信号
と低い周波数側の信号で分ける分波器として動作する。
また、２つのフィルタがいずれも一端終端形として設計
されているため、Ｔ分岐回路１６２側から見たそれぞれ
のフィルタの入力アドミタンスにおいて、サセプタンス
の符号が互いに逆の関係となっていて打ち消し合う。こ
のため、入力線路１５１では、広い周波数帯域にわた
り、良好な反射特性が得られる特徴がある。
周波信号をある周波数を境にして、高い周波数側の信号
と低い周波数側の信号で分ける分波器として動作する。
また、２つのフィルタがいずれも一端終端形として設計
されているため、Ｔ分岐回路１６２側から見たそれぞれ
のフィルタの入力アドミタンスにおいて、サセプタンス
の符号が互いに逆の関係となっていて打ち消し合う。こ
のため、入力線路１５１では、広い周波数帯域にわた
り、良好な反射特性が得られる特徴がある。
【００６６】本分波器の２つのフィルタは、上述のよう
に一端終端形の回路設計が為されているため、入力線路
１５１での反射特性は、２つのフィルタの入力サセプタ
ンスが打ち消し合う関係にあることで良好な特性を維持
できる仕組みとなっている。したがって、一方のフィル
タの入力サセプタンス（アドミタンス）特性が所定の特
性から誤差を含むと、入力線路１５１での反射特性が広
い周波数範囲にわたって大幅に劣化しやすいという欠点
がある。
に一端終端形の回路設計が為されているため、入力線路
１５１での反射特性は、２つのフィルタの入力サセプタ
ンスが打ち消し合う関係にあることで良好な特性を維持
できる仕組みとなっている。したがって、一方のフィル
タの入力サセプタンス（アドミタンス）特性が所定の特
性から誤差を含むと、入力線路１５１での反射特性が広
い周波数範囲にわたって大幅に劣化しやすいという欠点
がある。
【００６７】この実施の形態７の分波器の構成要素であ
る高域通過フィルタ１６１については、上記実施の形態
４で示したフィルタと基本的に同様な構造となっている
ため同様な特徴を有する。即ち、小型なサスペンデッド
線路構造ながら、特性インピーダンスのばらつきが少な
く、かつ、誘電体基板の位置ズレによる特性劣化量が少
なくばらつきが少ない特徴がある。一方、低域通過フィ
ルタ１６３では小型なサスペンデッド線路構造ながら、
特性インピーダンスのばらつきが少ない点は高域通過フ
ィルタと同様であるが、短絡手段等は無いため特性ズレ
はもともと少ない。したがって、この実施の形態７の分
波器では、構成要素となる２つのフィルタの特性ばらつ
きがいずれも少ない。このため、入力線路１５１におい
て良好な反射特性を広い周波数帯域にわたって得やす
く、特性が良好で、かつ、ばらつきが少ない分波器が得
られる効果を奏する。
る高域通過フィルタ１６１については、上記実施の形態
４で示したフィルタと基本的に同様な構造となっている
ため同様な特徴を有する。即ち、小型なサスペンデッド
線路構造ながら、特性インピーダンスのばらつきが少な
く、かつ、誘電体基板の位置ズレによる特性劣化量が少
なくばらつきが少ない特徴がある。一方、低域通過フィ
ルタ１６３では小型なサスペンデッド線路構造ながら、
特性インピーダンスのばらつきが少ない点は高域通過フ
ィルタと同様であるが、短絡手段等は無いため特性ズレ
はもともと少ない。したがって、この実施の形態７の分
波器では、構成要素となる２つのフィルタの特性ばらつ
きがいずれも少ない。このため、入力線路１５１におい
て良好な反射特性を広い周波数帯域にわたって得やす
く、特性が良好で、かつ、ばらつきが少ない分波器が得
られる効果を奏する。
【００６８】
【発明の効果】以上のように、この発明によれば、第１
の地導体と第１の誘電体基板間の空気層に第２の誘電体
基板を挿入するとともに、第２の地導体と第１の誘電体
基板間の空気層に第３の誘電体基板を挿入するように構
成したので、回路内を伝搬する高周波信号に対して波長
短縮効果をもたらして、回路の小型化を図ることができ
る効果がある。
の地導体と第１の誘電体基板間の空気層に第２の誘電体
基板を挿入するとともに、第２の地導体と第１の誘電体
基板間の空気層に第３の誘電体基板を挿入するように構
成したので、回路内を伝搬する高周波信号に対して波長
短縮効果をもたらして、回路の小型化を図ることができ
る効果がある。
【００６９】この発明によれば、第２の誘電体基板の厚
さを第１の地導体と第１の誘電体基板の間隔よりも薄く
して、第２の誘電体基板を第１の地導体と密着させる一
方、第３の誘電体基板の厚さを第２の地導体と第１の誘
電体基板の間隔よりも薄くして、第３の誘電体基板を第
２の地導体と密着させるように構成したので、ＰＩＭを
発生させることなく、特性が良好で、かつ、ばらつきの
少ない回路を実現することができる効果がある。
さを第１の地導体と第１の誘電体基板の間隔よりも薄く
して、第２の誘電体基板を第１の地導体と密着させる一
方、第３の誘電体基板の厚さを第２の地導体と第１の誘
電体基板の間隔よりも薄くして、第３の誘電体基板を第
２の地導体と密着させるように構成したので、ＰＩＭを
発生させることなく、特性が良好で、かつ、ばらつきの
少ない回路を実現することができる効果がある。
【００７０】この発明によれば、第２の誘電体基板の厚
さを第１の地導体と第１の誘電体基板の間隔よりも薄く
して、第２の誘電体基板を第１の誘電体基板と密着させ
る一方、第３の誘電体基板の厚さを第２の地導体と第１
の誘電体基板の間隔よりも薄くして、第３の誘電体基板
を第１の誘電体基板と密着させるように構成したので、
ＰＩＭを発生させることなく、特性が良好で、かつ、ば
らつきの少ない回路を実現することができるとともに、
耐電力を高めることができる効果がある。
さを第１の地導体と第１の誘電体基板の間隔よりも薄く
して、第２の誘電体基板を第１の誘電体基板と密着させ
る一方、第３の誘電体基板の厚さを第２の地導体と第１
の誘電体基板の間隔よりも薄くして、第３の誘電体基板
を第１の誘電体基板と密着させるように構成したので、
ＰＩＭを発生させることなく、特性が良好で、かつ、ば
らつきの少ない回路を実現することができるとともに、
耐電力を高めることができる効果がある。
【００７１】この発明によれば、入力線路と出力線路の
間に少なくとも１以上の直列キャパシタンス回路と並列
インダクタンス回路を交互に接続するとともに、その直
列キャパシタンス回路を挟む複数の並列インダクタンス
回路同士を対向して配置するようにストリップ導体を形
成する構成にしたので、特性が良好で、かつ、ばらつき
の少ない回路を実現することができる効果がある。
間に少なくとも１以上の直列キャパシタンス回路と並列
インダクタンス回路を交互に接続するとともに、その直
列キャパシタンス回路を挟む複数の並列インダクタンス
回路同士を対向して配置するようにストリップ導体を形
成する構成にしたので、特性が良好で、かつ、ばらつき
の少ない回路を実現することができる効果がある。
【００７２】この発明によれば、第１の地導体と第１の
誘電体基板間の空気層に第２の誘電体基板を挿入すると
ともに、第２の地導体と第１の誘電体基板間の空気層に
第３の誘電体基板を挿入する場合において、入力線路と
出力線路の間に少なくとも１以上の直列キャパシタンス
回路と並列インダクタンス回路を交互に接続するととも
に、その直列キャパシタンス回路を挟む複数の並列イン
ダクタンス回路同士を対向して配置するようにストリッ
プ導体を形成する構成にしたので、特性が良好で、か
つ、ばらつきの少ない回路を実現することができる効果
がある。
誘電体基板間の空気層に第２の誘電体基板を挿入すると
ともに、第２の地導体と第１の誘電体基板間の空気層に
第３の誘電体基板を挿入する場合において、入力線路と
出力線路の間に少なくとも１以上の直列キャパシタンス
回路と並列インダクタンス回路を交互に接続するととも
に、その直列キャパシタンス回路を挟む複数の並列イン
ダクタンス回路同士を対向して配置するようにストリッ
プ導体を形成する構成にしたので、特性が良好で、か
つ、ばらつきの少ない回路を実現することができる効果
がある。
【００７３】この発明によれば、直列キャパシタンス回
路を挟んで回路的に隣り合う並列インダクタンス回路同
士のなす角が９０度になるようにストリップ導体を形成
する構成にしたので、フィルタ特性の安定化を図ること
ができる効果がある。
路を挟んで回路的に隣り合う並列インダクタンス回路同
士のなす角が９０度になるようにストリップ導体を形成
する構成にしたので、フィルタ特性の安定化を図ること
ができる効果がある。
【００７４】この発明によれば、直列キャパシタンス回
路を挟んで回路的に隣り合う並列インダクタンス回路を
構成するショートスタブの線路を中途で折り曲げて、そ
のショートスタブの折り曲げ部分同士のなす角が９０度
になるようにストリップ導体を形成する構成にしたの
で、フィルタ特性の安定化を図ることができるととも
に、フィルタの小型化を図ることができる効果がある。
路を挟んで回路的に隣り合う並列インダクタンス回路を
構成するショートスタブの線路を中途で折り曲げて、そ
のショートスタブの折り曲げ部分同士のなす角が９０度
になるようにストリップ導体を形成する構成にしたの
で、フィルタ特性の安定化を図ることができるととも
に、フィルタの小型化を図ることができる効果がある。
【００７５】この発明によれば、入力線路と出力線路の
間に少なくとも１以上の直列キャパシタンス回路と並列
インダクタンス回路を交互に接続するとともに、その直
列キャパシタンス回路を挟む複数の並列インダクタンス
回路同士を対向して配置するように第１及び第２のスト
リップ導体を形成し、かつ、直列キャパシタンス回路を
挟んで回路的に隣り合う並列インダクタンス回路同士の
なす角が９０度になるように第１及び第２のストリップ
導体を形成する構成にしたので、フィルタ特性の安定化
を図ることができる効果がある。
間に少なくとも１以上の直列キャパシタンス回路と並列
インダクタンス回路を交互に接続するとともに、その直
列キャパシタンス回路を挟む複数の並列インダクタンス
回路同士を対向して配置するように第１及び第２のスト
リップ導体を形成し、かつ、直列キャパシタンス回路を
挟んで回路的に隣り合う並列インダクタンス回路同士の
なす角が９０度になるように第１及び第２のストリップ
導体を形成する構成にしたので、フィルタ特性の安定化
を図ることができる効果がある。
【００７６】この発明によれば、直列キャパシタンス回
路を挟んで回路的に隣り合う並列インダクタンス回路を
構成するショートスタブの線路を中途で折り曲げて、そ
のショートスタブの折り曲げ部分同士のなす角が９０度
になるように第１及び第２のストリップ導体を形成する
構成にしたので、フィルタ特性の安定化を図ることがで
きるとともに、フィルタの小型化を図ることができる効
果がある。
路を挟んで回路的に隣り合う並列インダクタンス回路を
構成するショートスタブの線路を中途で折り曲げて、そ
のショートスタブの折り曲げ部分同士のなす角が９０度
になるように第１及び第２のストリップ導体を形成する
構成にしたので、フィルタ特性の安定化を図ることがで
きるとともに、フィルタの小型化を図ることができる効
果がある。
【００７７】この発明によれば、回路構成が一端終端形
となるように直列キャパシタンス回路の容量値と並列イ
ンダクタンス回路のインダクタンス値が選定された高域
通過フィルタと、回路構成が一端終端形である低域通過
フィルタとを組み合わせて分波器を構成するように構成
したので、特性が良好で、かつ、ばらつきが少ない分波
器が得られる効果がある。
となるように直列キャパシタンス回路の容量値と並列イ
ンダクタンス回路のインダクタンス値が選定された高域
通過フィルタと、回路構成が一端終端形である低域通過
フィルタとを組み合わせて分波器を構成するように構成
したので、特性が良好で、かつ、ばらつきが少ない分波
器が得られる効果がある。
【図１】 この発明の実施の形態１による高周波回路を
示す分解構造図である。
示す分解構造図である。
【図２】 高周波回路の側方断面図である。
【図３】 誘電体基板２１を示す平面図である。
【図４】 通し穴の断面構造図である。
【図５】 この実施の形態１におけるサスペンデッドス
トリップ線路を示す断面構造図である。
トリップ線路を示す断面構造図である。
【図６】 高域通過フィルタのサスペンデッドストリッ
プ線路の断面における静電容量を近似的に表す回路図で
ある。
プ線路の断面における静電容量を近似的に表す回路図で
ある。
【図７】 高周波回路の側方断面図である。
【図８】 通し穴の断面構造図である。
【図９】 この発明の実施の形態３による高周波回路を
示す分解構造図である。
示す分解構造図である。
【図１０】 高周波回路の側方断面図である。
【図１１】 誘電体基板２１を示す平面図である。
【図１２】 誘電体基板２１と導体構造物３３ａ〜３３
ｃ，４２ａ〜４２ｃに位置ズレが起きたときに生じるス
タブ長誤差の一例を示す説明図である。
ｃ，４２ａ〜４２ｃに位置ズレが起きたときに生じるス
タブ長誤差の一例を示す説明図である。
【図１３】 誘電体基板２１と導体構造物３３ａ〜３３
ｃ，４２ａ〜４２ｃとの間の位置ズレの量及び方向と、
スタブ長誤差の関係を説明する説明図である。
ｃ，４２ａ〜４２ｃとの間の位置ズレの量及び方向と、
スタブ長誤差の関係を説明する説明図である。
【図１４】 誘電体基板２１と導体構造物３３ａ〜３３
ｃ，４２ａ〜４２ｃとの間の位置ズレの方向と、２つの
対向するスタブのスタブ長誤差の２乗和の関係を示すグ
ラフ図である。
ｃ，４２ａ〜４２ｃとの間の位置ズレの方向と、２つの
対向するスタブのスタブ長誤差の２乗和の関係を示すグ
ラフ図である。
【図１５】 この発明の実施の形態４による高周波回路
を示す分解構造図である。
を示す分解構造図である。
【図１６】 誘電体基板２１を示す平面図である。
【図１７】 この発明の実施の形態５による高周波回路
を示す分解構造図である。
を示す分解構造図である。
【図１８】 高周波回路の側方断面図である。
【図１９】 誘電体基板１１１を示す平面図である。
【図２０】 誘電体基板１２１を示す平面図である。
【図２１】 誘電体基板１１１，１１２を重ねて上方か
ら見た図であって、ストリップ導体パターンのオーバー
ラップを説明する説明図である。
ら見た図であって、ストリップ導体パターンのオーバー
ラップを説明する説明図である。
【図２２】 ヴィアホール部分の断面構造図である。
【図２３】 この発明の実施の形態６による高周波回路
を示す分解構造図である。
を示す分解構造図である。
【図２４】 誘電体基板１１１を示す平面図である。
【図２５】 誘電体基板１２１を示す平面図である。
【図２６】 誘電体基板１１１，１１２を重ねて上方か
ら見た図であって、ストリップ導体パターンのオーバー
ラップを説明する説明図である。
ら見た図であって、ストリップ導体パターンのオーバー
ラップを説明する説明図である。
【図２７】 この発明の実施の形態７による高周波回路
を示す分解構造図である。
を示す分解構造図である。
【図２８】 高周波回路の側方断面図である。
【図２９】 誘電体基板２１を示す平面図である。
【図３０】 分波器を示す構成図である。
【図３１】 従来の高周波回路を示す分解構造図であ
る。
る。
【図３２】 高周波回路の側方断面図である。
【図３３】 通し穴の断面構造図である。
２１ 誘電体基板（第１の誘電体基板）、２２ ストリ
ップ導体、２３ ストリップ導体、２４ａ，２４ｂ，２
４ｃ，２４ｄ 直列キャパシタンス回路、２５ａ，２５
ｂ，２５ｃ 並列インダクタンス回路、２６ａ，２６
ｂ，２６ｃ 通し穴、２７ａ，２７ｂ，２７ｃ ラン
ド、３１ 地導体（第１の地導体）、３２ａ，３２ｂ，
３２ｃ ネジ（短絡手段）、３３ａ，３３ｂ，３３ｃ
導体構造物（短絡手段）、４１ 地導体（第２の地導
体）、４２ａ，４２ｂ，４２ｃ 導体構造物（短絡手
段）、５１ 誘電体基板（第２の誘電体基板）、５２
ａ，５２ｂ，５２ｃ 通し穴（短絡手段）、６１ 誘電
体基板（第３の誘電体基板）、６２ａ，６２ｂ，６２ｃ
通し穴（短絡手段）、７１，７２ 空気層、１０１
誘電体基板（第１の誘電体基板）、１０２ 地導体（第
１の地導体）、１１１ 誘電体基板（第２の誘電体基
板）、１１２ａ，１１２ｂ ストリップ導体（第１のス
トリップ導体）、１１３ａ，１１３ｂ 並列インダクタ
ンス回路、１１４ａ，１１４ｂ，１１４ｃ ヴィアホー
ル（短絡手段）、１１５ａ，１１５ｂ，１１５ｃランド
（短絡手段）、１２１ 誘電体基板（第３の誘電体基
板）、１２２ ストリップ導体、１２３ ストリップ導
体、１２４ 並列インダクタンス回路、１２５ａ，１２
５ｂ，１２５ｃ ヴィアホール（短絡手段）、１２６
ａ，１２６ｂ，１２６ｃ ランド（短絡手段）、１３１
誘電体基板（第４の誘電体基板）、１３２ 地導体
（第２の地導体）、１３３ａ，１３３ｂ，１３３ｃ ヴ
ィアホール（短絡手段）、１４１ａ，１４１ｂ，１４１
ｃ，１４１ｄ 直列キャパシタンス回路、１５１ スト
リップ導体、１５２，１５５ ストリップ導体、１５３
ａ〜１５３ｄ 直列インダクタンス回路、１５４ａ〜１
５４ｃ 並列キャパシタンス回路、１６１ 高域通過フ
ィルタ、１６２ Ｔ分岐回路、１６３ 低域通過フィル
タ。
ップ導体、２３ ストリップ導体、２４ａ，２４ｂ，２
４ｃ，２４ｄ 直列キャパシタンス回路、２５ａ，２５
ｂ，２５ｃ 並列インダクタンス回路、２６ａ，２６
ｂ，２６ｃ 通し穴、２７ａ，２７ｂ，２７ｃ ラン
ド、３１ 地導体（第１の地導体）、３２ａ，３２ｂ，
３２ｃ ネジ（短絡手段）、３３ａ，３３ｂ，３３ｃ
導体構造物（短絡手段）、４１ 地導体（第２の地導
体）、４２ａ，４２ｂ，４２ｃ 導体構造物（短絡手
段）、５１ 誘電体基板（第２の誘電体基板）、５２
ａ，５２ｂ，５２ｃ 通し穴（短絡手段）、６１ 誘電
体基板（第３の誘電体基板）、６２ａ，６２ｂ，６２ｃ
通し穴（短絡手段）、７１，７２ 空気層、１０１
誘電体基板（第１の誘電体基板）、１０２ 地導体（第
１の地導体）、１１１ 誘電体基板（第２の誘電体基
板）、１１２ａ，１１２ｂ ストリップ導体（第１のス
トリップ導体）、１１３ａ，１１３ｂ 並列インダクタ
ンス回路、１１４ａ，１１４ｂ，１１４ｃ ヴィアホー
ル（短絡手段）、１１５ａ，１１５ｂ，１１５ｃランド
（短絡手段）、１２１ 誘電体基板（第３の誘電体基
板）、１２２ ストリップ導体、１２３ ストリップ導
体、１２４ 並列インダクタンス回路、１２５ａ，１２
５ｂ，１２５ｃ ヴィアホール（短絡手段）、１２６
ａ，１２６ｂ，１２６ｃ ランド（短絡手段）、１３１
誘電体基板（第４の誘電体基板）、１３２ 地導体
（第２の地導体）、１３３ａ，１３３ｂ，１３３ｃ ヴ
ィアホール（短絡手段）、１４１ａ，１４１ｂ，１４１
ｃ，１４１ｄ 直列キャパシタンス回路、１５１ スト
リップ導体、１５２，１５５ ストリップ導体、１５３
ａ〜１５３ｄ 直列インダクタンス回路、１５４ａ〜１
５４ｃ 並列キャパシタンス回路、１６１ 高域通過フ
ィルタ、１６２ Ｔ分岐回路、１６３ 低域通過フィル
タ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大橋 英征 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 宮▲ざき▼ 守▲やす▼ 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 栗原 学 神奈川県鎌倉市山崎25番地 菱電電子機工 株式会社内 (72)発明者 茶谷 嘉之 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5J006 HC24 JA03 JA04 JA05 JA23 KA11 KA22 LA21 NA04 NC02 NE03
Claims (10)
- 【請求項１】 ストリップ導体が形成された第１の誘電
体基板と、上記第１の誘電体基板の上面側に配置された
第１の地導体と、上記第１の誘電体基板の下面側に配置
された第２の地導体と、上記第１の地導体と上記ストリ
ップ導体を電気的に接続するとともに、上記第２の地導
体と上記ストリップ導体を電気的に接続する短絡手段と
を備えた高周波回路において、上記第１の地導体と上記
第１の誘電体基板間の空気層に第２の誘電体基板を挿入
するとともに、上記第２の地導体と上記第１の誘電体基
板間の空気層に第３の誘電体基板を挿入することを特徴
とする高周波回路。 - 【請求項２】 第２の誘電体基板の厚さを第１の地導体
と第１の誘電体基板の間隔よりも薄くして、上記第２の
誘電体基板を上記第１の地導体と密着させる一方、第３
の誘電体基板の厚さを第２の地導体と上記第１の誘電体
基板の間隔よりも薄くして、上記第３の誘電体基板を上
記第２の地導体と密着させることを特徴とする請求項１
記載の高周波回路。 - 【請求項３】 第２の誘電体基板の厚さを第１の地導体
と第１の誘電体基板の間隔よりも薄くして、上記第２の
誘電体基板を上記第１の誘電体基板と密着させる一方、
第３の誘電体基板の厚さを第２の地導体と上記第１の誘
電体基板の間隔よりも薄くして、上記第３の誘電体基板
を上記第１の誘電体基板と密着させることを特徴とする
請求項１記載の高周波回路。 - 【請求項４】 ストリップ導体が形成された第１の誘電
体基板と、上記第１の誘電体基板の上面側に配置された
第１の地導体と、上記第１の誘電体基板の下面側に配置
された第２の地導体と、上記第１の地導体と上記ストリ
ップ導体を電気的に接続するとともに、上記第２の地導
体と上記ストリップ導体を電気的に接続する短絡手段と
を備えた高周波回路において、入力線路と出力線路の間
に少なくとも１以上の直列キャパシタンス回路と並列イ
ンダクタンス回路を交互に接続するとともに、その直列
キャパシタンス回路を挟む複数の並列インダクタンス回
路同士を対向して配置するように上記ストリップ導体を
形成することを特徴とする高周波回路。 - 【請求項５】 入力線路と出力線路の間に少なくとも１
以上の直列キャパシタンス回路と並列インダクタンス回
路を交互に接続するとともに、その直列キャパシタンス
回路を挟む複数の並列インダクタンス回路同士を対向し
て配置するようにストリップ導体を形成することを特徴
とする請求項１から請求項３のうちのいずれか１項記載
の高周波回路。 - 【請求項６】 直列キャパシタンス回路を挟んで回路的
に隣り合う並列インダクタンス回路同士のなす角が９０
度になるようにストリップ導体を形成することを特徴と
する請求項４または請求項５記載の高周波回路。 - 【請求項７】 直列キャパシタンス回路を挟んで回路的
に隣り合う並列インダクタンス回路を構成するショート
スタブの線路を中途で折り曲げて、そのショートスタブ
の折り曲げ部分同士のなす角が９０度になるようにスト
リップ導体を形成することを特徴とする請求項４または
請求項５記載の高周波回路。 - 【請求項８】 第１の地導体が上面に施された第１の誘
電体基板と、上記第１の誘電体基板に積層され、第１の
ストリップ導体が上面に施された第２の誘電体基板と、
上記第２の誘電体基板に積層され、第２のストリップ導
体が上面に施された第３の誘電体基板と、上記第３の誘
電体基板に積層され、第２の地導体が上面に施された第
４の誘電体基板と、上記第１及び第２の地導体と上記第
１及び第２のストリップ導体を電気的に接続する短絡手
段とを備えた高周波回路において、入力線路と出力線路
の間に少なくとも１以上の直列キャパシタンス回路と並
列インダクタンス回路を交互に接続するとともに、その
直列キャパシタンス回路を挟む複数の並列インダクタン
ス回路同士を対向して配置するように上記第１及び第２
のストリップ導体を形成し、かつ、上記直列キャパシタ
ンス回路を挟んで回路的に隣り合う並列インダクタンス
回路同士のなす角が９０度になるように上記第１及び第
２のストリップ導体を形成することを特徴とする高周波
回路。 - 【請求項９】 直列キャパシタンス回路を挟んで回路的
に隣り合う並列インダクタンス回路を構成するショート
スタブの線路を中途で折り曲げて、そのショートスタブ
の折り曲げ部分同士のなす角が９０度になるように第１
及び第２のストリップ導体を形成することを特徴とする
請求項８記載の高周波回路。 - 【請求項１０】 回路構成が一端終端形となるように直
列キャパシタンス回路の容量値と並列インダクタンス回
路のインダクタンス値が選定された高域通過フィルタ
と、回路構成が一端終端形である低域通過フィルタとを
組み合わせて分波器を構成することを特徴とする請求項
１から請求項９のうちのいずれか１項記載の高周波回
路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001005731A JP4526713B2 (ja) | 2001-01-12 | 2001-01-12 | 高周波回路 |
| PCT/JP2002/000100 WO2002056409A1 (fr) | 2001-01-12 | 2002-01-10 | Circuit haute-frequence |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001005731A JP4526713B2 (ja) | 2001-01-12 | 2001-01-12 | 高周波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002217603A true JP2002217603A (ja) | 2002-08-02 |
| JP4526713B2 JP4526713B2 (ja) | 2010-08-18 |
Family
ID=18873739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001005731A Expired - Fee Related JP4526713B2 (ja) | 2001-01-12 | 2001-01-12 | 高周波回路 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4526713B2 (ja) |
| WO (1) | WO2002056409A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004091035A1 (ja) * | 2003-04-04 | 2004-10-21 | Nec Corporation | 広帯域回路 |
| US8073365B2 (en) | 2008-12-22 | 2011-12-06 | Sharp Kabushiki Kaisha | Ion generating device, charging device, and image forming apparatus |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3933647B2 (ja) | 2004-05-10 | 2007-06-20 | シャープ株式会社 | 消費電力解析防止機能つき半導体装置 |
| CA2875097C (en) | 2013-12-18 | 2022-02-22 | Com Dev International Ltd. | Transmission line circuit assemblies and processes for fabrication |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50100584A (ja) * | 1974-01-08 | 1975-08-09 | ||
| US3904997A (en) * | 1973-09-13 | 1975-09-09 | Microwave Ass | Trapped-radiation microwave transmission line |
| JPS62292003A (ja) * | 1986-06-11 | 1987-12-18 | Matsushita Electric Ind Co Ltd | フイルタ−回路 |
| JPS6444601A (en) * | 1987-08-12 | 1989-02-17 | Sharp Kk | Band-stop filter |
| JPH0344307U (ja) * | 1989-09-01 | 1991-04-24 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05259720A (ja) * | 1992-03-12 | 1993-10-08 | Ngk Insulators Ltd | マイクロ波用共振器内蔵配線基板 |
-
2001
- 2001-01-12 JP JP2001005731A patent/JP4526713B2/ja not_active Expired - Fee Related
-
2002
- 2002-01-10 WO PCT/JP2002/000100 patent/WO2002056409A1/ja active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3904997A (en) * | 1973-09-13 | 1975-09-09 | Microwave Ass | Trapped-radiation microwave transmission line |
| JPS50100584A (ja) * | 1974-01-08 | 1975-08-09 | ||
| JPS62292003A (ja) * | 1986-06-11 | 1987-12-18 | Matsushita Electric Ind Co Ltd | フイルタ−回路 |
| JPS6444601A (en) * | 1987-08-12 | 1989-02-17 | Sharp Kk | Band-stop filter |
| JPH0344307U (ja) * | 1989-09-01 | 1991-04-24 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004091035A1 (ja) * | 2003-04-04 | 2004-10-21 | Nec Corporation | 広帯域回路 |
| US7282963B2 (en) | 2003-04-04 | 2007-10-16 | Nec Corporation | Wide-band circuit coupled through a transmission line |
| US8073365B2 (en) | 2008-12-22 | 2011-12-06 | Sharp Kabushiki Kaisha | Ion generating device, charging device, and image forming apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4526713B2 (ja) | 2010-08-18 |
| WO2002056409A1 (fr) | 2002-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100551577B1 (ko) | 방향성 결합기 | |
| KR101405068B1 (ko) | 고주파 신호 선로 | |
| Maloratsky | Passive RF and microwave integrated circuits | |
| KR100282274B1 (ko) | 입체적으로 스트립선로를 사용한 전송회로 | |
| US6307451B1 (en) | Dielectric waveguide comprising connected dielectric strips | |
| US7319370B2 (en) | 180 degrees hybrid coupler | |
| US7009467B2 (en) | Directional coupler | |
| US9214715B2 (en) | Hybrid coupler device having plural transmission line structures with unwound-rewound geometry | |
| US20210288390A1 (en) | Transmission line member | |
| JP5153771B2 (ja) | 終端器 | |
| JP2002217603A (ja) | 高周波回路 | |
| EP0783773B1 (en) | Surface mounted directional coupler | |
| EP1480286A1 (en) | Microwave frequency surface mount components and methods of forming same | |
| US7525397B2 (en) | Stripline directional coupler having a wide coupling gap | |
| US9160052B2 (en) | Lange coupler and fabrication method | |
| JPS60153603A (ja) | 共平面回路 | |
| JPH06291524A (ja) | 高周波用結合器およびその設計方法 | |
| JPH03295302A (ja) | マイクロストリップ回路の製造方法 | |
| US11894597B2 (en) | Directional coupler and electronic component module | |
| JP6881678B2 (ja) | ミリ波モジュール、および、ミリ波モジュールの製造方法 | |
| JP2005033440A (ja) | 多層方向性結合器 | |
| JP2005012559A (ja) | カプラ及びカプラアレー | |
| JP2005018627A (ja) | データ転送回路基板 | |
| JP3772513B2 (ja) | 高周波モジュール | |
| JPH01117401A (ja) | 共平面回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070921 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071003 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071003 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071003 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080805 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100408 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100408 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100525 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100602 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |