TW201818521A - 電路接腳定位結構及焊接電路元件之製造方法 - Google Patents

電路接腳定位結構及焊接電路元件之製造方法 Download PDF

Info

Publication number
TW201818521A
TW201818521A TW105135910A TW105135910A TW201818521A TW 201818521 A TW201818521 A TW 201818521A TW 105135910 A TW105135910 A TW 105135910A TW 105135910 A TW105135910 A TW 105135910A TW 201818521 A TW201818521 A TW 201818521A
Authority
TW
Taiwan
Prior art keywords
positioning
conductor
circuit pin
patent application
positioning structure
Prior art date
Application number
TW105135910A
Other languages
English (en)
Inventor
陳宗錡
黃睦容
Original Assignee
唐虞企業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 唐虞企業股份有限公司 filed Critical 唐虞企業股份有限公司
Priority to TW105135910A priority Critical patent/TW201818521A/zh
Priority to CN201710136316.7A priority patent/CN106971995B/zh
Publication of TW201818521A publication Critical patent/TW201818521A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本創作係關於一種電路接腳定位結構及焊接元件之製造方法，其係應用於半導體之封裝結構，其主要包括有一定位支架、複數個導體件及一導體定位片，其中：該定位支架底面為設有具複數個定位孔之一導體定位區，而該定位支架背離該導體定位區之相對另一端為設有供一預設取放設備裝載之一操作部；該些導體件為定位於該些定位孔；及該導體定位片為設於該定位支架之頂面，並連接該些定位孔內之導體件的一端。

Description

電路接腳定位結構及焊接元件之製造方法
本發明係有關於半導體封裝技術，特別係有關於電路接腳定位結構及焊接元件之製造方法。
自積體電路(integrated circuit，IC)問世以來，由於各種電子組件(例如電晶體、二極體、電阻、電容等)的積體密度(integration density)不斷提高，半導體工業已經歷了連續的快速成長。在大多數的情況下，積體密度(integration density)的提高是因為最小特徵尺寸(minimum feature size)一再地縮小，且最小特徵尺寸的縮小可使更多的組件集成到一給定的面積中。
而較小的電子組件亦對應較小的封裝體(其比之前的封裝體使用更小的面積)。小尺寸的半導體封裝包括：四方扁平封裝(quad flat pack，QFP)、球格陣列(ball grid array，BGA)、覆晶封裝(flip chips，FC)、三維積體電路(three dimensional integrated circuits，3DICs)、晶圓級封裝(wafer level packages，WLPs)、堆疊封裝(package on package，PoP)元件。
且目前現有的封裝技術中，若欲將二不同的堆疊封裝件、面板/IC電路板之焊墊進行相互接合，一般係使用具金屬顆粒的導電膠、焊錫或非導電膠等接合材料來進行接合。在堆疊封裝中，可分別封裝多個半導體晶片而形成多個封裝體、或是將多個半導體晶片封裝於一封裝體 中，然後，可連接多個封裝體以形成一堆疊封裝件，如此一來，可結合位於不同封裝體中的半導體晶片以執行預定的工作。這些分開的獨立封裝體可彼此電性連接，例如，使用接觸凸塊或是其他連接件。而該些堆疊封裝件於相互連接時具有以下問題，當於現有堆疊封裝件置放焊墊或其相可供導體件時，其擺設為逐一置放於相對應堆疊封裝件的焊墊上，對於製程時間過於冗長且無效率，而傳統之焊墊組裝結構及設置方式，如遇到需要重新加工之情況，由於只能將整個封裝結構捨棄，無法重新加工造成物料及相關成本之浪費，該封裝堆疊件加熱時亦容易因發生翹曲變形的問題而有待解決。
是以，如何解決習用之問題與缺失，即為從事此行業之相關廠商所亟欲研究改善之方向所在者。
故，發明創作人有鑑於現有電路接腳之問題與缺失，乃搜集相關資料經由多方評估及考量，並利用從事於此行業之多年研發經驗不斷試作與修改，始設計出此種電路接腳之定位結構及焊接元件之製造方法之發明誕生。
本創作之主要目的乃在於一種電路接腳之定位結構，並非透過一取放設備將一導體件逐一擺放到堆疊封裝件之預設電路接點，而是透過將複數個導體件預先收容於一定位支架上相對應之定位孔內，利用導體定位片黏著導體件，能夠一次性地將該些導體件準確地置放於堆疊封裝件之預設電路接點，達到提升生產效率及整體良率之功效。
本創作之另一主要目的乃在於一種電路接腳之定位結構， 其中該導體件與相對應之預設電路接點為獨立設置，當導體件與相對應預設電路接點發生焊接不良之情況，可單獨將發生不良之導體件進行重新加工，減少因不良而產生報廢品之情況，使成本減少。
本創作之再一主要目的乃在於一種焊接元件之製造方法，將預先收容於一定位支架之定位孔的該些導體件，透過一導體定位片黏著導體件，使該定位支架透過一取放設備能夠順利將導體件移動到預設電路接點，當電路接點或該導體件的焊料透過加熱設備焊固於相對一方，定位支架及導體定位片能夠順利從導體件分離，達到提升製程效率功效。
本創作之再一主要目的乃在於一種焊接元件之製造方法，將預先收容於一定位支架定位孔之該些導體件，透過一導體定位片黏著導體件，使該定位支架透過一取放設備能夠順利將導體件移動到預設電路接點，當電路接點或該導體件的焊料透過加熱設備焊固於相對一方，定位支架與導體件固定於預設電路接點上，而導體定位片透過取放設備移除，達到提升製程效率之功效。
1‧‧‧電路接腳定位結構
2‧‧‧定位支架
20‧‧‧操作部
200‧‧‧操作孔槽
201‧‧‧操作凸塊
202‧‧‧吸取面
203‧‧‧底面
204‧‧‧頂面
205‧‧‧配置孔
206‧‧‧定位斜塊
207‧‧‧支撐邊部
21‧‧‧導體定位區
22‧‧‧定位孔
220‧‧‧開口
23‧‧‧收容空間
24‧‧‧支撐柱
3‧‧‧導體件
30‧‧‧黏固部
31‧‧‧接觸部
4‧‧‧堆疊封裝件
40‧‧‧預設電路接點
5‧‧‧取放設備
6‧‧‧加熱設備
7‧‧‧導體定位片
70‧‧‧表層
71‧‧‧黏著層
第一圖係為本創作第一較佳實施例之立體圖。
第二圖係為本創作第一較佳實施例之另一角度立體圖。
第三圖係為本創作第一較佳實施例之立體分解圖。
第四圖係為本創作第一較佳實施例之剖視暨局部放大圖。
第五圖係為本創作第一較佳實施例之組裝示意圖(一)。
第六圖係為本創作第一較佳實施例之組裝示意圖(二)。
第七圖係為本創作第一較佳實施例之操作流程圖(一)。
第八圖係為本創作第一較佳實施例之操作流程圖(二)。
第九圖係為本創作第一較佳實施例之操作流程圖(三)。
第十圖係為本創作第一較佳實施例之操作流程圖(四)。
第十一圖係為本創作第一較佳實施例之操作流程圖(五)。
第十二圖係為本創作第二較佳實施例之操作流程圖。
第十三圖係為本創作第三較佳實施例之定位支架立體分解圖。
第十四圖係為本創作第四較佳實施例之立體分解圖。
第十五圖係為本創作第一較佳實施例之組裝流程圖(一)。
第十六圖係為本創作第一較佳實施例之組裝流程圖(二)。
第十七圖係為本創作第一較佳實施例之組裝流程圖(三)。
第十八圖係為本創作第一較佳實施例之組裝流程圖(四)。
第十九圖係為本創作第五較佳實施例之立體示意圖。
第二十圖係為本創作第六較佳實施例之立體示意圖。
第二十一圖係為本創作第七較佳實施例之立體示意圖。
為達成上述目的及功效，本創作所採用之技術手段及其構造，茲繪圖就本創作之較佳實施例詳加說明其構造與功能如下，俾利完全瞭解。
請同時參閱第一至七圖所示，係為本創作之第一較佳實施例，由圖中所示可以清楚看出，本發明為一種電路接腳定位結構1，為係 用於半導體之封裝結構上，包括有定位支架2、導體件3及導體固定片7，故就本案之主要構件及特徵詳述如后，其中：該定位支架2可為塑膠材質或金屬材質製成，其為設有上下相對應之底面203及頂面204，且於底面203處為設有一導體定位區21，該導體定位區21為設有複數個定位孔22，該些定位孔22二端為設有供導體件3置入之開口220，而該定位支架2背離該導體定位區21之相對另一端為設有供預設取放設備(圖面未示)裝載之一操作部20，此較佳實施例中該些定位孔22沿底面203之周圍繞設為至少二排以上，且該些定位孔22為圓形孔設置，但實際使用時，惟並不限於圓形孔、矩形孔、多邊形孔、異形孔或其他相似之形狀設置，定位支架2之底面203中央處朝內凹陷形成用以供晶片件(圖面未示)或電阻件(圖面未示)收容之一收容空間23，而該操作部20上為設有至少一個從底面處204朝上穿透操作部20之操作孔槽200，該操作孔槽200為數量四個設置，且該操作孔槽200之外觀形似矩形狀，且於操作部20中央處為設有供預設取放設備(圖面未示)使用之吸取面202，而定位支架2於底面203相交之角落為設有用以供導體件3封裝製程時用以定位預定高度之支撐柱24。
複數個導體件3，該些導體件3於較佳實施例中為圓柱狀之設置，該導體件3為包含一黏固部30及一接觸部31，該些導體件3之黏固部30以黏著於導體定位件7之方式定位於該些定位孔22內，且該些導體件3可由定位孔22的任一開口220處將導體件3置入於內，而該接觸部31露出於定位支架2導體定位區21之定位孔22之外。
一導體定位片7，該導體定位片7為設有一表層70及一黏著層71，其中該表層70為PET聚酯薄膜(MYLAR)材質製成或實質能與前述材質達到相同功效之材質製成，該導體定位片7覆蓋於定位支架2之頂面204，設於定位支架2定位孔22內之該些導體件3一端之黏固部30黏著於導體定位片7之黏著層71，使導體件3定位於定位支架2。
請同時參閱第一至六圖所示，為本創作之較佳實施例於組裝前、組裝後流程，其中該定位支架2之定位孔22預先從開口處220置入複數個導體件3，惟開口220並不侷限於底面203處，頂面處204亦可設有開口220用以供導體件3置入，當導體件3於定位孔22內，導體件3的接觸部31露出於定位支架2開口220之外，而該些導體件3之黏固部之端部露出於頂面之開口220外，並將導體定位片7設置於定位支架2之頂面204，導體定位片7一側所設黏著層71貼附於頂面204處露出之黏固部30及頂面204，俾使導體件3能夠定位於定位支架上2。
請同時參閱第七至十一圖所示，為本創作之第一較佳實施例中使用時示意圖，當生產線之取放設備5抓取或吸取該電路接腳定位結構1時，將其擺放至已於生產線之堆疊封裝件4上，該堆疊封裝件4可為電路基板、堆疊封裝組件或其他相類似可供堆疊封裝用之元件等，透過支撐柱24之限位導體件3能提供定位支架2一較佳高度且減少接觸面之限位方式，藉此減少導體件3因定位支架2定位孔22接觸面積過大而發生干涉情況，透過加熱設備6將設於堆疊封裝件4上或是接觸部31上焊料融 化，移出加熱設備6待焊料確實焊固後，透過取放設備5移除塑膠材質之定位支架2及於定位支架2頂面204之導體定位片7，已導體件3焊固於預設電路接點40上，此為第一較佳實施例之一次焊接程序完成，於此移除定位支架2及導體定位片7之實施例中，塑膠材質製成之定位支架2亦可為金屬材質製成。
請參閱第十二圖所示，為本創作之第二較佳實施例中使用時示意圖，與上述第一實施例不同處在於，當透過取放設備5移除定位支架2頂面204之導體定位片7，該導體件3已焊固於預設電路接點40上，而定位支架2為續為後續封裝流程，此為第二較佳實施例之一次焊接程序完成。
請同時參閱第十三圖所示，為本創作第三較佳實施例定位支架之立體分解圖，與上述第一實施例不同處在於，操作部20與定位支架2為分離式之設置，定位支架2中央為設有一配置孔205用以供操作部20安裝設置，該操作部20之側壁為設有用以卡固該配置孔之複數個定位斜塊206，該操作部20之側壁相鄰定位斜塊206處之下方邊緣處朝外延伸局部繞設有一支撐邊部207，操作部20由配置孔205進入後，定位斜塊206用以導引定位支架2通過配置孔205，使配置孔205周圍之邊緣卡固於定位斜塊206及支撐邊部207之間，組裝成一定位支架2結構
請同時參閱第十四圖所示，為本創作之第四較佳實施例中使用時示意圖，與上述第一實施例不同處在於，其為金屬材質製作之定位支架2為單件式設置，為定位支架2之另一實施態樣，定位支架2操作部2 0僅設有一配置孔205設置於頂面204，當導體件3焊固後，透過取放設備(圖面未示)透過吸取方式或夾取方式移除定位支架2及導體定位片7。
同時參閱第一至十六圖所示，為本創作之第一較佳實施例之電路接腳定位結構1使用於封裝結構上，其焊接電路元件之製造方法，係包含以下步驟：
第一步驟(A)(S701)：生產線提供至少一堆疊封裝件4，該堆疊封裝件4具有複數個預設電路接點40，其中該生產線之堆疊封裝件4可透過履帶傳輸或是吸取方式移動於生產線之上；
第二步驟(B)(S702)：生產線之一取放設備5裝載一電路接腳定位結構1，其中該電路接腳定位結構1為設有一塑膠材料製作定位支架2與複數個導體件3及一導體定位片7，該導體定位片7為PET聚酯薄膜(MYLAR)材質製成，且該導體定位片7一側表面側設有黏著層71，該些導體件3係透過導體定位片7黏著定位於該定位支架2；
第三步驟(C)(S703)：透過取放設備5將電路接腳定位結構1置放於生產線的堆疊封裝件4上，預設電路接點40與電路接腳定位結構1之導體件3相接觸，此時於堆疊封裝件4或者是導體件3上已預先佈滿焊料，準備將二者一同置放於加熱設備6之內；
第四步驟(D)(S704)：後將堆疊封裝件4與電路接腳定位結構1二者放到一加熱設備6，加熱至堆疊封裝件4或電路接腳定位結構1之焊料熔化溫度，焊料融化暫時將二者相互連接；
第五步驟(E)(S705)：將已焊接堆疊封裝件4與電路 接腳定位結構1移出該加熱設備6之外，經過一較佳時間冷卻使二者相互焊固；
第六步驟(F)(S706)：塑膠材質之定位支架2及導體定位片利用取放設備5將該電路接腳定位結構1之定位支架2移除，該些導體件3為焊固於堆疊封裝件4上，而移除後之塑膠材質之定位支架2及導體定位片為取放設備5所拋棄，即組裝成封裝結構，且於此步驟中亦可檢視該導體件3是否為焊接不良而進行檢驗。
第七步驟(G)(S707)：生產線提供其他堆疊封裝件4堆疊於導體件3之另一端，重複上述第一步驟(A)~至第六步驟(F)直到堆疊達到封裝結構的預定封裝狀態，透過上述步驟能達減少時間成本、操作方便、相互對正之功效。
而上述較佳實施例之製造方法中的定位支架2，可依需求決定定位支架2是否封裝堆疊於封裝結構之內，但如果定位支架2為金屬材質則不能封裝於封裝結構之內，同時參閱第一至十八圖所示，為本創作之第一較佳實施例之電路接腳定位結構1使用於封裝結構上，但封裝流程略有不同，其焊接電路元件之製造方法，係包含以下步驟：
第一步驟(A)(S801)：生產線提供至少一堆疊封裝件4，該堆疊封裝件4具有複數個預設電路接點40，其中該生產線之堆疊封裝件4可透過履帶傳輸或是吸取方式移動於生產線之上；
第二步驟(B)(S802)：生產線之一取放設備5裝載一電路接腳定位結構1，其中該電路接腳定位結構1為設有一塑膠材料製作 定位支架2與複數個導體件3及一導體定位片7，該導體定位片為PET聚酯薄膜(MYLAR)材質製成，且該導體定位片7一側表面側設有黏著層71，該些導體件3係透過導體定位片7黏著定位於該定位支架2；
第三步驟(C)(S803)：透過取放設備5將電路接腳定位結構1置放於生產線的堆疊封裝件4上，預設電路接點40與電路接腳定位結構1之導體件3相接觸，此時於堆疊封裝件4或者是導體件3上已預先佈滿焊料，準備將二者一同置放於加熱設備6之內；
第四步驟(D)(S804)：後將堆疊封裝件4與電路接腳定位結構1二者放到一加熱設備6，加熱至堆疊封裝件4或電路接腳定位結構1之焊料熔化溫度，焊料融化暫時將二者相互連接；
第五步驟(E)(S805)：將已焊接堆疊封裝件4與電路接腳定位結構1移出該加熱設備6之外，經過一較佳時間冷卻使二者相互焊固；
第六步驟(F)(S806)：塑膠材質之定位支架2上之導體定位片利用取放設備5將該導體定位片7移除，該些導體件3為焊固於堆疊封裝件4上，而移除後導體定位片7為取放設備5所拋棄，即組裝成封裝結構，且於此步驟中亦可檢視該導體件3是否為焊接不良而進行檢驗。
第七步驟(G)(S807)：生產線提供其他堆疊封裝件4堆疊於導體件3之另一端，重複上述第一步驟(A)~至第六步驟(F)直到堆疊達到封裝結構的預定封裝狀態，透過上述步驟能達減少時間成本、操作方便、相互對正之功效。
請參閱第十九圖所示，係為本創作第五較佳實施例之立體圖，其不同處在於：第五較佳實施例之定位支架2於頂面處204所設操作部20為設有至少一個由頂面204朝外延伸之操作凸塊201，該操作凸塊201可透過由取放裝置(圖面未示)以夾取或是卡勾方式該操作凸塊201之方式連接，更以上所揭露者，僅是本發明之較佳實施方式而已，自不能以此而拘限本發明之權利範圍。
請參閱第二十圖所示，係為本創作第六較佳實施例之立體圖，其不同處在於：第六較佳實施例之該操作部20於定位支架2之側壁處為設有至少一個操作孔槽200，該操作孔槽200可透過由取放裝置以夾取方式該操作孔槽200之方式連接，更以上所揭露者，僅是本發明之較佳實施例而已，自不能以此而拘限本發明之權利範圍。
請參閱第二十一圖所示，係為本創作第七較佳實施例之立體圖，其二者間不同處在於：第七較佳實施例之該操作部20於定位支架2之側壁處為設有至少一個操作凸塊201，更以上所揭露者，僅是本發明之較佳實施例而已，自不能以此而拘限本發明之權利範圍。
惟，以上所揭露者，僅是本發明之較佳實施例而已，自不能以此而拘限本發明之權利範圍，因此運用本發明之專利範圍所做之均等變化與修飾，仍應包含於本發明所涵蓋之專利範圍內。
故舉凡可達成前述效果之結構、裝置皆應受本創作所涵蓋，此種簡易修飾及等效結構變化，均應同理包含於本創作之專利範圍內，合予陳明。
綜上所述，本創作上述電路接腳定位結構及焊接電路元件 之製造方法於使用時，為確實能達到其功效及目的，故本創作誠為一實用性優異之創作，為符合發明專利之申請要件，爰依法提出申請，盼 審委早日賜准本案，以保障創作人之辛苦創作，倘若 鈞局審委有任何稽疑，請不吝來函指示，創作人定當竭力配合，實感德便。

Claims (32)

  1. 一種電路接腳定位結構，為適用於半導體之封裝結構，尤指用以將複數個導體件設置於堆疊封裝件之預設電路接點的定位結構，其主要包括有一定位支架、複數個導體件及一導體定位片，其中：該定位支架底面為設有具複數個定位孔之一導體定位區，而該定位支架背離該導體定位區之相對另一端為設有供一預設取放設備裝載之一操作部；該些導體件為定位於該些定位孔；及該導體定位片為設於該定位支架之頂面，並連接該些定位孔內之導體件的一端。
  2. 如申請專利範圍第1項所述之電路接腳定位結構，其中該定位支架之複數個定位孔為沿著該底面之周緣繞設。
  3. 如申請專利範圍第2項所述之電路接腳定位結構，其中該定位支架之複數個定位孔為沿著該底面之周緣繞設為至少二排以上。
  4. 如申請專利範圍第3項所述之電路接腳定位結構，其中該定位支架之複數個定位孔可為矩形孔、圓形孔、多邊形孔或其他相似之形狀設置。
  5. 如申請專利範圍第1項所述之電路接腳定位結構，其中該定位支架為透過一預設取放設備裝載該操作部，俾使移動該定位支架至該堆疊封裝件之預設電路接點，該定位支架於該些導體件一端焊固預設電路接點後移除。
  6. 如申請專利範圍第1至5項其中任一項所述之電路接腳定位結構，其中該定位支架之底面中間處朝內凹陷形成有一收容空間。
  7. 如申請專利範圍第1項所述之電路接腳定位結構，其中該操作部為設於定位支架底面之相對一端，該操作部於頂面設有一操作部。
  8. 如申請專利範圍第1或7項其中任一項所述之電路接腳定位結構，其中該操作部為設於定位支架底面之相對一端，而操作部為設有至少一個由底面朝頂面方向用以貫穿定位支架之操作孔槽。
  9. 如申請專利範圍第1項所述之電路接腳定位結構，其中該操作部於定位支架之側壁處為設有至少一個操作孔槽。
  10. 如申請專利範圍第1項所述之電路接腳定位結構，其中該操作部於定位支架之側壁處為設有至少一個操作凸塊。
  11. 如申請專利範圍第1項所述之電路接腳定位結構，其中該導體件可為圓柱狀、圓管狀、多邊形柱狀、多邊形管狀或其他相似形狀之導體件。
  12. 如申請專利範圍第1項所述之電路接腳定位結構，其中該導體定位片為PET聚酯薄膜(MYLAR)材質製成，且該導體定位片一側表面側設有黏著層。
  13. 如申請專利範圍第12項所述之電路接腳定位結構，其中該導體件為利用該導體定位片黏著導體件，將該導體件定位於定位支架內。
  14. 如申請專利範圍第1項所述之電路接腳定位結構，其中該定位支架為金屬材質製作。
  15. 如申請專利範圍第1項所述之電路接腳定位結構，其中該定位支架為塑膠材質製作。
  16. 如申請專利範圍第1項所述之電路接腳定位結構，其中該定位支架之操作部為設有供一預設取放設備使用之一吸取面。
  17. 如申請專利範圍第1項所述之電路接腳定位結構，其中該定位孔一 端為設有一開口，該導體件自該開口進入該定位孔定位。
  18. 如申請專利範圍第1項所述之電路接腳定位結構，其中該導體定位區為底面朝內凹陷且形成有一接觸區。
  19. 如申請專利範圍第1項所述之電路接腳定位結構，其中該定位支架之底面為設有供該些導體件定位預設高度之支撐柱。
  20. 如申請專利範圍第1項所述之電路接腳定位結構，其中該定位支架中央為設有一配置孔用以供操作部安裝設置，該操作部之側壁為設有用以卡固該配置孔之複數個定位斜塊，該操作部之側壁相鄰定位斜塊處之下方邊緣處朝外延伸繞設有一支撐邊部
  21. 一種焊接電路元件之製造方法，為適用於半導體之封裝結構，其包括以下步驟：(A)生產線提供至少一堆疊封裝件，該堆疊封裝件具有複數個預設電路接點；(B)生產線之一取放設備裝載一電路接腳定位結構，該定位結構為包括有一定位支架、複數個導體件及一導體定位片；(C)透過預設取放設備將電路接腳定位結構置放於生產線的堆疊封裝件上，其預設電路接點與電路接腳定位結構之導體件相接觸；(D)後將堆疊封裝件與電路接腳定位結構二者放到一加熱設備，加熱至堆疊封裝件或電路接腳定位結構之焊料熔化溫度；(E)將已焊接堆疊封裝件與電路接腳定位結構移出該加熱設備之外；(F)利用取放設備將該電路接腳定位結構之定位支架及該導體定位片移除。
  22. 如申請專利範圍第21項所述之焊接電路元件之製造方法，其中更包含一個重複步驟(G)生產線提供其他堆疊封裝件堆疊於導體件之 另一端，重複上述步驟(A)~(F)直到堆疊達到封裝結構的預定封裝狀態。
  23. 如申請專利範圍第21或22項其中任一項所述之焊接電路元件之製造方法，其中所述(B)該一定位支架為塑膠材質製成。
  24. 如申請專利範圍第21或22項其中任一項所述之焊接電路元件之製造方法，其中所述(B)該一定位支架為金屬材質製成。
  25. 如申請專利範圍第24項所述之電路接腳定位結構，其中所述(B)該導體定位片為PET聚酯薄膜(MYLAR)材質製成，且該導體定位片一側表面側設有黏著層。
  26. 如申請專利範圍第25項所述之電路接腳定位結構，其中所述(B)該導體件為利用該導體定位片黏著導體件，將該導體件定位於定位支架內。
  27. 一種焊接電路元件之製造方法，為適用於半導體之封裝結構，其包括以下步驟：(A)生產線提供至少一堆疊封裝件，該堆疊封裝件具有複數個預設電路接點；(B)生產線之一取放設備裝載一電路接腳定位結構；(C)透過取放設備將電路接腳定位結構置放於生產線的堆疊封裝件上，其預設電路接點與電路接腳定位結構之導體件相接觸；(D)後將堆疊封裝件與電路接腳定位結構二者放到一加熱設備，加熱至堆疊封裝件或電路接腳定位結構之焊料熔化溫度；(E)將已焊接堆疊封裝件與電路接腳定位結構移出該加熱設備之外；(F)利用取放設備將該電路接腳定位結構之導體定位片移除。
  28. 如申請專利範圍第27項所述之焊接電路元件之製造方法，其中更 包含一個重複步驟(G)生產線提供其他堆疊封裝件堆疊於導體件之另一端，重複上述步驟(A)~(F)直到堆疊達到封裝結構的預定封裝狀態。
  29. 如申請專利範圍第27或28項其中任一項所述之焊接電路元件之製造方法，其中所述(B)該一定位支架為塑膠材質製成。
  30. 如申請專利範圍第27或28項其中任一項所述之焊接電路元件之製造方法，其中所述(B)該一定位支架為金屬材質製成。
  31. 如申請專利範圍第30項所述之電路接腳定位結構，其中所述(B)該導體定位片為PET聚酯薄膜(MYLAR)材質製成，且該導體定位片一側表面側設有黏著層。
  32. 如申請專利範圍第31項所述之電路接腳定位結構，其中所述(B)該導體件為利用該導體定位片黏著導體件，將該導體件定位於該定位支架內。
TW105135910A 2016-11-04 2016-11-04 電路接腳定位結構及焊接電路元件之製造方法 TW201818521A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105135910A TW201818521A (zh) 2016-11-04 2016-11-04 電路接腳定位結構及焊接電路元件之製造方法
CN201710136316.7A CN106971995B (zh) 2016-11-04 2017-03-09 电路接脚定位结构及其焊接电路组件制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105135910A TW201818521A (zh) 2016-11-04 2016-11-04 電路接腳定位結構及焊接電路元件之製造方法

Publications (1)

Publication Number Publication Date
TW201818521A true TW201818521A (zh) 2018-05-16

Family

ID=59329620

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105135910A TW201818521A (zh) 2016-11-04 2016-11-04 電路接腳定位結構及焊接電路元件之製造方法

Country Status (2)

Country Link
CN (1) CN106971995B (zh)
TW (1) TW201818521A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110534451A (zh) * 2018-05-25 2019-12-03 唐虞企业股份有限公司 一种导电端子置件设备及其导电端子置件方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1250839A (zh) * 1969-05-02 1971-10-20
JPH06124953A (ja) * 1992-10-12 1994-05-06 Matsushita Electron Corp 半導体装置のバンプ形成方法
JP3331745B2 (ja) * 1994-06-08 2002-10-07 株式会社村田製作所 半田バンプの形成方法
JPH0897399A (ja) * 1994-09-28 1996-04-12 Fujitsu Ltd 半導体チップ及びその製造方法、半導体装置及びその製造方法並に半導体装置の実装構造
GB2324649A (en) * 1997-04-16 1998-10-28 Ibm Shielded semiconductor package
US6268275B1 (en) * 1998-10-08 2001-07-31 Micron Technology, Inc. Method of locating conductive spheres utilizing screen and hopper of solder balls
JP2004063943A (ja) * 2002-07-31 2004-02-26 Koa Corp 導電パターン形成方法
TW200414858A (en) * 2003-01-15 2004-08-01 Senju Metal Industry Co Apparatus and method for aligning and attaching solder columns to a substrate
TWI361482B (en) * 2007-05-10 2012-04-01 Siliconware Precision Industries Co Ltd Flip-chip semiconductor package structure and package substrate applicable thereto
US8120175B2 (en) * 2007-11-30 2012-02-21 International Business Machines Corporation Soft error rate mitigation by interconnect structure
US7918668B1 (en) * 2010-02-22 2011-04-05 Tyco Electronics Corporation Socket connector assembly with conductive posts

Also Published As

Publication number Publication date
CN106971995B (zh) 2019-08-06
CN106971995A (zh) 2017-07-21

Similar Documents

Publication Publication Date Title
TWI534970B (zh) 封裝堆疊裝置及其製法
TWI533771B (zh) 無核心層封裝基板及其製法
US8785245B2 (en) Method of manufacturing stack type semiconductor package
TW201603224A (zh) 打線接合件支撐結構以及使用打線接合件的微電子封裝包
JPH04129262A (ja) 薄いモールド型表面実装電子デバイス及びその製造法
US20200152607A1 (en) Method of fabricating electronic package structure with multiple electronic components
US10950464B2 (en) Electronic device module and manufacturing method thereof
TWI648828B (zh) 電路接腳定位結構及焊接電路元件之製造方法
US20040227223A1 (en) Semiconductor device, electronic device, electronic apparatus, and methods for manufacturing semiconductor device and electronic device
US9258890B2 (en) Support structure for stacked integrated circuit dies
TWI691025B (zh) 電子封裝件及其製法與承載結構
KR100571512B1 (ko) 소잉소터장치의 반도체 패키지 이송방법 및 그 시스템
TW201818521A (zh) 電路接腳定位結構及焊接電路元件之製造方法
TWI654722B (zh) 半導體裝置
US20090194872A1 (en) Depopulating integrated circuit package ball locations to enable improved edge clearance in shipping tray
TWI555101B (zh) 封裝結構及其製法
TW201618254A (zh) 封裝結構及其製法與封裝基板
US10083932B2 (en) Package on package arrangement and method
JP2006190834A (ja) 半導体パッケージ及びフレキシブルサーキット基板
EP3982400A1 (en) Apparatus, system, and method for utilizing package stiffeners to attach cable assemblies to integrated circuits
TW201508877A (zh) 半導體封裝件及其製法
US7180171B1 (en) Single IC packaging solution for multi chip modules
TWI389270B (zh) 單一晶粒尺寸半導體元件絕緣被覆結構及其製程
CN106601639B (zh) 不着检出测试方法及其所用的基板与压板
US20080272480A1 (en) Land grid array semiconductor package