CN110534451A - 一种导电端子置件设备及其导电端子置件方法 - Google Patents

一种导电端子置件设备及其导电端子置件方法 Download PDF

Info

Publication number
CN110534451A
CN110534451A CN201810517737.9A CN201810517737A CN110534451A CN 110534451 A CN110534451 A CN 110534451A CN 201810517737 A CN201810517737 A CN 201810517737A CN 110534451 A CN110534451 A CN 110534451A
Authority
CN
China
Prior art keywords
conductive terminal
carrier
sets
temporarily
sets part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810517737.9A
Other languages
English (en)
Inventor
陈盈仲
黄睦容
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tarng Yu Enterpries Co Ltd
Original Assignee
Tarng Yu Enterpries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tarng Yu Enterpries Co Ltd filed Critical Tarng Yu Enterpries Co Ltd
Priority to CN201810517737.9A priority Critical patent/CN110534451A/zh
Publication of CN110534451A publication Critical patent/CN110534451A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67138—Apparatus for wiring semiconductor or solid state device

Abstract

一种导电端子置件设备及其导电端子置件方法，用于将多个导电端子分别置件到电路载体上的板端置件区域，该导电端子置件设备包括：载体，该载体具有载体置件区域，该多个导电端子按排列方式依序排列于该载体置件区域；真空吸座，该真空吸座具有多个真空吸嘴，各该真空吸嘴分别对应于该多个导电端子的其中一个；及处理器，该处理器令该载体接近真空吸座，或令真空吸座接近该载体，直到该多个真空吸嘴分别对准所对应的导电端子，接着，令各该真空吸嘴吸取该载体置件区域的导电端子，而后令该真空吸座带动所吸取的导电端子到电路载体，以将该多个导电端子按排列方式依据排列且实质同步分别置件到该板端置件区域，而完成多个导电端子的置件。

Description

一种导电端子置件设备及其导电端子置件方法
技术领域
本发明涉及一种导电端子置件设备及其导电端子置件方法，尤其涉及一种可实质同步地将多个导电端子置件到电路载体的导电端子置件设备及其导电端子置件方法。
背景技术
因手机通讯产品与消费性电子朝向轻薄短小的发展趋势，使得芯片设计越趋复杂与微小化，随着半导体制程技术能力不断向上提升，半导体芯片的功能日益强大，以致半导体芯片讯号的传输量逐渐增加，过去以导线架(Lead-Frame)的封装形式已逐渐无法满足市场的需求。
由低阶的DIP(Dual In-Line Package)、SOP(Small Out-Line Package)、TSOP等逐渐走向以IC载板的闸球数组(BGA)、覆晶(Flip Chip；FBGA)、晶圆尺寸封装(WLCSP)、系统芯片封装(System in Package；SIP)，乃至于3D封装等高阶型态封装，这些都是为了满足终端应用市场的需求。
是以，上述该些封装制程中的导电端子置件方式，以往将导电端子置放默认电路载体，从而使导电端子排成之预定形状或置放的位置，需提供不预定长度之一导体至送料平台，藉由送料平台将该导体送至冲压模块裁切预定长度的端子，提供置件移动模块将脱离冲压模块的该端子依序逐一置放到电路载体上，即实施多次性的置件流程，而后，再通过表面粘着技术将端子与电路载体结合。
因此，如何改善上述缺失，从而简化导电端子置件程序，实为所属技术领域人士所亟待解决的问题。
发明内容
因此，发明人有鉴于惯用导电端子置件问题与缺失，搜集相关数据经由多方评估及考虑，并利用从事于此行业之多年研发经验不断尝试与修改，现提出本发明的导电端子置件设备及其导电端子置件方法。
本发明提供一种导电端子置件设备，用于将多个导电端子分别置件到电路载体上的板端置件区域，该导电端子置件设备包括：载体，该载体具有载体置件区域，该多个导电端子按照排列方式依序排列于该载体置件区域；真空吸座，该真空吸座具有多个真空吸嘴，各该真空吸嘴分别对应于该多个导电端子的其中一个；以及处理器，该处理器令该载体接近该真空吸座，或令该真空吸座接近该载体，直到该多个真空吸嘴分别对准所对应的导电端子，接着，令各该真空吸嘴吸取该载体置件区域中所对应的导电端子，而后令该真空吸座带动各该真空吸嘴所吸取的导电端子到该电路载体，以将该多个导电端子按照该排列方式依序排列且实质同步分别置件到该板端置件区域，而完成该多个导电端子的置件，其中，该载体置件区域实质等于该板端置件区域。
可选择性地，在本发明的导电端子置件设备中，该载体还具有多个暂放穴，该多个暂放穴按照该排列方式依序排列于该载体置件区域，而供暂放该多个导电端子的其中一个；各该真空吸嘴分别对应于该多个暂放穴的其中一个，使得各该真空吸嘴可以吸取暂放于所对应的暂放穴上的导电端子。
可选择性地，在本发明的导电端子置件设备中，还包括料带，该料带具有用于容置该载体的容置区域，该料带用于将该容置区域上的载体输送至该真空吸座的下方，使各该真空吸嘴得分别对准所对应的暂放穴。
可选择性地，在本发明的导电端子置件设备中，该容置区域为凹设于该料带中的凹陷区域，该凹陷区域用于将该载体嵌设于该料带中。
可选择性地，在本发明的导电端子置件设备中，该料带还包括限位膜，该限位膜罩覆在该凹陷区域的上方，用以将该载体限制在该凹陷区域中的位置。
可选择性地，在本发明的导电端子置件设备中，该板端置件区域与该载体置件区域的轮廓为矩形环状轮廓、圆形环状轮廓或多边形环状轮廓。
可选择性地，在本发明的导电端子置件设备中，该多个暂放穴的相邻两者之间的距离相等。
可选择性地，在本发明的导电端子置件设备中，各该真空吸嘴实质同步吸取暂放于所对应的暂放穴上的导电端子。
可选择性地，在本发明的导电端子置件设备中，各该导电端子与其暂放的暂放穴松配合。
另外，本发明提供一种导电端子置件方法，用于将多个导电端子分别置件到电路载体上的板端置件区域，该导电端子置件方法包括：提供载体，该载体具有载体置件区域，该多个导电端子按照一排列方式依序排列于该载体置件区域；提供真空吸座，该真空吸座具有多个真空吸嘴，各该真空吸嘴分别对应于该多个导电端子；令该载体接近该真空吸座，或令该真空吸座接近该载体，直到该多个真空吸嘴分别对准所对应的导电端子；令各该真空吸嘴吸取所对应的导电端子；以及令该真空吸座带动所吸取的导电端子到该电路载体，以将该多个导电端子按照该排列方式依序排列且实质同步分别置件到该板端置件区域，而完成该多个导电端子的置件，其中，该载体置件区域实质等于该板端置件区域。
可选择性地，在本发明的导电端子置件方法中，该载体还具有多个暂放穴，该多个暂放穴按该排列方式依序排列于该载体置件区域，而供暂放该多个导电端子的其中一个；各该真空吸嘴分别对应于该多个暂放穴的其中一个，使得各该真空吸嘴可以吸取暂放于所对应的暂放穴上的导电端子。
可选择性地，在本发明的导电端子置件方法中，还包括提供料带，该料带具有用于容置该载体的容置区域，该料带用于将容置于该容置区域上的该载体输送至该真空吸座的下方，使各该真空吸嘴得分别对准所对应的暂放穴。
可选择性地，在本发明的导电端子置件方法中，该容置区域为凹设于该料带中的凹陷区域，该凹陷区域用于将该载体嵌设于该料带中。
可选择性地，于本发明的导电端子置件方法中，该料带还包括限位膜，该限位膜罩覆在该凹陷区域的上方，用以将该载体限制在凹陷区域中的位置。
相比于先前技术，本发明将端子以料带方式承载具有多个导电端子的载体，利用料带输送载体至真空吸座处，或是利用将真空吸座移动至载体上方，接着，由真空吸座之真空吸嘴实质同步地将多个个导电端子吸取，使多个个导电端子脱离载体，而后，实质同步地(即一次性地)将多个个导电端子置件于电路载体上，本发明简化了以往多次性的置件流程与设备，如此便能有效降低导电端子置件的加工成本与流程。
附图说明
图1为本发明导电端子置件设备的载体嵌设于料带的立体示意图；
图2为如图1所示部分构件的立体爆炸图；
图3为本发明导电端子置件设备的料带的立体示意图；
图4为本发明导电端子置件设备的载体与导电端子的立体爆炸图；
图5为本发明导电端子置件设备的载体与导电端子的立体组合图；
图6为本发明导电端子置件设备的排列有导电端子的载体嵌设于料带的立体示意图；
图7为本发明导电端子置件设备的料带取下限位膜而外露排列有导电端子的载体之立体示意图；
图8为本发明导电端子置件设备的真空吸座的立体示意图；
图9为本发明导电端子置件设备的真空吸座贴近料带以接近载体而吸取导电端子的立体示意图；
图10为本发明导电端子置件设备的真空吸座贴近料带以接近载体而吸取导电端子的侧视图；
图11为本发明导电端子置件设备的图10的沿AA线段截切的剖视图；
图12为本发明导电端子置件设备的真空吸座吸取导电端子的立体示意图；
图13为本发明导电端子置件设备之图12的沿BB线段截切的剖视图；
图14为本发明导电端子置件设备的电路载体的立体示意图；
图15为本发明导电端子置件设备的真空吸座置放导电端子于电路载体的立体示意图；
图16为本发明导电端子置件设备中将导电端子置放于电路载体的第一实施例的立体示意图；
图17为本发明导电端子置件设备中将导电端子置放于电路载体的第二实施例的立体示意图；
图18为本发明导电端子置件方法的流程示意图。
附图标记说明：
1 导电端子置件设备
11 载体
111 载体置件区域
1111 暂放穴
12 真空吸座
121 真空吸嘴
122 气流通道
13 处理器
2 导电端子
21 吸取面
22 焊固面
3 电路载体
31 板端置件区域
311 焊垫
4 料带
41 容置区域
411 凹陷区域
42 限位膜
S11-S15 步骤
具体实施方式
以下内容将搭配图式，藉由特定的具体实施例说明本发明之技术内容，熟悉此技术之人士可由本说明书所揭示之内容轻易地了解本发明之其他优点与功效。本发明亦可藉由其他不同的具体实施例加以施行或应用。本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明之精神下，进行各种修饰与变更。尤其是，在图式中各个组件的比例关系及相对位置仅具示范性用途，并非代表本发明实施的实际状况，并且，为使揭露内容更为简洁而容易明了，以下各结构例中相同或近似功能的组件将采用相同的符号进行说明，且省略相同或均等特征的描述。
本发明提供一种导电端子置件设备及其端子置件方法，主要用于将多个导电端子分别置件到电路载体上的板端置件区域，且使多个导电端子实质同步置件到该板端置件区域，从而简化将多个导电端子置件到电路载体的程序。
针对本发明的导电端子置件设备的揭露，请一并参考本发明说明书附图中的图1至图18。
由各图中可清楚看出，本发明导电端子置件设备1，用于将多个导电端子2实质同步分别置件到电路载体3上的板端置件区域31，其中，导电端子置件设备1包括载体11、真空吸座12与处理器13，以下就本发明导电端子置件设备的主要构件及特征进行示例说明，其中：
该载体11具有载体置件区域111、该多个导电端子2按一排列方式依序排列于该载体置件区域111。可选择性地，该载体11还具有多个暂放穴1111，该多个暂放穴1111按该排列方式依序排列于该载体置件区域111，而供暂放该多个导电端子2的其中一个，使该多个导电端子2按该排列方式排列。可选择性地，该多个暂放穴1111的相邻两者之间的距离相等。
该真空吸座12具有多个真空吸嘴121，各该真空吸嘴121分别对应于该多个导电端子2的其中一个。另外，如图11所示，各该真空吸嘴121分别对应于该多个暂放穴1111的其中一个，使得各该真空吸嘴121可以吸取暂放于所对应的暂放穴1111上的导电端子2，而各该真空吸嘴121后方有提供真空负压的气流通道122，使得各该真空吸嘴121可以吸取暂放于所对应的暂放穴上1111的导电端子2。
如图9、图13及图14所示，该处理器13令该载体11接近真空吸座12，或令真空吸座12接近该载体11，直到该多个真空吸嘴121分别对准所对应的导电端子2，接着，令各该真空吸嘴121吸取该载体置件区域111的导电端子2的吸取面21，而后令该真空吸座12带动所吸取的导电端子2到电路载体3，以将该多个导电端子2按照预定的排列方式依序排列且实质同步分别置件到该板端置件区域31。而后，令该多个导电端子2的焊固面22焊固于板端置件区域31的多个焊垫311，使多个导电端子2跟电路载体3之多个焊垫311相互电性接触，而完成多个导电端子2的置件，其中，该载体置件区域111实质等于板端置件区域31。
另外，本发明的导电端子置件设备还包括料带4，该料带4具有用于容置该载体11的容置区域41，该料带4用于将该容置区域41上的载体11输送至该真空吸座12的下方，该容置区域41为凹设于该料带4中的凹陷区域411，该凹陷区域411用于将该载体11嵌设于该料带4中。该料带4还包括限位膜42，该限位膜42罩覆在凹陷区域411的上方，用以将该载体11限制在凹陷区域411中的位置。
具体地，请同时参阅图1至图11所示，由图中可清楚看出，本发明的导电端子置件设备1包含有：载体11，该载体11设有载体置件区域111与多个暂放穴1111，而多个暂放穴1111按照一预定的排列方式依序排列于载体置件区域111，该些暂放穴1111供该些导电端子2暂放，在本发明的一实施例中，载体置件区域111的轮廓为矩形环状轮廓，但不以此为限，载体置件区域111的轮廓亦可选择为圆形环状轮廓或多边形环状轮廓等，甚至也不局限于环状轮廓，载体置件区域111的轮廓也能为非环状轮廓，端视电路载体的电性要求调整载体置件区域111轮廓的形状。
多个导电端子2可暂放于暂放穴1111中以进行定位。另外，各该导电端子2可与其暂放的暂放穴111松配合，而方便各该真空吸嘴121的吸取。如图6及图7所示，暂放导电端子2的载体11置放于料带4内，而料带4所具有的容置区域41用以供载体11置放，其中，该容置区域41为凹设于该料带4中的凹陷区域411，该载体11为嵌设于料带4的凹陷区域411内。如图1所示，限位膜42为罩覆于凹陷区域411上方，用以将该载体11限制于凹陷区域411中的位置，避免载体11与导电端子2从料带4中脱离。
请同时参阅图9至图16所示，本发明导电端子置件设备1具有处理器13，该处理器13令具该载体11之料带4接近真空吸座12，或令真空吸座12接近该载体11之料带4，使各该真空吸嘴121得分别对准所对应的暂放穴1111，该真空吸座12具有多个真空吸嘴121，各该真空吸嘴121分别对应于该多个暂放穴1111的其中一个，使各该真空吸嘴121分别对应于该多个导电端子2的其中一个，然后，如图7至图12所示，在吸取导电端子2之前，该料带4的限位膜42会被施力而从料带4脱离，使具有导电端子2的载体11露出于外，从而使各该真空吸嘴121可同步吸取暂放于所对应的暂放穴1111上的导电端子2。
如图12、图13及图14所示，该些导电端子2为真空吸座12的真空吸嘴121所吸取后，如图14及图15所示，处理器13令真空吸座12带动所吸取之导电端子2至所默认的电路载体3，如图16所示以将该多个导电端子2按排列方式依据排列且置件到该电路载体3的板端置件区域，而完成多个导电端子2的置件，其中该载体置件区域111实质等于板端置件区域31。
请详参图16及图17所示，该电路载体3并不限于电路基板态样，也可以为具有包含例如具有焊接部的电子组件的电路设计的载体(未图示)等。
另外，本发明提供一种端子置件方法，至少包含以下步骤：
步骤S11，提供载体，该载体具有载体置件区域，该多个导电端子按一排列方式依序排列于该载体置件区域。可选择性地，在步骤S11所提供的载体还具有多个暂放穴，该多个暂放穴按该排列方式依序排列于该载体置件区域，而供暂放该多个导电端子的其中一个。
步骤S12，提供真空吸座，该真空吸座具有多个真空吸嘴，各该真空吸嘴分别对应于该多个导电端子。较佳地，于步骤S12各该真空吸嘴分别对应于该多个暂放穴的其中一个，使得各该真空吸嘴可以吸取暂放于所对应的暂放穴上的导电端子。
步骤S13，令该载体接近该真空吸座，或令该真空吸座接近该载体，直到该多个真空吸嘴分别对准所对应的导电端子。
步骤S14，令各该真空吸嘴吸取所对应的导电端子。
步骤S15，令该真空吸座带动所吸取的导电端子到该电路载体，以将该多个导电端子按该排列方式依序排列且置件到该板端置件区域，而完成该多个导电端子的置件，其中，该载体置件区域实质等于该板端置件区域。
另于步骤S11之前，包含有提供料带的预备步骤，该提供的料带具有用于容置该载体的容置区域，该料带用于将该容置区域上的载体输送至该真空吸座的下方，使各该真空吸嘴得分别对准所对应的暂放穴。较佳地，在该预备步骤中，该容置区域为凹设于该料带的凹陷区域，该凹陷区域用于将该载体嵌设于该料带中。较佳地，所提供的料带还包括限位膜，该限位膜罩覆在凹陷区域的上方，用以将该载体限制在凹陷区域中的位置，较佳地，于该预备步骤后，当各该真空吸嘴吸取所对应的导电端子之前，取下罩覆在凹陷区域的上方的该限位膜，使该载体上的该多个导电端子外露而供吸取。
综上所述，本发明导电端子置件设备及其导电端子置件方法至少具备以下特点：
1、载体可预先承载预定数量的多个个导电端子，且真空吸座可实质同步地(即一次性地)，将多个个导电端子置件于电路载体上，而可简化以往多次性的置件流程与设备，如此便能有效降低导电端子置件之加工成本与流程。
2、载体可适应多个导电端子的排列方式调整多个暂放穴的设置位置，以提升种导电端子置件设备的应用性。
上述实施例仅例示性说明本发明的原理及功效，而非用于限制本发明。任何熟习此项技术之人士均可在不违背本发明之精神及范畴下，对上述实施例进行修饰与改变。因此，本发明之权利保护范围，应如本发明申请专利范围所列。

Claims (15)

1.一种导电端子置件设备，用于将多个导电端子分别置件到电路载体上的板端置件区域，所述导电端子置件设备包括：
载体，所述载体具有载体置件区域，所述多个导电端子按照一排列方式依序排列于所述载体置件区域；
真空吸座，所述真空吸座具有多个真空吸嘴，各所述真空吸嘴分别对应于所述多个导电端子的其中一个；以及
处理器，所述处理器令所述载体接近所述真空吸座，或令所述真空吸座接近所述载体，直到所述多个真空吸嘴分别对准所对应的导电端子，接着，令各所述真空吸嘴吸取所述载体置件区域中所对应的导电端子，而后令所述真空吸座带动各所述真空吸嘴所吸取的导电端子到所述电路载体，以将所述多个导电端子按照该排列方式依序排列且实质同步分别置件到所述板端置件区域，而完成所述多个导电端子的置件，其中，所述载体置件区域实质等于所述板端置件区域。
2.如权利要求1所述的导电端子置件设备，其特征在于，所述载体还具有多个暂放穴，所述多个暂放穴按照该排列方式依序排列于所述载体置件区域，而供暂放所述多个导电端子的其中一个；各所述真空吸嘴分别对应于所述多个暂放穴的其中一个，使得各所述真空吸嘴可以吸取暂放于所对应的暂放穴上的导电端子。
3.如权利要求2所述的导电端子置件设备，其特征在于，还包括料带，所述料带具有用于容置所述载体的容置区域，所述料带用于将容置于所述容置区域上的所述载体输送至所述真空吸座的下方，使各所述真空吸嘴分别对准所对应的暂放穴。
4.如权利要求2所述的导电端子置件设备，其特征在于，所述容置区域为凹设于所述料带中的凹陷区域，所述凹陷区域用于将所述载体嵌设于所述料带中。
5.如权利要求4所述的导电端子置件设备，其特征在于，所述料带还包括限位膜，所述限位膜罩覆在所述凹陷区域的上方，用以将所述载体限制在所述凹陷区域中的位置。
6.如权利要求2所述的导电端子置件设备，其特征在于，所述板端置件区域与所述载体置件区域的轮廓为矩形环状轮廓、圆形环状轮廓或多边形环状轮廓。
7.如权利要求2所述的导电端子置件设备，其特征在于，所述多个暂放穴的相邻两者之间的距离相等。
8.如权利要求2所述的导电端子置件设备，其特征在于，各所述真空吸嘴实质同步吸取暂放于所对应的暂放穴上的导电端子。
9.如权利要求2所述的导电端子置件设备，其特征在于，各所述导电端子与其暂放的暂放穴松配合。
10.一种导电端子置件方法，用于将多个导电端子分别置件到电路载体上的板端置件区域，所述导电端子置件方法包括：
提供载体，所述载体具有载体置件区域，所述多个导电端子按照一排列方式依序排列于所述载体置件区域；
提供真空吸座，所述真空吸座具有多个真空吸嘴，各所述真空吸嘴分别对应于所述多个导电端子；
令所述载体接近真空吸座，或令所述真空吸座接近所述载体，直到所述多个真空吸嘴分别对准所对应的导电端子；
令各所述真空吸嘴吸取所对应的导电端子；以及
令所述真空吸座带动所吸取的导电端子到所述电路载体，以将所述多个导电端子按照所述排列方式依序排列且实质同步分别置件到所述板端置件区域，而完成所述多个导电端子的置件，其中，所述载体置件区域实质等于所述板端置件区域。
11.如权利要求10所述的导电端子置件方法，其特征在于，所述载体还具有多个暂放穴，所述多个暂放穴按所述排列方式依序排列于所述载体置件区域，而供暂放所述多个导电端子的其中一个；各所述真空吸嘴分别对应于所述多个暂放穴的其中一个，使得各所述真空吸嘴可以吸取暂放于所对应的暂放穴上的导电端子。
12.如权利要求11所述的导电端子置件方法，其特征在于，还包括提供料带，所述料带具有用于容置所述载体的容置区域，所述料带用于将容置于所述容置区域上的所述载体输送至所述真空吸座的下方，使各所述真空吸嘴分别对准所对应的暂放穴。
13.如权利要求12所述的导电端子置件方法，其特征在于，所述容置区域为凹设于所述料带中的凹陷区域，所述凹陷区域用于将所述载体嵌设于所述料带中。
14.如权利要求13所述的导电端子置件方法，其特征在于，所述料带还包括限位膜，所述限位膜罩覆在所述凹陷区域的上方，用以将所述载体限制在凹陷区域中的位置。
15.如权利要求14所述的导电端子置件方法，其特征在于，还包括：当各所述真空吸嘴吸取所对应的导电端子之前，取下罩覆在凹陷区域的上方的所述限位膜，使所述载体上的所述多个导电端子外露而供吸取。
CN201810517737.9A 2018-05-25 2018-05-25 一种导电端子置件设备及其导电端子置件方法 Pending CN110534451A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810517737.9A CN110534451A (zh) 2018-05-25 2018-05-25 一种导电端子置件设备及其导电端子置件方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810517737.9A CN110534451A (zh) 2018-05-25 2018-05-25 一种导电端子置件设备及其导电端子置件方法

Publications (1)

Publication Number Publication Date
CN110534451A true CN110534451A (zh) 2019-12-03

Family

ID=68657074

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810517737.9A Pending CN110534451A (zh) 2018-05-25 2018-05-25 一种导电端子置件设备及其导电端子置件方法

Country Status (1)

Country Link
CN (1) CN110534451A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07212023A (ja) * 1994-01-26 1995-08-11 Matsushita Electric Works Ltd 半田ボール供給方法及びその半田ボール供給方法に用いる半田ボール供給治具
US6533160B1 (en) * 1998-10-27 2003-03-18 Societe Novatec S.A. Device for providing balls or preforms for making flip-chip connections
CN101356642A (zh) * 2006-01-27 2009-01-28 揖斐电株式会社 印刷线路板及其印刷线路板的制造方法
CN101356866B (zh) * 2006-01-27 2010-10-06 揖斐电株式会社 焊锡球搭载方法及焊锡球搭载装置
US20140339291A1 (en) * 2013-05-17 2014-11-20 Chao-Shang Chen Method for Enhancing the Yield Rate of Ball Implanting of a Substrate of an Integrated Circuit
CN106971995A (zh) * 2016-11-04 2017-07-21 唐虞企业股份有限公司 电路接脚定位结构及其焊接电路组件制造方法
CN106981449A (zh) * 2016-09-22 2017-07-25 唐虞企业股份有限公司 电路接脚定位结构及堆栈封装件电路接脚形成方法及焊接电路组件制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07212023A (ja) * 1994-01-26 1995-08-11 Matsushita Electric Works Ltd 半田ボール供給方法及びその半田ボール供給方法に用いる半田ボール供給治具
US6533160B1 (en) * 1998-10-27 2003-03-18 Societe Novatec S.A. Device for providing balls or preforms for making flip-chip connections
CN101356642A (zh) * 2006-01-27 2009-01-28 揖斐电株式会社 印刷线路板及其印刷线路板的制造方法
CN101356866B (zh) * 2006-01-27 2010-10-06 揖斐电株式会社 焊锡球搭载方法及焊锡球搭载装置
US20140339291A1 (en) * 2013-05-17 2014-11-20 Chao-Shang Chen Method for Enhancing the Yield Rate of Ball Implanting of a Substrate of an Integrated Circuit
CN106981449A (zh) * 2016-09-22 2017-07-25 唐虞企业股份有限公司 电路接脚定位结构及堆栈封装件电路接脚形成方法及焊接电路组件制造方法
CN106971995A (zh) * 2016-11-04 2017-07-21 唐虞企业股份有限公司 电路接脚定位结构及其焊接电路组件制造方法

Similar Documents

Publication Publication Date Title
US20090102066A1 (en) Chip package structure and method of manufacturing the same
CN104217997A (zh) 3d封装件及其形成方法
TW200828563A (en) Multi-layer semiconductor package
SG148054A1 (en) Semiconductor packages and method for fabricating semiconductor packages with discrete components
CN104134741B (zh) Led显示屏模组的封装方法
GB201020062D0 (en) Multi-chip package
CN1937194A (zh) 制作叠层小片封装的方法
CN107667427A (zh) 用于将器件嵌入面朝上的工件中的系统、装置和方法
CN110289248A (zh) 通过3d堆叠解决方案的qfn上的smd集成
US20180350706A1 (en) System in package process flow
CN103608917A (zh) 超薄功率晶体管和具有定制占位面积的同步降压变换器
WO2019029753A1 (zh) 一种板级架构及其制备方法、移动终端
TWI726629B (zh) 用於晶粒及夾扣附著之方法
EP4024450A1 (en) Stacked chip package and terminal device
CN106328517A (zh) 一种二极管封装的制备工艺
US9881898B2 (en) System in package process flow
SG106047A1 (en) Near chip size semiconductor package
TW200926441A (en) LED chip package structure generating a high-efficiency light-emitting effect via rough surfaces and method for manufacturing the same
TW201112385A (en) Package process and package structure
CN110534451A (zh) 一种导电端子置件设备及其导电端子置件方法
CN102468194A (zh) 半导体器件封装方法及半导体器件封装
CN103779303A (zh) 凸点式封装及其形成方法
CN101083243B (zh) 集成电路封装及其制造方法
CN103872004A (zh) 芯片结构及多芯片堆迭封装
US20160155716A1 (en) Package substrate, semiconductor package and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191203