JPH04129262A - 薄いモールド型表面実装電子デバイス及びその製造法 - Google Patents

薄いモールド型表面実装電子デバイス及びその製造法

Info

Publication number
JPH04129262A
JPH04129262A JP2414442A JP41444290A JPH04129262A JP H04129262 A JPH04129262 A JP H04129262A JP 2414442 A JP2414442 A JP 2414442A JP 41444290 A JP41444290 A JP 41444290A JP H04129262 A JPH04129262 A JP H04129262A
Authority
JP
Japan
Prior art keywords
bonding
area
electronic component
substrate
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2414442A
Other languages
English (en)
Inventor
Paul T Lin
ポール・テイー・リン
Michael B Mcshane
ミツシエル・ビー・マクシエイン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH04129262A publication Critical patent/JPH04129262A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10295—Metallic connector elements partly mounted in a hole of the PCB
    • H05K2201/10303—Pin-in-hole mounted pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
［０００１］
【産業上の利用分野】
本発明は、電子デバイスに関するものであり、更に具体
的には、−局面において、例えば、プリント回路板上に
実装され、非常に薄い集積回路のような電子デバイス用
の、パッケージ及びコンテナに関する。 ［０００２］
【従来の技術】
集積回路（ＩＣ）の生産及び使用においてますます重要
に考慮すべきことは、ＩＣが収容されるパッケージにあ
ることは既知である。ＩＣがパッケージされるモジュー
ル、即ち、ケーシングは、ＩＣの最終コスト、性能及び
寿命に対する重大な要因である。回路がより高密度にな
るにつれ、重要に考慮されるべきことはパッケージへの
リード及びリードより集積回路パッドへの接続の数が増
加することであり、したがって、製作の複雑性は増大し
、材料の増加及び高価の材料の点のみならず、製作コス
トが増大するので、最終製品のコストへの増加となる。 多数の相互接続の必要性を十分に取り組んだパッケージ
は、“くぎのベラ）”（ｂｅｄ　ｏｆ　ｎａｉｌｓ）の
外見を示す比較的に平らなパッケージボディに複数のピ
ンが垂直に向けられたピン・グリッド・アレイ（ＰＧＡ
）である。非常に多くの接続が作られなければならない
時に、ＰＧＡの好評は認められている。 ［０００３］ しかしながら、ＩＣパッケージの設計に影響する他の要
因は表面実装技術の到来であり、この技術では、プリン
ト回路板（ＰＣＢ）のリード貫通孔を伸ばすことではな
く、回路板の導電性パターン上に直接にパッケージを搭
載することにより、プリント回路板の上の空間が保全さ
れる。この技術は、パッケージをより小さくすればする
ほど、非常に多くの数のリードを含む小さなパッケージ
の設計を益々困難にするのでさらに影響を及ぼすもので
ある。表面実装技術に関する別の問題は、リード数が増
加するのにつれより困難になるリードの横方向に適切に
整列（ａｌｉｇｎ）させるのに加えて、ＰＣＢパターン
の表面ボンディング・ランドへのボンド（結合）が、ギ
ャップまたは短絡なく行なわれるように、そのリードは
共面性、即ち、同じ平面上にあるか、または、垂直寸法
において一直線（ａｌｉｇｎ）にされねばならない。 ［０００４］ そこで、集積回路のような電子部品にパッケージを提供
する技術における継続する目的は、低価格で信頼性をも
って製造できる装置に、これらの複合的な目的が、十分
に取扱われるパッケージの設計である。最低価格のパッ
ケージは、熱可塑性プラスチック及び熱硬化性材料より
モールドできるプラスチックボディを有するものである
。 ［０００５］
【発明が解決しようとする課題】
これらの目的の全てを取扱うことが困難なのは知られて
いる。非常に多数のリードを含むパッケージを表面実装
するのは困難であり、ＰＧＡは、ＰＣＢの貫通孔を通し
て搭載されるか、または、キャリアに収められ、つぎに
表面実装されなければならない。さらにＰＧＡは、安い
プラスチック化合物よりも、一般的には高価なセラミッ
ク材料でつくられる。さらに、また、５００まなはそれ
以上のリードを有する比較的に精密な構造の大きなＰＧ
Ａは、そのＰＣＡのようなパッケージ領域にわたり機械
的変位を受け、つぎにはパッケージが機械的に曲がるか
、または、そのパッケージの１つの平な区域を、その隣
接区域と異る比率で伸長させる傾向のある不均一加熱を
受けると、そのパッケージ領域において機械的変位を受
けるであろう。そのような応力（ｓｔｒｅｓｓ）は、ボ
ンドをゆるくし、短絡を生じまたは、パッケージボディ
に望ましくないクラックを生じ、湿気及び他の汚染物質
に入口を提供する。パッケージボディが、ＰＣＢ基板と
かなり異る材料で作られる時には、例えば、パッケージ
がセラミックであり、基板が熱膨張の割合（比率）が異
なるプラスチックであれば、これらの応力は一層大きく
なる。そこで、非常に多くのピンの総数、熱発散、表面
実装及び低価格の問題は、からみ合わせられている。 ［０００６］
【課題を解決するための手段】
したがって本発明の目的の１つは、非常に大きな゛′ピ
ン″または接続の数を持ち、しかも、熱または物理的原
因による横方向の機械的変位に耐えるようにそのボディ
上に物理的に可撓性ある、接続をデバイスの各端部に具
える集積回路を提供することである。 ［０００７］ 本発明の他の目的は、ＰＣＢまたは可撓性基板にさえ表
面実装できる、多数の接続を可能にする可撓性あるＩＣ
デバイスを提供することである。 ［０００８］ 本発明のこれら及び他の目的の遂行において、ボンディ
ング・ランドを持ち、周辺に絶縁性可撓性の基板、及び
、表面に電子部品収容区域を有する、プリント特開平４
−１２９２Ｇ２　（５） 回路板（ＰＣＢ）のような基板の上に表面実装するため
の電子デバイスが、一体で提供される。複数の電導性図
形が、電子部品収容区域より周辺に広がる基板の上に存
在する。その図形は、電子部品収容区域の近くに内部ボ
ンディング区域、周辺の近くに外部ボンディング区域を
具える。集積回路ダイのような電子部品はその上に複数
。ボンデイング・パッドを持ち、基板の電子部品収容区
域に取り付けられる。そ。ボンデイング・パッドは、内
部ボンディング区域に電気的に接続される。パッケージ
・ボディは、少なくとも電子部品及び内部ボンディング
区域をかこむ。少なくとも２群の図形はリード・アレイ
に形成され、そのパッケージがＰＣＢの上に搭載される
時に、その外部ボンディング区域を、ＰＣＢ上のボンデ
ィング・ランドに接触させ、ボンドされるようにする。 これらの形の図形をつけている基板のその部分は、また
アレイの形にされ、リード・アレイの一部分である。 ［０００９］
【実施例】
図形３４を持つ薄い可撓性基板３２（図２参照）は、電
子パッケージの中に使用され、熱膨張サイクル、物理的
取り扱い及びショックを通して図形をより弾力性のある
ものとすることは、知られている。図１に示されるのは
、ボンディング・ランド１６にて終る複数の図形１４を
有するプリント回路板（ＰＣＢ）１２に表面実装された
、薄いモールド電子デバイス１０の１実施例の説明図で
ある。本明細書及び特許請求の範囲を通じ、ＰＣＢと云
う用語が使用されるが、この用語はその同等物を含む意
味であり、それは可撓性回路を含むが、必ずしもそれに
限定されないことが認められるであろう６実際には基板
３２は、それが搭載されるであろうＰＣＢに、材料的に
も寸法的にさえも、同等でよい。 ［００１０］ デバイス１０はボディ１８を有し、ボディは、電子部品
（この図に図示されず）上にプラスチックでモールドさ
れることができるベース２０、及び、キャップ２２を含
むであろう。物理的にも及び電気的にも、ボンディング
・ランド１６にボンド（結合）される外部ボンディング
区域（この図に図示せず）を終点とする複数の導電性ラ
ンナ即ち図形を持つ複数のリード・アレイ２４は、パッ
ケージボディ１８より延びている。図１に示す特定のデ
バイス１０は、４個面を持つ正方形であり、各側面はリ
ード・アレイ２４を持ち、その数が４であるので、それ
らは、リード゛′カッド（ｑｕａｄ）　”アレイと呼ば
れる。しかしながらデバイス１０はある実施例では、４
個より多いか、または少ない、アレイ２４を持つことが
できるのは理解されるであろう。各アレイは位置合せ（
整合）機構をそのある点に具えており、図１に示される
設計においては、アレイ２４の各側面上のタブ２６がそ
の点であり、タブ２６はＰＣＢ１２のポスト３０に対応
し、はまり合う（整合する）ように設計された孔２８を
持ちリードをボンディング・ランド１６に適切に位置ぎ
めする。デバイス１０は、またその上面に熱発散器即ち
ヒートシンク３１を持ち、パッケージ１０の内部より外
部へ熱エネルギーを送出することを助ける。 ［００１１］ リードアレイ２４は、アレイ２４′　　に示されるよう
に透明でも半透明でもよく、図形３４はアレイを通して
見ることもできる。このオプション（選択）は、図形３
４及びランド１６の間につくられるボンドの視覚的な検
査をするのに利用される。 ［００１２］ 図２に示されるのは、以後説明されるようにリードアレ
イ２４の裏打ちを形成するであろう薄い可撓性基板のレ
イアウトである。薄い可撓性基板３２及び３２′　の２
つの実施例は、破線３３により分離され、型式Ａ及び壓
弐Ｂとしてそれぞれ図２に図示される。実際の基板の上
では、全基板は型式Ａに示される設計であるが、または
、型式Ｂに示される何れかの設計である。しかしながら
、この表示方法では２つの型式の間の差異及び類似性が
よく理解される。 ［００１３］ 薄い可撓性基板３２／３２’　は、テープ自動ボンディ
ング（ＴＡＢ）裏板層または基板に典型的に適するよう
な、いかなる薄い絶縁性材料から作られうる。ポリイミ
ドは代表的な材料であるが、それは確かに唯一のもので
はなく、なかんづく即ｌｅｘまたはＫａｐｔｏｎのよう
な商品名で、それは見出される。他の適切な材料は、ポ
リエステル（価格及び性能はポリイミドより低い）　レ
ジンフィルド（充填）エポキシ（ｒｅｓｉｎ−ｆｉｌｅ
ｄ　ｅｐｏｘｙ）または繊維強化材料のようなＭｙｌａ
ｒ及び混合物（化図形３４／３４’　　を持つことが可
能な材料にすべきであり、その図形は、普通の方法を含
み、メツキ、エツチング、フォトリソグラフィ、プリン
チップ（印刷）等に限定されないいかなる適当な方法に
よっても形成できる。その材料は、また、後で説明され
るように、製造工程の中の後の時点でリードアレイ２４
に形成されるのに、十分に可撓性でなければならない。 基板３２／３２’の図形３４／３４’　に対する接着力
は、リードアレイ２４が形成される際に、図形３４／３
４’が基板３２／３２’　　より剥離即ち分離しないよ
うに、十分大きくしなければならない。 ［００１４］ 図２の低部に示される型式Ａの実施例では、基板３２は
電子部品受入れ区域３６を有し、それは、たまたま基板
３２の中央に位置されているが、他の所に置かれてもか
まわない。本発明のデバイス１０の中には、広範囲の種
類の電子部品が収容できるのが理解されるであろうが、
本発明は、集積回路用のパッケージとしてその最善の使
用方法の１つであることを知っている。そこで図２は、
集積回路ダイ３８がその周辺に複数のボンディングパッ
ド４０を有し、ダイはすでに集積回路ダイ受入れ区域３
６にボンドされていることを示す。１つ以上のチップ３
８のダイが、ダイ受入れ区域に保持され、また、図形に
相互接続できることが、また理解されるであろう。ダイ
３８のまわりの゛″リードフレーム″形成する複数の図
形３４は、ダイ受入れ区域３６のまわりに構成されるが
、これらの図形３４は、リードフレームの中のリードと
して普通考えられるものより、かなり薄いことが理解さ
れるであろう。 図形３４は、ダイ受入れ区域３６の近傍又はその上に配
置された、内部ボンディング区域４２を有する。基板３
２の外部周辺には複数のテスト点（ポイント）４６があ
り、各図形に対しテスト点は１個存在する。正方形基板
３２上に４個ある周辺４４は、その端部においてコーナ
ー（角）４８により連結されるので、キャリア構造また
は“リング″は、ダイ３８をとり囲んでいる。 ［００１５］ 内部ボンディング区域４２及びテスト点４６の中間の図
形３４の上には、外部ボンディング区域５０がある。型
式Ａでは図形３４は、ダイ収容（受入れ）区域３６の端
部に垂直であり、また、外部ボンディング区域５ｏに達
するまで相互に平行であり、区域５０においてテスト点
に向って扇状に広がり、放射状に延びる。この点につい
て創成Ｂは異なる。型式Ｂの図形３４′　は、内部ボン
ディング・パッド４２から外部ボンディング区域５０ま
でただちに広がり、または、放射状にのび始め、テスト
点４６に放射状に延びつづける。換言すれば図形３４及
び３４′　の終端点は同じであるが、異なる位置にある
外部ボンディング区域５０及び５０′　　をそれぞれ通
り図形がとる道は、異なっている。しかしながら、この
特徴は、外部ボンディング区域５０が異なる応用に対し
、異なったピッチにあってもよいが、テスト点４６は、
テストデバイスに対し同一の、即ち、　゛標準″ピッチ
のままであることを示す。複数の外部ボンディング・パ
ッド５０が、図形３４に沿って配置され、最終使用者が
、所望の点の周辺を切り落として正しいピッチのリード
を有するデバイスを与えることが予期される。 ［００１６］ 基板３２の主要な４象限を分離するのは、型式Ａ及びＢ
に対し、それぞれスロット５２及び５２′　である。ス
ロット５２及び５２′　の形は、図形３４及び３４′　
の形に依存する。図形３４は図２の型式Ａに図示するよ
うに、内部ボンディング区域４２及び外部ボンディング
区域の間で、平行で扇形に広がらないので、スロット５
２は相互に直角である側面５４を有する。周辺４４及び
コーナー４８を含むキャリアまたはリングが、線５６で
切り取られた時には、短形状のリード・アレイ２４が形
成され、これは図１のアレイ２４の外見を呈するであろ
う。 ［００１７］ しかしながら、スロット５２′　は、図形３４′　が内
部ボンディング区域４２と外部ボンディング区域５０′
　の間で扇状に広がる故に、よりせまい設計を具えるこ
とになる。型式Ｂは、かくして線５６において、周辺４
４、テスト点４６及びコーナー４８が切り取られる時に
、台形状のリード・アレイ２４′　　を有するであろう
。台形状リード・アレイ２４′　は、外部端面が広いこ
とを除けば、図面に示されている通りであり図１のリー
ド・アレイ２４と同様に見えるであろう。 ［００１８］ スロット５２は、整列（ａｌ　ｉｇｎｍｅｎｔ）機構の
存在を可能にするように形成され、これは、孔２８を持
つタブ２６でよいが、それに限定はされない。スロット
５２′　は異れた間隔であるであろう。 ［００１９］ しかしながら、スロット５２は、ある応用において好ま
しいことではあるが、オプション（選択的）と考えられ
ることは理解されよう。例えば、デバイス１０は、スロ
ット５？が存在しないと予期されるが、しかし、スロッ
ト５２があったかもしれない空間を占有するような基板
の部分は、リードアレイ２４が形成されるのを可能にす
るように、簡単に折り曲げられるか、または、内側には
め込まれるか、あるいは下の方に″形成されるか又は伸
ばされ、外部ボンディング区域５０がＰＣＢボンディン
グ・ランド１６に接触するようにされる。 ［００２０］ 図３に示されるのは、製造中の本発明の薄い電子デバイ
ス１０の横断側面図である。同一部分は同一の参照番号
を有し、デバイス１０の構造が説明されるであろう。基
板３２が与えられ、それは端面に示される複数の図形３
４を有し、その図形は、内部ボンディング区域４２、外
部ボンディング区域５０及び図形３４の端末においてテ
スト点４６を有する。集積回路ダイ３８は、つぎに集積
回路ダイの収容（受入れ）区域３６上に置かれ、そこに
適当な接着剤５８でダイボンドされる。ボンディング・
パッド４０（この図では見えず）は、つぎに、ワイヤボ
ンド６０、テープ自動ボンディング（ＴＡＢ）　　　“
フリップチップ″バンプ・ボンディング等を含むが、そ
れに限定されない適当な手段により、内部ボンディング
区域４２に電気的に接続される。例えば、フリップチッ
プ技術による直接ボンディングが望ましければ、ダイ・
ボンディング・パッド４０には、金または他の適切な材
料のバンプが供給され、内部ボンディング区域４２はダ
イ収容（受入れ）区域３６の中に伸ばされ、ダイ３８は
ひっくり返され、熱圧縮または他の適当な技術により、
ボンディングに先だち、またバンプにされた内部ボンデ
ィング区域に、直接にボンドされるであろう。 ［００２１］ デバイス１０は、そこでパッケージボディ１８が与えら
れ、図３及び図４に示される実施例のパッケージ・ボデ
ィは、オーバーモールド・ベース２０を具える。ベース
２０は少なくとも、集積回路ダイ３８、内部ボンディン
グ区域４２及びワイヤボンド６０を覆う。製造工程のこ
の時点において、デバイス１０は・上に向けられ、即ち
・それがＰＣＢ１２に搭載される位置より逆になるので
、図３では“ベース″２０が上に描かれているが、図４
ではベースは、結局はデバイス１０の底部を形成するで
あろう。ボディ１８は、オーバーモールディング（上部
形成）以外の、あらかじめ形成した断片部分でデバイス
を囲むこと等のような、他の方法でも供給可能である［
００２２］ 次に、デバイスは、テスト探針（プローブ）をテスト点
４６に接触することによりテストできる。テストは、ボ
ディ４８が供給される前にもまた行なわれうる。デバイ
ス１０が完全に形成される前に、集積回路ダイ３８、及
び、図形３４へのその接続をテストすることが可能なこ
とは、その後の工程により、デバイス１０にさらに費用
が加えられる以前に、欠陥デバイス１０及びチップ３８
を捨てなり、再加工ができる利点を有する。 ［００２３］ デバイス１０がテストされたのちに、周囲のキャリア構
造を形成する基板３２の周辺４４及びコーナー４８は、
切取り線５６に沿って切断される。図３及び図４には見
えないスロット５２は、デバイス１０の製造工程におけ
る多くの場所で形成できるが、それは、ダイ３８が基板
３２に搭載される前、オーバーモールディング工程の後
、及び、線５６に沿う切断のあいだ、またはその後でよ
いが、それらに限定はされない。しかしながら、スロッ
ト５２は必要ならば、少なくとも基板３２及び図形３４
の１部分（外部ボンディング区域５０を含む）の形成を
曲げ及び成形によりリード・アレイ２４に造られる前に
提供されなければならない。その結果であるリード・ア
レイ２４は、スロット５２により分離され、また、その
アレイ２４は、パッケージ・ボディ１８の外側にボディ
より離れて広がる。 ［００２４］ 図形３４の外側ボディ１８の部分は外部ボンディング区
域５０（リード・アレイ２４）を含み、図４に示される
ガルウィング構成のようないがなる適当な形状にも形成
でき、その構成は外部ボンディング区域５０をＰＣＢ１
２上のボンディング・ランド１６に接触させ、ボンドさ
せることができるであろう。他の構成は、突合せ継手及
ガルウィング構成に形成される場合には、パッケージ１
０は、製造には多分散も便利である図３の方向より、図
４に示される位置に反転されなければならない。代わり
の実施例は、導電性図形を基板の両側に持ち、そのひと
組の図形が互に電気的に接触している、薄い可撓性基板
３２を具えるであろう。このような基板であれば、ダイ
３８は基板のどの側面にも搭載でき、アレイ２４のいづ
れの側面も、より大きなＰＣＢ基板へのボンディングに
使用可能である。°そのような基板３２によりデバイス
１０は図３に図示する位置においてＰＣＢ基板１２に搭
載できる。 ［００２５］ 外部ボンディング区域５０のボンディングランド１６へ
の実際のボンディング（結合）は、はんだによる２つの
表面のすずめつき、熱圧縮ボンディング、ウェーブはん
だ（Ｗａｖｅ　５ｏｌｄｅｒ）　　ホットバーリフロー
等を含むが、それに限定されないいかなる適当な方法で
行なってもよい。デバイス１０は、選択的に、その背面
を上にした構成で、即ち、図４の方向を上にして与えら
れ、ある場合に、それは、パッケージ１０を密閉するた
めに必要とされるキャップ２２となるである。キャップ
２２は熱発散面６２を含むことができ、あるいは、その
全面がヒートシンクでもありうる。好ましい実施例にお
いてキャップ２２は、ベース２０と同時に配置され、ま
たは、形成される。しかしながら、分離したヒートシン
クが提供される場合には、欠陥パッケージにヒートシン
クを不必要に取り付けるのを防ぐため、少なくともデバ
イス１０がテストされた後に、パッケージ１０上にヒー
トシンクを付けるのが望ましいであろう。 ［００２６］ デバイス１０が取り扱はれ、Ｐ　ＣＢ　１２の上に搭載
され、他方、デバイス１０が基板１２自体の上にある時
でさえ、リードアレイ２４はかなりの可撓性及び応力除
去を与えるのは明らかであろう。さらに基板３２及びＰ
ＣＢ１２は、熱膨張特性がよく整合し、応力もまた減小
する。更に、図形３４及び外部ボンディング区域５０は
、リード・アレイ２４の上に集団的に組合わされている
から、すべての接続の位置合せ（整列）を確実にする　
ため、デバイス１０の側面ごとに、ただ１つの位置合せ
の必要性があるだけである。デバイス１０は、また、リ
ード区域５０で利用されるピッチより大きいピッチのテ
スト点４６においてテストできる。曲がったリード及び
同−千面性の問題は、リード・アレイ２４の利用に極め
て軽減される。デバイス１０は、非常に薄く作ることが
でき、容易に表面実装もできる。テスト点４６、周辺４
４及びコーナー４８は、基板１２のまわりに構造物を形
成し、処理中及びテストのあいだ基板を保護する。処理
中及びテスト中のこれらの領域に発生する損傷は、テス
トの後でＰＣＢ１２に搭載のまえに、この部分は切取ら
れ、捨てられるであろうから重要ではない。 ［００２７］ 図５に示されるのは、ＩＣダイ収容（受入れ）区域３６
が、ダイ３８をボンドする熱伝導性ダイ支持板６４によ
り置換された、本発明の１実施例である。デバイス１０
よりの熱発散をさらに容易にするなめ、熱スプレッダま
たはヒートシンク６６は、熱伝導性ダイ支持板６４に具
えられ、取り付けられる。 ［００２８］ 図６及び図７は、既に検討されたものに対する代わりの
ボディ１８の構成を示す。図６においては樹脂（レジン
）ダム６８が具えられ、これは適当な絶縁性、保護材料
でよい。樹脂ダム６８は、基板３２の上の場所にモール
ドでき、あるいは、前もってモールドされ、別の工程で
取り付けることもできる。次に、樹脂７０は、ダム６８
の間の空間をみたすように供給される。樹脂７０は、置
かれる時には粘性があるが、しかし時間がたてば、また
は、熱を加えれば硬化する絶縁性材料が好ましい。適当
な樹脂は、エポキシを含むカミそれに限定はされない。 ボディ１８は、図７に示されるように、ダム６８を使用
せずふくらんだ形７０′　に樹脂を加えるだけで、仕上
げることもできる。このような樹脂の応用は、　“′グ
ロブ・トップ（ｇｌｏｂ　ｔｏｐ）″と呼ばれることも
ある。
【図面の簡単な説明】
【図１】 本発明にもとづき、部分的に示されるプリント回路板に
表面実装された、薄いまたは、カプセル封入された、電
子デバイスの半横向きの透視図である。
【図２】 分離スロットを有する２種の異なる設計の図形を保持し
ている本発明の薄い可撓性基板の平面図である。
【図３】 本発明の方法にもとづきモールドされた後の薄い電子デ
バイスの断面図である
【図４】 テスト点が切断され、図形がＰＣＢ上に表面実装のため
形成された後の図３の薄い電子デバイスの断面説明図で
ある。
【図５】 図４に示されるような電子デバイスであり、熱の発散が
最適化された電子デバイスの断面図である。
【図６】 代わりのボディのタイプを有する本発明のデバイスの部
分断面説明図である。
【図７】 代わりのボディのタイプを有する本発明のデバイスの部
分断面説明図である。
【符号の説明】
１０　　デバイス、パッケージ １２　　プリント回路板（ＰＣＢ） １６　　ボンディング・ランド １８　　パッケージ・ボディ ２０　　オーバーモルト・ベース ２２　　キャップ ２４　　リード・アレイ ２４′　　　リード・アレイ ２６　　タブ ２６′　　　タブ ２８孔 ２８′孔 ３０　　ポスト ３１　　ヒート・シンク ３２　　基板 基板 図形 図形 電子部品収容区域 集積回路ダイ ボンディング・パッド 内部ボンディング区域 外部周辺 テスト点 コーナー 外部ボンディング区域 外部ボンディング区域 スロット スロット 側面 切取り線（切断線） 接着剤 ワイヤボンド、接続 熱発散面 熱伝導性ダイ支持 ヒートシンク 樹脂ダム 樹脂 樹脂
【書類名】
図面
【図１】
【図２】
【図３】 １へ １″′Ｓ
【図５】
【図６】
【図７】

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】電子部品収容区域をその上に有する周辺を
    具える絶縁性の可撓性基板、 電子部品収容区域より周辺まで広がる基板上において、
    電子部品収容区域近傍に内部ボンディング区域、及び 周辺近傍に外部ボンディング区域、を有し、少なくとも
    ２群が、デバイスが上に搭載される時にＰＣＢ上のボン
    ディング・ランドに、外部ボンディング区域を接触させ
    、ボンドさせるようにリードアレイに形成される複数の
    電導性図形、上方に複数のボンディングパッドを有し、
    基板の上の電子部品収容区域に取り付けられ、ボンディ
    ング・パッドが内部ボンディング区域に電気的に接続さ
    れる電子部品、 少なくとも電子部品及び内部ボンディング区域をかこむ
    パッケージボディ、を具え、ボンディング・ランドを有
    するプリント回路板（ＰＣＢ）上に表面実装するための
    電子デバイス。
  2. 【請求項２】電子部品収容区域をその上に有する周辺を
    具える絶縁性の可撓性基板、 電子部品収容区域より周辺まで広がる基板上において、
    電子部品収容区域近傍に内部ボンディング区域、 周辺近傍に外部ボンディング区域、及び 各々に対しテスト点を有し、テスト点は、外部ボンディ
    ング区域よりも電子部品収容区域からさらに除去された
    基板周辺にあり、テスト点及び基板周辺は、外部ボンデ
    ィング区域を含む基板部分より切り取られうるものであ
    り、少なくともその２群が、デバイスをそこに搭載する
    時に、外部ボンディング区域をＰＣＢ上のボンディング
    ・ランドに接触させ、ボンドさせるようにリード・アレ
    イに形成される複数の導電性図形、 複数。ボンデイング・パッドを上方に有し、基板上の電
    子部品収容区域に配置され、ボンディング・パッドが内
    部ボンディング区域に電気的に接続される電子部品、 少なくとも電子部品及び内部ボンディング区域を囲むパ
    ッケージ・ボディ、を具えるボンディング・ランドを有
    するプリント回路板（ＰＣＢ）上に表面実装するための
    電子デバイス。
  3. 【請求項３】基板が電子部品収容区域をその上に有し、
    さらに、電子部品収容区域より周辺まで広がる複数の電
    気的に導電性の図形を有し、各図形は、電子部品収容区
    域の近傍に内部ボンディング区域、及び周辺の近傍に外
    部ボンディング区域を有する絶縁性、可撓性基板を提供
    するステップ、基板上の電子部品収容区域に対して複数
    のボンディング・パッドをその上に有する電子部品を取
    り付けるステップ、内部ボンディング区域へのそのボン
    ディング・パッドを電気的に接続するステップ、 少なくとも電子部品及び内部ボンディング区域をパッケ
    ージ・ボディにより囲むステップ、 少なくとも２群の図形をリード・アレイ状に形成し、外
    部ボンディング区域がＰＣＢ上のボンディング・ランド
    に接触及びボンドされることを可能にするステップ、 を具備するボンディング・ランドを有するプリント回路
    板（ＰＣＢ）上に表面実装するのに適した電子デバイス
    を作るための方法。
JP2414442A 1989-12-27 1990-12-26 薄いモールド型表面実装電子デバイス及びその製造法 Pending JPH04129262A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US457,648 1989-12-27
US07/457,648 US5018005A (en) 1989-12-27 1989-12-27 Thin, molded, surface mount electronic device

Publications (1)

Publication Number Publication Date
JPH04129262A true JPH04129262A (ja) 1992-04-30

Family

ID=23817589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2414442A Pending JPH04129262A (ja) 1989-12-27 1990-12-26 薄いモールド型表面実装電子デバイス及びその製造法

Country Status (4)

Country Link
US (1) US5018005A (ja)
EP (1) EP0435093A3 (ja)
JP (1) JPH04129262A (ja)
KR (1) KR910013444A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103617965A (zh) * 2013-11-20 2014-03-05 常州唐龙电子有限公司 一种外型具有引线的扁平集成电路封装结构

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8918482D0 (en) * 1989-08-14 1989-09-20 Inmos Ltd Packaging semiconductor chips
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
JPH0770806B2 (ja) * 1990-08-22 1995-07-31 株式会社エーユーイー研究所 超音波溶着による電子回路およびその製造方法
JP2857492B2 (ja) * 1990-11-28 1999-02-17 シャープ株式会社 Ｔａｂパッケージ
JP2538112Y2 (ja) * 1991-05-21 1997-06-11 シャープ株式会社 実装基板
JP2923096B2 (ja) * 1991-09-10 1999-07-26 株式会社日立製作所 テープキャリアパッケージおよび高周波加熱はんだ接合装置
US5220489A (en) * 1991-10-11 1993-06-15 Motorola, Inc. Multicomponent integrated circuit package
JP2745933B2 (ja) * 1992-02-17 1998-04-28 日本電気株式会社 Ｔａｂ−集積回路
US5334857A (en) * 1992-04-06 1994-08-02 Motorola, Inc. Semiconductor device with test-only contacts and method for making the same
EP0569949A3 (en) * 1992-05-12 1994-06-15 Akira Kitahara Surface mount components and semifinished products thereof
US5278724A (en) * 1992-07-06 1994-01-11 International Business Machines Corporation Electronic package and method of making same
US5521427A (en) * 1992-12-18 1996-05-28 Lsi Logic Corporation Printed wiring board mounted semiconductor device having leadframe with alignment feature
US5481436A (en) * 1992-12-30 1996-01-02 Interconnect Systems, Inc. Multi-level assemblies and methods for interconnecting integrated circuits
US5479319A (en) * 1992-12-30 1995-12-26 Interconnect Systems, Inc. Multi-level assemblies for interconnecting integrated circuits
JPH06318589A (ja) * 1993-05-10 1994-11-15 Mitsubishi Electric Corp 半導体集積回路装置
US5432486A (en) * 1993-05-20 1995-07-11 Northern Telecom Limited Capacitive and inductive coupling connector
EP0641019A3 (en) * 1993-08-27 1995-12-20 Poly Flex Circuits Inc Flexible lead frame printed on a polymer.
BE1007618A3 (nl) * 1993-10-13 1995-08-22 Philips Electronics Nv Flexibel bevestigingsorgaan alsmede object voorzien van een dergelijk bevestigingsorgaan, drager voorzien van een object en een dergelijk bevestigingsorgaan en verpakking voorzien van een aantal van dergelijke bevestigingsorganen.
US5508558A (en) * 1993-10-28 1996-04-16 Digital Equipment Corporation High density, high speed, semiconductor interconnect using-multilayer flexible substrate with unsupported central portion
US5408126A (en) * 1993-12-17 1995-04-18 At&T Corp. Manufacture of semiconductor devices and novel lead frame assembly
US5468996A (en) * 1994-03-25 1995-11-21 International Business Machines Corporation Electronic package assembly and connector for use therewith
US5578869A (en) * 1994-03-29 1996-11-26 Olin Corporation Components for housing an integrated circuit device
KR950034696A (ko) * 1994-05-16 1995-12-28 김광호 초박형 반도체 패키지 및 그 제조방법
JPH0846104A (ja) * 1994-05-31 1996-02-16 Motorola Inc 表面実装電子素子およびその製造方法
US5586010A (en) * 1995-03-13 1996-12-17 Texas Instruments Incorporated Low stress ball grid array package
US5569956A (en) * 1995-08-31 1996-10-29 National Semiconductor Corporation Interposer connecting leadframe and integrated circuit
US5612513A (en) * 1995-09-19 1997-03-18 Micron Communications, Inc. Article and method of manufacturing an enclosed electrical circuit using an encapsulant
EP0767492A3 (en) * 1995-10-02 1998-09-09 Altera Corporation Integrated circuit test system
US5731709A (en) * 1996-01-26 1998-03-24 Motorola, Inc. Method for testing a ball grid array semiconductor device and a device for such testing
US6020758A (en) * 1996-03-11 2000-02-01 Altera Corporation Partially reconfigurable programmable logic device
US5692911A (en) * 1996-03-27 1997-12-02 Electronic Products, Inc. Flexible electrical test fixure for integrated circuits on prototype and production printed circuit boards
US6075289A (en) * 1996-10-24 2000-06-13 Tessera, Inc. Thermally enhanced packaged semiconductor assemblies
US5907817A (en) * 1996-12-24 1999-05-25 Ericsson Inc. Radiotelephones with coplanar antenna connectors and related assembly methods
US5917709A (en) * 1997-06-16 1999-06-29 Eastman Kodak Company Multiple circuit board assembly having an interconnect mechanism that includes a flex connector
US6008532A (en) * 1997-10-23 1999-12-28 Lsi Logic Corporation Integrated circuit package having bond fingers with alternate bonding areas
US6329594B1 (en) * 1998-01-16 2001-12-11 Bae Systems Information And Electronic Systems Integration, Inc. Integrated circuit package
US6172874B1 (en) * 1998-04-06 2001-01-09 Silicon Graphics, Inc. System for stacking of integrated circuit packages
EP1028464B1 (en) * 1999-02-11 2006-07-26 STMicroelectronics S.r.l. Semiconductor device with improved interconnections between the chip and the terminals, and process for its manufacture
DE19929754C2 (de) * 1999-06-29 2001-08-16 Siemens Ag Verguß einer bestückten Baugruppe mit vibrationsdämpfender Gießmasse
JP2001119115A (ja) * 1999-10-15 2001-04-27 Japan Aviation Electronics Industry Ltd プリント基板モジュール
US6437436B2 (en) * 2000-01-20 2002-08-20 Ang Technologies Inc. Integrated circuit chip package with test points
US6469909B2 (en) 2001-01-09 2002-10-22 3M Innovative Properties Company MEMS package with flexible circuit interconnect
US6931369B1 (en) 2001-05-01 2005-08-16 National Semiconductor Corporation Method to perform thermal simulation of an electronic circuit on a network
US6678877B1 (en) * 2001-08-15 2004-01-13 National Semiconductor Corporation Creating a PC board (PCB) layout for a circuit in which the components of the circuit are placed in the determined PCB landing areas
TWI286381B (en) * 2002-08-27 2007-09-01 Gigno Technology Co Ltd Multi-chip integrated module
US20050133913A1 (en) * 2003-12-17 2005-06-23 Dan Okamoto Stress distribution package
US7476555B2 (en) * 2006-11-15 2009-01-13 Airdio Wireless Inc. Method of chip manufacturing
JP2010050445A (ja) * 2008-07-22 2010-03-04 Panasonic Corp 基板の接合構造および基板の接合方法
JP5293469B2 (ja) * 2009-07-13 2013-09-18 大日本印刷株式会社 半導体装置用複合配線部材および樹脂封止型半導体装置
US9226402B2 (en) * 2012-06-11 2015-12-29 Mc10, Inc. Strain isolation structures for stretchable electronics
JP7014645B2 (ja) * 2018-03-06 2022-02-01 シャープ株式会社 半導体発光装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4147889A (en) * 1978-02-28 1979-04-03 Amp Incorporated Chip carrier
JPS6052084A (ja) * 1983-08-31 1985-03-23 株式会社東芝 印刷配線基板
US4655524A (en) * 1985-01-07 1987-04-07 Rogers Corporation Solderless connection apparatus
US4647959A (en) * 1985-05-20 1987-03-03 Tektronix, Inc. Integrated circuit package, and method of forming an integrated circuit package
US4744009A (en) * 1986-10-31 1988-05-10 Amp Incorporated Protective carrier and securing means therefor
US4783719A (en) * 1987-01-20 1988-11-08 Hughes Aircraft Company Test connector for electrical devices
US4811081A (en) * 1987-03-23 1989-03-07 Motorola, Inc. Semiconductor die bonding with conductive adhesive
JPH01183837A (ja) * 1988-01-18 1989-07-21 Texas Instr Japan Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103617965A (zh) * 2013-11-20 2014-03-05 常州唐龙电子有限公司 一种外型具有引线的扁平集成电路封装结构

Also Published As

Publication number Publication date
EP0435093A2 (en) 1991-07-03
EP0435093A3 (en) 1991-11-06
KR910013444A (ko) 1991-08-08
US5018005A (en) 1991-05-21

Similar Documents

Publication Publication Date Title
JPH04129262A (ja) 薄いモールド型表面実装電子デバイス及びその製造法
US5053357A (en) Method of aligning and mounting an electronic device on a printed circuit board using a flexible substrate having fixed lead arrays thereon
US5684330A (en) Chip-sized package having metal circuit substrate
US5247423A (en) Stacking three dimensional leadless multi-chip module and method for making the same
US5241133A (en) Leadless pad array chip carrier
KR100621991B1 (ko) 칩 스케일 적층 패키지
US8008129B2 (en) Method of making semiconductor device packaged by sealing resin member
US5561323A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5045914A (en) Plastic pad array electronic AC device
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
JP2002252303A (ja) 成型チップ・スケール・パッケージにおけるフリップ・チップ半導体装置および組み立て方法
US20120020040A1 (en) Package-to-package stacking by using interposer with traces, and or standoffs and solder balls
JP2738568B2 (ja) 半導体チップモジュール
KR20070009428A (ko) 반도체 장치 및 그 제조 방법
JP2001085610A (ja) マルチチップ半導体モジュール及びその製造方法
JP3565090B2 (ja) 半導体装置の製造方法
US6054767A (en) Programmable substrate for array-type packages
KR970011619B1 (ko) 리드레스 패드 배열 칩 캐리어 패키지 및 그 제조방법
US6953709B2 (en) Semiconductor device and its manufacturing method
EP0623954B1 (en) Molded plastic packaging of electronic devices
US6166435A (en) Flip-chip ball grid array package with a heat slug
KR101096330B1 (ko) 반도체 장치용 패키지
JP2003243565A (ja) パッケージ化半導体装置およびその製作方法
JP2606603B2 (ja) 半導体装置及びその製造方法及びその実装検査方法