JP2005277075A - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP2005277075A JP2005277075A JP2004087697A JP2004087697A JP2005277075A JP 2005277075 A JP2005277075 A JP 2005277075A JP 2004087697 A JP2004087697 A JP 2004087697A JP 2004087697 A JP2004087697 A JP 2004087697A JP 2005277075 A JP2005277075 A JP 2005277075A
- Authority
- JP
- Japan
- Prior art keywords
- terminal pattern
- pattern
- terminal
- wiring board
- multilayer substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】端子パターンの増加においても小型化及び良好な特性を実現可能な、高周波モジュールなどに好適に用いられる配線基板を提供する。
【解決手段】複数の誘電体層を積層してなる積層基板1の下面に、信号用端子パターン10、バイアス用端子パターン11および接地用端子パターン12を形成してなる配線基板において、接地用端子パターン12aを積層基板1下面中央部に配置し、接地用端子パターン12aの全周囲または周囲の一部に、信号用端子パターン10とバイアス用端子パターン11とを、または信号用端子パターン10とバイアス用端子パターン11と他の接地用端子パターン12bとを、中央部接地用端子パターン12aの稜線と平行に、複数列配置するか、または中央部接地用端子パターンの内側に信号用端子パターン10あるいはバイアス用端子パターン11を配置する。
【選択図】図3
【解決手段】複数の誘電体層を積層してなる積層基板1の下面に、信号用端子パターン10、バイアス用端子パターン11および接地用端子パターン12を形成してなる配線基板において、接地用端子パターン12aを積層基板1下面中央部に配置し、接地用端子パターン12aの全周囲または周囲の一部に、信号用端子パターン10とバイアス用端子パターン11とを、または信号用端子パターン10とバイアス用端子パターン11と他の接地用端子パターン12bとを、中央部接地用端子パターン12aの稜線と平行に、複数列配置するか、または中央部接地用端子パターンの内側に信号用端子パターン10あるいはバイアス用端子パターン11を配置する。
【選択図】図3
Description
本発明は、マルチバンド対応移動無線端末機等に搭載される高周波モジュールに好適な配線基板に関するものである。
近年、携帯電話端末機の普及が進みつつあり、携帯電話端末機の機能、サービスの向上が図られている。この新たな携帯電話端末機として、マルチバンド対応携帯電話端末機の提案がなされている。マルチバンド対応携帯電話端末機は、通常の携帯電話端末機が一つの送受信系のみを取り扱うのに対し、2つ以上の送受信系を取り扱うことができるものである。これにより、地域や使用目的等応じて、利用者が都合の良い送受信系を選択して利用することができる。
マルチバンドの例として、欧州では900MHz帯を使用したGSM(Global System for Mobile Communication)システムと、1800MHz帯を使用したDCS(Digital Cellular System)システムがある。さらに、北米では、GSMの他、1900MHz帯を使用したPCS(Personal Communication Services)システムがある。
例えば、一般的なGSM/DCS方式デュアルバンド携帯電話機の高周波回路においては、通過帯域の異なる2つの送受信系を各送受信系GSM/DCSに分波し、各送受信系DCS、GSMにおいてそれぞれ送信系TXと受信系RXとの切替を行うアンテナスイッチモジュールASMを備えるとともに、送受信系DCSの送信系TX、受信系RXと、送受信系GSMの送信系TX、受信系RXとを備える。
送信系TXは、各送受信系ともに方向性結合回路(カップラ)、電力増幅回路AMPを備える。電力増幅回路AMPは、電力増幅回路MMICと整合回路とからそれぞれ構成されている。送信時には、TX側電力増幅回路AMPで増幅された送信信号は、方向性結合回路(カップラ)、さらに低域通過フィルタ、スイッチ回路、分波回路からなるアンテナスイッチモジュールASMを経由してアンテナANTから高周波信号として送信される。
一方、受信系RXは帯域通過フィルタおよび低ノイズ増幅回路を備える。受信時には、アンテナANTで受信された高周波信号はアンテナスイッチモジュールASM1を介して取り出され、帯域通過フィルタにて受信帯域近傍の不要信号が除去された後、RX側低ノイズ増幅器AMPにて増幅される。
前記デュアルバンド方式の携帯電話機では、各通信システムの構成に必要な送受信回路を搭載する必要があるが、それぞれの通信システムに見合った個別の専用部品を用いて回路を構成すれば、機器の大型化、高コスト化を招来することとなる。そこで、共通可能な回路部分は、可及的に共通化するようにして機器の小型化、低コスト化を有利に展開することが要請される。またさらに、携帯電話の大部分の電力を消費する送信用電力増幅器の電力付加効率を向上させることが要求されている。
このような要求に対して、例えば、特開2002−290257号公報には複合小型化を図る無線通信用フロントエンドモジュールRFM1が開示されている。この無線通信用フロントエンドモジュールRFM1においては、送信用電力増幅回路、方向性結合回路、整合回路、アンテナスイッチモジュールを1つのフロントエンドモジュールとして1つの積層基板内にモジュール化したものが提案されている。
また、従来の高周波モジュールにおいては、図8の平面図に示すように、モジュール基板30の端面に、信号用端子パターン31、バイアス用端子パターン32、接地用端子パターン33が設けられており、接地用端子パターン33は、中央部に形成されている。また、図9の平面図に示すように、モジュール基板40の下面に、信号用端子パターン41、バイアス用端子パターン42、接地用端子パターン43が設けられており、信号用端子パターン40、バイアス用端子パターン42、接地用端子パターン43が形成され、中央部に接地用パターン43が形成されている。
特開2002−290257号公報
ところで、今後の市場動向をふまえると、携帯電話端末機を用いた高品質の音声や画像等のデータ伝送が行なわれることが予想され、これらに対応するために、符号分割多重接続方式であるCDMA(Code Division Multiple Access)や、高速データ伝送レートや通信チャネルの多重化を特徴とした次世代通信システムUMTSといった大容量データ伝送可能な通信システムの構築が進みつつある。また近年では、衛星からの信号を受信することにより、地球上の現在地を精度良く測位することのできるGPS(Global Positioning System)が搭載された携帯電話端末機も普及しつつある。
このように複数の通信システムへ対応するため、1つのモジュールでさらに多くのバンドに対応する必要が生じている。
このようにマルチバンド化が進み、1つのモジュールでさらに多くのバンドに対応する必要が生じた場合、バンド数に比例した表層スペースが必要となり、モジュールには、ますます小型化が要求される。
このような小型化、高機能化の要求に対し、従来の高周波モジュールの端子配置は、基板下面中央部に接地用パターンを配し、基板下面外周部に信号用端子パターン、バイアス用端子パターン、接地用端子パターンが配されていることから、無駄な配線の引き回しによる挿入損失の増加、パターン間の干渉による特性の悪化、パターン配置の制約を招き、小型化及び高機能化に限界がある。
本発明は、かかる問題点を解消するためになされたもので、端子パターンの増加においても小型化及び良好な特性を実現可能な、高周波モジュールなどに好適に用いられる配線基板を提供することを目的とする。
本発明は、複数の誘電体層を積層してなる積層基板の下面に、信号用端子パターン、バイアス用端子パターンおよび接地用端子パターンを形成してなる配線基板において、前記接地用端子パターンを前記積層基板下面中央部に配置し、該接地用端子パターンの全周囲または周囲の一部に、信号用端子パターン、バイアス用端子パターン、及び他の接地用端子パターンを前記中央部の接地用端子パターンの稜線と平行に、複数列配置したことを特徴とするものである。
これにより、第1に、多層基板の積層方向への透視図において、多層基板内に素子を構成可能な面積に対する多層基板を外部基板に実装するために必要な面積の割合を最小限に留めることが可能となり、回路素子の密度を最大限に向上させることができる。第2に、各回路を構成するパターンの配置の制約が無くなり、小型化、高機能化の実現、無駄な配線の引き回しをなくし、挿入損失の増加やパターン間の干渉による特性劣化を防ぐことができる。
また、かかる配線基板においては、積層基板下面中央部に配置された接地用端子パターンの周囲に複数配列された端子パターンの最外周列に、他の接地用端子パターンを割り当てていることが望ましい。
これにより、積層基板下面の中央部、外周部に接地用端子パターンが配置され、モジュール内部のグランド電位の安定化及び強化が可能である。また、モジュールの四方を接地用端子パターンで囲うことから、高周波モジュールから外部への高周波信号の放射、並びに外部から高周波モジュールへの高周波信号の入射を防止し、誤動作を防ぐことが可能となる。
また、本発明は、複数の誘電体層を積層してなる積層基板の下面に、信号用端子パターン、バイアス用端子パターンおよび接地用端子パターンを形成してなる配線基板において、前記接地用端子パターンを前記積層基板下面中央部に配置するとともに、該接地用端子パターンの内側に、信号用端子パターン、バイアス用端子パターンの少なくとも1つを配置することが望ましい。
これにより、積層基板上方からみて、積層基板表層に搭載される部品および、または積層基板内層回路パターンの下部にあたる場所に積層基板下面で、信号用端子パターン、バイアス用端子パターンが形成でき、内層回路パターンの無駄な引き回しを行う必要がなくなり、挿入損失の悪化や、他のパターンとの干渉を防止できる。また、端子パターンの配置に制約が無くなることから、モジュールの小型化が可能である。
また、本発明の配線基板においては、前記積層基板下面に配置された端子パターンのうち、基板下面の中央部に形成した接地用端子パターンの面積が、基板下面に形成した端子パターンの中で最も大きいことが望ましい。これにより、モジュール基板内部のグランド電位の安定化及び強化が可能である。
本発明では、積層基板下面に配置された端子パターンのうち、中央部の接地用端子パターンにサーマルビアが接続されていることが望ましい。これにより、配線基板の熱による特性劣化、配線基板の表面に実装された素子の熱による損傷を防ぐことができる。特に、面積の大きい接地用端子パターンに接続することで、放熱効果を高めることが可能である。
本発明では、前記信号用端子パターン、前記バイアス用端子パターン、前記接地用端子パターンのいずれかまたはすべてに、オーバーコート層を各パターンの一部が露出するように被覆することが望ましい。
これにより、積層基板を外部基板に実装する際に前記各端子パターンが半田を介して接続して高周波モジュールがショートモードの故障を起こす確率を減少することができる。また、半田を介して接続される端子パターンの面積を均一化でき、実装の安定性、強度を高めることができる。
本発明の配線基板は、積層基板下面に、信号用端子パターン、バイアス用端子パターン、接地用端子パターンが形成され、積層基板下面の中央部に接地用端子パターンが形成され、接地用端子パターンの全周囲または周囲の一部に、信号用端子パターン、バイアス用端子パターン、及び/又は接地用端子パターンを複数列配列することで、無駄な配線の引き回しをする必要がなくなり、パターン間の干渉やインピーダンス変化に伴う特性の劣化を防ぐことができる。また、本発明の高周波モジュールでは、積層基板内部のパターン配置や端子の配置の制約がなくなり、小型化、高機能化を実現できる。
さらに、携帯電話などの高周波モジュールにおいて、デュアルバンド方式から、トリプルバンド方式、4つ以上のバンドに適合可能なマルチバンド方式バンド数が増加することに伴い端子パターン数が増加する場合においても配線基板のサイズを小型化することができる。
図1は、本発明に係る配線基板の一例として高周波モジュールにおける回路のブロック図である。高周波モジュールRFM10は、通過帯域の異なる複数の送受信系を各送受信系DCS/PCS、GSMに分ける分波回路DIP10と、各送受信系DCS/PCS、GSMを送信系TXと受信系RXとにそれぞれ切りかえるスイッチ回路SW10、SW20と、スイッチ回路SW10、SW20の各送信系TX側に設けられた、増幅器AMP10、AMP20の出力をモニタするカップラCOP10、COP20と、増幅器AMP10、AMP20を構成する整合回路MAT10、MAT20、増幅回路MMIC10、MMIC20で構成されている。
増幅回路MMIC10、MMIC20は、入力信号を増幅させる機能を持ち、小型化、高効率化を図るためにGaAs HBT(ガリウム砒素ヘテロジャンクションバイポーラトランジスタ)構造を有した半導体素子で形成されている。なお、本実施例ではGaAs HBT 半導体素子を増幅回路MMIC10、MMIC20に用いているが、P−HEMT構造のGaAs半導体素子やシリコントランジスタで形成された半導体素子を用いてもよい。
また、カップラCOP10、COP20からの出力モニタ信号を受け、増幅回路MMIC10、MMIC20の出力電力を制御する自動出力制御用IC(APC用IC)が含まれてもよい。
整合回路MAT10、MAT20は、それぞれ増幅回路MMIC10、MMIC20の出力インピーダンスである0.5〜2Ωを30〜50Ωまでのインピーダンスに変換させる機能のほか、増幅回路MMIC10、MMIC20の増幅性能を最大限まで引き出すための機能、及びカップラCOP10、COP20と電力増幅器AMP10、AMP20間のインピーダンスを調整するためのものである。この電力増幅器AMP10、AMP20は前述の増幅回路MMIC10、MMIC20と整合回路MAT10、MAT20とから構成されている。
本発明における送信用高周波モジュールRFM10では、図2の概略断面図に示すように、誘電体層を複数積層してなる積層基板1上に、分波回路DIP10、スイッチ回路SW10、SW20、カップラCOP10、COP20、整合回路MAT10、MAT20を構成する、コンデンサ、インダクタ、ダイオード等のチップ部品2(集中定数素子)を設け、また、分波回路DIP10、スイッチ回路SW10、SW20、カップラCOP10、COP20、整合回路MAT10、MAT20の少なくとも1つが、積層基板内に分布定数線路3やコンデンサ用電極4によって形成されている。
例えば、分波回路DIP10が、誘電体層間に形成されたコンデンサ用電極4と分布定数線路3、チップ部品2を有し、スイッチ回路SW10、20が、積層基板1表面に搭載されたダイオード、抵抗、コンデンサ、インダクタのチップ部品2と、誘電体層間に形成されたコンデンサ用導体4とを有し、カップラCOP10、20が、誘電体層間に形成された分布定数線路3と、積層基板表面に搭載されたコンデンサ、抵抗のチップ部品2とを有し、電力増幅器AMP10、AMP20が、積層基板表面のキャビティ5内に設けられた高周波増幅用半導体素子6と、誘電体層間に形成された分布定数線路3と、積層基板表面に搭載されたコンデンサ、抵抗のチップ部品2、分布定数線路3とにより構成される。
また、積層基板1の下面には、信号用端子パターン10、バイアス用端子パターン11および接地用端子パターン12が設けられている。図3に、本発明の一実施例における積層基板1の下面における端子パターンの配置例を示す。図3の配置によれば、基板下面のほぼ中央部に接地用端子パターン12aが形成されており、その接地用端子パターン12aの全周囲において、信号用端子パターン10、バイアス用端子パターン11、及び他の接地用端子パターン12bが中央部の接地用端子パターン12aの縁部と平行に、2列にわたって配置されている。これにより、端子パターンの増加に対しても柔軟に対応でき、端子パターンの高密度化を図ることができる。なお、この図3においては、中央部の接地用端子パターン12aの周囲に他の接地用端子パターン12bを形成しているが、他の接地用端子パターン12bは、中央部の接地用端子パターン12aと統合し、他の接地用端子パターン12bを信号用端子パターン10やバイアス用端子パターン11にて置換してもよい。また、上記の例では2列に配置しているが、これを3列以上に形成してもよく、また中央部の接地用端子パターン12aの全周ではなく、周囲の一部分で2列以上に設置してもよい。
図4、図5に他の端子パターンの配置例を示す。図4、5によれば、中央部に形成された接地用端子パターン12aの周囲における最外列に他の接地用端子パターン12bを、内周列に信号用端子パターン10、バイアス用端子パターン11を設置し、信号用端子パターン10、バイアス用端子パターン11を接地用端子パターン12aと他の接地用端子パターン12bによってはさまれたように配置したもので、図4では個別の小さい他の接地用端子パターン12bを個別パターンに、また図5では帯状の接地用端子パターン12cによって形成したものである。
このような端子配置とすることにより、モジュール外部への接続端子の増加に対応できると同時に、モジュール内層回路パターンの無駄な引き回しを行う必要がなくなり、挿入損失の悪化や、配線基板の周囲の回路からの信号用端子パターン10、バイアス用端子パターン11への干渉を防止することができる。
このような端子配置にすることにより、積層基板下面の中央部、外周部に接地用端子パターンが配置され、モジュール内部のグランド電位の安定化及び強化が可能である。また、モジュールの四方を接地用端子パターンで囲うことから、高周波モジュールから外部への高周波信号の放射、並びに外部から高周波モジュールへの高周波信号の入射を防止し、誤動作を防ぐことが可能となる。図4の場合、干渉防止の観点から、他の接地用端子パターン12b間の間隔xを伝送される信号波長の1/4波長未満に設定されることが望ましい。
図6に、さらに他の例の端子パターンの配置例を示した。図6に示すように、積層基板下面の外周部に、信号用端子パターン10、バイアス用端子パターン11、他の接地用端子パターン12bが形成され、中央部に接地用端子パターン12aが形成されており、接地用端子パターン12aの内側に、信号用端子パターン10、バイアス用端子パターン11が形成されている。
このような端子配置にすることにより、積層基板上方からみて、積層基板表層に搭載される部品および、または積層基板内層回路パターンの下部にあたる場所に積層基板下面で、信号用端子パターン、バイアス用端子パターンが形成でき、内層回路パターンの無駄な引き回しを行う必要がなくなり、挿入損失の悪化や、他のパターンとの干渉を防止できる。また、端子の配置に制約が無くなることから、モジュールの小型化が可能である。
さらに、本発明によれば、積層基板1の下面の中央部に形成された接地用端子パターン12aには、積層基板1の表面に実装された増幅回路素子6の実装部から積層基板1を貫いて伸びるサーマルビア導体13と接続されていることが望ましい。
このように積層基板1下面の中央部に形成された接地用端子パターン12とサーマルビア導体13とを接続することにより、増幅回路MMIC10またはMMIC20に発生した熱はサーマルビア導体13、積層基板1下面の中央部に形成された接地用端子パターン12を介しプリント配線基板などのマザーボード側に放熱されるため、増幅器AMP10、20の熱による出力レベル、電力付加効率などの特性劣化を防ぐことができる。特に、中央部の接地用端子パターン12aの面積を端子パターンのうちで最も大きくすることによってその放熱性を高めることができる。
また、本発明によれば、図7に示すように、信号用端子パターン10、バイアス用端子パターン11、接地用端子パターン12a,12bのいずれかまたはすべてに対して、オーバーコートガラス14を各パターンの一部が露出するように被覆することが望ましい。
これにより、積層基板1を外部基板に実装する際に各端子パターンが半田を介して接続して高周波モジュールがショートモードの故障を起こす確率を減少することができる。また、半田を介して接続される端子パターンの面積を均一化でき、実装の安定性、強度を高めることができる。
このとき、接地用端子パターン12a、12bは、それぞれ独立した接地導体パターンで形成してもよいが、図7に示すように、同一の接地導体パターンに対してオーバーコート層14によって接地導体パターンの一部を露出させて接地用導体パターン12a,12bをそれぞれ形成することもできる。
本発明においては、各端子パターンは、小さいほど高密度化することは可能であるが、外部基板への半田実装性および端子間の干渉などを考慮すると、端子パターンの大きさは最大径が0.2〜1.0mm、端子パターン間距離が0.2〜1.0mmであることが望ましい。これにより、端子間の干渉を防止するとともに、半田もれなどによるショートの発生などを防止し、信頼性の高い配線基板を作製することができる。
本発明の配線基板は、ガラスエポキシ樹脂などの有機系誘電体からなる積層基板に対して、銅箔などの導体によって配線導体層が形成されたもの、または、セラミック材料などの無機系誘電体の積層基板に種々の配線導体層を誘電体基板と同時に焼成して形成されたものが用いられる。
上記セラミック材料としては、(1)Al2O3、AlN、Si3N4、SiCを主成分とする焼成温度が1100℃以上のセラミック材料、(2)金属酸化物による混合物からなる1100℃以下、特に1050℃以下で焼成される低温焼成セラミック材料、(3)ガラス粉末、あるいはガラス粉末とセラミックフィラー粉末との混合物からなる1100℃以下、特に1050℃以下で焼成される低温焼成セラミック材料の群から選ばれる少なくとも1種が選択される。
用いられる(2)の混合物としては、BaO−TiO2系、Ca−TiO2系、MgO−TiO2系等のセラミック材料が用いられ、これらのセラミック材料に、SiO2、Bi2O3、CuO、Li2O、B2O3等の助剤を適宜添加したものが用いられる。(3)のガラス組成物としては、少なくともSiO2を含み、Al2O3、B2O3、ZnO、PbO、アルカリ土類金属酸化物、アルカリ金属酸化物のうちの少なくとも1種以上を含有したものであって、具体的には、SiO2−B2O3−RO系、SiO2−BaO−Al2O3−RO系、SiO2−B2O3−Al2O3−RO系、SiO2−Al2O3−RO系、さらにはこれらの系にZnO、PbO、Pb、ZrO2、TiO2等を配合した組成物が挙げられる。また、ガラスとしては、焼成処理することによっても非晶質ガラスであるもの、また焼成処理によって、アルカリ金属シリケート、クォーツ、クリストバライト、コージェライト、ムライト、エンスタタイト、アノーサイト、セルジアン、スピネル、ガーナイト、ディオプサイド、イルメナイト、ウイレマイト、ドロマイト、ペタライトやその置換誘導体の結晶を少なくとも1種を析出する結晶化ガラスなどが用いられる。
また、(3)におけるセラミックフィラーとしては、Al2O3、SiO2(クォーツ、クリストバライト)、フォルステライト、コージェライト、ムライト、ZrO2、ムライト、フォルステライト、エンスタタイト、スピネル、マグネシア、AlN、Si3N4、SiC、MgTiO3、CaTiO3などのチタン酸塩の群から選ばれる少なくとも1種が挙げられ、ガラス20〜80質量%、フィラー20〜80質量%の割合で混合されることが望ましい。
一方、配線導体層は、誘電体基板と同時焼成して形成するために、誘電体基板を形成するセラミック材料の焼成温度に応じて種々組み合わせられ、例えば、セラミック材料が前記(1)の場合、タングステン、モリブデン、マンガン、銅の群から選ばれる少なくとも1種を主成分とする導体材料が好適に用いられる。また、低抵抗化のために、銅などとの混合物としてもよい。セラミック材料が前記(2)(3)の低温焼成セラミック材料を用いる場合、銅、銀、金、アルミニウムの群から選ばれる少なくとも1種を主成分とする低抵抗導体材料が用いられる。
誘電体基板は、誘電率を高くすることで、小さな面積でも充分な静電容量を得ることができるため、ストリップライン長を短縮して、全体構造の小型化に供することができる。また、配線や線路などを低損失の低抵抗導体によって形成できることから、上記(1)(2)の低温焼成セラミック材料によって形成することが望ましい。
また、オーバーコート層としては、誘電体材料を構成するセラミック材料と同じセラミック材料を主成分とするもの、またはそのセラミック材料にCoなどの着色剤を添加したセラミック材料を焼成前に配線基板の表面に塗布し、配線基板の焼成と同時焼成して形成したり、またはエポキシ系の感光性樹脂などによって露光、現像して形成することができる。
以上、説明した実施の態様は、本発明における1つの好適なものであるが、本発明はこれに限られることはなく、本発明を逸脱しない範囲で種々の端子の配置の変更を行うことはできる。
ANT・・・アンテナ端子
DIP10・・・分波回路
SW10、SW20・・・スイッチ回路
AMP10、AMP20、AMP100、AMP200・・・電力増幅器
AMP300、AMP400・・・低雑音電力増幅器
COP10、COP20、COP100、COP200・・・カップラ
MAT10、MAT20・・・整合回路
MMIC10、MMIC20・・・電力増幅回路
RFM1、RFM10・・・高周波モジュール
ASM1・・・アンテナスイッチモジュール
BPF300、BPF400・・・帯域通過フィルタ
1 ・・・高周波モジュール
10・・・信号用端子パターン
11・・・バイアス用端子パターン
12・・・接地用端子パターン
13・・・サーマルビア
DIP10・・・分波回路
SW10、SW20・・・スイッチ回路
AMP10、AMP20、AMP100、AMP200・・・電力増幅器
AMP300、AMP400・・・低雑音電力増幅器
COP10、COP20、COP100、COP200・・・カップラ
MAT10、MAT20・・・整合回路
MMIC10、MMIC20・・・電力増幅回路
RFM1、RFM10・・・高周波モジュール
ASM1・・・アンテナスイッチモジュール
BPF300、BPF400・・・帯域通過フィルタ
1 ・・・高周波モジュール
10・・・信号用端子パターン
11・・・バイアス用端子パターン
12・・・接地用端子パターン
13・・・サーマルビア
Claims (6)
- 複数の誘電体層を積層してなる積層基板の下面に、信号用端子パターン、バイアス用端子パターンおよび接地用端子パターンを形成してなる配線基板において、
前記接地用端子パターンを前記積層基板下面中央部に配置し、該接地用端子パターンの全周囲または周囲の一部に、信号用端子パターンとバイアス用端子パターンとを、または信号用端子パターンとバイアス用端子パターンと他の接地用端子パターンとを、前記中央部の接地用端子パターンの稜線と平行に、複数列配置したことを特徴とする配線基板。 - 前記積層基板下面中央部に配置された接地用端子パターンの周囲に複数配列された端子パターンの最外周列に、他の接地用端子パターンを割り当てたことを特徴とする請求項1記載の配線基板。
- 複数の誘電体層を積層してなる積層基板の下面に、信号用端子パターン、バイアス用端子パターンおよび接地用端子パターンを形成してなる配線基板において、
前記接地用端子パターンを前記積層基板下面中央部に配置するとともに、該接地用端子パターンの内側に、信号用端子パターン、バイアス用端子パターンの少なくとも1つを配置したことを特徴とする配線基板。 - 前記積層基板下面に配置された端子パターンのうち、基板下面の中央部に形成した接地用端子パターンの面積が、基板下面に形成した端子パターンの中で最も大きいことを特徴とする請求項1乃至3のいずれかに記載の配線基板。
- 前記積層基板下面に配置された端子パターンのうち、中央部の接地用端子パターンにサーマルビアが接続されていることを特徴とする請求項1乃至4のいずれかに記載の配線基板。
- 前記信号用端子パターン、前記バイアス用端子パターン、前記接地用端子パターンのいずれかまたはすべてに、オーバーコート層を各パターンの一部が露出するように被覆することを特徴とする請求項1乃至5のいずれかに記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004087697A JP2005277075A (ja) | 2004-03-24 | 2004-03-24 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004087697A JP2005277075A (ja) | 2004-03-24 | 2004-03-24 | 配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005277075A true JP2005277075A (ja) | 2005-10-06 |
Family
ID=35176408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004087697A Pending JP2005277075A (ja) | 2004-03-24 | 2004-03-24 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005277075A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010070964A1 (ja) * | 2008-12-16 | 2010-06-24 | 株式会社村田製作所 | 回路モジュール及びその管理方法 |
US8791369B2 (en) | 2009-07-28 | 2014-07-29 | Murata Manufacturing Co., Ltd. | Electronic component |
WO2018207600A1 (ja) * | 2017-05-11 | 2018-11-15 | 株式会社村田製作所 | 回路モジュール |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1056093A (ja) * | 1996-08-07 | 1998-02-24 | Hitachi Ltd | 半導体装置およびその半導体装置を組み込んだ電子装置 |
JPH10303331A (ja) * | 1997-04-16 | 1998-11-13 | Internatl Business Mach Corp <Ibm> | ボール・グリッド・アレイ・モジュール |
JP2001203470A (ja) * | 2000-01-21 | 2001-07-27 | Toshiba Corp | 配線基板、半導体パッケージ、および半導体装置 |
JP2001339170A (ja) * | 2000-05-30 | 2001-12-07 | Kyocera Corp | 多層配線基板 |
JP2002171072A (ja) * | 2000-09-19 | 2002-06-14 | Ngk Spark Plug Co Ltd | 配線基板 |
JP2003008469A (ja) * | 2001-06-21 | 2003-01-10 | Kyocera Corp | 高周波モジュール |
JP2003046452A (ja) * | 2001-07-27 | 2003-02-14 | Hitachi Ltd | 電子部品および設計方法 |
JP2003218472A (ja) * | 2002-01-23 | 2003-07-31 | Mitsubishi Electric Corp | モジュールおよび表面実装モジュール |
-
2004
- 2004-03-24 JP JP2004087697A patent/JP2005277075A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1056093A (ja) * | 1996-08-07 | 1998-02-24 | Hitachi Ltd | 半導体装置およびその半導体装置を組み込んだ電子装置 |
JPH10303331A (ja) * | 1997-04-16 | 1998-11-13 | Internatl Business Mach Corp <Ibm> | ボール・グリッド・アレイ・モジュール |
JP2001203470A (ja) * | 2000-01-21 | 2001-07-27 | Toshiba Corp | 配線基板、半導体パッケージ、および半導体装置 |
JP2001339170A (ja) * | 2000-05-30 | 2001-12-07 | Kyocera Corp | 多層配線基板 |
JP2002171072A (ja) * | 2000-09-19 | 2002-06-14 | Ngk Spark Plug Co Ltd | 配線基板 |
JP2003008469A (ja) * | 2001-06-21 | 2003-01-10 | Kyocera Corp | 高周波モジュール |
JP2003046452A (ja) * | 2001-07-27 | 2003-02-14 | Hitachi Ltd | 電子部品および設計方法 |
JP2003218472A (ja) * | 2002-01-23 | 2003-07-31 | Mitsubishi Electric Corp | モジュールおよび表面実装モジュール |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010070964A1 (ja) * | 2008-12-16 | 2010-06-24 | 株式会社村田製作所 | 回路モジュール及びその管理方法 |
JP5126370B2 (ja) * | 2008-12-16 | 2013-01-23 | 株式会社村田製作所 | 回路モジュール |
US8431827B2 (en) | 2008-12-16 | 2013-04-30 | Murata Manufacturing Co., Ltd. | Circuit modules and method of managing the same |
US8791369B2 (en) | 2009-07-28 | 2014-07-29 | Murata Manufacturing Co., Ltd. | Electronic component |
WO2018207600A1 (ja) * | 2017-05-11 | 2018-11-15 | 株式会社村田製作所 | 回路モジュール |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4010504B2 (ja) | マルチバンド用送受信機およびそれを用いた無線通信機 | |
JP2005277579A (ja) | 高周波モジュールおよびそれを用いた通信機器 | |
JP2007295327A (ja) | 高周波回路、高周波部品及び通信装置 | |
JP5645143B2 (ja) | 高周波部品及び通信装置 | |
JP5594318B2 (ja) | スイッチモジュール | |
JP5672412B2 (ja) | 複合モジュール | |
JP2010161812A (ja) | 高周波部品及び通信装置 | |
JP2004297456A (ja) | 高周波モジュール | |
JP2007124202A (ja) | 高周波モジュールおよび無線通信装置 | |
JP2010147589A (ja) | 高周波回路、高周波部品及び通信装置 | |
JP2005102098A (ja) | 高周波モジュール及びそれを用いた無線通信装置 | |
JP4527570B2 (ja) | 高周波モジュ−ル及びそれを搭載した無線通信装置 | |
KR101054989B1 (ko) | Uwb 통신회로 집적모듈 | |
JP2005079885A (ja) | 高周波モジュール及び無線通信装置 | |
JP2006073673A (ja) | 高周波モジュール及び無線通信装置 | |
JP2005277075A (ja) | 配線基板 | |
JP2004297455A (ja) | 高周波モジュール | |
JP2006203470A (ja) | 高周波モジュール及び無線通信機器 | |
JP2005260878A (ja) | 高周波モジュール及び無線通信装置 | |
JP2006108734A (ja) | 分波器、高周波モジュール及び無線通信装置 | |
JP2006211144A (ja) | 高周波モジュール及び無線通信機器 | |
JP2005277939A (ja) | 高周波モジュール及び無線通信装置 | |
JP2006121211A (ja) | 高周波選択回路、高周波モジュール及び無線通信装置 | |
JP2005136887A (ja) | 高周波モジュール及び無線通信機器 | |
JP2005260877A (ja) | 高周波モジュール及び無線通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090924 |