JP2003008469A - 高周波モジュール - Google Patents

高周波モジュール

Info

Publication number
JP2003008469A
JP2003008469A JP2001188331A JP2001188331A JP2003008469A JP 2003008469 A JP2003008469 A JP 2003008469A JP 2001188331 A JP2001188331 A JP 2001188331A JP 2001188331 A JP2001188331 A JP 2001188331A JP 2003008469 A JP2003008469 A JP 2003008469A
Authority
JP
Japan
Prior art keywords
circuit
high frequency
transmission
laminated substrate
frequency module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001188331A
Other languages
English (en)
Other versions
JP4340026B2 (ja
Inventor
Katsuro Nakamata
克朗 中俣
Shinji Isoyama
伸治 磯山
Teruyuki Shimura
輝之 紫村
Toshio Okuda
敏雄 奥田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Mitsubishi Electric Corp
Original Assignee
Kyocera Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp, Mitsubishi Electric Corp filed Critical Kyocera Corp
Priority to JP2001188331A priority Critical patent/JP4340026B2/ja
Priority to US10/172,752 priority patent/US6683512B2/en
Priority to DE10228058A priority patent/DE10228058B4/de
Publication of JP2003008469A publication Critical patent/JP2003008469A/ja
Application granted granted Critical
Publication of JP4340026B2 publication Critical patent/JP4340026B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Structure Of Printed Boards (AREA)
  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)
  • Microwave Amplifiers (AREA)
  • Transceivers (AREA)

Abstract

(57)【要約】 【課題】通過帯域の異なる複数の送受信系を各送受信系
に分ける分波回路から電力増幅器までを構成する回路要
素を一体化して小型化できるとともに、良好な特性を有
する高周波モジュールを提供する。 【解決手段】複数の誘電体層１１〜１８を積層してなる
積層基板に、複数の送受信系を各送受信系に分ける分波
回路ＤＩＰ１０と、各送受信系を送信系ＴＸと受信系Ｒ
Ｘに切り替えるスイッチ回路ＳＷ１０、２０と、各送信
系ＴＸの通過周波数での送信信号を増幅する高周波増幅
用半導体素子及び整合回路ＭＡＴ１０、２０からなる電
力増幅器ＡＭＰ１０、２０とを設けてなる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は高周波モジュールに
関し、特にデュアルバンド用移動無線端末に好適な送信
用電力増幅器、スイッチ回路、カップラ（方向性結合
器）、分波回路により構成される送信用の高周波モジュ
ールに関するものである。
【０００２】
【従来技術】近年、１つの送受信系を採用している通常
の携帯電話機に対し、デュアルバンド方式を採用した携
帯電話機が提案されている。デュアルバンド方式の携帯
電話機は、１台の携帯電話機内に２つの送受信系を搭載
するもので、地域性や使用目的等に合った送受信系を選
択して送信することができるようにした利便性の高い機
器として期待されているものである。
【０００３】近年の欧州においては、通信帯域の異なる
複数の送受信系としてＧＳＭ方式／ＤＣＳ方式の双方を
搭載したデュアルバンド方式の携帯電話機が採用されて
いる。
【０００４】図１０は、ＧＳＭ／ＤＣＳデュアルバンド
方式の携帯電話機のブロック図（高周波回路部）を示
す。高周波回路部は通過帯域の異なる２つの送受信系を
各送受信系ＧＳＭ／ＤＣＳに分波し、且つ送受信系ＤＣ
Ｓ、ＧＳＭにおいてそれぞれ送信系ＴＸと受信系ＲＸと
の切替を行うローパスフィルタ、スイッチ回路、及び分
波回路からなるスイッチモジュールＡＳＭ１を備えると
共に、送受信系ＤＣＳの送信系ＴＸ、受信系ＲＸと、送
受信系ＧＳＭの送信系ＴＸ、受信系ＲＸとを備える。
【０００５】送信系ＴＸは、各送受信系ともにカップラ
ＣＯＰ１００、２００、電力増幅器ＡＭＰ１００、２０
０を備える。電力増幅器ＡＭＰ１００、２００は、電力
増幅回路ＭＭＩＣと整合回路とからそれぞれ構成されて
いる。
【０００６】送信時には、ＴＸ側電力増幅器ＡＭＰ１０
０、またはＡＭＰ２００で増幅された送信信号は、カッ
プラＣＯＰ１００またはＣＯＰ２００、さらにローパス
フィルタ、スイッチ回路、分波回路からなる高周波スイ
ッチモジュールＡＳＭ１を経由してアンテナＡＮＴから
高周波信号として送信される。
【０００７】一方、受信系ＲＸは帯域通過フィルタＢＰ
Ｆ３００、４００および低ノイズ増幅器ＡＭＰ３００、
４００を備える。受信時には、アンテナＡＮＴで受信さ
れた高周波信号は高周波スイッチモジュールＡＳＭ１を
介して取り出され、帯域通過フィルタＢＰＦ３００、ま
たはＢＰＦ４００にて受信帯域近傍の不要信号が除去さ
れた後、ＲＸ側低ノイズ増幅器ＡＭＰ３００、またはＡ
ＭＰ４００にて増幅される。
【０００８】デュアルバンド方式の携帯電話機では各送
受信系の構成に必要な回路を搭載する必要があるが、そ
れぞれ個別の専用部品を用いて回路を構成すれば、機器
の大型化、高コスト化を招来することとなる。そこで、
共通可能な回路部分は、可及的に共通化するようにして
機器の小型化、低コスト化を有利に展開する事が要請さ
れている。またさらに、携帯電話の大部分の電力を消費
する送信用電力増幅器の電力付加効率を向上させること
が要求されている。
【０００９】このような要求に対して、例えば、特開平
１１−２２５０８８号公報には小型化を図るマルチバン
ド用高周波スイッチモジュールＡＳＭ１が開示されてい
る。
【００１０】図１１は、このマルチバンド用高周波スイ
ッチモジュールＡＳＭ１を示すもので、通過帯域の異な
る２つの送受信系を各送受信系に分けるノッチ回路から
なる分波回路と、前記各送受信系を送信系と受信系に切
りかえるスイッチ回路ＳＷと、各送信系に配置されたロ
ーパスフィルタＬＰＦとから構成され、前記分波回路は
ＬＣ素子が並列接続されたノッチ回路を２つ用い、各ノ
ッチ回路の一端同士は接続されて２系統の送受信系に共
通の共通端子とされ、一方、各ノッチ回路の他端はスイ
ッチ回路ＳＷに接続されている。
【００１１】
【発明が解決しようとする課題】今日、デュアルバンド
方式においては、高周波スイッチを構成する部品をプリ
ント配線基板上に実装するタイプに代えて、上記特開平
１１−２２５０８８号公報に開示されるように、高周波
スイッチを部分的に一体化してモジュール化することは
行われているが、高周波スイッチモジュールおよび送信
用電力増幅器、カップラの各部品をプリント基板上に実
装しているため、かかる態様ではこれ以上の小型化は限
界である。
【００１２】また、高周波スイッチモジュール、送信用
電力増幅器の各部品をプリント配線基板上にそれぞれ実
装した場合、そのままでは携帯電話機の高周波回路部と
しての特性を満足することは稀で、部品間に特性調整用
の回路がさらに必要となるという設計時の制約と、その
付設回路分だけ機器の大型化を招き、さらにその付設回
路分だけの電力損失が発生することによる電力増幅器の
電力付加効率の劣化を招くという問題があった。
【００１３】本発明は、かかる問題点を解消するために
なされたもので、通過帯域の異なる複数の送受信系を各
送受信系に分ける分波回路から電力増幅器までを構成す
る回路要素を一体化して小型化できるとともに、良好な
特性を有する高周波モジュールを提供することを目的と
する。
【００１４】
【課題を解決するための手段】本発明の高周波モジュー
ルは、複数の誘電体層を積層してなる積層基板に、通過
帯域の異なる複数の送受信系を各送受信系に分ける分波
回路と、該分波回路に接続され、前記各送受信系を送信
系と受信系に切り替えるスイッチ回路と、該スイッチ回
路に接続され、各送信系の通過帯域での送信信号を増幅
する高周波増幅用半導体素子及び整合回路からなる電力
増幅器とを設けてなることを特徴とする。
【００１５】このような高周波モジュールでは、通過帯
域の異なる複数の送受信系を各送受信系に分ける分波回
路から電力増幅器までを構成する回路要素を一体化して
小型化できるとともに、各部品を同時設計する事ができ
るため、モジュールとして最適な特性調整を行なうこと
ができる。従って、各部品間に特性調整用の回路を設け
る必要がなく、低ロス化が実現でき、且つ携帯無線端末
の設計工程を短縮できるためコスト削減を図ることがで
きる。
【００１６】本発明の高周波モジュールでは、電力増幅
器と、スイッチ回路との間に、干渉防止接地用パターン
が設けられていることが望ましい。強力な電磁波を放出
する電力増幅器と、各送受信系を送信系と受信系に切り
替えるスイッチ回路との間に、干渉防止接地用パターン
を設けたので、電力増幅器とスイッチ回路の間の電磁結
合により信号が他の回路へ漏れることを防ぐことがで
き、良好な特性を有する高周波モジュールを提供するこ
とができる。
【００１７】また、積層基板表面及び誘電体層間に干渉
防止接地用パターンが設けられ、これらの干渉防止接地
用パターンがビアホール導体で接続されていることが望
ましい。これにより、電力増幅器の電磁波が積層基板内
部を介してスイッチ回路等へ漏出することを有効に防止
できる。
【００１８】さらに、本発明では、高周波増幅用半導体
素子の周辺部の積層基板表面及び／又は内部に、整合回
路を構成する分布定数線路を形成してなることが望まし
い。このような構成を採用することにより、電力増幅器
の出力レベルの低下、電力付加効率の劣化を防ぐことが
できるとともに、高周波送信モジュールの小型化を図る
ことができる。
【００１９】また、高周波増幅用半導体素子とスイッチ
回路の間に、整合回路を構成する分布定数線路が形成さ
れていることが望ましい。これにより、高周波増幅用半
導体素子とスイッチ回路の間が最短経路で接続され、電
力増幅器の出力レベルの低下、電力付加効率の劣化を防
ぐことができるとともに、高周波送信モジュールの小型
化を図ることができる。
【００２０】さらに、本発明では、積層基板に、電力増
幅器、スイッチ回路、分波回路が順次設けられているこ
とが望ましい。高周波信号の流れる方向に電力増幅器、
スイッチ回路、分波回路を順次設けることにより、高周
波信号の流れる経路が最短となり、本モジュールの電気
的性能を最大限まで引き出すことができる。
【００２１】また、本発明では、整合回路を構成する分
布定数線路と、スイッチ回路を構成する分布定数線路と
が、積層基板の上方から見て重ならないことが望まし
い。これにより、電磁波を放出する電力増幅器から電磁
結合により信号がスイッチ回路へ漏れることを抑制する
ことができる。
【００２２】さらに、本発明では、分波回路が、誘電体
層間に形成されたコンデンサ用導体パターンと分布定数
線路を有し、スイッチ回路が、積層基板表面に搭載され
た集中定数素子を有し、電力増幅器が、前記積層基板表
面のキャビティ内に設けられた高周波増幅用半導体素子
と、前記誘電体層間及び積層基板表面に形成された分布
定数線路と、前記積層基板表面に搭載された集中定数素
子とを有することが望ましい。
【００２３】さらに、本発明では、誘電体層の比誘電率
が１５〜２５であることが望ましい。これにより、各回
路を構成する分布定数線路長を短縮することができ、小
型化できる。
【００２４】また、本発明では、積層基板下面周辺部
に、信号用端子パターン、接地用端子パターン及びバイ
アス用端子パターンが形成され、これらの端子パターン
が、前記積層基板の側面に形成された端面スルーホール
電極と接続され、前記積層基板下面中心部に、前記接地
用端子パターンと接続された接地用パターンが形成さ
れ、該接地用パターン表面に複数箇所が露出するように
オーバーコートガラスが被覆され、前記接地用パターン
にサーマルビアが接続されていることが望ましい。これ
により、高周波モジュールの熱による出力レベル、電力
付加効率などの特性劣化を防ぐことができる。
【００２５】さらに、分波回路は、多層基板に内蔵され
たローパスフィルタおよび／またはハイパスフィルタを
有していることが望ましい。さらに、整合回路は、多層
基板の最表面または内部に形成された分布定数線路およ
びコンデンサからなるローパスフィルタ機能を有してい
ることが望ましい。これにより、高周波増幅用半導体素
子から発生する不要信号を低減することができる。
【００２６】
【発明の実施の形態】図１は、本発明に係る高周波モジ
ュールのブロック図である。高周波モジュールＲＦＭ１
０は、通過帯域の異なる複数の送受信系を各送受信系Ｄ
ＣＳ、ＧＳＭに分ける分波回路ＤＩＰ１０と、各送受信
系ＤＣＳ、ＧＳＭを送信系ＴＸと受信系ＲＸとにそれぞ
れ切りかえるスイッチ回路ＳＷ１０、ＳＷ２０と、スイ
ッチ回路ＳＷ１０、ＳＷ２０の各送信系ＴＸ側に設けら
れた、増幅器ＡＭＰ１０、ＡＭＰ２０の出力をモニタす
るカップラＣＯＰ１０、ＣＯＰ２０と、増幅器ＡＭＰ１
０、ＡＭＰ２０を構成する整合回路ＭＡＴ１０、ＭＡＴ
２０、増幅回路ＭＭＩＣ１０、ＭＭＩＣ２０で構成され
ている。
【００２７】増幅回路ＭＭＩＣ１０、ＭＭＩＣ２０は、
入力信号を増幅させる機能を持ち、小型化、高効率化を
図るためにＧａＡｓ ＨＢＴ（ガリウム砒素ヘテロジャ
ンクションバイポーラトランジスタ）構造を有した半導
体素子で形成されている。なお、本実施例ではＧａＡｓ
ＨＢＴ 半導体素子を増幅回路ＭＭＩＣ１０、ＭＭＩ
Ｃ２０に用いているが、Ｐ−ＨＥＭＴ構造のＧａＡｓ
半導体素子やシリコントランジスタで形成された半導体
素子を用いてもよい。
【００２８】整合回路ＭＡＴ１０、ＭＡＴ２０は、それ
ぞれ増幅回路ＭＭＩＣ１０、ＭＭＩＣ２０の出力インピ
ーダンスである０．５〜２Ωを３０〜５０Ωまでのイン
ピーダンスに変換させる機能のほか、増幅回路ＭＭＩＣ
１０、ＭＭＩＣ２０の増幅性能を最大限まで引き出すた
めの機能、及びカップラＣＯＰ１０、ＣＯＰ２０と電力
増幅器ＡＭＰ１０、ＡＭＰ２０間のインピーダンスを調
整するためのものである。この電力増幅器ＡＭＰ１０、
ＡＭＰ２０は前述の増幅回路ＭＭＩＣ１０、ＭＭＩＣ２
０と整合回路ＭＡＴ１０、ＭＡＴ２０とから構成されて
いる。
【００２９】図２は、図１に示す高周波モジュールの回
路図で、本発明の高周波モジュールはＤＣＳ方式（１８
００ＭＨｚ帯）の送受信系とＧＳＭ方式（９００ＭＨｚ
帯）の送受信系とから構成され、両者の信号は分波回路
ＤＩＰ１０で回路的に分離される。
【００３０】アンテナＡＮＴは分波回路ＤＩＰ１０を介
してスイッチ回路ＳＷ１０、ＳＷ２０に接続されてい
る。すなわち、アンテナＡＮＴから受信されたＤＣＳ方
式の受信信号は分波回路ＤＩＰ１０を経てＤＣＳ側の送
受信系へ導かれ、ＧＳＭ方式の受信信号は分波回路ＤＩ
Ｐ１０を経てＧＳＭ側の送受信系に導かれる。
【００３１】ＤＣＳ側の回路構成について説明すると、
スイッチ回路ＳＷ１０は受信系ＲＸと送信系ＴＸとを切
りかえるものである。送受信の切替は例えば時分割方式
が採用されている。スイッチ回路ＳＷ１０の送信系ＴＸ
側には、増幅回路ＭＭＩＣ１０と整合回路ＭＡＴ１０と
から構成される増幅器ＡＭＰ１０と、整合回路ＭＡＴ１
０と接続されているカップラＣＯＰ１０が設けられてい
る。
【００３２】整合回路ＭＡＴ１０は分布定数線路ＳＴＬ
Ｄ４、ＳＴＬＤ５、ＳＴＬＤ６、ＳＴＬＤ７、ＳＴＬＤ
８、ＳＴＬＤ９、インダクタＬＤ３、コンデンサＣＤ
６、ＣＤ７、ＣＤ８、ＣＤ９、ＣＤ１０、ＣＤ１１、Ｃ
Ｄ１２、ＣＤ１３、ＣＤ１４、チップ抵抗ＲＤ３からな
り、分布定数線路ＳＴＬＤ４、ＳＴＬＤ５、インダクタ
ＬＤ３、コンデンサＣＤ６、ＣＤ７によりローパスフィ
ルタを構成している。このローパスフィルタは、増幅回
路ＭＭＩＣ１０の出力インピーダンス（０．５〜２Ω程
度）とカップラＣＯＰ１０の入力インピーダンス（３０
〜５０Ω程度）とのインピーダンス整合を行うととも
に、前記増幅回路ＭＭＩＣ１０から発生する不要信号を
低減するという機能を有する。
【００３３】また、分布定数線路ＳＴＬＤ７は、コンデ
ンサＣＤ１０とによりショートスタブを構成し、増幅回
路ＭＭＩＣ１０の出力インピーダンス（０．５〜２Ω程
度）とカップラＣＯＰ１０の入力インピーダンス（３０
〜５０Ω程度）とのインピーダンス整合を行うととも
に、オープンスタブ回路を組むＳＴＬＤ６とともに、高
調波成分の抑制、および増幅回路ＭＭＩＣ１０の増幅性
能を最大限まで引き出す役割を担っている。
【００３４】さらに、分布定数線路ＳＴＬＤ８、ＳＴＬ
Ｄ９は、３段アンプを構成する増幅回路ＭＭＩＣ１０の
中段アンプと最終段アンプ、および初段アンプと中段ア
ンプとの間のインピーダンス整合を行なう役割を担って
いる。
【００３５】コンデンサＣＤ８は、増幅回路ＭＭＩＣ１
０の出力端子から増幅回路ＭＭＩＣ１０へのフィードバ
ック回路を形成しており、増幅回路ＭＭＩＣ１０の発振
防止の役割を持つ。コンデンサＣＤ１１、１２、１３、
１４はバイパスコンデンサとして機能する。また、コン
デンサＣＤ９は増幅回路ＭＭＩＣ１０の入力側にＤＣ成
分が流れ込むことを防ぐ役割を持つ。
【００３６】なお、増幅回路ＭＭＩＣ１０には、増幅器
ＡＭＰ１０、２０の出力を制御するためのＡＰＣ回路、
およびＧＳＭ側とＤＣＳ側の出力を切りかえるための回
路も含まれている。なお、本機能は、増幅回路ＭＭＩＣ
２０に含んでいてもかまわない。
【００３７】カップラＣＯＰ１０は分布定数線路ＳＴＬ
Ｄ２およびコンデンサＣＤ１５からなるローパスフィル
タを構成している。このローパスフィルタにより、前記
電力増幅器ＡＭＰ１０から発生する不要信号を低減する
ことができる。なお、カップラＣＯＰ１０は、ローパス
フィルタの機能を必ずしも持たせる必要はなく、コンデ
ンサＣＤ１５を設けずＤＣＳ帯域の周波数を通過させる
ための分布定数線路ＳＴＬＤ２だけで構成しても良い。
【００３８】また、結合線路ＳＴＬＤ２０を分布定数線
路ＳＴＬＤ２に近接させて、容量結合、及び磁気結合を
形成することにより、送信回路ＴＸ側の増幅回路ＭＭＩ
Ｃ１０からの出力の一部を取り出してモニタレベルとし
てＤＣＳ Ｍｏｎｉｔｏｒ端子に帰還させている。結合
線路ＳＴＬＤ２０のスイッチ回路ＳＷ１０側には、終端
抵抗ＲＤ２が接続されている。
【００３９】カップラＣＯＰ１０と増幅器ＡＭＰ１０と
は直流成分カット用コンデンサＣＤ５を介して接続され
ている。
【００４０】また、カップラＣＯＰ１０は、スイッチ回
路ＳＷ１０を構成するＰＩＮダイオードＤＤ１のカソー
ドに接続されている。さらに、ＰＩＮダイオードＤＤ１
のカソードは、高周波領域での通過特性を劣化させず且
つＰＩＮダイオードＤＤ１を駆動するための直流電流を
流すために、インダクタＬＤ２を介して接地されてい
る。
【００４１】また、ＰＩＮダイオードＤＤ１のアノード
は、分波回路ＤＩＰ１０のローパスフィルタＬＰＦ１０
に接続されると共に、スイッチ回路ＳＷ１０のＬＣ回路
ＬＣＤおよび直流成分カット用のコンデンサＣＤ４を介
してＤＣＳ側のＲＸ端子に接続されている。このＬＣ回
路ＬＣＤは、インダクタとコンデンサから構成されてお
り、インダクタが積層基板にチップ部品として搭載さ
れ、コンデンサは積層基板内に内蔵されている。ＬＣ回
路ＬＣＤは分布定数線路で構成しても良い。
【００４２】ＬＣ回路ＬＣＤとコンデンサＣＤ４との接
続点はＰＩＮダイオードＤＤ２のカソードに接続され、
ＰＩＮダイオードＤＤ２のアノードはコンデンサＣＤ３
を介して接地され、ＰＩＮダイオードＤＤ２のアノード
とコンデンサＣＤ３との接続点は、ＰＩＮダイオードＤ
Ｄ２に流れる電流を制御するための制御抵抗ＲＤ１を介
してＤＣＳ側の制御端子Ｖｃに接続されている。
【００４３】直流成分カット用コンデンサＣＤ５をカッ
プラＣＯＰ１０と増幅器ＡＭＰ１０との間に配置するこ
とで、ＤＣＳ側の制御端子ＶｃからＰＩＮダイオードＤ
Ｄ１を介して流れ込む制御電流が、増幅器ＡＭＰ１０に
流れ込むことを防ぐ事ができ、さらに増幅器ＡＭＰ１０
を構成する増幅回路ＭＭＩＣ１０のコレクタ電流が整合
回路ＭＡＴ１０、インダクタＬＤ２を介してＧＮＤに流
れ込む事を防ぐことができる。
【００４４】また、直流成分カット用コンデンサＣＤ５
により、増幅器ＡＭＰ１０と、分波回路ＤＩＰ１０、ス
イッチ回路ＳＷ１０及びカップラＣＯＰ１０とを分離す
ることができ、モジュールとしての電気的不具合をそれ
ぞれチェックすることが可能となる。なお、直流成分カ
ット用コンデンサＣＤ５は、スイッチ回路ＳＷ１０とカ
ップラＣＯＰ１０との間に配置しても良く、この場合で
も同様の効果を得ることができる。さらに、カップラＣ
ＯＰ１０と増幅器ＡＭＰ１０との間、及びスイッチ回路
ＳＷ１０とカップラＣＯＰ１０との間の両方に直流成分
カット用コンデンサＣＤ５を配置することもできる。
【００４５】分波回路ＤＩＰ１０は、ローパスフィルタ
ＬＰＦ１０とコンデンサＣＤ１、ＣＤ２およびインダク
タＬＤ１とから形成されている。ローパスフィルタＬＰ
Ｆ１０は、分布定数線路ＳＴＬＤ１及び分布定数線路Ｓ
ＴＬＤ１に平行に配置されたコンデンサＣＤ１６、その
他のコンデンサにより構成されている。ローパスフィル
タＬＰＦ１０は、電力増幅器ＡＭＰ１０が発生する高調
波成分を低減させるとともに、分波回路ＤＩＰ１０のイ
ンピーダンスの微調整を行なうという機能を有する。ま
た、インダクタＬＤ１は分波回路機能を持つとともに、
ＥＳＤ対策回路としても機能するよう設計されている。
【００４６】次にＧＳＭ側の回路構成について説明する
と、スイッチ回路ＳＷ２０は受信系ＲＸと送信系ＴＸと
を切りかえるものである。送受信の切替は例えば時分割
方式が採用されている。スイッチ回路ＳＷ２０の送信系
ＴＸ側には、増幅回路ＭＭＩＣ２０と整合回路ＭＡＴ２
０とから構成される増幅器ＡＭＰ２０と、整合回路ＭＡ
Ｔ２０と接続されているカップラＣＯＰ２０が設けられ
ている。
【００４７】整合回路ＭＡＴ２０は分布定数線路ＳＴＬ
Ｇ４、ＳＴＬＧ５、ＳＴＬＧ６、ＳＴＬＧ７と、コンデ
ンサＣＧ６、ＣＧ７、ＣＧ８、ＣＧ９、ＣＧ１０、ＣＧ
１１、ＣＧ１２と、チップ抵抗ＲＧ３からなり、分布定
数線路ＳＴＬＧ４、コンデンサＣＧ６、ＣＧ７によりロ
ーパスフィルタを構成している。
【００４８】このローパスフィルタにより、増幅回路Ｍ
ＭＩＣ２０の出力インピーダンス（０．５〜２Ω程度）
とカップラＣＯＰ２０の入力インピーダンス（３０〜５
０Ω程度）とのインピーダンス整合を行うとともに、前
記増幅回路ＭＭＩＣ２０から発生する不要信号を低減す
ることができる。
【００４９】分布定数線路ＳＴＬＧ５もまた、コンデン
サＣＧ１０とによりショートスタブを構成し、増幅回路
ＭＭＩＣ２０の出力インピーダンス（０．５〜２Ω程
度）とカップラＣＯＰ２０の入力インピーダンス（３０
〜５０Ω程度）とのインピーダンス整合を行うととも
に、高調波成分の抑制、および増幅回路ＭＭＩＣ２０の
増幅性能を最大限まで引き出す役割を担っている。
【００５０】さらに、分布定数線路ＳＴＬＧ６、ＳＴＬ
Ｇ７は、３段アンプを構成する増幅回路ＭＭＩＣ２０の
中段アンプと最終段アンプ、および初段アンプと中段ア
ンプとの間のインピーダンス整合を行なう役割を担って
いる。
【００５１】コンデンサＣＧ８は、増幅回路ＭＭＩＣ２
０の出力端子から増幅回路ＭＭＩＣ２０へのフィードバ
ック回路を形成しており、増幅回路ＭＭＩＣ２０の発振
防止の役割を持つ。コンデンサＣＧ１１、１２はバイパ
スコンデンサとして機能する。また、コンデンサＣＧ９
は増幅回路ＭＭＩＣ２０の入力側にＤＣ成分が流れ込む
ことを防ぐ役割を持つ。
【００５２】すなわち、整合回路ＭＡＴ２０は、増幅回
路ＭＭＩＣ２０の出力インピーダンス（０．５〜２Ω程
度）とカップラＣＯＰ２０の入力インピーダンス（３０
〜５０Ω程度）とのインピーダンス整合を行うと共に、
高調波成分の抑制を行い、増幅回路ＭＭＩＣ２０の増幅
性能を最大限まで引き出す役割を担っている。
【００５３】カップラＣＯＰ２０は分布定数線路ＳＴＬ
Ｇ２およびコンデンサＣＧ１３からなるローパスフィル
タを構成している。このローパスフィルタにより、前記
電力増幅器ＡＭＰ２０から発生する不要信号を低減する
ことができる。なお、カップラＣＯＰ２０は、ローパス
フィルタの機能を必ずしも持たせる必要はなく、コンデ
ンサＣＧ１３を設けずにＧＳＭ帯域の周波数を通過させ
るための分布定数線路ＳＴＬＧ２だけで構成しても良
い。
【００５４】また、結合線路（分布定数線路）ＳＴＬＧ
２０を分布定数線路ＳＴＬＧ２に近接させて、容量結
合、及び磁気結合を形成することにより、送信系ＴＸ側
の増幅回路ＭＭＩＣ２０からの出力の一部を取り出して
モニタレベルとしてＧＳＭ Ｍｏｎｉｔｏｒ端子に帰還
させている。結合線路ＳＴＬＧ２０のスイッチ回路ＳＷ
２０側には終端抵抗ＲＧ２により終端されている。
【００５５】カップラＣＯＰ２０と増幅器ＡＭＰ２０と
は直流成分カット用コンデンサＣＧ５を介して接続され
ている。また、カップラＣＯＰ２０は、ＰＩＮダイオー
ドＤＧ１のカソードに接続されている。さらに、ＰＩＮ
ダイオードＤＧ１のカソードは、インダクタＬＧ２を介
して接地されている。
【００５６】また、ＰＩＮダイオードＤＧ１のアノード
は、分波回路ＤＩＰ１０のローパスフィルタＬＰＦ２０
に接続されると共に、ＬＣ回路ＬＣＧおよび直流成分カ
ット用のコンデンサＣＧ４を介してＧＳＭ側のＲＸ端子
に接続されている。ＬＣ回路ＬＣＧとコンデンサＣＧ４
との接続点はＰＩＮダイオードＤＧ２のカソードに接続
され、ＰＩＮダイオードＤＧ２のアノードはコンデンサ
ＣＧ３を介して接地され、ＰＩＮダイオードＤＧ２のア
ノードとコンデンサＣＧ３との接続点は制御抵抗ＲＧ１
を介してＧＳＭ側の制御端子Ｖｃに接続されている。
【００５７】ＬＣ回路ＬＣＧはインダクタとコンデンサ
とから構成されており、インダクタがチップ部品として
積層基板に搭載され、コンデンサが積層基板内に内蔵さ
れている。ＬＣ回路ＬＣＧは分布定数線路で構成しても
よい。
【００５８】直流成分カット用コンデンサＣＧ５をカッ
プラＣＯＰ２０と増幅器ＡＭＰ２０との間に配置するこ
とで、ＧＳＭ側の制御端子ＶｃからＰＩＮダイオードＤ
Ｇ１を介して流れ込む制御電流が、増幅器ＡＭＰ２０に
流れ込むことを防ぐ事ができ、さらに増幅器ＡＭＰ２０
を構成する増幅回路ＭＭＩＣ２０のコレクタ電流が整合
回路ＭＡＴ２０、インダクタＬＧ２を介してＧＮＤに流
れ込む事を防ぐことができる。また、直流成分カット用
コンデンサＣＧ５により、増幅器ＡＭＰ２０と、分波回
路ＤＩＰ１０、スイッチ回路ＳＷ２０及びカップラＣＯ
Ｐ２０とを分離することができ、モジュールとしての電
気的不具合をそれぞれチェックすることが可能となる。
なお、直流成分カット用コンデンサＣＧ５は、スイッチ
回路ＳＷ２０とカップラＣＯＰ２０との間に配置しても
かまわない。
【００５９】ＰＩＮダイオードＤＧ１とローパスフィル
タＬＰＦ２０との間には、直流成分カット用コンデンサ
ＣＧ２が配置されている。
【００６０】ＧＳＭ側に接続される分波回路ＤＩＰ１０
は、ローパスフィルタＬＰＦ２０とコンデンサＣＧ１お
よびインダクタＬＧ１、ＬＧ３とから形成されている。
ローパスフィルタＬＰＦ２０は、分布定数線路ＳＴＬＧ
１及び分布定数線路ＳＴＬＧ１に平行に配置されたコン
デンサＣＧ１４、その他のコンデンサにより構成されて
いる。このローパスフィルタＬＰＦ２０は、電力増幅器
ＡＭＰ２０が発生する高調波成分を低減させるととも
に、分波回路ＤＩＰ１０のインピーダンスの微調整を行
なうという機能を有する。また、インダクタＬＧ３はＥ
ＳＤ対策のための機能を持つように設計されている。
【００６１】本発明の送信用高周波モジュールＲＥＭ１
０では、誘電体層を複数積層してなる積層基板上に、分
波回路ＤＩＰ１０、スイッチ回路ＳＷ１０、ＳＷ２０、
カップラＣＯＰ１０、ＣＯＰ２０、整合回路ＭＡＴ１
０、ＭＡＴ２０を構成する、コンデンサ、インダクタ、
ダイオード等のチップ部品（集中定数素子）を設け、分
波回路ＤＩＰ１０、スイッチ回路ＳＷ１０、ＳＷ２０、
カップラＣＯＰ１０、ＣＯＰ２０、整合回路ＭＡＴ１
０、ＭＡＴ２０の少なくとも一部が積層基板内に設けら
れている。
【００６２】即ち、図２の形態では、分波回路ＤＩＰ１
０の一部を構成するローパスフィルタＬＰＦ１０、２０
が内蔵され、カップラＣＯＰ１０、２０を構成する分布
定数線路ＳＴＬＤ２、ＳＴＬＧ２及び結合線路ＳＴＬＤ
２０、ＳＴＬＧ２０、整合回路ＭＡＴ１０、２０を構成
する分布定数線路ＳＴＬＤ７、ＳＴＬＤ８、ＳＴＬＤ
９、ＳＴＬＧ５、ＳＴＬＧ６、ＳＴＬＧ７が、誘電体層
間に導体パターンとして内蔵されており、さらに整合回
路ＭＡＴ１０、２０を構成するＳＴＬＤ４、ＳＴＬＤ
５、ＳＴＬＤ６、ＳＴＬＧ４が導体パターンとして積層
基板の表面に形成されている。
【００６３】また、分波回路ＤＩＰ１０、スイッチ回路
ＳＷ１０、２０、カップラＣＯＰ１０、２０、整合回路
ＭＡＴ１０、２０のそれぞれ一部を構成する例えばＰＩ
Ｎダイオードなどのチップ部品が最上層の誘電体層上
（積層基板上面）に実装されている。
【００６４】即ち、分波回路ＤＩＰ１０が、誘電体層間
に形成されたコンデンサ用導体パターンと分布定数線
路、チップ部品を有し、スイッチ回路ＳＷ１０、２０
が、積層基板表面に搭載されたダイオード、抵抗、コン
デンサ、インダクタのチップ部品と、誘電体層間に形成
されたコンデンサ用導体パターンとを有し、カップラＣ
ＯＰ１０、２０が、誘電体層間に形成された分布定数線
路と、積層基板表面に搭載されたコンデンサ、抵抗のチ
ップ部品とを有し、電力増幅器ＡＭＰ１０、ＡＭＰ２０
が、積層基板表面のキャビティ内に設けられた高周波増
幅用半導体素子と、誘電体層間に形成された分布定数線
路と、積層基板表面に搭載されたコンデンサ、抵抗のチ
ップ部品、分布定数線路とを有している。
【００６５】具体的には、図２において、符号を囲んだ
回路要素は誘電体層間に内蔵導体パターンとして形成さ
れており、符号の下に下線を引いた素子はチップ部品
（集中定数素子）として構成されている。
【００６６】図３は、本発明に係る高周波モジュールの
一部切欠斜視図である。図３に示すように、高周波モジ
ュールはセラミックなどからなる同一寸法形状の８層の
誘電体層１１、１２・・・１８が積層されて積層基板が
構成されており、この積層基板の上面及び側面は金属か
らなるシールドカバー１０で被覆され、さらに積層基板
の側面には所定位置に形成された複数の端面スルーホー
ル電極２１が上面から底面に亘るように形成されてい
る。
【００６７】また、シールドカバー１０は、側面の所定
位置に設けられた接地用の端面スルーホール電極２１の
少なくとも１つ以上と半田などの導体で固定されてい
る。なお、図３では、誘電体層１１〜１８の上面の導体
パターンは作図上一部省略されている。
【００６８】誘電体層１１〜１８は低温焼成用のセラミ
ックスで、セラミックグリーンシートの表面に導電ペー
ストを塗布して上述した各回路を構成する導体パターン
（図２で符号を囲んだ回路要素）をそれぞれ形成した
後、導体パターンが形成されたグリーンシートを積層
し、所要の圧力と温度の下で熱圧着し焼成して形成され
ている。また、各誘電体層１１〜１８には複数の層にわ
たって回路を構成乃至は接続するために必要なビアホー
ル導体が適宣形成されている。最上層の誘電体層１１上
には、各種のパターンのほか、ＰＩＮダイオードなどチ
ップ部品（集中定数素子）２３が複数実装されている。
【００６９】図４は、各誘電体層１１〜１８を分解して
示すもので、（ａ）は誘電体層１１の表面、（ｂ）は誘
電体層１２の表面、（ｃ）は誘電体層１３の表面、
（ｄ）は誘電体層１４の表面、（ｅ）は誘電体層１５の
表面、（ｆ）は誘電体層１６の表面、（ｇ）は誘電体層
１７の表面、（ｈ）は誘電体層１８の表面、（ｉ）は誘
電体層１８の裏面を示している。尚、図４においてもパ
ターン等が一部省略されている。また、図４（ｅ）、
（ｆ）のスイッチ回路ＳＷ１０、２０のＬＣ回路ＬＣ
Ｄ、ＬＣＧとして分布定数線路を用いた例を記載した。
【００７０】図４（ａ）には、整合回路ＭＡＴ１０、２
０を構成する分布定数線路およびチップ部品の配置と、
増幅回路ＭＭＩＣ１０、ＭＭＩＣ２０の配置を示してお
り、この例では低温焼成セラミックで形成された積層基
板の表面に形成された２つのキャビティ２５内にそれぞ
れ増幅器ＡＭＰ１０、ＡＭＰ２０を構成する増幅回路Ｍ
ＭＩＣ１０、ＭＭＩＣ２０が配置され、それぞれの増幅
回路ＭＭＩＣ１０、ＭＭＩＣ２０に接続される整合回路
ＭＡＴ１０、ＭＡＴ２０を構成する、ＳＴＬＤ４〜６、
ＳＴＬＧ４の分布定数線路と、コンデンサ等のチップ部
品２３がキャビティ２５の周辺の誘電体層１１表面に搭
載され、整合回路ＭＡＴ１０、２０を構成するＳＴＬＤ
７〜９、ＳＴＬＧ５〜７の分布定数線路がキャビティ２
５の周辺の積層基板内部に形成されている。
【００７１】また増幅器ＡＭＰ１０、ＡＭＰ２０を駆
動、または制御するための入力端子、電源端子もまた、
キャビティ２５の周辺に配置されている。このような配
置とする事により、無駄な配線の引きまわしを行なう必
要がなくなり、増幅器ＡＭＰ１０、ＡＭＰ２０を駆動、
または制御する電源電圧の低下またはインピーダンスの
ズレに起因する出力レベルの低下、電力付加効率の劣化
を防ぐことができる。さらに、無駄な配線の引きまわし
を行なう必要がなく、最適な配置が可能となるため、増
幅器ＡＭＰ１０、ＡＭＰ２０の小型化を図る事ができ、
しいては高周波送信モジュールの小型化を図る事ができ
る。
【００７２】また、異なる周波数の送信信号（例えばＧ
ＳＭとＤＣＳ）を増幅する増幅器ＡＭＰ１０、ＡＭＰ２
０を構成する整合回路ＭＡＴ１０、ＭＡＴ２０を、モジ
ュール小型化のため近接して配置した場合、ＧＳＭの送
信信号の高調波が整合回路ＭＡＴ１０とＭＡＴ２０間の
電磁結合により、ＤＣＳの整合回路ＭＡＴ１０を介して
アンテナ端子から出力されてしまうという不具合が発生
する。そのため、この例では近接する整合回路ＭＡＴ１
０とＭＡＴ２０の間に接地用パターン２７を積層基板の
表面、及び内部に配置している。
【００７３】このような構造とすることにより、整合回
路ＭＡＴ２０の分布定数線路から発生した電場は整合回
路ＭＡＴ１０との間に形成された接地用パターン２７と
の間に集中するため、整合回路ＭＡＴ１０を介してアン
テナ端子ＡＮＴに出力される高調波を極減させることが
できる。さらに、接地用パターン２７は、整合回路ＭＡ
Ｔ１０、ＭＡＴ２０を形成する接地用コンデンサのパッ
ドとしても使用することができ、小型化に寄与すること
ができる。接地用パターン２７は、各誘電体層１１〜１
８に形成されており、それらがビアホール導体により、
誘電体層１８の下面に形成された接地用パターン３７に
接続されている。
【００７４】さらに図４（ａ）、（ｅ）、（ｆ）には、
増幅器ＡＭＰ１０、ＡＭＰ２０を構成する整合回路ＭＡ
Ｔ１０、ＭＡＴ２０、及びカップラＣＯＰ１０、ＣＯＰ
２０の配置が示されており、カップラＣＯＰ１０、２
０、および整合回路ＭＡＴ１０、２０が、積層基板の両
側に、それぞれＤＣＳ側のカップラＣＯＰ１０、整合回
路ＭＡＴ１０と、ＧＳＭ側のカップラＣＯＰ２０、整合
回路ＭＡＴ２０を分離して配置されている。図５に積層
基板を上方から見た模式図を記載する。これによりＤＣ
Ｓ側回路とＧＳＭ側回路との電磁気的結合を低減するこ
とができ、電磁結合により信号が他の回路へ漏れること
を防ぐことができる。
【００７５】また、本発明のモジュールを構成するセラ
ミック積層基板の長手方向の片側一端部に、増幅器ＡＭ
Ｐ１０、２０が、他方側端部に、カップラＣＯＰ１０、
２０、スイッチ回路ＳＷ１０、２０、分波回路ＤＩＰ１
０が設けられ、分離されており、カップラＣＯＰ１０、
２０間にスイッチ回路ＳＷ１０、２０、分波回路ＤＩＰ
１０が設けられている。即ち、基板の長手方向に増幅器
ＡＭＰ１０、２０、スイッチ回路ＳＷ１０、２０、分波
回路ＤＩＰ１０が、信号が流れる方向に最短経路となる
ように順次形成されている。このような配置とすること
により、高周波信号の流れが最短となり、本モジュール
の電気的性能を最大限まで引き出すことが可能となる。
【００７６】さらに、基板の長手方向に増幅器ＡＭＰ１
０、２０、スイッチ回路ＳＷ１０、２０、分波回路ＤＩ
Ｐ１０が順次形成され、整合回路ＭＡＴ１０、ＭＡＴ２
０の分布定数線路と、カップラＣＯＰ１０、２０、スイ
ッチ回路ＳＷ１０、２０の分布定数線路とが、基板上方
から見て重ならないように形成されている。
【００７７】そして、本発明の高周波モジュールでは、
増幅器ＡＭＰ１０、２０と、スイッチ回路ＳＷ１０、２
０、カップラＣＯＰ１０、２０との間に干渉防止接地用
パターン２９が設けられている。この干渉防止接地用パ
ターン２９は、基板上面、誘電体層１２上面にそれぞれ
形成されており、これら干渉防止接地用パターン２９は
ビアホール導体で接続され、さらに誘電体層１８の裏面
の接地用パターン３７に接続されている。この干渉防止
接地用パターン２９により、電力増幅器ＡＭＰ１０、２
０と、該電力増幅器の出力をモニタするためのカップラ
ＣＯＰ１０、２０および通過帯域の異なる複数の送受信
系を各送受信系に分ける分波回路ＤＩＰ１０、前記各送
受信系を送信系と受信系に切り替えるスイッチ回路ＳＷ
１０、２０とが分離され、電力増幅器ＡＭＰ１０、２０
と、カップラＣＯＰ１０、２０、分波回路ＤＩＰ１０、
スイッチ回路ＳＷ１０、２０との間の電磁結合により信
号が他の回路へ漏れることを抑制することができる。
【００７８】図６は、高周波モジュールを構成するセラ
ミック積層基板の断面図を示すもので、増幅器ＡＭＰ１
０、ＡＭＰ２０を構成する整合回路ＭＡＴ１０、ＭＡＴ
２０がＡの領域に、通過帯域の異なる複数の送受信系を
各送受信系に分ける分波回路ＤＩＰ１０、各送受信系Ｄ
ＣＳ、ＧＳＭを送信系ＴＸと受信系ＲＸとにそれぞれ切
りかえるスイッチ回路ＳＷ１０、２０、カップラＣＯＰ
１０、２０を構成する分布定数線路がＢの領域に形成さ
れており、増幅器ＡＭＰ１０、ＡＭＰ２０を構成する整
合回路ＭＡＴ１０、ＭＡＴ２０の分布定数線路と、分波
回路ＤＩＰ１０、スイッチ回路ＳＷ１０、２０、カップ
ラＣＯＰ１０、２０を構成する分布定数線路が、積層基
板の積層方向からみて重ならないように形成されてい
る。
【００７９】このような構成とすることにより、整合回
路ＭＡＴ１０、ＭＡＴ２０から電磁結合により信号が他
の回路へ漏れることを防ぐことができる。
【００８０】また、積層基板の表面から４層の誘電体層
の一部が２段階の凹を２個隣設して形成するように取り
除かれ（２段キャビティ）、表層から１段目の凹表面に
は信号用パターン及び接地用パターンが形成され、表層
から２段目の凹表面上に形成された接地用パターン４５
上に増幅回路ＭＭＩＣ１０、２０が導電性ペースト４７
を用いてそれぞれ実装されている。また、増幅回路ＭＭ
ＩＣ１０、２０の入出力電極が、誘電体層の表面から１
段目の凹表面に形成された信号用パターン及び接地用パ
ターンにワイヤにより接続されている。
【００８１】また、積層基板の下面、即ち誘電体層１８
の裏面には、図４（ｉ）に示すように、基板の最下層下
面周辺部に外部との接続のための信号用端子パターン、
接地用パターン、およびバイアス供給用端子パターン等
の端子パターン３５が形成され、さらに側面の所定位置
には所要数の端面スルーホール電極２１が上面から底面
に亘るように形成され、低温焼成多層基板の最下層下面
周辺部に形成されている信号用端子パターン、接地用端
子パターン、およびバイアス供給用端子パターン等の端
子パターン３５と接続されている。
【００８２】また、低温焼成多層基板の最下層下面中央
部には、少なくとも１つ以上のＬＧＡ構造の接地用パタ
ーン３７が形成されており、前記低温焼成多層基板の最
下層下面周辺部に形成された接地用端子パターンとも接
続されている。
【００８３】さらに、低温焼成多層基板の最下層下面中
央部に形成されたＬＧＡ構造の接地用パターン３７は、
図６に示したように前述した放熱を促進させるためのサ
ーマルビア３９と接続されている。これら低温焼成多層
基板の最下層下面に形成された接地用パターン３７は、
例えば、携帯端末のプリント配線基板に接続される。
【００８４】このように低温焼成多層基板の最下層下面
中央部に形成されたＬＧＡ構造の接地用パターン３７と
サーマルビア３９が接続されることにより、増幅回路Ｍ
ＭＩＣ１０またはＭＭＩＣ２０に発生した熱はサーマル
ビア３９、低温焼成多層基板の最下層下面中央部に形成
されたＬＧＡ構造の接地用パターン３７を介しプリント
配線基板へと放熱されるため、増幅器ＡＭＰ１０、２０
の熱による出力レベル、電力付加効率などの特性劣化を
防ぐことができる。
【００８５】なお、前記低温焼成多層基板の最下層下面
中央部に形成されたＬＧＡ構造の接地用パターン３７
は、最下層下面周辺部に形成された外部との接続のため
の信号用端子パターン、およびバイアス供給用端子パタ
ーンに接しない程度の１つの大きな接地用パターン３７
で形成しても良い。このように接地用パターン３７が大
きい場合、プリント配線基板との接続のための半田印刷
が不均一となり、プリント配線基板との接続に不良が発
生するため、最下層下面中央部に形成された接地用パタ
ーン３７上に、少なくとも１つ以上の接地用パターン３
７が露出するようにオーバーコートガラス４１を塗布し
て形成されている。図４（ｉ）に斜線を引いた部分がオ
ーバーコートガラス４１とされている。
【００８６】また、図６に示すように、複数層積層され
た誘電体層からなる積層体の表面一部を取り除き形成さ
れた２段キャビティ２５の底面に増幅回路ＭＭＩＣ１０
又はＭＭＩＣ２０を搭載するための接地用パターン４５
が形成されており、接地用パターン４５の下面から積層
基板の裏面に形成されている接地用パターン３７まで、
複数本のサーマルビア３９が形成されている。このよう
な構造とすることにより、増幅回路ＭＭＩＣ１０又はＭ
ＭＩＣ２０の動作時に発生する熱の放散をサーマルビア
３９を介して促進させることができ、増幅器ＡＭＰ１
０、２０の熱による出力レベル、電力付加効率などの特
性劣化を防ぐことができる。なお、放熱を促進させるサ
ーマルビア３９は、増幅回路ＭＭＩＣ１０またはＭＭＩ
Ｃ２０の中で最も熱を発生させるトランジスタフィンガ
ーの下面に、トランジスタフィンガーと同等以上の面積
を占有するように形成されている。
【００８７】また、サーマルビア３９を形成する導体
は、低熱抵抗導体である銀、又は銅を用いることによ
り、増幅器ＡＭＰ１０、２０の熱による出力レベル、電
力付加効率などの特性劣化を防ぐことができる。
【００８８】高周波モジュールにおいて、本モジュール
を構成する増幅回路ＭＭＩＣ１０、ＭＭＩＣ２０の駆動
電圧が低下すると、増幅器ＡＭＰ１０、ＡＭＰ２０の出
力レベル、および電力付加効率が劣化するため、増幅回
路ＭＭＩＣ１０、ＭＭＩＣ２０に電圧を供給する役割を
持つ整合回路ＭＡＴ１０、２０を形成する分布定数線
路、コンデンサ用導体パターン、ビアホール導体の導体
材料として、低抵抗導体である銀、または銅を用いるこ
とが望ましい。これにより、増幅器ＡＭＰ１０、２０の
駆動電圧の低下を最小限に抑制することが可能となる。
【００８９】さらに、増幅回路ＭＭＩＣ１０、又はＭＭ
ＩＣ２０をＡｇまたはＡｕＳｎなどの導電性ペースト４
７を用いてキャビティ２５底面に固定するとともに、Ａ
ｕなどの細線（ワイア）により増幅回路ＭＭＩＣ１０、
および／又はＭＭＩＣ２０上の信号パターン、接地用パ
ターンと基板面に形成した信号用パターン、接地用パタ
ーンとを電気的に接続することにより、小面積化、薄型
化、低価格化を実現できる。
【００９０】また、多層基板に設けたキャビティ２５内
はエポキシ系などの樹脂５１で充填されている。これに
より、キャビティ２５内の増幅回路ＭＭＩＣ１０、又は
ＭＭＩＣ２０は完全に固定され、また外部からの異物混
入などを防止でき、増幅回路ＭＭＩＣ１０、又はＭＭＩ
Ｃ２０を保護することができる。
【００９１】尚、図７に示すように、増幅回路ＭＭＩＣ
１０、又はＭＭＩＣ２０をセラミック積層体表面に形成
されたキャビティ５５内に金あるいはアルミニウムなど
のバンプ５７を用いてフリップチップボンディング法を
用いて搭載しても良い。この場合には、フリップチップ
ボンディング法を用いて搭載することにより小面積化、
薄型化、低価格化を促進できる。
【００９２】低温焼成積層基板の比誘電率と波長との関
係は、λｇ＝ν０／｛（εｒ×μｒ）1/2ｆ0｝の式にて
示すことができる。高周波モジュールを構成する低温焼
成積層基板は、通常よく高周波モジュールに使用される
比誘電率が５〜７の誘電体材料に比べ、比誘電率が１５
〜２５、特に１８〜２０の高誘電率の誘電体材料を用い
て形成されている。このような誘電体材料としては、例
えば、ＭｇＴｉＯ3−ＣａＴｉＯ3を主成分し、これにＢ
2Ｏ3、Ｌｉ2ＣＯ3等の助剤を添加して構成されたものが
知られている。これにより、各回路を構成する分布定数
線路長を約５７％に短縮することができ、小型化に有利
となる。
【００９３】また、低温焼成積層基板を形成する誘電体
材料の磁器Ｑが１０００以上（測定周波数２ＧＨｚ）の
高Ｑ材料を用いることにより、誘電体損失を低減でき、
しいては比誘電率１５〜２５の高誘電率材料を用いるこ
とによる波長短縮効果と相俟って、本高周波送信モジュ
ールを構成する各フィルタの低損失下を図ることができ
る。これにより本高周波送信モジュールの高出力化、高
効率化が可能となる。
【００９４】図８は比誘電率１８．７、磁器Ｑが２００
０（測定周波数２ＧＨｚ）の高Ｑ材料を用いてスイッチ
回路を構成した場合と、比誘電率６．１、磁器Ｑ５００
（測定周波数２ＧＨｚ）の誘電体材料を用いてスイッチ
回路を構成した場合を比較したもので、（ａ）はスイッ
チ回路を示す図、（ｂ）はスイッチ回路のローパスフィ
ルタ特性を示す図である。また、（ａ）のＳＬ１の長さ
は、比誘電率１８．７の場合には６．６８ｍｍ、比誘電
率６．１の場合には１１．５３ｍｍ、ＳＬ２の長さは、
比誘電率１８．７の場合には９．１ｍｍ、比誘電率６．
１の場合には１６ｍｍであり、スイッチ回路のＳＬ２の
ロスは、送信側で、比誘電率１８．７の場合には０．０
３４ｄＢ、比誘電率６．１の場合には０．０７４ｄＢ、
受信側で、比誘電率１８．７の場合には０．０７８ｄ
Ｂ、比誘電率６．１の場合には０．１８３ｄＢであっ
た。
【００９５】このスイッチ回路全体における損失は、送
信側で、比誘電率１８．７の場合には０．２５４ｄＢ、
比誘電率６．１の場合には０．４８４ｄＢ、受信側で、
比誘電率１８．７の場合には０．１１２ｄＢ、比誘電率
６．１の場合には０．２５７ｄＢであった。
【００９６】これより、前記高誘電率、高Ｑ材料を用い
てスイッチ回路を構成することにより、小型化、および
低損失化に寄与することがわかる。
【００９７】なお、上記形態においては、ＳＴＬＤ２と
ＳＴＬＤ２０、ＳＴＬＧ２とＳＴＬＧ２０を平行に配置
して、ラインの縁でカップリングする場合を示したが、
例えば、積層体内において主分布定数線路ＳＴＬＤ２、
ＳＴＬＧ２を上層の誘電体層に、結合線路ＳＴＬＤ２
０、ＳＴＬＧ２０を１層または所要数だけ下層の誘電体
層に配置し、あるいは逆に主分布定数線路ＳＴＬＤ２、
ＳＴＬＧ２を下層の誘電体層に、結合線路ＳＴＬＤ２
０、ＳＴＬＧ２０を１層または所要数だけ上層の誘電体
層に配置してカップリングさせても同様である事はいう
までもない。
【００９８】なお、本形態では図３に示すように８層の
誘電体層からなる積層基板の例で説明したが、誘電体層
の層数はこれに限定されない。
【００９９】本発明の高周波モジュールでは、通過帯域
の異なる複数の送受信系を各送受信系に分ける分波回路
ＤＩＰ１０と、各送受信系ＤＣＳ、ＧＳＭを送信系ＴＸ
と受信系ＲＸとにそれぞれ切りかえるスイッチ回路ＳＷ
１０、２０と、スイッチ回路ＳＷ１０、２０の各送信系
ＴＸ側に設けられた、カップラＣＯＰ１０、２０と、増
幅器ＡＭＰ１０、２０の整合回路ＭＡＴ１０、２０と、
増幅回路ＭＭＩＣ１０、２０とを同一積層基板にモジュ
ール化することにより、従来の各部品をプリント配線基
板上に実装して接続したものに比して約１／４以下にプ
リント配線基板における実装面積を削減でき、小型化を
実現できる。しかも、小型化しても、電力増幅器ＡＭＰ
１０、２０と、カップラＣＯＰ１０、２０、スイッチ回
路ＳＷ１０、２０との間に、干渉防止接地用パターン２
９を設けたので、電力増幅器ＡＭＰ１０、２０とカップ
ラＣＯＰ１０、２０等の間の電磁結合により信号が他の
回路へ漏れることを防ぐことができる。
【０１００】また、各部品を一体化した高周波モジュー
ルをプリント配線基板に実装するため、プリント配線基
板上に各部品を接続するための配線を形成する必要がな
く、従って低ロス化、しいてはアンテナ端での電力付加
効率を飛躍的に改善することができる。
【０１０１】さらに本発明の高周波モジュールでは各部
品を同時設計する事ができるため、モジュールとして最
適な特性調整を行なう事ができる。従って、各部品間に
特性調整用の回路を設ける必要がなく、低ロス化が実現
でき、且つ携帯無線端末の設計工程を短縮できるためコ
スト削減を図る事ができる。
【０１０２】そして、誘電体層として低温焼成セラミッ
クを用いるため、複数の誘電体層と、その複数の誘電体
層上の分布定数線路およびコンデンサを形成するコンデ
ンサ導体パターン等とを一体焼成できる。従って、製造
工程の短縮化が可能となり、コストダウンを図る事がで
きる。
【０１０３】図９は、本発明の他の形態を示すもので、
通過帯域の異なる複数の送受信系を各送受信系に分ける
分波回路ＤＩＰ１０が、多層基板に内蔵されたローパス
フィルタおよびハイパスフィルタとを用いて構成されて
いる。即ち、ＤＣＳ側は、ハイパスフィルタＨＰＦ１０
とコンデンサＣＤ１およびインダクタＬＤ１とから構成
されている。
【０１０４】ハイパスフィルタＨＰＦ１０は、信号ライ
ンに介設されたコンデンサＣＤ２、このコンデンサＣＤ
２の両端に２本の平行な分布定数線路ＳＴＬＤ１−１、
ＳＴＬＤ１−２及びこれらの他端の接続点と接地間に接
続された短寸法の分布定数線路ＳＴＬＤ１−３を備える
と共にコンデンサＣＤ２の両端と接地間に接続された２
本のコンデンサＣＤ２−１、ＣＤ２−２とから構成され
ている。このハイパスフィルタＨＰＦ１０も積層基板に
内蔵されている。ハイパスフィルタＨＰＦ１０とダイオ
ードＤＤ１との間には、直流成分カット用コンデンサが
配置されている。
【０１０５】またＧＳＭ側は、ローパスフィルタＬＰＦ
２０とコンデンサＣＧ１およびインダクタＬＧ１とから
形成されている。ローパスフィルタＬＰＦ２０は、分布
定数線路ＳＴＬＧ１及び分布定数線路ＳＴＬＧ１に平行
に配置されたコンデンサＣＧ１４、その他のコンデンサ
により構成されている。
【０１０６】これにより、図２に示す分波回路ＤＩＰ１
０と同様に通過帯域の異なる複数の送受信系を各送受信
系に分けることができるとともに、ＧＳＭ側の通過減衰
量を大きくとることが可能であるため、ＧＳＭ帯域に対
するアイソレーションをさらに大きく取ることができ
る。即ち、本高周波モジュールのアイソレーションをさ
らに改善することができる。
【０１０７】
【発明の効果】本発明の高周波モジュールは、通過帯域
の異なる複数の送受信系を各送受信系に分ける分波回路
から電力増幅器までを構成する回路要素を一体化するこ
とで、従来の各部品をプリント配線基板上に実装して接
続したものに比して約１／４以下にプリント配線基板に
おける実装面積を削減でき、小型化を実現できるととも
に、アンテナ端子における電力付加効率を飛躍的に改善
できる良好な特性を有する高周波モジュールを提供する
ことができる。
【０１０８】また、本発明の高周波モジュールでは各部
品を同時設計する事ができるため、モジュールとして最
適な特性調整を行なう事ができる。従って、各部品間に
特性調整用の回路を設ける必要がなく、低ロス化が実現
でき、且つ携帯無線端末の設計工程を短縮できるためコ
スト削減を図る事ができる。
【図面の簡単な説明】
【図１】本発明の高周波モジュールのブロック図であ
る。
【図２】本発明の高周波モジュールの回路図である。
【図３】本発明の高周波モジュールの一部切欠斜視図で
ある。
【図４】本発明の高周波モジュールの各誘電体層を示す
平面図である。
【図５】本発明の高周波モジュールの回路配置を説明す
るための模式図である。
【図６】本発明の高周波モジュールの断面図である。
【図７】増幅回路をバンプで実装した例を示す断面図で
ある。
【図８】（ａ）はスイッチ回路を示す回路図であり、
（ｂ）は誘電体層を高誘電率材料形成した場合と、低誘
電率で形成した場合のローパスフィルタ特性を示すグラ
フである。
【図９】本発明の高周波モジュールの他の形態を示す回
路図である。
【図１０】従来の高周波モジュールのブロック図であ
る。
【図１１】従来のスイッチモジュールのブロック図であ
る。
【符号の説明】
ＤＩＰ１０・・・分波回路 ＳＷ１０、ＳＷ２０・・・スイッチ回路 ＡＭＰ１０、ＡＭＰ２０・・・電力増幅器 ＭＡＴ１０、ＭＡＴ２０・・・整合回路 ＭＭＩＣ１０、ＭＭＩＣ２０・・・増幅回路 ２９・・・干渉防止接地用パターン
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１３年１０月１８日（２００１．１０．
１８）
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正内容】
【図２】
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正内容】
【図６】
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正内容】
【図７】
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図９
【補正方法】変更
【補正内容】
【図９】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 紫村 輝之 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 奥田 敏雄 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5E338 AA03 BB02 BB13 BB25 BB75 CC02 CC06 CD11 EE13 5J012 BA04 5J067 AA01 AA04 AA41 CA92 FA16 HA06 HA19 HA24 HA25 HA29 HA33 HA39 KA29 KA42 KA44 KA68 KS01 KS11 LS01 MA08 MA11 QA04 QS04 SA13 TA01 TA03 5K011 BA03 DA02 DA12 DA23 DA27 EA01 JA01 KA01 KA18

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】複数の誘電体層を積層してなる積層基板
    に、通過帯域の異なる複数の送受信系を各送受信系に分
    ける分波回路と、該分波回路に接続され、前記各送受信
    系を送信系と受信系に切り替えるスイッチ回路と、該ス
    イッチ回路に接続され、各送信系の通過帯域での送信信
    号を増幅する高周波増幅用半導体素子及び整合回路から
    なる電力増幅器とを設けてなることを特徴とする高周波
    モジュール。
  2. 【請求項２】電力増幅器と、スイッチ回路との間に、干
    渉防止接地用パターンが設けられていることを特徴とす
    る請求項１記載の高周波モジュール。
  3. 【請求項３】積層基板表面及び誘電体層間に干渉防止接
    地用パターンが設けられ、これらの干渉防止接地用パタ
    ーンがビアホール導体で接続されていることを特徴とす
    る請求項２記載の高周波モジュール。
  4. 【請求項４】高周波増幅用半導体素子の周辺部の積層基
    板表面及び／又は内部に、整合回路を構成する分布定数
    線路を形成してなることを特徴とする請求項１乃至３の
    うちいずれかに記載の高周波モジュール。
  5. 【請求項５】高周波増幅用半導体素子とスイッチ回路の
    間に、整合回路を構成する分布定数線路が形成されてい
    ることを特徴とする請求項１乃至４のうちいずれかに記
    載の高周波モジュール。
  6. 【請求項６】積層基板に、電力増幅器、スイッチ回路、
    分波回路が順次設けられていることを特徴とする請求項
    １乃至５のうちいずれかに記載の高周波モジュール。
  7. 【請求項７】整合回路を構成する分布定数線路と、スイ
    ッチ回路を構成する分布定数線路とが、積層基板の上方
    から見て重ならないことを特徴とする請求項１乃至６の
    うちいずれかに記載の高周波モジュール。
  8. 【請求項８】分波回路が、誘電体層間に形成されたコン
    デンサ用導体パターンと分布定数線路を有し、スイッチ
    回路が、積層基板表面に搭載された集中定数素子を有
    し、電力増幅器が、前記積層基板表面のキャビティ内に
    設けられた高周波増幅用半導体素子と、前記誘電体層間
    及び積層基板表面に形成された分布定数線路と、前記積
    層基板表面に搭載された集中定数素子とを有することを
    特徴とする請求項１乃至７のうちいずれかに記載の高周
    波モジュール。
  9. 【請求項９】誘電体層の比誘電率が１５〜２５であるこ
    とを特徴とする請求項１乃至８のうちいずれかに記載の
    高周波モジュール。
  10. 【請求項１０】積層基板下面周辺部に、信号用端子パタ
    ーン、接地用端子パターン及びバイアス用端子パターン
    が形成され、これらの端子パターンが、前記積層基板の
    側面に形成された端面スルーホール電極と接続され、前
    記積層基板下面中心部に、前記接地用端子パターンと接
    続された接地用パターンが形成され、該接地用パターン
    表面に複数箇所が露出するようにオーバーコートガラス
    が被覆され、前記接地用パターンにサーマルビアが接続
    されていることを特徴とする請求項１乃至９のうちいず
    れかに記載の高周波モジュール。
JP2001188331A 2001-06-21 2001-06-21 高周波モジュール Expired - Fee Related JP4340026B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001188331A JP4340026B2 (ja) 2001-06-21 2001-06-21 高周波モジュール
US10/172,752 US6683512B2 (en) 2001-06-21 2002-06-14 High frequency module having a laminate board with a plurality of dielectric layers
DE10228058A DE10228058B4 (de) 2001-06-21 2002-06-19 Hochfrequenzmodul

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001188331A JP4340026B2 (ja) 2001-06-21 2001-06-21 高周波モジュール

Publications (2)

Publication Number Publication Date
JP2003008469A true JP2003008469A (ja) 2003-01-10
JP4340026B2 JP4340026B2 (ja) 2009-10-07

Family

ID=19027456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001188331A Expired - Fee Related JP4340026B2 (ja) 2001-06-21 2001-06-21 高周波モジュール

Country Status (1)

Country Link
JP (1) JP4340026B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277075A (ja) * 2004-03-24 2005-10-06 Kyocera Corp 配線基板
JP2006319512A (ja) * 2005-05-11 2006-11-24 Murata Mfg Co Ltd 多層配線基板装置
US7164306B2 (en) 2003-10-16 2007-01-16 Kyocera Corporation Composite multiplexer circuit and chip component, high-frequency module and radio communication apparatus using the same
JP2008182703A (ja) * 2007-01-25 2008-08-07 Research In Motion Ltd 電子デバイスにおける無線周波数伝送を制御するためのシステムおよび方法
JP2009159412A (ja) * 2007-12-27 2009-07-16 Hitachi Metals Ltd 高周波部品及び通信装置
JP2011014659A (ja) * 2009-06-30 2011-01-20 Murata Mfg Co Ltd 複合電子部品モジュール
US8008971B2 (en) 2007-01-25 2011-08-30 Research In Motion Limited System and method for controlling radio frequency transmissions from an electronic device
US8715774B2 (en) 2005-05-30 2014-05-06 Seiko Epson Corporation Liquid droplet ejection method
WO2018207600A1 (ja) * 2017-05-11 2018-11-15 株式会社村田製作所 回路モジュール
WO2022034817A1 (ja) * 2020-08-13 2022-02-17 株式会社村田製作所 高周波モジュールおよび通信装置
WO2022145320A1 (ja) * 2020-12-28 2022-07-07 株式会社村田製作所 高周波回路
WO2023120073A1 (ja) * 2021-12-24 2023-06-29 株式会社村田製作所 高周波回路および通信装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7164306B2 (en) 2003-10-16 2007-01-16 Kyocera Corporation Composite multiplexer circuit and chip component, high-frequency module and radio communication apparatus using the same
JP2005277075A (ja) * 2004-03-24 2005-10-06 Kyocera Corp 配線基板
JP2006319512A (ja) * 2005-05-11 2006-11-24 Murata Mfg Co Ltd 多層配線基板装置
US8715774B2 (en) 2005-05-30 2014-05-06 Seiko Epson Corporation Liquid droplet ejection method
JP2008182703A (ja) * 2007-01-25 2008-08-07 Research In Motion Ltd 電子デバイスにおける無線周波数伝送を制御するためのシステムおよび方法
US8723598B2 (en) 2007-01-25 2014-05-13 Blackberry Limited System and method for controlling radio frequency transmissions from an electronic device
US8008971B2 (en) 2007-01-25 2011-08-30 Research In Motion Limited System and method for controlling radio frequency transmissions from an electronic device
US8269554B2 (en) 2007-01-25 2012-09-18 Research In Motion Limited System and method for controlling radio frequency transmissions from an electronic device
US8362834B2 (en) 2007-01-25 2013-01-29 Research In Motion Limited System and method for controlling radio frequency transmissions from an electronic device
US8547171B2 (en) 2007-01-25 2013-10-01 Research In Motion Limited System and method for controlling radio frequency transmissions from an electronic device
JP2009159412A (ja) * 2007-12-27 2009-07-16 Hitachi Metals Ltd 高周波部品及び通信装置
JP2011014659A (ja) * 2009-06-30 2011-01-20 Murata Mfg Co Ltd 複合電子部品モジュール
WO2018207600A1 (ja) * 2017-05-11 2018-11-15 株式会社村田製作所 回路モジュール
WO2022034817A1 (ja) * 2020-08-13 2022-02-17 株式会社村田製作所 高周波モジュールおよび通信装置
US11757476B2 (en) 2020-08-13 2023-09-12 Murata Manufacturing Co., Ltd. Radio frequency module and communication device
WO2022145320A1 (ja) * 2020-12-28 2022-07-07 株式会社村田製作所 高周波回路
WO2023120073A1 (ja) * 2021-12-24 2023-06-29 株式会社村田製作所 高周波回路および通信装置

Also Published As

Publication number Publication date
JP4340026B2 (ja) 2009-10-07

Similar Documents

Publication Publication Date Title
US6683512B2 (en) High frequency module having a laminate board with a plurality of dielectric layers
US7149496B2 (en) High-frequency module and radio communication apparatus
JP5168146B2 (ja) 高周波部品
JP2004297456A (ja) 高周波モジュール
JP2001519989A (ja) 二重帯域セルラー電話用の２つの電力増幅器を有する増幅器モジュール
JP2003008470A (ja) 高周波モジュール
JP3903456B2 (ja) マルチバンド用高周波スイッチモジュール
JP2003008469A (ja) 高周波モジュール
JP4304674B2 (ja) 高周波モジュール及びこれを用いた通信機
JP4120935B2 (ja) 高周波モジュール及びこれを用いた通信機
JP4688043B2 (ja) 高周波モジュール及びこれを用いた通信機
JP2004297455A (ja) 高周波モジュール
JP2006295530A (ja) アンテナスイッチモジュール及びこれを用いた通信装置
JP2001352269A (ja) 高周波スイッチモジュール
JP2005101893A (ja) 電力増幅器モジュール
JP2002299922A (ja) 高周波モジュール
JP2005117497A (ja) 高周波モジュール及びそれを搭載した無線通信装置
JP2005260878A (ja) 高周波モジュール及び無線通信装置
JP2002171193A (ja) 高周波モジュール基板
JP4596300B2 (ja) 高周波スイッチモジュール
JP2002064400A (ja) 高周波スイッチモジュール
JP2005260877A (ja) 高周波モジュール及び無線通信装置
JP2002300081A (ja) 高周波モジュール
JP2007036452A (ja) 高周波モジュール
JP2005244860A (ja) 高周波スイッチモジュール及びこれを用いた通信装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080304

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090609

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090703

R150 Certificate of patent or registration of utility model

Ref document number: 4340026

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130710

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees