JP4340026B2 - 高周波モジュール - Google Patents
高周波モジュール Download PDFInfo
- Publication number
- JP4340026B2 JP4340026B2 JP2001188331A JP2001188331A JP4340026B2 JP 4340026 B2 JP4340026 B2 JP 4340026B2 JP 2001188331 A JP2001188331 A JP 2001188331A JP 2001188331 A JP2001188331 A JP 2001188331A JP 4340026 B2 JP4340026 B2 JP 4340026B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transmission
- distributed constant
- amplifier
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Structure Of Printed Boards (AREA)
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Microwave Amplifiers (AREA)
- Transceivers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は高周波モジュールに関し、特にデュアルバンド用移動無線端末に好適な送信用電力増幅器、スイッチ回路、カップラ（方向性結合器）、分波回路により構成される送信用の高周波モジュールに関するものである。
【０００２】
【従来技術】
近年、１つの送受信系を採用している通常の携帯電話機に対し、デュアルバンド方式を採用した携帯電話機が提案されている。デュアルバンド方式の携帯電話機は、１台の携帯電話機内に２つの送受信系を搭載するもので、地域性や使用目的等に合った送受信系を選択して送信することができるようにした利便性の高い機器として期待されているものである。
【０００３】
近年の欧州においては、通信帯域の異なる複数の送受信系としてＧＳＭ方式／ＤＣＳ方式の双方を搭載したデュアルバンド方式の携帯電話機が採用されている。
【０００４】
図１０は、ＧＳＭ／ＤＣＳデュアルバンド方式の携帯電話機のブロック図（高周波回路部）を示す。高周波回路部は通過帯域の異なる２つの送受信系を各送受信系ＧＳＭ／ＤＣＳに分波し、且つ送受信系ＤＣＳ、ＧＳＭにおいてそれぞれ送信系ＴＸと受信系ＲＸとの切替を行うローパスフィルタ、スイッチ回路、及び分波回路からなるスイッチモジュールＡＳＭ１を備えると共に、送受信系ＤＣＳの送信系ＴＸ、受信系ＲＸと、送受信系ＧＳＭの送信系ＴＸ、受信系ＲＸとを備える。
【０００５】
送信系ＴＸは、各送受信系ともにカップラＣＯＰ１００、２００、電力増幅器ＡＭＰ１００、２００を備える。電力増幅器ＡＭＰ１００、２００は、電力増幅回路ＭＭＩＣと整合回路とからそれぞれ構成されている。
【０００６】
送信時には、ＴＸ側電力増幅器ＡＭＰ１００、またはＡＭＰ２００で増幅された送信信号は、カップラＣＯＰ１００またはＣＯＰ２００、さらにローパスフィルタ、スイッチ回路、分波回路からなる高周波スイッチモジュールＡＳＭ１を経由してアンテナＡＮＴから高周波信号として送信される。
【０００７】
一方、受信系ＲＸは帯域通過フィルタＢＰＦ３００、４００および低ノイズ増幅器ＡＭＰ３００、４００を備える。受信時には、アンテナＡＮＴで受信された高周波信号は高周波スイッチモジュールＡＳＭ１を介して取り出され、帯域通過フィルタＢＰＦ３００、またはＢＰＦ４００にて受信帯域近傍の不要信号が除去された後、ＲＸ側低ノイズ増幅器ＡＭＰ３００、またはＡＭＰ４００にて増幅される。
【０００８】
デュアルバンド方式の携帯電話機では各送受信系の構成に必要な回路を搭載する必要があるが、それぞれ個別の専用部品を用いて回路を構成すれば、機器の大型化、高コスト化を招来することとなる。そこで、共通可能な回路部分は、可及的に共通化するようにして機器の小型化、低コスト化を有利に展開する事が要請されている。またさらに、携帯電話の大部分の電力を消費する送信用電力増幅器の電力付加効率を向上させることが要求されている。
【０００９】
このような要求に対して、例えば、特開平１１−２２５０８８号公報には小型化を図るマルチバンド用高周波スイッチモジュールＡＳＭ１が開示されている。
【００１０】
図１１は、このマルチバンド用高周波スイッチモジュールＡＳＭ１を示すもので、通過帯域の異なる２つの送受信系を各送受信系に分けるノッチ回路からなる分波回路と、前記各送受信系を送信系と受信系に切りかえるスイッチ回路ＳＷと、各送信系に配置されたローパスフィルタＬＰＦとから構成され、前記分波回路はＬＣ素子が並列接続されたノッチ回路を２つ用い、各ノッチ回路の一端同士は接続されて２系統の送受信系に共通の共通端子とされ、一方、各ノッチ回路の他端はスイッチ回路ＳＷに接続されている。
【００１１】
【発明が解決しようとする課題】
今日、デュアルバンド方式においては、高周波スイッチを構成する部品をプリント配線基板上に実装するタイプに代えて、上記特開平１１−２２５０８８号公報に開示されるように、高周波スイッチを部分的に一体化してモジュール化することは行われているが、高周波スイッチモジュールおよび送信用電力増幅器、カップラの各部品をプリント基板上に実装しているため、かかる態様ではこれ以上の小型化は限界である。
【００１２】
また、高周波スイッチモジュール、送信用電力増幅器の各部品をプリント配線基板上にそれぞれ実装した場合、そのままでは携帯電話機の高周波回路部としての特性を満足することは稀で、部品間に特性調整用の回路がさらに必要となるという設計時の制約と、その付設回路分だけ機器の大型化を招き、さらにその付設回路分だけの電力損失が発生することによる電力増幅器の電力付加効率の劣化を招くという問題があった。
【００１３】
本発明は、かかる問題点を解消するためになされたもので、通過帯域の異なる複数の送受信系を各送受信系に分ける分波回路から電力増幅器までを構成する回路要素を一体化して小型化できるとともに、良好な特性を有する高周波モジュールを提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明の高周波モジュールは、複数の誘電体層を積層してなる積層基板に、通過帯域の異なる複数の送受信系を各送受信系とに分ける分波回路と、該分波回路に接続され、前記各送受信系を送信系と受信系に切り替えるスイッチ回路と、該スイッチ回路に接続され、各送信系の通過帯域での送信信号を増幅する高周波増幅用半導体素子及び整合回路からなる電力増幅器とを設けてなり、前記電力増幅器は前記積層基板の積層方向から見て重ならないように前記各送信系ごとに分離して配置されており、前記分波回路、前記スイッチ回路および前記整合回路は前記積層基板に形成された分布定数線路をそれぞれ備え、前記分波回路を構成する前記分布定数線路および前記スイッチ回路を構成する前記分布定数線路と前記整合回路を構成する前記分布定数線路とが前記積層基板の積層方向から見て重ならないように形成されていることを特徴とする。
【００１５】
このような高周波モジュールでは、通過帯域の異なる複数の送受信系を各送受信系に分ける分波回路から電力増幅器までを構成する回路要素を一体化して小型化できるとともに、各部品を同時設計する事ができるため、モジュールとして最適な特性調整を行なうことができる。従って、各部品間に特性調整用の回路を設ける必要がなく、低ロス化が実現でき、且つ携帯無線端末の設計工程を短縮できるためコスト削減を図ることができる。また、電力増幅器は積層基板の積層方向から見て重ならないように各送信系ごとに分離して配置されており、分波回路を構成する分布定数線路およびスイッチ回路を構成する分布定数線路と整合回路を構成する分布定数線路とが積層基板の積層方向から見て重ならないように形成されていることから、回路間の電磁気的結合を低減することができるので、電磁結合により信号が他の回路へ漏れるのを防ぐことができる。
【００１６】
本発明の高周波モジュールでは、前記電力増幅器と前記スイッチ回路との間に、干渉防止接地用パターンが設けられていることが望ましい。強力な電磁波を放出する電力増幅器と、各送受信系を送信系と受信系に切り替えるスイッチ回路との間に、干渉防止接地用パターンを設けたので、電力増幅器とスイッチ回路の間の電磁結合により信号が他の回路へ漏れることを防ぐことができ、良好な特性を有する高周波モジュールを提供することができる。
【００１７】
また、前記積層基板の表面及び前記誘電体層間に前記干渉防止接地用パターンが設けられ、これら干渉防止接地用パターンがビアホール導体で接続されていることが望ましい。これにより、電力増幅器の電磁波が積層基板内部を介してスイッチ回路等へ漏出することを有効に防止できる。
【００１８】
さらに、本発明では、前記高周波増幅用半導体素子の周辺部の前記積層基板の表面及び／又は内部に、前記整合回路を構成する前記分布定数線路が形成されていることが望ましい。このような構成を採用することにより、電力増幅器の出力レベルの低下、電力付加効率の劣化を防ぐことができるとともに、高周波送信モジュールの小型化を図ることができる。
【００１９】
また、前記高周波増幅用半導体素子と前記スイッチ回路との間に、前記整合回路を構成する前記分布定数線路が形成されていることが望ましい。これにより、高周波増幅用半導体素子とスイッチ回路の間が最短経路で接続され、電力増幅器の出力レベルの低下、電力付加効率の劣化を防ぐことができるとともに、高周波送信モジュールの小型化を図ることができる。
【００２０】
さらに、本発明では、前記積層基板に、前記電力増幅器、前記スイッチ回路、前記分波回路が順次設けられていることが望ましい。高周波信号の流れる方向に電力増幅器、スイッチ回路、分波回路を順次設けることにより、高周波信号の流れる経路が最短となり、本モジュールの電気的性能を最大限まで引き出すことができる。
【００２２】
さらに、本発明では、前記分波回路が、前記誘電体層間に形成されたコンデンサ用導体パターンと前記分布定数線路とを有し、前記スイッチ回路が、前記積層基板の表面に搭載された集中定数素子を有し、前記電力増幅器が、前記積層基板の表面のキャビティ内に設けられた前記高周波増幅用半導体素子と、前記誘電体層間及び前記積層基板の表面に形成された前記分布定数線路と、前記積層基板の表面に搭載された集中定数素子とを有することが望ましい。
【００２３】
さらに、本発明では、前記誘電体層の比誘電率が１５〜２５であることが望ましい。これにより、各回路を構成する分布定数線路長を短縮することができ、小型化できる。
【００２４】
また、本発明では、前記積層基板の下面周辺部に、信号用端子パターン、接地用端子パターン及びバイアス用端子パターンが形成され、これら端子パターンが前記積層基板の側面に形成された端面スルーホール電極と接続され、前記積層基板の下面中心部に前記接地用端子パターンと接続された接地用パターンが形成され、該接地用パターンの表面に複数箇所が露出するようにオーバーコートガラスが被覆され、前記接地用パターンにサーマルビアが接続されていることが望ましい。これにより、高周波モジュールの熱による出力レベル、電力付加効率などの特性劣化を防ぐことができる。
【００２５】
さらに、分波回路は、多層基板に内蔵されたローパスフィルタおよび／またはハイパスフィルタを有していることが望ましい。さらに、整合回路は、多層基板の最表面または内部に形成された分布定数線路およびコンデンサからなるローパスフィルタ機能を有していることが望ましい。これにより、高周波増幅用半導体素子から発生する不要信号を低減することができる。
【００２６】
【発明の実施の形態】
図１は、本発明に係る高周波モジュールのブロック図である。高周波モジュールＲＦＭ１０は、通過帯域の異なる複数の送受信系を各送受信系ＤＣＳ、ＧＳＭに分ける分波回路ＤＩＰ１０と、各送受信系ＤＣＳ、ＧＳＭを送信系ＴＸと受信系ＲＸとにそれぞれ切りかえるスイッチ回路ＳＷ１０、ＳＷ２０と、スイッチ回路ＳＷ１０、ＳＷ２０の各送信系ＴＸ側に設けられた、増幅器ＡＭＰ１０、ＡＭＰ２０の出力をモニタするカップラＣＯＰ１０、ＣＯＰ２０と、増幅器ＡＭＰ１０、ＡＭＰ２０を構成する整合回路ＭＡＴ１０、ＭＡＴ２０、増幅回路ＭＭＩＣ１０、ＭＭＩＣ２０で構成されている。
【００２７】
増幅回路ＭＭＩＣ１０、ＭＭＩＣ２０は、入力信号を増幅させる機能を持ち、小型化、高効率化を図るためにＧａＡｓ ＨＢＴ（ガリウム砒素ヘテロジャンクションバイポーラトランジスタ）構造を有した半導体素子で形成されている。なお、本実施例ではＧａＡｓ ＨＢＴ 半導体素子を増幅回路ＭＭＩＣ１０、ＭＭＩＣ２０に用いているが、Ｐ−ＨＥＭＴ構造のＧａＡｓ 半導体素子やシリコントランジスタで形成された半導体素子を用いてもよい。
【００２８】
整合回路ＭＡＴ１０、ＭＡＴ２０は、それぞれ増幅回路ＭＭＩＣ１０、ＭＭＩＣ２０の出力インピーダンスである０．５〜２Ωを３０〜５０Ωまでのインピーダンスに変換させる機能のほか、増幅回路ＭＭＩＣ１０、ＭＭＩＣ２０の増幅性能を最大限まで引き出すための機能、及びカップラＣＯＰ１０、ＣＯＰ２０と電力増幅器ＡＭＰ１０、ＡＭＰ２０間のインピーダンスを調整するためのものである。この電力増幅器ＡＭＰ１０、ＡＭＰ２０は前述の増幅回路ＭＭＩＣ１０、ＭＭＩＣ２０と整合回路ＭＡＴ１０、ＭＡＴ２０とから構成されている。
【００２９】
図２は、図１に示す高周波モジュールの回路図で、本発明の高周波モジュールはＤＣＳ方式（１８００ＭＨｚ帯）の送受信系とＧＳＭ方式（９００ＭＨｚ帯）の送受信系とから構成され、両者の信号は分波回路ＤＩＰ１０で回路的に分離される。
【００３０】
アンテナＡＮＴは分波回路ＤＩＰ１０を介してスイッチ回路ＳＷ１０、ＳＷ２０に接続されている。すなわち、アンテナＡＮＴから受信されたＤＣＳ方式の受信信号は分波回路ＤＩＰ１０を経てＤＣＳ側の送受信系へ導かれ、ＧＳＭ方式の受信信号は分波回路ＤＩＰ１０を経てＧＳＭ側の送受信系に導かれる。
【００３１】
ＤＣＳ側の回路構成について説明すると、スイッチ回路ＳＷ１０は受信系ＲＸと送信系ＴＸとを切りかえるものである。送受信の切替は例えば時分割方式が採用されている。スイッチ回路ＳＷ１０の送信系ＴＸ側には、増幅回路ＭＭＩＣ１０と整合回路ＭＡＴ１０とから構成される増幅器ＡＭＰ１０と、整合回路ＭＡＴ１０と接続されているカップラＣＯＰ１０が設けられている。
【００３２】
整合回路ＭＡＴ１０は分布定数線路ＳＴＬＤ４、ＳＴＬＤ５、ＳＴＬＤ６、ＳＴＬＤ７、ＳＴＬＤ８、ＳＴＬＤ９、インダクタＬＤ３、コンデンサＣＤ６、ＣＤ７、ＣＤ８、ＣＤ９、ＣＤ１０、ＣＤ１１、ＣＤ１２、ＣＤ１３、ＣＤ１４、チップ抵抗ＲＤ３からなり、分布定数線路ＳＴＬＤ４、ＳＴＬＤ５、インダクタＬＤ３、コンデンサＣＤ６、ＣＤ７によりローパスフィルタを構成している。このローパスフィルタは、増幅回路ＭＭＩＣ１０の出力インピーダンス（０．５〜２Ω程度）とカップラＣＯＰ１０の入力インピーダンス（３０〜５０Ω程度）とのインピーダンス整合を行うとともに、前記増幅回路ＭＭＩＣ１０から発生する不要信号を低減するという機能を有する。
【００３３】
また、分布定数線路ＳＴＬＤ７は、コンデンサＣＤ１０とによりショートスタブを構成し、増幅回路ＭＭＩＣ１０の出力インピーダンス（０．５〜２Ω程度）とカップラＣＯＰ１０の入力インピーダンス（３０〜５０Ω程度）とのインピーダンス整合を行うとともに、オープンスタブ回路を組むＳＴＬＤ６とともに、高調波成分の抑制、および増幅回路ＭＭＩＣ１０の増幅性能を最大限まで引き出す役割を担っている。
【００３４】
さらに、分布定数線路ＳＴＬＤ８、ＳＴＬＤ９は、３段アンプを構成する増幅回路ＭＭＩＣ１０の中段アンプと最終段アンプ、および初段アンプと中段アンプとの間のインピーダンス整合を行なう役割を担っている。
【００３５】
コンデンサＣＤ８は、増幅回路ＭＭＩＣ１０の出力端子から増幅回路ＭＭＩＣ１０へのフィードバック回路を形成しており、増幅回路ＭＭＩＣ１０の発振防止の役割を持つ。コンデンサＣＤ１１、１２、１３、１４はバイパスコンデンサとして機能する。また、コンデンサＣＤ９は増幅回路ＭＭＩＣ１０の入力側にＤＣ成分が流れ込むことを防ぐ役割を持つ。
【００３６】
なお、増幅回路ＭＭＩＣ１０には、増幅器ＡＭＰ１０、２０の出力を制御するためのＡＰＣ回路、およびＧＳＭ側とＤＣＳ側の出力を切りかえるための回路も含まれている。なお、本機能は、増幅回路ＭＭＩＣ２０に含んでいてもかまわない。
【００３７】
カップラＣＯＰ１０は分布定数線路ＳＴＬＤ２およびコンデンサＣＤ１５からなるローパスフィルタを構成している。このローパスフィルタにより、前記電力増幅器ＡＭＰ１０から発生する不要信号を低減することができる。なお、カップラＣＯＰ１０は、ローパスフィルタの機能を必ずしも持たせる必要はなく、コンデンサＣＤ１５を設けずＤＣＳ帯域の周波数を通過させるための分布定数線路ＳＴＬＤ２だけで構成しても良い。
【００３８】
また、結合線路ＳＴＬＤ２０を分布定数線路ＳＴＬＤ２に近接させて、容量結合、及び磁気結合を形成することにより、送信回路ＴＸ側の増幅回路ＭＭＩＣ１０からの出力の一部を取り出してモニタレベルとしてＤＣＳ Ｍｏｎｉｔｏｒ端子に帰還させている。結合線路ＳＴＬＤ２０のスイッチ回路ＳＷ１０側には、終端抵抗ＲＤ２が接続されている。
【００３９】
カップラＣＯＰ１０と増幅器ＡＭＰ１０とは直流成分カット用コンデンサＣＤ５を介して接続されている。
【００４０】
また、カップラＣＯＰ１０は、スイッチ回路ＳＷ１０を構成するＰＩＮダイオードＤＤ１のカソードに接続されている。さらに、ＰＩＮダイオードＤＤ１のカソードは、高周波領域での通過特性を劣化させず且つＰＩＮダイオードＤＤ１を駆動するための直流電流を流すために、インダクタＬＤ２を介して接地されている。
【００４１】
また、ＰＩＮダイオードＤＤ１のアノードは、分波回路ＤＩＰ１０のローパスフィルタＬＰＦ１０に接続されると共に、スイッチ回路ＳＷ１０のＬＣ回路ＬＣＤおよび直流成分カット用のコンデンサＣＤ４を介してＤＣＳ側のＲＸ端子に接続されている。このＬＣ回路ＬＣＤは、インダクタとコンデンサから構成されており、インダクタが積層基板にチップ部品として搭載され、コンデンサは積層基板内に内蔵されている。ＬＣ回路ＬＣＤは分布定数線路で構成しても良い。
【００４２】
ＬＣ回路ＬＣＤとコンデンサＣＤ４との接続点はＰＩＮダイオードＤＤ２のカソードに接続され、ＰＩＮダイオードＤＤ２のアノードはコンデンサＣＤ３を介して接地され、ＰＩＮダイオードＤＤ２のアノードとコンデンサＣＤ３との接続点は、ＰＩＮダイオードＤＤ２に流れる電流を制御するための制御抵抗ＲＤ１を介してＤＣＳ側の制御端子Ｖｃに接続されている。
【００４３】
直流成分カット用コンデンサＣＤ５をカップラＣＯＰ１０と増幅器ＡＭＰ１０との間に配置することで、ＤＣＳ側の制御端子ＶｃからＰＩＮダイオードＤＤ１を介して流れ込む制御電流が、増幅器ＡＭＰ１０に流れ込むことを防ぐ事ができ、さらに増幅器ＡＭＰ１０を構成する増幅回路ＭＭＩＣ１０のコレクタ電流が整合回路ＭＡＴ１０、インダクタＬＤ２を介してＧＮＤに流れ込む事を防ぐことができる。
【００４４】
また、直流成分カット用コンデンサＣＤ５により、増幅器ＡＭＰ１０と、分波回路ＤＩＰ１０、スイッチ回路ＳＷ１０及びカップラＣＯＰ１０とを分離することができ、モジュールとしての電気的不具合をそれぞれチェックすることが可能となる。なお、直流成分カット用コンデンサＣＤ５は、スイッチ回路ＳＷ１０とカップラＣＯＰ１０との間に配置しても良く、この場合でも同様の効果を得ることができる。さらに、カップラＣＯＰ１０と増幅器ＡＭＰ１０との間、及びスイッチ回路ＳＷ１０とカップラＣＯＰ１０との間の両方に直流成分カット用コンデンサＣＤ５を配置することもできる。
【００４５】
分波回路ＤＩＰ１０は、ローパスフィルタＬＰＦ１０とコンデンサＣＤ１、ＣＤ２およびインダクタＬＤ１とから形成されている。ローパスフィルタＬＰＦ１０は、分布定数線路ＳＴＬＤ１及び分布定数線路ＳＴＬＤ１に平行に配置されたコンデンサＣＤ１６、その他のコンデンサにより構成されている。ローパスフィルタＬＰＦ１０は、電力増幅器ＡＭＰ１０が発生する高調波成分を低減させるとともに、分波回路ＤＩＰ１０のインピーダンスの微調整を行なうという機能を有する。また、インダクタＬＤ１は分波回路機能を持つとともに、ＥＳＤ対策回路としても機能するよう設計されている。
【００４６】
次にＧＳＭ側の回路構成について説明すると、スイッチ回路ＳＷ２０は受信系ＲＸと送信系ＴＸとを切りかえるものである。送受信の切替は例えば時分割方式が採用されている。スイッチ回路ＳＷ２０の送信系ＴＸ側には、増幅回路ＭＭＩＣ２０と整合回路ＭＡＴ２０とから構成される増幅器ＡＭＰ２０と、整合回路ＭＡＴ２０と接続されているカップラＣＯＰ２０が設けられている。
【００４７】
整合回路ＭＡＴ２０は分布定数線路ＳＴＬＧ４、ＳＴＬＧ５、ＳＴＬＧ６、ＳＴＬＧ７と、コンデンサＣＧ６、ＣＧ７、ＣＧ８、ＣＧ９、ＣＧ１０、ＣＧ１１、ＣＧ１２と、チップ抵抗ＲＧ３からなり、分布定数線路ＳＴＬＧ４、コンデンサＣＧ６、ＣＧ７によりローパスフィルタを構成している。
【００４８】
このローパスフィルタにより、増幅回路ＭＭＩＣ２０の出力インピーダンス（０．５〜２Ω程度）とカップラＣＯＰ２０の入力インピーダンス（３０〜５０Ω程度）とのインピーダンス整合を行うとともに、前記増幅回路ＭＭＩＣ２０から発生する不要信号を低減することができる。
【００４９】
分布定数線路ＳＴＬＧ５もまた、コンデンサＣＧ１０とによりショートスタブを構成し、増幅回路ＭＭＩＣ２０の出力インピーダンス（０．５〜２Ω程度）とカップラＣＯＰ２０の入力インピーダンス（３０〜５０Ω程度）とのインピーダンス整合を行うとともに、高調波成分の抑制、および増幅回路ＭＭＩＣ２０の増幅性能を最大限まで引き出す役割を担っている。
【００５０】
さらに、分布定数線路ＳＴＬＧ６、ＳＴＬＧ７は、３段アンプを構成する増幅回路ＭＭＩＣ２０の中段アンプと最終段アンプ、および初段アンプと中段アンプとの間のインピーダンス整合を行なう役割を担っている。
【００５１】
コンデンサＣＧ８は、増幅回路ＭＭＩＣ２０の出力端子から増幅回路ＭＭＩＣ２０へのフィードバック回路を形成しており、増幅回路ＭＭＩＣ２０の発振防止の役割を持つ。コンデンサＣＧ１１、１２はバイパスコンデンサとして機能する。また、コンデンサＣＧ９は増幅回路ＭＭＩＣ２０の入力側にＤＣ成分が流れ込むことを防ぐ役割を持つ。
【００５２】
すなわち、整合回路ＭＡＴ２０は、増幅回路ＭＭＩＣ２０の出力インピーダンス（０．５〜２Ω程度）とカップラＣＯＰ２０の入力インピーダンス（３０〜５０Ω程度）とのインピーダンス整合を行うと共に、高調波成分の抑制を行い、増幅回路ＭＭＩＣ２０の増幅性能を最大限まで引き出す役割を担っている。
【００５３】
カップラＣＯＰ２０は分布定数線路ＳＴＬＧ２およびコンデンサＣＧ１３からなるローパスフィルタを構成している。このローパスフィルタにより、前記電力増幅器ＡＭＰ２０から発生する不要信号を低減することができる。なお、カップラＣＯＰ２０は、ローパスフィルタの機能を必ずしも持たせる必要はなく、コンデンサＣＧ１３を設けずにＧＳＭ帯域の周波数を通過させるための分布定数線路ＳＴＬＧ２だけで構成しても良い。
【００５４】
また、結合線路（分布定数線路）ＳＴＬＧ２０を分布定数線路ＳＴＬＧ２に近接させて、容量結合、及び磁気結合を形成することにより、送信系ＴＸ側の増幅回路ＭＭＩＣ２０からの出力の一部を取り出してモニタレベルとしてＧＳＭ Ｍｏｎｉｔｏｒ端子に帰還させている。結合線路ＳＴＬＧ２０のスイッチ回路ＳＷ２０側には終端抵抗ＲＧ２により終端されている。
【００５５】
カップラＣＯＰ２０と増幅器ＡＭＰ２０とは直流成分カット用コンデンサＣＧ５を介して接続されている。また、カップラＣＯＰ２０は、ＰＩＮダイオードＤＧ１のカソードに接続されている。さらに、ＰＩＮダイオードＤＧ１のカソードは、インダクタＬＧ２を介して接地されている。
【００５６】
また、ＰＩＮダイオードＤＧ１のアノードは、分波回路ＤＩＰ１０のローパスフィルタＬＰＦ２０に接続されると共に、ＬＣ回路ＬＣＧおよび直流成分カット用のコンデンサＣＧ４を介してＧＳＭ側のＲＸ端子に接続されている。ＬＣ回路ＬＣＧとコンデンサＣＧ４との接続点はＰＩＮダイオードＤＧ２のカソードに接続され、ＰＩＮダイオードＤＧ２のアノードはコンデンサＣＧ３を介して接地され、ＰＩＮダイオードＤＧ２のアノードとコンデンサＣＧ３との接続点は制御抵抗ＲＧ１を介してＧＳＭ側の制御端子Ｖｃに接続されている。
【００５７】
ＬＣ回路ＬＣＧはインダクタとコンデンサとから構成されており、インダクタがチップ部品として積層基板に搭載され、コンデンサが積層基板内に内蔵されている。ＬＣ回路ＬＣＧは分布定数線路で構成してもよい。
【００５８】
直流成分カット用コンデンサＣＧ５をカップラＣＯＰ２０と増幅器ＡＭＰ２０との間に配置することで、ＧＳＭ側の制御端子ＶｃからＰＩＮダイオードＤＧ１を介して流れ込む制御電流が、増幅器ＡＭＰ２０に流れ込むことを防ぐ事ができ、さらに増幅器ＡＭＰ２０を構成する増幅回路ＭＭＩＣ２０のコレクタ電流が整合回路ＭＡＴ２０、インダクタＬＧ２を介してＧＮＤに流れ込む事を防ぐことができる。また、直流成分カット用コンデンサＣＧ５により、増幅器ＡＭＰ２０と、分波回路ＤＩＰ１０、スイッチ回路ＳＷ２０及びカップラＣＯＰ２０とを分離することができ、モジュールとしての電気的不具合をそれぞれチェックすることが可能となる。なお、直流成分カット用コンデンサＣＧ５は、スイッチ回路ＳＷ２０とカップラＣＯＰ２０との間に配置してもかまわない。
【００５９】
ＰＩＮダイオードＤＧ１とローパスフィルタＬＰＦ２０との間には、直流成分カット用コンデンサＣＧ２が配置されている。
【００６０】
ＧＳＭ側に接続される分波回路ＤＩＰ１０は、ローパスフィルタＬＰＦ２０とコンデンサＣＧ１およびインダクタＬＧ１、ＬＧ３とから形成されている。ローパスフィルタＬＰＦ２０は、分布定数線路ＳＴＬＧ１及び分布定数線路ＳＴＬＧ１に平行に配置されたコンデンサＣＧ１４、その他のコンデンサにより構成されている。このローパスフィルタＬＰＦ２０は、電力増幅器ＡＭＰ２０が発生する高調波成分を低減させるとともに、分波回路ＤＩＰ１０のインピーダンスの微調整を行なうという機能を有する。また、インダクタＬＧ３はＥＳＤ対策のための機能を持つように設計されている。
【００６１】
本発明の送信用高周波モジュールＲＥＭ１０では、誘電体層を複数積層してなる積層基板上に、分波回路ＤＩＰ１０、スイッチ回路ＳＷ１０、ＳＷ２０、カップラＣＯＰ１０、ＣＯＰ２０、整合回路ＭＡＴ１０、ＭＡＴ２０を構成する、コンデンサ、インダクタ、ダイオード等のチップ部品（集中定数素子）を設け、分波回路ＤＩＰ１０、スイッチ回路ＳＷ１０、ＳＷ２０、カップラＣＯＰ１０、ＣＯＰ２０、整合回路ＭＡＴ１０、ＭＡＴ２０の少なくとも一部が積層基板内に設けられている。
【００６２】
即ち、図２の形態では、分波回路ＤＩＰ１０の一部を構成するローパスフィルタＬＰＦ１０、２０が内蔵され、カップラＣＯＰ１０、２０を構成する分布定数線路ＳＴＬＤ２、ＳＴＬＧ２及び結合線路ＳＴＬＤ２０、ＳＴＬＧ２０、整合回路ＭＡＴ１０、２０を構成する分布定数線路ＳＴＬＤ７、ＳＴＬＤ８、ＳＴＬＤ９、ＳＴＬＧ５、ＳＴＬＧ６、ＳＴＬＧ７が、誘電体層間に導体パターンとして内蔵されており、さらに整合回路ＭＡＴ１０、２０を構成するＳＴＬＤ４、ＳＴＬＤ５、ＳＴＬＤ６、ＳＴＬＧ４が導体パターンとして積層基板の表面に形成されている。
【００６３】
また、分波回路ＤＩＰ１０、スイッチ回路ＳＷ１０、２０、カップラＣＯＰ１０、２０、整合回路ＭＡＴ１０、２０のそれぞれ一部を構成する例えばＰＩＮダイオードなどのチップ部品が最上層の誘電体層上（積層基板上面）に実装されている。
【００６４】
即ち、分波回路ＤＩＰ１０が、誘電体層間に形成されたコンデンサ用導体パターンと分布定数線路、チップ部品を有し、スイッチ回路ＳＷ１０、２０が、積層基板表面に搭載されたダイオード、抵抗、コンデンサ、インダクタのチップ部品と、誘電体層間に形成されたコンデンサ用導体パターンとを有し、カップラＣＯＰ１０、２０が、誘電体層間に形成された分布定数線路と、積層基板表面に搭載されたコンデンサ、抵抗のチップ部品とを有し、電力増幅器ＡＭＰ１０、ＡＭＰ２０が、積層基板表面のキャビティ内に設けられた高周波増幅用半導体素子と、誘電体層間に形成された分布定数線路と、積層基板表面に搭載されたコンデンサ、抵抗のチップ部品、分布定数線路とを有している。
【００６５】
具体的には、図２において、符号を囲んだ回路要素は誘電体層間に内蔵導体パターンとして形成されており、符号の下に下線を引いた素子はチップ部品（集中定数素子）として構成されている。
【００６６】
図３は、本発明に係る高周波モジュールの一部切欠斜視図である。図３に示すように、高周波モジュールはセラミックなどからなる同一寸法形状の８層の誘電体層１１、１２・・・１８が積層されて積層基板が構成されており、この積層基板の上面及び側面は金属からなるシールドカバー１０で被覆され、さらに積層基板の側面には所定位置に形成された複数の端面スルーホール電極２１が上面から底面に亘るように形成されている。
【００６７】
また、シールドカバー１０は、側面の所定位置に設けられた接地用の端面スルーホール電極２１の少なくとも１つ以上と半田などの導体で固定されている。なお、図３では、誘電体層１１〜１８の上面の導体パターンは作図上一部省略されている。
【００６８】
誘電体層１１〜１８は低温焼成用のセラミックスで、セラミックグリーンシートの表面に導電ペーストを塗布して上述した各回路を構成する導体パターン（図２で符号を囲んだ回路要素）をそれぞれ形成した後、導体パターンが形成されたグリーンシートを積層し、所要の圧力と温度の下で熱圧着し焼成して形成されている。また、各誘電体層１１〜１８には複数の層にわたって回路を構成乃至は接続するために必要なビアホール導体が適宣形成されている。最上層の誘電体層１１上には、各種のパターンのほか、ＰＩＮダイオードなどチップ部品（集中定数素子）２３が複数実装されている。
【００６９】
図４は、各誘電体層１１〜１８を分解して示すもので、（ａ）は誘電体層１１の表面、（ｂ）は誘電体層１２の表面、（ｃ）は誘電体層１３の表面、（ｄ）は誘電体層１４の表面、（ｅ）は誘電体層１５の表面、（ｆ）は誘電体層１６の表面、（ｇ）は誘電体層１７の表面、（ｈ）は誘電体層１８の表面、（ｉ）は誘電体層１８の裏面を示している。尚、図４においてもパターン等が一部省略されている。また、図４（ｅ）、（ｆ）のスイッチ回路ＳＷ１０、２０のＬＣ回路ＬＣＤ、ＬＣＧとして分布定数線路を用いた例を記載した。
【００７０】
図４（ａ）には、整合回路ＭＡＴ１０、２０を構成する分布定数線路およびチップ部品の配置と、増幅回路ＭＭＩＣ１０、ＭＭＩＣ２０の配置を示しており、この例では低温焼成セラミックで形成された積層基板の表面に形成された２つのキャビティ２５内にそれぞれ増幅器ＡＭＰ１０、ＡＭＰ２０を構成する増幅回路ＭＭＩＣ１０、ＭＭＩＣ２０が配置され、それぞれの増幅回路ＭＭＩＣ１０、ＭＭＩＣ２０に接続される整合回路ＭＡＴ１０、ＭＡＴ２０を構成する、ＳＴＬＤ４〜６、ＳＴＬＧ４の分布定数線路と、コンデンサ等のチップ部品２３がキャビティ２５の周辺の誘電体層１１表面に搭載され、整合回路ＭＡＴ１０、２０を構成するＳＴＬＤ７〜９、ＳＴＬＧ５〜７の分布定数線路がキャビティ２５の周辺の積層基板内部に形成されている。
【００７１】
また増幅器ＡＭＰ１０、ＡＭＰ２０を駆動、または制御するための入力端子、電源端子もまた、キャビティ２５の周辺に配置されている。このような配置とする事により、無駄な配線の引きまわしを行なう必要がなくなり、増幅器ＡＭＰ１０、ＡＭＰ２０を駆動、または制御する電源電圧の低下またはインピーダンスのズレに起因する出力レベルの低下、電力付加効率の劣化を防ぐことができる。さらに、無駄な配線の引きまわしを行なう必要がなく、最適な配置が可能となるため、増幅器ＡＭＰ１０、ＡＭＰ２０の小型化を図る事ができ、しいては高周波送信モジュールの小型化を図る事ができる。
【００７２】
また、異なる周波数の送信信号（例えばＧＳＭとＤＣＳ）を増幅する増幅器ＡＭＰ１０、ＡＭＰ２０を構成する整合回路ＭＡＴ１０、ＭＡＴ２０を、モジュール小型化のため近接して配置した場合、ＧＳＭの送信信号の高調波が整合回路ＭＡＴ１０とＭＡＴ２０間の電磁結合により、ＤＣＳの整合回路ＭＡＴ１０を介してアンテナ端子から出力されてしまうという不具合が発生する。そのため、この例では近接する整合回路ＭＡＴ１０とＭＡＴ２０の間に接地用パターン２７を積層基板の表面、及び内部に配置している。
【００７３】
このような構造とすることにより、整合回路ＭＡＴ２０の分布定数線路から発生した電場は整合回路ＭＡＴ１０との間に形成された接地用パターン２７との間に集中するため、整合回路ＭＡＴ１０を介してアンテナ端子ＡＮＴに出力される高調波を極減させることができる。さらに、接地用パターン２７は、整合回路ＭＡＴ１０、ＭＡＴ２０を形成する接地用コンデンサのパッドとしても使用することができ、小型化に寄与することができる。接地用パターン２７は、各誘電体層１１〜１８に形成されており、それらがビアホール導体により、誘電体層１８の下面に形成された接地用パターン３７に接続されている。
【００７４】
さらに図４（ａ）、（ｅ）、（ｆ）には、増幅器ＡＭＰ１０、ＡＭＰ２０を構成する整合回路ＭＡＴ１０、ＭＡＴ２０、及びカップラＣＯＰ１０、ＣＯＰ２０の配置が示されており、カップラＣＯＰ１０、２０、および整合回路ＭＡＴ１０、２０が、積層基板の両側に、それぞれＤＣＳ側のカップラＣＯＰ１０、整合回路ＭＡＴ１０と、ＧＳＭ側のカップラＣＯＰ２０、整合回路ＭＡＴ２０を分離して配置されている。図５に積層基板を上方から見た模式図を記載する。これによりＤＣＳ側回路とＧＳＭ側回路との電磁気的結合を低減することができ、電磁結合により信号が他の回路へ漏れることを防ぐことができる。
【００７５】
また、本発明のモジュールを構成するセラミック積層基板の長手方向の片側一端部に、増幅器ＡＭＰ１０、２０が、他方側端部に、カップラＣＯＰ１０、２０、スイッチ回路ＳＷ１０、２０、分波回路ＤＩＰ１０が設けられ、分離されており、カップラＣＯＰ１０、２０間にスイッチ回路ＳＷ１０、２０、分波回路ＤＩＰ１０が設けられている。即ち、基板の長手方向に増幅器ＡＭＰ１０、２０、スイッチ回路ＳＷ１０、２０、分波回路ＤＩＰ１０が、信号が流れる方向に最短経路となるように順次形成されている。このような配置とすることにより、高周波信号の流れが最短となり、本モジュールの電気的性能を最大限まで引き出すことが可能となる。
【００７６】
さらに、基板の長手方向に増幅器ＡＭＰ１０、２０、スイッチ回路ＳＷ１０、２０、分波回路ＤＩＰ１０が順次形成され、整合回路ＭＡＴ１０、ＭＡＴ２０の分布定数線路と、カップラＣＯＰ１０、２０、スイッチ回路ＳＷ１０、２０の分布定数線路とが、基板上方から見て重ならないように形成されている。
【００７７】
そして、本発明の高周波モジュールでは、増幅器ＡＭＰ１０、２０と、スイッチ回路ＳＷ１０、２０、カップラＣＯＰ１０、２０との間に干渉防止接地用パターン２９が設けられている。この干渉防止接地用パターン２９は、基板上面、誘電体層１２上面にそれぞれ形成されており、これら干渉防止接地用パターン２９はビアホール導体で接続され、さらに誘電体層１８の裏面の接地用パターン３７に接続されている。この干渉防止接地用パターン２９により、電力増幅器ＡＭＰ１０、２０と、該電力増幅器の出力をモニタするためのカップラＣＯＰ１０、２０および通過帯域の異なる複数の送受信系を各送受信系に分ける分波回路ＤＩＰ１０、前記各送受信系を送信系と受信系に切り替えるスイッチ回路ＳＷ１０、２０とが分離され、電力増幅器ＡＭＰ１０、２０と、カップラＣＯＰ１０、２０、分波回路ＤＩＰ１０、スイッチ回路ＳＷ１０、２０との間の電磁結合により信号が他の回路へ漏れることを抑制することができる。
【００７８】
図６は、高周波モジュールを構成するセラミック積層基板の断面図を示すもので、増幅器ＡＭＰ１０、ＡＭＰ２０を構成する整合回路ＭＡＴ１０、ＭＡＴ２０がＡの領域に、通過帯域の異なる複数の送受信系を各送受信系に分ける分波回路ＤＩＰ１０、各送受信系ＤＣＳ、ＧＳＭを送信系ＴＸと受信系ＲＸとにそれぞれ切りかえるスイッチ回路ＳＷ１０、２０、カップラＣＯＰ１０、２０を構成する分布定数線路がＢの領域に形成されており、増幅器ＡＭＰ１０、ＡＭＰ２０を構成する整合回路ＭＡＴ１０、ＭＡＴ２０の分布定数線路と、分波回路ＤＩＰ１０、スイッチ回路ＳＷ１０、２０、カップラＣＯＰ１０、２０を構成する分布定数線路が、積層基板の積層方向からみて重ならないように形成されている。
【００７９】
このような構成とすることにより、整合回路ＭＡＴ１０、ＭＡＴ２０から電磁結合により信号が他の回路へ漏れることを防ぐことができる。
【００８０】
また、積層基板の表面から４層の誘電体層の一部が２段階の凹を２個隣設して形成するように取り除かれ（２段キャビティ）、表層から１段目の凹表面には信号用パターン及び接地用パターンが形成され、表層から２段目の凹表面上に形成された接地用パターン４５上に増幅回路ＭＭＩＣ１０、２０が導電性ペースト４７を用いてそれぞれ実装されている。また、増幅回路ＭＭＩＣ１０、２０の入出力電極が、誘電体層の表面から１段目の凹表面に形成された信号用パターン及び接地用パターンにワイヤにより接続されている。
【００８１】
また、積層基板の下面、即ち誘電体層１８の裏面には、図４（ｉ）に示すように、基板の最下層下面周辺部に外部との接続のための信号用端子パターン、接地用パターン、およびバイアス供給用端子パターン等の端子パターン３５が形成され、さらに側面の所定位置には所要数の端面スルーホール電極２１が上面から底面に亘るように形成され、低温焼成多層基板の最下層下面周辺部に形成されている信号用端子パターン、接地用端子パターン、およびバイアス供給用端子パターン等の端子パターン３５と接続されている。
【００８２】
また、低温焼成多層基板の最下層下面中央部には、少なくとも１つ以上のＬＧＡ構造の接地用パターン３７が形成されており、前記低温焼成多層基板の最下層下面周辺部に形成された接地用端子パターンとも接続されている。
【００８３】
さらに、低温焼成多層基板の最下層下面中央部に形成されたＬＧＡ構造の接地用パターン３７は、図６に示したように前述した放熱を促進させるためのサーマルビア３９と接続されている。これら低温焼成多層基板の最下層下面に形成された接地用パターン３７は、例えば、携帯端末のプリント配線基板に接続される。
【００８４】
このように低温焼成多層基板の最下層下面中央部に形成されたＬＧＡ構造の接地用パターン３７とサーマルビア３９が接続されることにより、増幅回路ＭＭＩＣ１０またはＭＭＩＣ２０に発生した熱はサーマルビア３９、低温焼成多層基板の最下層下面中央部に形成されたＬＧＡ構造の接地用パターン３７を介しプリント配線基板へと放熱されるため、増幅器ＡＭＰ１０、２０の熱による出力レベル、電力付加効率などの特性劣化を防ぐことができる。
【００８５】
なお、前記低温焼成多層基板の最下層下面中央部に形成されたＬＧＡ構造の接地用パターン３７は、最下層下面周辺部に形成された外部との接続のための信号用端子パターン、およびバイアス供給用端子パターンに接しない程度の１つの大きな接地用パターン３７で形成しても良い。このように接地用パターン３７が大きい場合、プリント配線基板との接続のための半田印刷が不均一となり、プリント配線基板との接続に不良が発生するため、最下層下面中央部に形成された接地用パターン３７上に、少なくとも１つ以上の接地用パターン３７が露出するようにオーバーコートガラス４１を塗布して形成されている。図４（ｉ）に斜線を引いた部分がオーバーコートガラス４１とされている。
【００８６】
また、図６に示すように、複数層積層された誘電体層からなる積層体の表面一部を取り除き形成された２段キャビティ２５の底面に増幅回路ＭＭＩＣ１０又はＭＭＩＣ２０を搭載するための接地用パターン４５が形成されており、接地用パターン４５の下面から積層基板の裏面に形成されている接地用パターン３７まで、複数本のサーマルビア３９が形成されている。このような構造とすることにより、増幅回路ＭＭＩＣ１０又はＭＭＩＣ２０の動作時に発生する熱の放散をサーマルビア３９を介して促進させることができ、増幅器ＡＭＰ１０、２０の熱による出力レベル、電力付加効率などの特性劣化を防ぐことができる。なお、放熱を促進させるサーマルビア３９は、増幅回路ＭＭＩＣ１０またはＭＭＩＣ２０の中で最も熱を発生させるトランジスタフィンガーの下面に、トランジスタフィンガーと同等以上の面積を占有するように形成されている。
【００８７】
また、サーマルビア３９を形成する導体は、低熱抵抗導体である銀、又は銅を用いることにより、増幅器ＡＭＰ１０、２０の熱による出力レベル、電力付加効率などの特性劣化を防ぐことができる。
【００８８】
高周波モジュールにおいて、本モジュールを構成する増幅回路ＭＭＩＣ１０、ＭＭＩＣ２０の駆動電圧が低下すると、増幅器ＡＭＰ１０、ＡＭＰ２０の出力レベル、および電力付加効率が劣化するため、増幅回路ＭＭＩＣ１０、ＭＭＩＣ２０に電圧を供給する役割を持つ整合回路ＭＡＴ１０、２０を形成する分布定数線路、コンデンサ用導体パターン、ビアホール導体の導体材料として、低抵抗導体である銀、または銅を用いることが望ましい。これにより、増幅器ＡＭＰ１０、２０の駆動電圧の低下を最小限に抑制することが可能となる。
【００８９】
さらに、増幅回路ＭＭＩＣ１０、又はＭＭＩＣ２０をＡｇまたはＡｕＳｎなどの導電性ペースト４７を用いてキャビティ２５底面に固定するとともに、Ａｕなどの細線（ワイア）により増幅回路ＭＭＩＣ１０、および／又はＭＭＩＣ２０上の信号パターン、接地用パターンと基板面に形成した信号用パターン、接地用パターンとを電気的に接続することにより、小面積化、薄型化、低価格化を実現できる。
【００９０】
また、多層基板に設けたキャビティ２５内はエポキシ系などの樹脂５１で充填されている。これにより、キャビティ２５内の増幅回路ＭＭＩＣ１０、又はＭＭＩＣ２０は完全に固定され、また外部からの異物混入などを防止でき、増幅回路ＭＭＩＣ１０、又はＭＭＩＣ２０を保護することができる。
【００９１】
尚、図７に示すように、増幅回路ＭＭＩＣ１０、又はＭＭＩＣ２０をセラミック積層体表面に形成されたキャビティ５５内に金あるいはアルミニウムなどのバンプ５７を用いてフリップチップボンディング法を用いて搭載しても良い。この場合には、フリップチップボンディング法を用いて搭載することにより小面積化、薄型化、低価格化を促進できる。
【００９２】
低温焼成積層基板の比誘電率と波長との関係は、λｇ＝ν０／｛（εｒ×μｒ）1/2ｆ0｝の式にて示すことができる。高周波モジュールを構成する低温焼成積層基板は、通常よく高周波モジュールに使用される比誘電率が５〜７の誘電体材料に比べ、比誘電率が１５〜２５、特に１８〜２０の高誘電率の誘電体材料を用いて形成されている。このような誘電体材料としては、例えば、ＭｇＴｉＯ3−ＣａＴｉＯ3を主成分し、これにＢ2Ｏ3、Ｌｉ2ＣＯ3等の助剤を添加して構成されたものが知られている。これにより、各回路を構成する分布定数線路長を約５７％に短縮することができ、小型化に有利となる。
【００９３】
また、低温焼成積層基板を形成する誘電体材料の磁器Ｑが１０００以上（測定周波数２ＧＨｚ）の高Ｑ材料を用いることにより、誘電体損失を低減でき、しいては比誘電率１５〜２５の高誘電率材料を用いることによる波長短縮効果と相俟って、本高周波送信モジュールを構成する各フィルタの低損失下を図ることができる。これにより本高周波送信モジュールの高出力化、高効率化が可能となる。
【００９４】
図８は比誘電率１８．７、磁器Ｑが２０００（測定周波数２ＧＨｚ）の高Ｑ材料を用いてスイッチ回路を構成した場合と、比誘電率６．１、磁器Ｑ５００（測定周波数２ＧＨｚ）の誘電体材料を用いてスイッチ回路を構成した場合を比較したもので、（ａ）はスイッチ回路を示す図、（ｂ）はスイッチ回路のローパスフィルタ特性を示す図である。また、（ａ）のＳＬ１の長さは、比誘電率１８．７の場合には６．６８ｍｍ、比誘電率６．１の場合には１１．５３ｍｍ、ＳＬ２の長さは、比誘電率１８．７の場合には９．１ｍｍ、比誘電率６．１の場合には１６ｍｍであり、スイッチ回路のＳＬ２のロスは、送信側で、比誘電率１８．７の場合には０．０３４ｄＢ、比誘電率６．１の場合には０．０７４ｄＢ、受信側で、比誘電率１８．７の場合には０．０７８ｄＢ、比誘電率６．１の場合には０．１８３ｄＢであった。
【００９５】
このスイッチ回路全体における損失は、送信側で、比誘電率１８．７の場合には０．２５４ｄＢ、比誘電率６．１の場合には０．４８４ｄＢ、受信側で、比誘電率１８．７の場合には０．１１２ｄＢ、比誘電率６．１の場合には０．２５７ｄＢであった。
【００９６】
これより、前記高誘電率、高Ｑ材料を用いてスイッチ回路を構成することにより、小型化、および低損失化に寄与することがわかる。
【００９７】
なお、上記形態においては、ＳＴＬＤ２とＳＴＬＤ２０、ＳＴＬＧ２とＳＴＬＧ２０を平行に配置して、ラインの縁でカップリングする場合を示したが、例えば、積層体内において主分布定数線路ＳＴＬＤ２、ＳＴＬＧ２を上層の誘電体層に、結合線路ＳＴＬＤ２０、ＳＴＬＧ２０を１層または所要数だけ下層の誘電体層に配置し、あるいは逆に主分布定数線路ＳＴＬＤ２、ＳＴＬＧ２を下層の誘電体層に、結合線路ＳＴＬＤ２０、ＳＴＬＧ２０を１層または所要数だけ上層の誘電体層に配置してカップリングさせても同様である事はいうまでもない。
【００９８】
なお、本形態では図３に示すように８層の誘電体層からなる積層基板の例で説明したが、誘電体層の層数はこれに限定されない。
【００９９】
本発明の高周波モジュールでは、通過帯域の異なる複数の送受信系を各送受信系に分ける分波回路ＤＩＰ１０と、各送受信系ＤＣＳ、ＧＳＭを送信系ＴＸと受信系ＲＸとにそれぞれ切りかえるスイッチ回路ＳＷ１０、２０と、スイッチ回路ＳＷ１０、２０の各送信系ＴＸ側に設けられた、カップラＣＯＰ１０、２０と、増幅器ＡＭＰ１０、２０の整合回路ＭＡＴ１０、２０と、増幅回路ＭＭＩＣ１０、２０とを同一積層基板にモジュール化することにより、従来の各部品をプリント配線基板上に実装して接続したものに比して約１／４以下にプリント配線基板における実装面積を削減でき、小型化を実現できる。しかも、小型化しても、電力増幅器ＡＭＰ１０、２０と、カップラＣＯＰ１０、２０、スイッチ回路ＳＷ１０、２０との間に、干渉防止接地用パターン２９を設けたので、電力増幅器ＡＭＰ１０、２０とカップラＣＯＰ１０、２０等の間の電磁結合により信号が他の回路へ漏れることを防ぐことができる。
【０１００】
また、各部品を一体化した高周波モジュールをプリント配線基板に実装するため、プリント配線基板上に各部品を接続するための配線を形成する必要がなく、従って低ロス化、しいてはアンテナ端での電力付加効率を飛躍的に改善することができる。
【０１０１】
さらに本発明の高周波モジュールでは各部品を同時設計する事ができるため、モジュールとして最適な特性調整を行なう事ができる。従って、各部品間に特性調整用の回路を設ける必要がなく、低ロス化が実現でき、且つ携帯無線端末の設計工程を短縮できるためコスト削減を図る事ができる。
【０１０２】
そして、誘電体層として低温焼成セラミックを用いるため、複数の誘電体層と、その複数の誘電体層上の分布定数線路およびコンデンサを形成するコンデンサ導体パターン等とを一体焼成できる。従って、製造工程の短縮化が可能となり、コストダウンを図る事ができる。
【０１０３】
図９は、本発明の他の形態を示すもので、通過帯域の異なる複数の送受信系を各送受信系に分ける分波回路ＤＩＰ１０が、多層基板に内蔵されたローパスフィルタおよびハイパスフィルタとを用いて構成されている。即ち、ＤＣＳ側は、ハイパスフィルタＨＰＦ１０とコンデンサＣＤ１およびインダクタＬＤ１とから構成されている。
【０１０４】
ハイパスフィルタＨＰＦ１０は、信号ラインに介設されたコンデンサＣＤ２、このコンデンサＣＤ２の両端に２本の平行な分布定数線路ＳＴＬＤ１−１、ＳＴＬＤ１−２及びこれらの他端の接続点と接地間に接続された短寸法の分布定数線路ＳＴＬＤ１−３を備えると共にコンデンサＣＤ２の両端と接地間に接続された２本のコンデンサＣＤ２−１、ＣＤ２−２とから構成されている。このハイパスフィルタＨＰＦ１０も積層基板に内蔵されている。ハイパスフィルタＨＰＦ１０とダイオードＤＤ１との間には、直流成分カット用コンデンサが配置されている。
【０１０５】
またＧＳＭ側は、ローパスフィルタＬＰＦ２０とコンデンサＣＧ１およびインダクタＬＧ１とから形成されている。ローパスフィルタＬＰＦ２０は、分布定数線路ＳＴＬＧ１及び分布定数線路ＳＴＬＧ１に平行に配置されたコンデンサＣＧ１４、その他のコンデンサにより構成されている。
【０１０６】
これにより、図２に示す分波回路ＤＩＰ１０と同様に通過帯域の異なる複数の送受信系を各送受信系に分けることができるとともに、ＧＳＭ側の通過減衰量を大きくとることが可能であるため、ＧＳＭ帯域に対するアイソレーションをさらに大きく取ることができる。即ち、本高周波モジュールのアイソレーションをさらに改善することができる。
【０１０７】
【発明の効果】
本発明の高周波モジュールは、通過帯域の異なる複数の送受信系を各送受信系に分ける分波回路から電力増幅器までを構成する回路要素を一体化することで、従来の各部品をプリント配線基板上に実装して接続したものに比して約１／４以下にプリント配線基板における実装面積を削減でき、小型化を実現できるとともに、アンテナ端子における電力付加効率を飛躍的に改善できる良好な特性を有する高周波モジュールを提供することができる。
【０１０８】
また、本発明の高周波モジュールでは各部品を同時設計する事ができるため、モジュールとして最適な特性調整を行なう事ができる。従って、各部品間に特性調整用の回路を設ける必要がなく、低ロス化が実現でき、且つ携帯無線端末の設計工程を短縮できるためコスト削減を図る事ができる。
【図面の簡単な説明】
【図１】本発明の高周波モジュールのブロック図である。
【図２】本発明の高周波モジュールの回路図である。
【図３】本発明の高周波モジュールの一部切欠斜視図である。
【図４】本発明の高周波モジュールの各誘電体層を示す平面図である。
【図５】本発明の高周波モジュールの回路配置を説明するための模式図である。
【図６】本発明の高周波モジュールの断面図である。
【図７】増幅回路をバンプで実装した例を示す断面図である。
【図８】（ａ）はスイッチ回路を示す回路図であり、（ｂ）は誘電体層を高誘電率材料形成した場合と、低誘電率で形成した場合のローパスフィルタ特性を示すグラフである。
【図９】本発明の高周波モジュールの他の形態を示す回路図である。
【図１０】従来の高周波モジュールのブロック図である。
【図１１】従来のスイッチモジュールのブロック図である。
【符号の説明】
ＤＩＰ１０・・・分波回路
ＳＷ１０、ＳＷ２０・・・スイッチ回路
ＡＭＰ１０、ＡＭＰ２０・・・電力増幅器
ＭＡＴ１０、ＭＡＴ２０・・・整合回路
ＭＭＩＣ１０、ＭＭＩＣ２０・・・増幅回路
２９・・・干渉防止接地用パターン
【発明の属する技術分野】
本発明は高周波モジュールに関し、特にデュアルバンド用移動無線端末に好適な送信用電力増幅器、スイッチ回路、カップラ（方向性結合器）、分波回路により構成される送信用の高周波モジュールに関するものである。
【０００２】
【従来技術】
近年、１つの送受信系を採用している通常の携帯電話機に対し、デュアルバンド方式を採用した携帯電話機が提案されている。デュアルバンド方式の携帯電話機は、１台の携帯電話機内に２つの送受信系を搭載するもので、地域性や使用目的等に合った送受信系を選択して送信することができるようにした利便性の高い機器として期待されているものである。
【０００３】
近年の欧州においては、通信帯域の異なる複数の送受信系としてＧＳＭ方式／ＤＣＳ方式の双方を搭載したデュアルバンド方式の携帯電話機が採用されている。
【０００４】
図１０は、ＧＳＭ／ＤＣＳデュアルバンド方式の携帯電話機のブロック図（高周波回路部）を示す。高周波回路部は通過帯域の異なる２つの送受信系を各送受信系ＧＳＭ／ＤＣＳに分波し、且つ送受信系ＤＣＳ、ＧＳＭにおいてそれぞれ送信系ＴＸと受信系ＲＸとの切替を行うローパスフィルタ、スイッチ回路、及び分波回路からなるスイッチモジュールＡＳＭ１を備えると共に、送受信系ＤＣＳの送信系ＴＸ、受信系ＲＸと、送受信系ＧＳＭの送信系ＴＸ、受信系ＲＸとを備える。
【０００５】
送信系ＴＸは、各送受信系ともにカップラＣＯＰ１００、２００、電力増幅器ＡＭＰ１００、２００を備える。電力増幅器ＡＭＰ１００、２００は、電力増幅回路ＭＭＩＣと整合回路とからそれぞれ構成されている。
【０００６】
送信時には、ＴＸ側電力増幅器ＡＭＰ１００、またはＡＭＰ２００で増幅された送信信号は、カップラＣＯＰ１００またはＣＯＰ２００、さらにローパスフィルタ、スイッチ回路、分波回路からなる高周波スイッチモジュールＡＳＭ１を経由してアンテナＡＮＴから高周波信号として送信される。
【０００７】
一方、受信系ＲＸは帯域通過フィルタＢＰＦ３００、４００および低ノイズ増幅器ＡＭＰ３００、４００を備える。受信時には、アンテナＡＮＴで受信された高周波信号は高周波スイッチモジュールＡＳＭ１を介して取り出され、帯域通過フィルタＢＰＦ３００、またはＢＰＦ４００にて受信帯域近傍の不要信号が除去された後、ＲＸ側低ノイズ増幅器ＡＭＰ３００、またはＡＭＰ４００にて増幅される。
【０００８】
デュアルバンド方式の携帯電話機では各送受信系の構成に必要な回路を搭載する必要があるが、それぞれ個別の専用部品を用いて回路を構成すれば、機器の大型化、高コスト化を招来することとなる。そこで、共通可能な回路部分は、可及的に共通化するようにして機器の小型化、低コスト化を有利に展開する事が要請されている。またさらに、携帯電話の大部分の電力を消費する送信用電力増幅器の電力付加効率を向上させることが要求されている。
【０００９】
このような要求に対して、例えば、特開平１１−２２５０８８号公報には小型化を図るマルチバンド用高周波スイッチモジュールＡＳＭ１が開示されている。
【００１０】
図１１は、このマルチバンド用高周波スイッチモジュールＡＳＭ１を示すもので、通過帯域の異なる２つの送受信系を各送受信系に分けるノッチ回路からなる分波回路と、前記各送受信系を送信系と受信系に切りかえるスイッチ回路ＳＷと、各送信系に配置されたローパスフィルタＬＰＦとから構成され、前記分波回路はＬＣ素子が並列接続されたノッチ回路を２つ用い、各ノッチ回路の一端同士は接続されて２系統の送受信系に共通の共通端子とされ、一方、各ノッチ回路の他端はスイッチ回路ＳＷに接続されている。
【００１１】
【発明が解決しようとする課題】
今日、デュアルバンド方式においては、高周波スイッチを構成する部品をプリント配線基板上に実装するタイプに代えて、上記特開平１１−２２５０８８号公報に開示されるように、高周波スイッチを部分的に一体化してモジュール化することは行われているが、高周波スイッチモジュールおよび送信用電力増幅器、カップラの各部品をプリント基板上に実装しているため、かかる態様ではこれ以上の小型化は限界である。
【００１２】
また、高周波スイッチモジュール、送信用電力増幅器の各部品をプリント配線基板上にそれぞれ実装した場合、そのままでは携帯電話機の高周波回路部としての特性を満足することは稀で、部品間に特性調整用の回路がさらに必要となるという設計時の制約と、その付設回路分だけ機器の大型化を招き、さらにその付設回路分だけの電力損失が発生することによる電力増幅器の電力付加効率の劣化を招くという問題があった。
【００１３】
本発明は、かかる問題点を解消するためになされたもので、通過帯域の異なる複数の送受信系を各送受信系に分ける分波回路から電力増幅器までを構成する回路要素を一体化して小型化できるとともに、良好な特性を有する高周波モジュールを提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明の高周波モジュールは、複数の誘電体層を積層してなる積層基板に、通過帯域の異なる複数の送受信系を各送受信系とに分ける分波回路と、該分波回路に接続され、前記各送受信系を送信系と受信系に切り替えるスイッチ回路と、該スイッチ回路に接続され、各送信系の通過帯域での送信信号を増幅する高周波増幅用半導体素子及び整合回路からなる電力増幅器とを設けてなり、前記電力増幅器は前記積層基板の積層方向から見て重ならないように前記各送信系ごとに分離して配置されており、前記分波回路、前記スイッチ回路および前記整合回路は前記積層基板に形成された分布定数線路をそれぞれ備え、前記分波回路を構成する前記分布定数線路および前記スイッチ回路を構成する前記分布定数線路と前記整合回路を構成する前記分布定数線路とが前記積層基板の積層方向から見て重ならないように形成されていることを特徴とする。
【００１５】
このような高周波モジュールでは、通過帯域の異なる複数の送受信系を各送受信系に分ける分波回路から電力増幅器までを構成する回路要素を一体化して小型化できるとともに、各部品を同時設計する事ができるため、モジュールとして最適な特性調整を行なうことができる。従って、各部品間に特性調整用の回路を設ける必要がなく、低ロス化が実現でき、且つ携帯無線端末の設計工程を短縮できるためコスト削減を図ることができる。また、電力増幅器は積層基板の積層方向から見て重ならないように各送信系ごとに分離して配置されており、分波回路を構成する分布定数線路およびスイッチ回路を構成する分布定数線路と整合回路を構成する分布定数線路とが積層基板の積層方向から見て重ならないように形成されていることから、回路間の電磁気的結合を低減することができるので、電磁結合により信号が他の回路へ漏れるのを防ぐことができる。
【００１６】
本発明の高周波モジュールでは、前記電力増幅器と前記スイッチ回路との間に、干渉防止接地用パターンが設けられていることが望ましい。強力な電磁波を放出する電力増幅器と、各送受信系を送信系と受信系に切り替えるスイッチ回路との間に、干渉防止接地用パターンを設けたので、電力増幅器とスイッチ回路の間の電磁結合により信号が他の回路へ漏れることを防ぐことができ、良好な特性を有する高周波モジュールを提供することができる。
【００１７】
また、前記積層基板の表面及び前記誘電体層間に前記干渉防止接地用パターンが設けられ、これら干渉防止接地用パターンがビアホール導体で接続されていることが望ましい。これにより、電力増幅器の電磁波が積層基板内部を介してスイッチ回路等へ漏出することを有効に防止できる。
【００１８】
さらに、本発明では、前記高周波増幅用半導体素子の周辺部の前記積層基板の表面及び／又は内部に、前記整合回路を構成する前記分布定数線路が形成されていることが望ましい。このような構成を採用することにより、電力増幅器の出力レベルの低下、電力付加効率の劣化を防ぐことができるとともに、高周波送信モジュールの小型化を図ることができる。
【００１９】
また、前記高周波増幅用半導体素子と前記スイッチ回路との間に、前記整合回路を構成する前記分布定数線路が形成されていることが望ましい。これにより、高周波増幅用半導体素子とスイッチ回路の間が最短経路で接続され、電力増幅器の出力レベルの低下、電力付加効率の劣化を防ぐことができるとともに、高周波送信モジュールの小型化を図ることができる。
【００２０】
さらに、本発明では、前記積層基板に、前記電力増幅器、前記スイッチ回路、前記分波回路が順次設けられていることが望ましい。高周波信号の流れる方向に電力増幅器、スイッチ回路、分波回路を順次設けることにより、高周波信号の流れる経路が最短となり、本モジュールの電気的性能を最大限まで引き出すことができる。
【００２２】
さらに、本発明では、前記分波回路が、前記誘電体層間に形成されたコンデンサ用導体パターンと前記分布定数線路とを有し、前記スイッチ回路が、前記積層基板の表面に搭載された集中定数素子を有し、前記電力増幅器が、前記積層基板の表面のキャビティ内に設けられた前記高周波増幅用半導体素子と、前記誘電体層間及び前記積層基板の表面に形成された前記分布定数線路と、前記積層基板の表面に搭載された集中定数素子とを有することが望ましい。
【００２３】
さらに、本発明では、前記誘電体層の比誘電率が１５〜２５であることが望ましい。これにより、各回路を構成する分布定数線路長を短縮することができ、小型化できる。
【００２４】
また、本発明では、前記積層基板の下面周辺部に、信号用端子パターン、接地用端子パターン及びバイアス用端子パターンが形成され、これら端子パターンが前記積層基板の側面に形成された端面スルーホール電極と接続され、前記積層基板の下面中心部に前記接地用端子パターンと接続された接地用パターンが形成され、該接地用パターンの表面に複数箇所が露出するようにオーバーコートガラスが被覆され、前記接地用パターンにサーマルビアが接続されていることが望ましい。これにより、高周波モジュールの熱による出力レベル、電力付加効率などの特性劣化を防ぐことができる。
【００２５】
さらに、分波回路は、多層基板に内蔵されたローパスフィルタおよび／またはハイパスフィルタを有していることが望ましい。さらに、整合回路は、多層基板の最表面または内部に形成された分布定数線路およびコンデンサからなるローパスフィルタ機能を有していることが望ましい。これにより、高周波増幅用半導体素子から発生する不要信号を低減することができる。
【００２６】
【発明の実施の形態】
図１は、本発明に係る高周波モジュールのブロック図である。高周波モジュールＲＦＭ１０は、通過帯域の異なる複数の送受信系を各送受信系ＤＣＳ、ＧＳＭに分ける分波回路ＤＩＰ１０と、各送受信系ＤＣＳ、ＧＳＭを送信系ＴＸと受信系ＲＸとにそれぞれ切りかえるスイッチ回路ＳＷ１０、ＳＷ２０と、スイッチ回路ＳＷ１０、ＳＷ２０の各送信系ＴＸ側に設けられた、増幅器ＡＭＰ１０、ＡＭＰ２０の出力をモニタするカップラＣＯＰ１０、ＣＯＰ２０と、増幅器ＡＭＰ１０、ＡＭＰ２０を構成する整合回路ＭＡＴ１０、ＭＡＴ２０、増幅回路ＭＭＩＣ１０、ＭＭＩＣ２０で構成されている。
【００２７】
増幅回路ＭＭＩＣ１０、ＭＭＩＣ２０は、入力信号を増幅させる機能を持ち、小型化、高効率化を図るためにＧａＡｓ ＨＢＴ（ガリウム砒素ヘテロジャンクションバイポーラトランジスタ）構造を有した半導体素子で形成されている。なお、本実施例ではＧａＡｓ ＨＢＴ 半導体素子を増幅回路ＭＭＩＣ１０、ＭＭＩＣ２０に用いているが、Ｐ−ＨＥＭＴ構造のＧａＡｓ 半導体素子やシリコントランジスタで形成された半導体素子を用いてもよい。
【００２８】
整合回路ＭＡＴ１０、ＭＡＴ２０は、それぞれ増幅回路ＭＭＩＣ１０、ＭＭＩＣ２０の出力インピーダンスである０．５〜２Ωを３０〜５０Ωまでのインピーダンスに変換させる機能のほか、増幅回路ＭＭＩＣ１０、ＭＭＩＣ２０の増幅性能を最大限まで引き出すための機能、及びカップラＣＯＰ１０、ＣＯＰ２０と電力増幅器ＡＭＰ１０、ＡＭＰ２０間のインピーダンスを調整するためのものである。この電力増幅器ＡＭＰ１０、ＡＭＰ２０は前述の増幅回路ＭＭＩＣ１０、ＭＭＩＣ２０と整合回路ＭＡＴ１０、ＭＡＴ２０とから構成されている。
【００２９】
図２は、図１に示す高周波モジュールの回路図で、本発明の高周波モジュールはＤＣＳ方式（１８００ＭＨｚ帯）の送受信系とＧＳＭ方式（９００ＭＨｚ帯）の送受信系とから構成され、両者の信号は分波回路ＤＩＰ１０で回路的に分離される。
【００３０】
アンテナＡＮＴは分波回路ＤＩＰ１０を介してスイッチ回路ＳＷ１０、ＳＷ２０に接続されている。すなわち、アンテナＡＮＴから受信されたＤＣＳ方式の受信信号は分波回路ＤＩＰ１０を経てＤＣＳ側の送受信系へ導かれ、ＧＳＭ方式の受信信号は分波回路ＤＩＰ１０を経てＧＳＭ側の送受信系に導かれる。
【００３１】
ＤＣＳ側の回路構成について説明すると、スイッチ回路ＳＷ１０は受信系ＲＸと送信系ＴＸとを切りかえるものである。送受信の切替は例えば時分割方式が採用されている。スイッチ回路ＳＷ１０の送信系ＴＸ側には、増幅回路ＭＭＩＣ１０と整合回路ＭＡＴ１０とから構成される増幅器ＡＭＰ１０と、整合回路ＭＡＴ１０と接続されているカップラＣＯＰ１０が設けられている。
【００３２】
整合回路ＭＡＴ１０は分布定数線路ＳＴＬＤ４、ＳＴＬＤ５、ＳＴＬＤ６、ＳＴＬＤ７、ＳＴＬＤ８、ＳＴＬＤ９、インダクタＬＤ３、コンデンサＣＤ６、ＣＤ７、ＣＤ８、ＣＤ９、ＣＤ１０、ＣＤ１１、ＣＤ１２、ＣＤ１３、ＣＤ１４、チップ抵抗ＲＤ３からなり、分布定数線路ＳＴＬＤ４、ＳＴＬＤ５、インダクタＬＤ３、コンデンサＣＤ６、ＣＤ７によりローパスフィルタを構成している。このローパスフィルタは、増幅回路ＭＭＩＣ１０の出力インピーダンス（０．５〜２Ω程度）とカップラＣＯＰ１０の入力インピーダンス（３０〜５０Ω程度）とのインピーダンス整合を行うとともに、前記増幅回路ＭＭＩＣ１０から発生する不要信号を低減するという機能を有する。
【００３３】
また、分布定数線路ＳＴＬＤ７は、コンデンサＣＤ１０とによりショートスタブを構成し、増幅回路ＭＭＩＣ１０の出力インピーダンス（０．５〜２Ω程度）とカップラＣＯＰ１０の入力インピーダンス（３０〜５０Ω程度）とのインピーダンス整合を行うとともに、オープンスタブ回路を組むＳＴＬＤ６とともに、高調波成分の抑制、および増幅回路ＭＭＩＣ１０の増幅性能を最大限まで引き出す役割を担っている。
【００３４】
さらに、分布定数線路ＳＴＬＤ８、ＳＴＬＤ９は、３段アンプを構成する増幅回路ＭＭＩＣ１０の中段アンプと最終段アンプ、および初段アンプと中段アンプとの間のインピーダンス整合を行なう役割を担っている。
【００３５】
コンデンサＣＤ８は、増幅回路ＭＭＩＣ１０の出力端子から増幅回路ＭＭＩＣ１０へのフィードバック回路を形成しており、増幅回路ＭＭＩＣ１０の発振防止の役割を持つ。コンデンサＣＤ１１、１２、１３、１４はバイパスコンデンサとして機能する。また、コンデンサＣＤ９は増幅回路ＭＭＩＣ１０の入力側にＤＣ成分が流れ込むことを防ぐ役割を持つ。
【００３６】
なお、増幅回路ＭＭＩＣ１０には、増幅器ＡＭＰ１０、２０の出力を制御するためのＡＰＣ回路、およびＧＳＭ側とＤＣＳ側の出力を切りかえるための回路も含まれている。なお、本機能は、増幅回路ＭＭＩＣ２０に含んでいてもかまわない。
【００３７】
カップラＣＯＰ１０は分布定数線路ＳＴＬＤ２およびコンデンサＣＤ１５からなるローパスフィルタを構成している。このローパスフィルタにより、前記電力増幅器ＡＭＰ１０から発生する不要信号を低減することができる。なお、カップラＣＯＰ１０は、ローパスフィルタの機能を必ずしも持たせる必要はなく、コンデンサＣＤ１５を設けずＤＣＳ帯域の周波数を通過させるための分布定数線路ＳＴＬＤ２だけで構成しても良い。
【００３８】
また、結合線路ＳＴＬＤ２０を分布定数線路ＳＴＬＤ２に近接させて、容量結合、及び磁気結合を形成することにより、送信回路ＴＸ側の増幅回路ＭＭＩＣ１０からの出力の一部を取り出してモニタレベルとしてＤＣＳ Ｍｏｎｉｔｏｒ端子に帰還させている。結合線路ＳＴＬＤ２０のスイッチ回路ＳＷ１０側には、終端抵抗ＲＤ２が接続されている。
【００３９】
カップラＣＯＰ１０と増幅器ＡＭＰ１０とは直流成分カット用コンデンサＣＤ５を介して接続されている。
【００４０】
また、カップラＣＯＰ１０は、スイッチ回路ＳＷ１０を構成するＰＩＮダイオードＤＤ１のカソードに接続されている。さらに、ＰＩＮダイオードＤＤ１のカソードは、高周波領域での通過特性を劣化させず且つＰＩＮダイオードＤＤ１を駆動するための直流電流を流すために、インダクタＬＤ２を介して接地されている。
【００４１】
また、ＰＩＮダイオードＤＤ１のアノードは、分波回路ＤＩＰ１０のローパスフィルタＬＰＦ１０に接続されると共に、スイッチ回路ＳＷ１０のＬＣ回路ＬＣＤおよび直流成分カット用のコンデンサＣＤ４を介してＤＣＳ側のＲＸ端子に接続されている。このＬＣ回路ＬＣＤは、インダクタとコンデンサから構成されており、インダクタが積層基板にチップ部品として搭載され、コンデンサは積層基板内に内蔵されている。ＬＣ回路ＬＣＤは分布定数線路で構成しても良い。
【００４２】
ＬＣ回路ＬＣＤとコンデンサＣＤ４との接続点はＰＩＮダイオードＤＤ２のカソードに接続され、ＰＩＮダイオードＤＤ２のアノードはコンデンサＣＤ３を介して接地され、ＰＩＮダイオードＤＤ２のアノードとコンデンサＣＤ３との接続点は、ＰＩＮダイオードＤＤ２に流れる電流を制御するための制御抵抗ＲＤ１を介してＤＣＳ側の制御端子Ｖｃに接続されている。
【００４３】
直流成分カット用コンデンサＣＤ５をカップラＣＯＰ１０と増幅器ＡＭＰ１０との間に配置することで、ＤＣＳ側の制御端子ＶｃからＰＩＮダイオードＤＤ１を介して流れ込む制御電流が、増幅器ＡＭＰ１０に流れ込むことを防ぐ事ができ、さらに増幅器ＡＭＰ１０を構成する増幅回路ＭＭＩＣ１０のコレクタ電流が整合回路ＭＡＴ１０、インダクタＬＤ２を介してＧＮＤに流れ込む事を防ぐことができる。
【００４４】
また、直流成分カット用コンデンサＣＤ５により、増幅器ＡＭＰ１０と、分波回路ＤＩＰ１０、スイッチ回路ＳＷ１０及びカップラＣＯＰ１０とを分離することができ、モジュールとしての電気的不具合をそれぞれチェックすることが可能となる。なお、直流成分カット用コンデンサＣＤ５は、スイッチ回路ＳＷ１０とカップラＣＯＰ１０との間に配置しても良く、この場合でも同様の効果を得ることができる。さらに、カップラＣＯＰ１０と増幅器ＡＭＰ１０との間、及びスイッチ回路ＳＷ１０とカップラＣＯＰ１０との間の両方に直流成分カット用コンデンサＣＤ５を配置することもできる。
【００４５】
分波回路ＤＩＰ１０は、ローパスフィルタＬＰＦ１０とコンデンサＣＤ１、ＣＤ２およびインダクタＬＤ１とから形成されている。ローパスフィルタＬＰＦ１０は、分布定数線路ＳＴＬＤ１及び分布定数線路ＳＴＬＤ１に平行に配置されたコンデンサＣＤ１６、その他のコンデンサにより構成されている。ローパスフィルタＬＰＦ１０は、電力増幅器ＡＭＰ１０が発生する高調波成分を低減させるとともに、分波回路ＤＩＰ１０のインピーダンスの微調整を行なうという機能を有する。また、インダクタＬＤ１は分波回路機能を持つとともに、ＥＳＤ対策回路としても機能するよう設計されている。
【００４６】
次にＧＳＭ側の回路構成について説明すると、スイッチ回路ＳＷ２０は受信系ＲＸと送信系ＴＸとを切りかえるものである。送受信の切替は例えば時分割方式が採用されている。スイッチ回路ＳＷ２０の送信系ＴＸ側には、増幅回路ＭＭＩＣ２０と整合回路ＭＡＴ２０とから構成される増幅器ＡＭＰ２０と、整合回路ＭＡＴ２０と接続されているカップラＣＯＰ２０が設けられている。
【００４７】
整合回路ＭＡＴ２０は分布定数線路ＳＴＬＧ４、ＳＴＬＧ５、ＳＴＬＧ６、ＳＴＬＧ７と、コンデンサＣＧ６、ＣＧ７、ＣＧ８、ＣＧ９、ＣＧ１０、ＣＧ１１、ＣＧ１２と、チップ抵抗ＲＧ３からなり、分布定数線路ＳＴＬＧ４、コンデンサＣＧ６、ＣＧ７によりローパスフィルタを構成している。
【００４８】
このローパスフィルタにより、増幅回路ＭＭＩＣ２０の出力インピーダンス（０．５〜２Ω程度）とカップラＣＯＰ２０の入力インピーダンス（３０〜５０Ω程度）とのインピーダンス整合を行うとともに、前記増幅回路ＭＭＩＣ２０から発生する不要信号を低減することができる。
【００４９】
分布定数線路ＳＴＬＧ５もまた、コンデンサＣＧ１０とによりショートスタブを構成し、増幅回路ＭＭＩＣ２０の出力インピーダンス（０．５〜２Ω程度）とカップラＣＯＰ２０の入力インピーダンス（３０〜５０Ω程度）とのインピーダンス整合を行うとともに、高調波成分の抑制、および増幅回路ＭＭＩＣ２０の増幅性能を最大限まで引き出す役割を担っている。
【００５０】
さらに、分布定数線路ＳＴＬＧ６、ＳＴＬＧ７は、３段アンプを構成する増幅回路ＭＭＩＣ２０の中段アンプと最終段アンプ、および初段アンプと中段アンプとの間のインピーダンス整合を行なう役割を担っている。
【００５１】
コンデンサＣＧ８は、増幅回路ＭＭＩＣ２０の出力端子から増幅回路ＭＭＩＣ２０へのフィードバック回路を形成しており、増幅回路ＭＭＩＣ２０の発振防止の役割を持つ。コンデンサＣＧ１１、１２はバイパスコンデンサとして機能する。また、コンデンサＣＧ９は増幅回路ＭＭＩＣ２０の入力側にＤＣ成分が流れ込むことを防ぐ役割を持つ。
【００５２】
すなわち、整合回路ＭＡＴ２０は、増幅回路ＭＭＩＣ２０の出力インピーダンス（０．５〜２Ω程度）とカップラＣＯＰ２０の入力インピーダンス（３０〜５０Ω程度）とのインピーダンス整合を行うと共に、高調波成分の抑制を行い、増幅回路ＭＭＩＣ２０の増幅性能を最大限まで引き出す役割を担っている。
【００５３】
カップラＣＯＰ２０は分布定数線路ＳＴＬＧ２およびコンデンサＣＧ１３からなるローパスフィルタを構成している。このローパスフィルタにより、前記電力増幅器ＡＭＰ２０から発生する不要信号を低減することができる。なお、カップラＣＯＰ２０は、ローパスフィルタの機能を必ずしも持たせる必要はなく、コンデンサＣＧ１３を設けずにＧＳＭ帯域の周波数を通過させるための分布定数線路ＳＴＬＧ２だけで構成しても良い。
【００５４】
また、結合線路（分布定数線路）ＳＴＬＧ２０を分布定数線路ＳＴＬＧ２に近接させて、容量結合、及び磁気結合を形成することにより、送信系ＴＸ側の増幅回路ＭＭＩＣ２０からの出力の一部を取り出してモニタレベルとしてＧＳＭ Ｍｏｎｉｔｏｒ端子に帰還させている。結合線路ＳＴＬＧ２０のスイッチ回路ＳＷ２０側には終端抵抗ＲＧ２により終端されている。
【００５５】
カップラＣＯＰ２０と増幅器ＡＭＰ２０とは直流成分カット用コンデンサＣＧ５を介して接続されている。また、カップラＣＯＰ２０は、ＰＩＮダイオードＤＧ１のカソードに接続されている。さらに、ＰＩＮダイオードＤＧ１のカソードは、インダクタＬＧ２を介して接地されている。
【００５６】
また、ＰＩＮダイオードＤＧ１のアノードは、分波回路ＤＩＰ１０のローパスフィルタＬＰＦ２０に接続されると共に、ＬＣ回路ＬＣＧおよび直流成分カット用のコンデンサＣＧ４を介してＧＳＭ側のＲＸ端子に接続されている。ＬＣ回路ＬＣＧとコンデンサＣＧ４との接続点はＰＩＮダイオードＤＧ２のカソードに接続され、ＰＩＮダイオードＤＧ２のアノードはコンデンサＣＧ３を介して接地され、ＰＩＮダイオードＤＧ２のアノードとコンデンサＣＧ３との接続点は制御抵抗ＲＧ１を介してＧＳＭ側の制御端子Ｖｃに接続されている。
【００５７】
ＬＣ回路ＬＣＧはインダクタとコンデンサとから構成されており、インダクタがチップ部品として積層基板に搭載され、コンデンサが積層基板内に内蔵されている。ＬＣ回路ＬＣＧは分布定数線路で構成してもよい。
【００５８】
直流成分カット用コンデンサＣＧ５をカップラＣＯＰ２０と増幅器ＡＭＰ２０との間に配置することで、ＧＳＭ側の制御端子ＶｃからＰＩＮダイオードＤＧ１を介して流れ込む制御電流が、増幅器ＡＭＰ２０に流れ込むことを防ぐ事ができ、さらに増幅器ＡＭＰ２０を構成する増幅回路ＭＭＩＣ２０のコレクタ電流が整合回路ＭＡＴ２０、インダクタＬＧ２を介してＧＮＤに流れ込む事を防ぐことができる。また、直流成分カット用コンデンサＣＧ５により、増幅器ＡＭＰ２０と、分波回路ＤＩＰ１０、スイッチ回路ＳＷ２０及びカップラＣＯＰ２０とを分離することができ、モジュールとしての電気的不具合をそれぞれチェックすることが可能となる。なお、直流成分カット用コンデンサＣＧ５は、スイッチ回路ＳＷ２０とカップラＣＯＰ２０との間に配置してもかまわない。
【００５９】
ＰＩＮダイオードＤＧ１とローパスフィルタＬＰＦ２０との間には、直流成分カット用コンデンサＣＧ２が配置されている。
【００６０】
ＧＳＭ側に接続される分波回路ＤＩＰ１０は、ローパスフィルタＬＰＦ２０とコンデンサＣＧ１およびインダクタＬＧ１、ＬＧ３とから形成されている。ローパスフィルタＬＰＦ２０は、分布定数線路ＳＴＬＧ１及び分布定数線路ＳＴＬＧ１に平行に配置されたコンデンサＣＧ１４、その他のコンデンサにより構成されている。このローパスフィルタＬＰＦ２０は、電力増幅器ＡＭＰ２０が発生する高調波成分を低減させるとともに、分波回路ＤＩＰ１０のインピーダンスの微調整を行なうという機能を有する。また、インダクタＬＧ３はＥＳＤ対策のための機能を持つように設計されている。
【００６１】
本発明の送信用高周波モジュールＲＥＭ１０では、誘電体層を複数積層してなる積層基板上に、分波回路ＤＩＰ１０、スイッチ回路ＳＷ１０、ＳＷ２０、カップラＣＯＰ１０、ＣＯＰ２０、整合回路ＭＡＴ１０、ＭＡＴ２０を構成する、コンデンサ、インダクタ、ダイオード等のチップ部品（集中定数素子）を設け、分波回路ＤＩＰ１０、スイッチ回路ＳＷ１０、ＳＷ２０、カップラＣＯＰ１０、ＣＯＰ２０、整合回路ＭＡＴ１０、ＭＡＴ２０の少なくとも一部が積層基板内に設けられている。
【００６２】
即ち、図２の形態では、分波回路ＤＩＰ１０の一部を構成するローパスフィルタＬＰＦ１０、２０が内蔵され、カップラＣＯＰ１０、２０を構成する分布定数線路ＳＴＬＤ２、ＳＴＬＧ２及び結合線路ＳＴＬＤ２０、ＳＴＬＧ２０、整合回路ＭＡＴ１０、２０を構成する分布定数線路ＳＴＬＤ７、ＳＴＬＤ８、ＳＴＬＤ９、ＳＴＬＧ５、ＳＴＬＧ６、ＳＴＬＧ７が、誘電体層間に導体パターンとして内蔵されており、さらに整合回路ＭＡＴ１０、２０を構成するＳＴＬＤ４、ＳＴＬＤ５、ＳＴＬＤ６、ＳＴＬＧ４が導体パターンとして積層基板の表面に形成されている。
【００６３】
また、分波回路ＤＩＰ１０、スイッチ回路ＳＷ１０、２０、カップラＣＯＰ１０、２０、整合回路ＭＡＴ１０、２０のそれぞれ一部を構成する例えばＰＩＮダイオードなどのチップ部品が最上層の誘電体層上（積層基板上面）に実装されている。
【００６４】
即ち、分波回路ＤＩＰ１０が、誘電体層間に形成されたコンデンサ用導体パターンと分布定数線路、チップ部品を有し、スイッチ回路ＳＷ１０、２０が、積層基板表面に搭載されたダイオード、抵抗、コンデンサ、インダクタのチップ部品と、誘電体層間に形成されたコンデンサ用導体パターンとを有し、カップラＣＯＰ１０、２０が、誘電体層間に形成された分布定数線路と、積層基板表面に搭載されたコンデンサ、抵抗のチップ部品とを有し、電力増幅器ＡＭＰ１０、ＡＭＰ２０が、積層基板表面のキャビティ内に設けられた高周波増幅用半導体素子と、誘電体層間に形成された分布定数線路と、積層基板表面に搭載されたコンデンサ、抵抗のチップ部品、分布定数線路とを有している。
【００６５】
具体的には、図２において、符号を囲んだ回路要素は誘電体層間に内蔵導体パターンとして形成されており、符号の下に下線を引いた素子はチップ部品（集中定数素子）として構成されている。
【００６６】
図３は、本発明に係る高周波モジュールの一部切欠斜視図である。図３に示すように、高周波モジュールはセラミックなどからなる同一寸法形状の８層の誘電体層１１、１２・・・１８が積層されて積層基板が構成されており、この積層基板の上面及び側面は金属からなるシールドカバー１０で被覆され、さらに積層基板の側面には所定位置に形成された複数の端面スルーホール電極２１が上面から底面に亘るように形成されている。
【００６７】
また、シールドカバー１０は、側面の所定位置に設けられた接地用の端面スルーホール電極２１の少なくとも１つ以上と半田などの導体で固定されている。なお、図３では、誘電体層１１〜１８の上面の導体パターンは作図上一部省略されている。
【００６８】
誘電体層１１〜１８は低温焼成用のセラミックスで、セラミックグリーンシートの表面に導電ペーストを塗布して上述した各回路を構成する導体パターン（図２で符号を囲んだ回路要素）をそれぞれ形成した後、導体パターンが形成されたグリーンシートを積層し、所要の圧力と温度の下で熱圧着し焼成して形成されている。また、各誘電体層１１〜１８には複数の層にわたって回路を構成乃至は接続するために必要なビアホール導体が適宣形成されている。最上層の誘電体層１１上には、各種のパターンのほか、ＰＩＮダイオードなどチップ部品（集中定数素子）２３が複数実装されている。
【００６９】
図４は、各誘電体層１１〜１８を分解して示すもので、（ａ）は誘電体層１１の表面、（ｂ）は誘電体層１２の表面、（ｃ）は誘電体層１３の表面、（ｄ）は誘電体層１４の表面、（ｅ）は誘電体層１５の表面、（ｆ）は誘電体層１６の表面、（ｇ）は誘電体層１７の表面、（ｈ）は誘電体層１８の表面、（ｉ）は誘電体層１８の裏面を示している。尚、図４においてもパターン等が一部省略されている。また、図４（ｅ）、（ｆ）のスイッチ回路ＳＷ１０、２０のＬＣ回路ＬＣＤ、ＬＣＧとして分布定数線路を用いた例を記載した。
【００７０】
図４（ａ）には、整合回路ＭＡＴ１０、２０を構成する分布定数線路およびチップ部品の配置と、増幅回路ＭＭＩＣ１０、ＭＭＩＣ２０の配置を示しており、この例では低温焼成セラミックで形成された積層基板の表面に形成された２つのキャビティ２５内にそれぞれ増幅器ＡＭＰ１０、ＡＭＰ２０を構成する増幅回路ＭＭＩＣ１０、ＭＭＩＣ２０が配置され、それぞれの増幅回路ＭＭＩＣ１０、ＭＭＩＣ２０に接続される整合回路ＭＡＴ１０、ＭＡＴ２０を構成する、ＳＴＬＤ４〜６、ＳＴＬＧ４の分布定数線路と、コンデンサ等のチップ部品２３がキャビティ２５の周辺の誘電体層１１表面に搭載され、整合回路ＭＡＴ１０、２０を構成するＳＴＬＤ７〜９、ＳＴＬＧ５〜７の分布定数線路がキャビティ２５の周辺の積層基板内部に形成されている。
【００７１】
また増幅器ＡＭＰ１０、ＡＭＰ２０を駆動、または制御するための入力端子、電源端子もまた、キャビティ２５の周辺に配置されている。このような配置とする事により、無駄な配線の引きまわしを行なう必要がなくなり、増幅器ＡＭＰ１０、ＡＭＰ２０を駆動、または制御する電源電圧の低下またはインピーダンスのズレに起因する出力レベルの低下、電力付加効率の劣化を防ぐことができる。さらに、無駄な配線の引きまわしを行なう必要がなく、最適な配置が可能となるため、増幅器ＡＭＰ１０、ＡＭＰ２０の小型化を図る事ができ、しいては高周波送信モジュールの小型化を図る事ができる。
【００７２】
また、異なる周波数の送信信号（例えばＧＳＭとＤＣＳ）を増幅する増幅器ＡＭＰ１０、ＡＭＰ２０を構成する整合回路ＭＡＴ１０、ＭＡＴ２０を、モジュール小型化のため近接して配置した場合、ＧＳＭの送信信号の高調波が整合回路ＭＡＴ１０とＭＡＴ２０間の電磁結合により、ＤＣＳの整合回路ＭＡＴ１０を介してアンテナ端子から出力されてしまうという不具合が発生する。そのため、この例では近接する整合回路ＭＡＴ１０とＭＡＴ２０の間に接地用パターン２７を積層基板の表面、及び内部に配置している。
【００７３】
このような構造とすることにより、整合回路ＭＡＴ２０の分布定数線路から発生した電場は整合回路ＭＡＴ１０との間に形成された接地用パターン２７との間に集中するため、整合回路ＭＡＴ１０を介してアンテナ端子ＡＮＴに出力される高調波を極減させることができる。さらに、接地用パターン２７は、整合回路ＭＡＴ１０、ＭＡＴ２０を形成する接地用コンデンサのパッドとしても使用することができ、小型化に寄与することができる。接地用パターン２７は、各誘電体層１１〜１８に形成されており、それらがビアホール導体により、誘電体層１８の下面に形成された接地用パターン３７に接続されている。
【００７４】
さらに図４（ａ）、（ｅ）、（ｆ）には、増幅器ＡＭＰ１０、ＡＭＰ２０を構成する整合回路ＭＡＴ１０、ＭＡＴ２０、及びカップラＣＯＰ１０、ＣＯＰ２０の配置が示されており、カップラＣＯＰ１０、２０、および整合回路ＭＡＴ１０、２０が、積層基板の両側に、それぞれＤＣＳ側のカップラＣＯＰ１０、整合回路ＭＡＴ１０と、ＧＳＭ側のカップラＣＯＰ２０、整合回路ＭＡＴ２０を分離して配置されている。図５に積層基板を上方から見た模式図を記載する。これによりＤＣＳ側回路とＧＳＭ側回路との電磁気的結合を低減することができ、電磁結合により信号が他の回路へ漏れることを防ぐことができる。
【００７５】
また、本発明のモジュールを構成するセラミック積層基板の長手方向の片側一端部に、増幅器ＡＭＰ１０、２０が、他方側端部に、カップラＣＯＰ１０、２０、スイッチ回路ＳＷ１０、２０、分波回路ＤＩＰ１０が設けられ、分離されており、カップラＣＯＰ１０、２０間にスイッチ回路ＳＷ１０、２０、分波回路ＤＩＰ１０が設けられている。即ち、基板の長手方向に増幅器ＡＭＰ１０、２０、スイッチ回路ＳＷ１０、２０、分波回路ＤＩＰ１０が、信号が流れる方向に最短経路となるように順次形成されている。このような配置とすることにより、高周波信号の流れが最短となり、本モジュールの電気的性能を最大限まで引き出すことが可能となる。
【００７６】
さらに、基板の長手方向に増幅器ＡＭＰ１０、２０、スイッチ回路ＳＷ１０、２０、分波回路ＤＩＰ１０が順次形成され、整合回路ＭＡＴ１０、ＭＡＴ２０の分布定数線路と、カップラＣＯＰ１０、２０、スイッチ回路ＳＷ１０、２０の分布定数線路とが、基板上方から見て重ならないように形成されている。
【００７７】
そして、本発明の高周波モジュールでは、増幅器ＡＭＰ１０、２０と、スイッチ回路ＳＷ１０、２０、カップラＣＯＰ１０、２０との間に干渉防止接地用パターン２９が設けられている。この干渉防止接地用パターン２９は、基板上面、誘電体層１２上面にそれぞれ形成されており、これら干渉防止接地用パターン２９はビアホール導体で接続され、さらに誘電体層１８の裏面の接地用パターン３７に接続されている。この干渉防止接地用パターン２９により、電力増幅器ＡＭＰ１０、２０と、該電力増幅器の出力をモニタするためのカップラＣＯＰ１０、２０および通過帯域の異なる複数の送受信系を各送受信系に分ける分波回路ＤＩＰ１０、前記各送受信系を送信系と受信系に切り替えるスイッチ回路ＳＷ１０、２０とが分離され、電力増幅器ＡＭＰ１０、２０と、カップラＣＯＰ１０、２０、分波回路ＤＩＰ１０、スイッチ回路ＳＷ１０、２０との間の電磁結合により信号が他の回路へ漏れることを抑制することができる。
【００７８】
図６は、高周波モジュールを構成するセラミック積層基板の断面図を示すもので、増幅器ＡＭＰ１０、ＡＭＰ２０を構成する整合回路ＭＡＴ１０、ＭＡＴ２０がＡの領域に、通過帯域の異なる複数の送受信系を各送受信系に分ける分波回路ＤＩＰ１０、各送受信系ＤＣＳ、ＧＳＭを送信系ＴＸと受信系ＲＸとにそれぞれ切りかえるスイッチ回路ＳＷ１０、２０、カップラＣＯＰ１０、２０を構成する分布定数線路がＢの領域に形成されており、増幅器ＡＭＰ１０、ＡＭＰ２０を構成する整合回路ＭＡＴ１０、ＭＡＴ２０の分布定数線路と、分波回路ＤＩＰ１０、スイッチ回路ＳＷ１０、２０、カップラＣＯＰ１０、２０を構成する分布定数線路が、積層基板の積層方向からみて重ならないように形成されている。
【００７９】
このような構成とすることにより、整合回路ＭＡＴ１０、ＭＡＴ２０から電磁結合により信号が他の回路へ漏れることを防ぐことができる。
【００８０】
また、積層基板の表面から４層の誘電体層の一部が２段階の凹を２個隣設して形成するように取り除かれ（２段キャビティ）、表層から１段目の凹表面には信号用パターン及び接地用パターンが形成され、表層から２段目の凹表面上に形成された接地用パターン４５上に増幅回路ＭＭＩＣ１０、２０が導電性ペースト４７を用いてそれぞれ実装されている。また、増幅回路ＭＭＩＣ１０、２０の入出力電極が、誘電体層の表面から１段目の凹表面に形成された信号用パターン及び接地用パターンにワイヤにより接続されている。
【００８１】
また、積層基板の下面、即ち誘電体層１８の裏面には、図４（ｉ）に示すように、基板の最下層下面周辺部に外部との接続のための信号用端子パターン、接地用パターン、およびバイアス供給用端子パターン等の端子パターン３５が形成され、さらに側面の所定位置には所要数の端面スルーホール電極２１が上面から底面に亘るように形成され、低温焼成多層基板の最下層下面周辺部に形成されている信号用端子パターン、接地用端子パターン、およびバイアス供給用端子パターン等の端子パターン３５と接続されている。
【００８２】
また、低温焼成多層基板の最下層下面中央部には、少なくとも１つ以上のＬＧＡ構造の接地用パターン３７が形成されており、前記低温焼成多層基板の最下層下面周辺部に形成された接地用端子パターンとも接続されている。
【００８３】
さらに、低温焼成多層基板の最下層下面中央部に形成されたＬＧＡ構造の接地用パターン３７は、図６に示したように前述した放熱を促進させるためのサーマルビア３９と接続されている。これら低温焼成多層基板の最下層下面に形成された接地用パターン３７は、例えば、携帯端末のプリント配線基板に接続される。
【００８４】
このように低温焼成多層基板の最下層下面中央部に形成されたＬＧＡ構造の接地用パターン３７とサーマルビア３９が接続されることにより、増幅回路ＭＭＩＣ１０またはＭＭＩＣ２０に発生した熱はサーマルビア３９、低温焼成多層基板の最下層下面中央部に形成されたＬＧＡ構造の接地用パターン３７を介しプリント配線基板へと放熱されるため、増幅器ＡＭＰ１０、２０の熱による出力レベル、電力付加効率などの特性劣化を防ぐことができる。
【００８５】
なお、前記低温焼成多層基板の最下層下面中央部に形成されたＬＧＡ構造の接地用パターン３７は、最下層下面周辺部に形成された外部との接続のための信号用端子パターン、およびバイアス供給用端子パターンに接しない程度の１つの大きな接地用パターン３７で形成しても良い。このように接地用パターン３７が大きい場合、プリント配線基板との接続のための半田印刷が不均一となり、プリント配線基板との接続に不良が発生するため、最下層下面中央部に形成された接地用パターン３７上に、少なくとも１つ以上の接地用パターン３７が露出するようにオーバーコートガラス４１を塗布して形成されている。図４（ｉ）に斜線を引いた部分がオーバーコートガラス４１とされている。
【００８６】
また、図６に示すように、複数層積層された誘電体層からなる積層体の表面一部を取り除き形成された２段キャビティ２５の底面に増幅回路ＭＭＩＣ１０又はＭＭＩＣ２０を搭載するための接地用パターン４５が形成されており、接地用パターン４５の下面から積層基板の裏面に形成されている接地用パターン３７まで、複数本のサーマルビア３９が形成されている。このような構造とすることにより、増幅回路ＭＭＩＣ１０又はＭＭＩＣ２０の動作時に発生する熱の放散をサーマルビア３９を介して促進させることができ、増幅器ＡＭＰ１０、２０の熱による出力レベル、電力付加効率などの特性劣化を防ぐことができる。なお、放熱を促進させるサーマルビア３９は、増幅回路ＭＭＩＣ１０またはＭＭＩＣ２０の中で最も熱を発生させるトランジスタフィンガーの下面に、トランジスタフィンガーと同等以上の面積を占有するように形成されている。
【００８７】
また、サーマルビア３９を形成する導体は、低熱抵抗導体である銀、又は銅を用いることにより、増幅器ＡＭＰ１０、２０の熱による出力レベル、電力付加効率などの特性劣化を防ぐことができる。
【００８８】
高周波モジュールにおいて、本モジュールを構成する増幅回路ＭＭＩＣ１０、ＭＭＩＣ２０の駆動電圧が低下すると、増幅器ＡＭＰ１０、ＡＭＰ２０の出力レベル、および電力付加効率が劣化するため、増幅回路ＭＭＩＣ１０、ＭＭＩＣ２０に電圧を供給する役割を持つ整合回路ＭＡＴ１０、２０を形成する分布定数線路、コンデンサ用導体パターン、ビアホール導体の導体材料として、低抵抗導体である銀、または銅を用いることが望ましい。これにより、増幅器ＡＭＰ１０、２０の駆動電圧の低下を最小限に抑制することが可能となる。
【００８９】
さらに、増幅回路ＭＭＩＣ１０、又はＭＭＩＣ２０をＡｇまたはＡｕＳｎなどの導電性ペースト４７を用いてキャビティ２５底面に固定するとともに、Ａｕなどの細線（ワイア）により増幅回路ＭＭＩＣ１０、および／又はＭＭＩＣ２０上の信号パターン、接地用パターンと基板面に形成した信号用パターン、接地用パターンとを電気的に接続することにより、小面積化、薄型化、低価格化を実現できる。
【００９０】
また、多層基板に設けたキャビティ２５内はエポキシ系などの樹脂５１で充填されている。これにより、キャビティ２５内の増幅回路ＭＭＩＣ１０、又はＭＭＩＣ２０は完全に固定され、また外部からの異物混入などを防止でき、増幅回路ＭＭＩＣ１０、又はＭＭＩＣ２０を保護することができる。
【００９１】
尚、図７に示すように、増幅回路ＭＭＩＣ１０、又はＭＭＩＣ２０をセラミック積層体表面に形成されたキャビティ５５内に金あるいはアルミニウムなどのバンプ５７を用いてフリップチップボンディング法を用いて搭載しても良い。この場合には、フリップチップボンディング法を用いて搭載することにより小面積化、薄型化、低価格化を促進できる。
【００９２】
低温焼成積層基板の比誘電率と波長との関係は、λｇ＝ν０／｛（εｒ×μｒ）1/2ｆ0｝の式にて示すことができる。高周波モジュールを構成する低温焼成積層基板は、通常よく高周波モジュールに使用される比誘電率が５〜７の誘電体材料に比べ、比誘電率が１５〜２５、特に１８〜２０の高誘電率の誘電体材料を用いて形成されている。このような誘電体材料としては、例えば、ＭｇＴｉＯ3−ＣａＴｉＯ3を主成分し、これにＢ2Ｏ3、Ｌｉ2ＣＯ3等の助剤を添加して構成されたものが知られている。これにより、各回路を構成する分布定数線路長を約５７％に短縮することができ、小型化に有利となる。
【００９３】
また、低温焼成積層基板を形成する誘電体材料の磁器Ｑが１０００以上（測定周波数２ＧＨｚ）の高Ｑ材料を用いることにより、誘電体損失を低減でき、しいては比誘電率１５〜２５の高誘電率材料を用いることによる波長短縮効果と相俟って、本高周波送信モジュールを構成する各フィルタの低損失下を図ることができる。これにより本高周波送信モジュールの高出力化、高効率化が可能となる。
【００９４】
図８は比誘電率１８．７、磁器Ｑが２０００（測定周波数２ＧＨｚ）の高Ｑ材料を用いてスイッチ回路を構成した場合と、比誘電率６．１、磁器Ｑ５００（測定周波数２ＧＨｚ）の誘電体材料を用いてスイッチ回路を構成した場合を比較したもので、（ａ）はスイッチ回路を示す図、（ｂ）はスイッチ回路のローパスフィルタ特性を示す図である。また、（ａ）のＳＬ１の長さは、比誘電率１８．７の場合には６．６８ｍｍ、比誘電率６．１の場合には１１．５３ｍｍ、ＳＬ２の長さは、比誘電率１８．７の場合には９．１ｍｍ、比誘電率６．１の場合には１６ｍｍであり、スイッチ回路のＳＬ２のロスは、送信側で、比誘電率１８．７の場合には０．０３４ｄＢ、比誘電率６．１の場合には０．０７４ｄＢ、受信側で、比誘電率１８．７の場合には０．０７８ｄＢ、比誘電率６．１の場合には０．１８３ｄＢであった。
【００９５】
このスイッチ回路全体における損失は、送信側で、比誘電率１８．７の場合には０．２５４ｄＢ、比誘電率６．１の場合には０．４８４ｄＢ、受信側で、比誘電率１８．７の場合には０．１１２ｄＢ、比誘電率６．１の場合には０．２５７ｄＢであった。
【００９６】
これより、前記高誘電率、高Ｑ材料を用いてスイッチ回路を構成することにより、小型化、および低損失化に寄与することがわかる。
【００９７】
なお、上記形態においては、ＳＴＬＤ２とＳＴＬＤ２０、ＳＴＬＧ２とＳＴＬＧ２０を平行に配置して、ラインの縁でカップリングする場合を示したが、例えば、積層体内において主分布定数線路ＳＴＬＤ２、ＳＴＬＧ２を上層の誘電体層に、結合線路ＳＴＬＤ２０、ＳＴＬＧ２０を１層または所要数だけ下層の誘電体層に配置し、あるいは逆に主分布定数線路ＳＴＬＤ２、ＳＴＬＧ２を下層の誘電体層に、結合線路ＳＴＬＤ２０、ＳＴＬＧ２０を１層または所要数だけ上層の誘電体層に配置してカップリングさせても同様である事はいうまでもない。
【００９８】
なお、本形態では図３に示すように８層の誘電体層からなる積層基板の例で説明したが、誘電体層の層数はこれに限定されない。
【００９９】
本発明の高周波モジュールでは、通過帯域の異なる複数の送受信系を各送受信系に分ける分波回路ＤＩＰ１０と、各送受信系ＤＣＳ、ＧＳＭを送信系ＴＸと受信系ＲＸとにそれぞれ切りかえるスイッチ回路ＳＷ１０、２０と、スイッチ回路ＳＷ１０、２０の各送信系ＴＸ側に設けられた、カップラＣＯＰ１０、２０と、増幅器ＡＭＰ１０、２０の整合回路ＭＡＴ１０、２０と、増幅回路ＭＭＩＣ１０、２０とを同一積層基板にモジュール化することにより、従来の各部品をプリント配線基板上に実装して接続したものに比して約１／４以下にプリント配線基板における実装面積を削減でき、小型化を実現できる。しかも、小型化しても、電力増幅器ＡＭＰ１０、２０と、カップラＣＯＰ１０、２０、スイッチ回路ＳＷ１０、２０との間に、干渉防止接地用パターン２９を設けたので、電力増幅器ＡＭＰ１０、２０とカップラＣＯＰ１０、２０等の間の電磁結合により信号が他の回路へ漏れることを防ぐことができる。
【０１００】
また、各部品を一体化した高周波モジュールをプリント配線基板に実装するため、プリント配線基板上に各部品を接続するための配線を形成する必要がなく、従って低ロス化、しいてはアンテナ端での電力付加効率を飛躍的に改善することができる。
【０１０１】
さらに本発明の高周波モジュールでは各部品を同時設計する事ができるため、モジュールとして最適な特性調整を行なう事ができる。従って、各部品間に特性調整用の回路を設ける必要がなく、低ロス化が実現でき、且つ携帯無線端末の設計工程を短縮できるためコスト削減を図る事ができる。
【０１０２】
そして、誘電体層として低温焼成セラミックを用いるため、複数の誘電体層と、その複数の誘電体層上の分布定数線路およびコンデンサを形成するコンデンサ導体パターン等とを一体焼成できる。従って、製造工程の短縮化が可能となり、コストダウンを図る事ができる。
【０１０３】
図９は、本発明の他の形態を示すもので、通過帯域の異なる複数の送受信系を各送受信系に分ける分波回路ＤＩＰ１０が、多層基板に内蔵されたローパスフィルタおよびハイパスフィルタとを用いて構成されている。即ち、ＤＣＳ側は、ハイパスフィルタＨＰＦ１０とコンデンサＣＤ１およびインダクタＬＤ１とから構成されている。
【０１０４】
ハイパスフィルタＨＰＦ１０は、信号ラインに介設されたコンデンサＣＤ２、このコンデンサＣＤ２の両端に２本の平行な分布定数線路ＳＴＬＤ１−１、ＳＴＬＤ１−２及びこれらの他端の接続点と接地間に接続された短寸法の分布定数線路ＳＴＬＤ１−３を備えると共にコンデンサＣＤ２の両端と接地間に接続された２本のコンデンサＣＤ２−１、ＣＤ２−２とから構成されている。このハイパスフィルタＨＰＦ１０も積層基板に内蔵されている。ハイパスフィルタＨＰＦ１０とダイオードＤＤ１との間には、直流成分カット用コンデンサが配置されている。
【０１０５】
またＧＳＭ側は、ローパスフィルタＬＰＦ２０とコンデンサＣＧ１およびインダクタＬＧ１とから形成されている。ローパスフィルタＬＰＦ２０は、分布定数線路ＳＴＬＧ１及び分布定数線路ＳＴＬＧ１に平行に配置されたコンデンサＣＧ１４、その他のコンデンサにより構成されている。
【０１０６】
これにより、図２に示す分波回路ＤＩＰ１０と同様に通過帯域の異なる複数の送受信系を各送受信系に分けることができるとともに、ＧＳＭ側の通過減衰量を大きくとることが可能であるため、ＧＳＭ帯域に対するアイソレーションをさらに大きく取ることができる。即ち、本高周波モジュールのアイソレーションをさらに改善することができる。
【０１０７】
【発明の効果】
本発明の高周波モジュールは、通過帯域の異なる複数の送受信系を各送受信系に分ける分波回路から電力増幅器までを構成する回路要素を一体化することで、従来の各部品をプリント配線基板上に実装して接続したものに比して約１／４以下にプリント配線基板における実装面積を削減でき、小型化を実現できるとともに、アンテナ端子における電力付加効率を飛躍的に改善できる良好な特性を有する高周波モジュールを提供することができる。
【０１０８】
また、本発明の高周波モジュールでは各部品を同時設計する事ができるため、モジュールとして最適な特性調整を行なう事ができる。従って、各部品間に特性調整用の回路を設ける必要がなく、低ロス化が実現でき、且つ携帯無線端末の設計工程を短縮できるためコスト削減を図る事ができる。
【図面の簡単な説明】
【図１】本発明の高周波モジュールのブロック図である。
【図２】本発明の高周波モジュールの回路図である。
【図３】本発明の高周波モジュールの一部切欠斜視図である。
【図４】本発明の高周波モジュールの各誘電体層を示す平面図である。
【図５】本発明の高周波モジュールの回路配置を説明するための模式図である。
【図６】本発明の高周波モジュールの断面図である。
【図７】増幅回路をバンプで実装した例を示す断面図である。
【図８】（ａ）はスイッチ回路を示す回路図であり、（ｂ）は誘電体層を高誘電率材料形成した場合と、低誘電率で形成した場合のローパスフィルタ特性を示すグラフである。
【図９】本発明の高周波モジュールの他の形態を示す回路図である。
【図１０】従来の高周波モジュールのブロック図である。
【図１１】従来のスイッチモジュールのブロック図である。
【符号の説明】
ＤＩＰ１０・・・分波回路
ＳＷ１０、ＳＷ２０・・・スイッチ回路
ＡＭＰ１０、ＡＭＰ２０・・・電力増幅器
ＭＡＴ１０、ＭＡＴ２０・・・整合回路
ＭＭＩＣ１０、ＭＭＩＣ２０・・・増幅回路
２９・・・干渉防止接地用パターン
Claims (9)
- 複数の誘電体層を積層してなる積層基板に、通過帯域の異なる複数の送受信系を各送受信系に分ける分波回路と、該分波回路に接続され、前記各送受信系を送信系と受信系とに切り替えるスイッチ回路と、該スイッチ回路に接続され、各送信系の通過帯域での送信信号を増幅する高周波増幅用半導体素子及び整合回路からなる電力増幅器とを設けてなり、前記電力増幅器は前記積層基板の積層方向から見て重ならないように前記各送信系ごとに分離して配置されており、前記分波回路、前記スイッチ回路および前記整合回路は前記積層基板に形成された分布定数線路をそれぞれ備え、前記分波回路を構成する前記分布定数線路および前記スイッチ回路を構成する前記分布定数線路と前記整合回路を構成する前記分布定数線路とが前記積層基板の積層方向から見て重ならないように形成されていることを特徴とする高周波モジュール。
- 前記電力増幅器と前記スイッチ回路との間に、干渉防止接地用パターンが設けられていることを特徴とする請求項１記載の高周波モジュール。
- 前記積層基板の表面及び前記誘電体層間に前記干渉防止接地用パターンが設けられ、これら干渉防止接地用パターンがビアホール導体で接続されていることを特徴とする請求項２記載の高周波モジュール。
- 前記高周波増幅用半導体素子の周辺部の前記積層基板の表面及び／又は内部に、前記整合回路を構成する前記分布定数線路が形成されていることを特徴とする請求項１乃至３のうちいずれかに記載の高周波モジュール。
- 前記高周波増幅用半導体素子と前記スイッチ回路との間に、前記整合回路を構成する前記分布定数線路が形成されていることを特徴とする請求項１乃至４のうちいずれかに記載の高周波モジュール。
- 前記積層基板に、前記電力増幅器、前記スイッチ回路、前記分波回路が順次設けられていることを特徴とする請求項１乃至５のうちいずれかに記載の高周波モジュール。
- 前記分波回路が、前記誘電体層間に形成されたコンデンサ用導体パターンと前記分布定数線路とを有し、前記スイッチ回路が、前記積層基板の表面に搭載された集中定数素子を有し、前記電力増幅器が、前記積層基板の表面のキャビティ内に設けられた前記高周波増幅用半導体素子と、前記誘電体層間及び前記積層基板の表面に形成された前記分布定数線路と、前記積層基板の表面に搭載された集中定数素子とを有することを特徴とする請求項１乃至６のうちいずれかに記載の高周波モジュール。
- 前記誘電体層の比誘電率が１５〜２５であることを特徴とする請求項１乃至７のうちいずれかに記載の高周波モジュール。
- 前記積層基板の下面周辺部に、信号用端子パターン、接地用端子パターン及びバイアス用端子パターンが形成され、これら端子パターンが前記積層基板の側面に形成された端面スルーホール電極と接続され、前記積層基板の下面中心部に前記接地用端子パターンと接続された接地用パターンが形成され、該接地用パターンの表面に複数箇所が露出するようにオーバーコートガラスが被覆され、前記接地用パターンにサーマルビアが接続されていることを特徴とする請求項１乃至８のうちいずれかに記載の高周波モジュール。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001188331A JP4340026B2 (ja) | 2001-06-21 | 2001-06-21 | 高周波モジュール |
| US10/172,752 US6683512B2 (en) | 2001-06-21 | 2002-06-14 | High frequency module having a laminate board with a plurality of dielectric layers |
| DE10228058A DE10228058B4 (de) | 2001-06-21 | 2002-06-19 | Hochfrequenzmodul |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001188331A JP4340026B2 (ja) | 2001-06-21 | 2001-06-21 | 高周波モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003008469A JP2003008469A (ja) | 2003-01-10 |
| JP4340026B2 true JP4340026B2 (ja) | 2009-10-07 |
Family
ID=19027456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001188331A Expired - Fee Related JP4340026B2 (ja) | 2001-06-21 | 2001-06-21 | 高周波モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4340026B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100530958C (zh) | 2003-10-16 | 2009-08-19 | 京瓷株式会社 | 复合型分波电路、用其的芯片零件、高频模块及无线通信设备 |
| JP2005277075A (ja) * | 2004-03-24 | 2005-10-06 | Kyocera Corp | 配線基板 |
| JP2006319512A (ja) * | 2005-05-11 | 2006-11-24 | Murata Mfg Co Ltd | 多層配線基板装置 |
| JP2006326541A (ja) | 2005-05-30 | 2006-12-07 | Seiko Epson Corp | 液滴吐出方法、ヘッドユニット、液滴吐出装置、電気光学装置及び電子機器 |
| US7724084B2 (en) | 2007-01-25 | 2010-05-25 | Research In Motion Limited | System and method for controlling radio frequency transmissions from an electronic device |
| EP1950883A1 (en) * | 2007-01-25 | 2008-07-30 | Research In Motion Limited | System and method for filtering harmonics of a power amplifier |
| JP2009159412A (ja) * | 2007-12-27 | 2009-07-16 | Hitachi Metals Ltd | 高周波部品及び通信装置 |
| JP2011014659A (ja) * | 2009-06-30 | 2011-01-20 | Murata Mfg Co Ltd | 複合電子部品モジュール |
| WO2018207600A1 (ja) * | 2017-05-11 | 2018-11-15 | 株式会社村田製作所 | 回路モジュール |
| WO2022034817A1 (ja) | 2020-08-13 | 2022-02-17 | 株式会社村田製作所 | 高周波モジュールおよび通信装置 |
| WO2022145320A1 (ja) * | 2020-12-28 | 2022-07-07 | 株式会社村田製作所 | 高周波回路 |
| WO2023120073A1 (ja) * | 2021-12-24 | 2023-06-29 | 株式会社村田製作所 | 高周波回路および通信装置 |
-
2001
- 2001-06-21 JP JP2001188331A patent/JP4340026B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003008469A (ja) | 2003-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6683512B2 (en) | High frequency module having a laminate board with a plurality of dielectric layers | |
| JP5168146B2 (ja) | 高周波部品 | |
| US7149496B2 (en) | High-frequency module and radio communication apparatus | |
| KR101421452B1 (ko) | 분기 회로, 고주파 회로 및 고주파 모듈 | |
| US6456172B1 (en) | Multilayered ceramic RF device | |
| JP2005277579A (ja) | 高周波モジュールおよびそれを用いた通信機器 | |
| JP2011254505A (ja) | 高周波スイッチモジュール | |
| JP2004297456A (ja) | 高周波モジュール | |
| JP3903456B2 (ja) | マルチバンド用高周波スイッチモジュール | |
| JP4340026B2 (ja) | 高周波モジュール | |
| CN101499785A (zh) | 设置有功率放大器的高频模块 | |
| JP2007124202A (ja) | 高周波モジュールおよび無線通信装置 | |
| JP2003008470A (ja) | 高周波モジュール | |
| JP3910187B2 (ja) | 分波器及び電子装置 | |
| JP4120935B2 (ja) | 高周波モジュール及びこれを用いた通信機 | |
| JP2004297455A (ja) | 高周波モジュール | |
| JP3925771B2 (ja) | 高周波スイッチモジュール | |
| JP2006295530A (ja) | アンテナスイッチモジュール及びこれを用いた通信装置 | |
| JP4025654B2 (ja) | 高周波モジュール | |
| JP2005101893A (ja) | 電力増幅器モジュール | |
| JP2005117497A (ja) | 高周波モジュール及びそれを搭載した無線通信装置 | |
| JP2005260878A (ja) | 高周波モジュール及び無線通信装置 | |
| JP4775686B2 (ja) | 積層ローパスフィルタ及びそれを用いた高周波スイッチモジュール | |
| JP2002064400A (ja) | 高周波スイッチモジュール | |
| KR100700967B1 (ko) | 이동 통신 단말기의 프런트 엔드 모듈 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051111 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080507 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090609 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090703 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4340026 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |