ES2256872T3 - Matriz de rejilla de bolas. - Google Patents

Matriz de rejilla de bolas.

Info

Publication number
ES2256872T3
ES2256872T3 ES97308907T ES97308907T ES2256872T3 ES 2256872 T3 ES2256872 T3 ES 2256872T3 ES 97308907 T ES97308907 T ES 97308907T ES 97308907 T ES97308907 T ES 97308907T ES 2256872 T3 ES2256872 T3 ES 2256872T3
Authority
ES
Spain
Prior art keywords
substrate
holes
module
bga
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
ES97308907T
Other languages
English (en)
Inventor
Giuseppe Vendramin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Application granted granted Critical
Publication of ES2256872T3 publication Critical patent/ES2256872T3/es
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Thermotherapy And Cooling Therapy Devices (AREA)
  • Manipulator (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Preparation Of Compounds By Using Micro-Organisms (AREA)

Abstract

ENCAPSULADO ELECTRONICO DE MATRIZ DE MALLA DE BOLAS PLASTICO DE TIPO CAVIDAD HACIA ABAJO PARA SU USO EN APLICACIONES DE HF. SE REALIZA UNA JAULA DE FARADAY PARA PROTEGER EL ELEMENTO ACTIVO DE INTERFERENCIAS DE ONDAS DE HF EXTERNAS. LOS LATERALES DE LA JAULA DE FARADAY ESTAN CONSTITUIDOS POR UNA FILA DE BOLAS DE SOLDADURA CONECTADAS EN ZIG-ZAG A TALADROS PASANTES METALIZADOS A LO LARGO DE LOS CUATRO BORDES DEL SUSTRATO. EL LADO SUPERIOR DE LA JAULA ES EL REFUERZO METALICO DEL ENCAPSULADO DE CAVIDAD HACIA ABAJO CONECTADO ELECTRICAMENTE A LOS TALADROS PASANTES, MIENTRAS QUE EL LADO INFERIOR ESTA REPRESENTADO POR EL PLANO DE MASA DE LA PLACA PRINCIPAL CONECTADO A LAS BOLAS DE SOLDADURA.

Description

Matriz de rejilla de bolas.
La presente invención se refiere a sustratos laminares y más particularmente a sustratos laminares para utilizar en la fabricación de módulos electrónicos de una matriz de rejilla de bolas (BGA).
Una novedad reciente en el campo de la tecnología ha introducido la utilización de materiales laminares de Placas de Circuitos Impresos (PCB) como sustratos para la fabricación de módulos electrónicos que pueden ser del tipo Módulo Monochip (SCM) o del tipo Módulo Multichip (MCM). Dichos módulos se proporcionan con múltiples plaquitas conductoras destinadas a la conexión eléctrica con circuitos electrónicos (tales como placas de base, planos posteriores, placas de aplicación). La conexión eléctrica se alcanza mediante porciones esféricas pequeñas de aleación para soldadura que proporcionan el nombre de Matriz de Rejilla de Bolas (BGA) a dicho tipo de módulo electrónico. Habitualmente dichos módulos utilizan materiales laminares de Placas de Circuitos Impresos (PCB) compuestos de material orgánico. Habitualmente se denomina a dichos módulos Matrices de Rejilla de Bolas de Plástico (BGA). La definición "plástico" indica la naturaleza orgánica de la PCB a diferencia de un sustrato de cerámica. Otro ejemplo de módulo de BGA lo constituye la BGA de cinta (TBGA) que utiliza una cinta de material orgánico como sustrato en vez del material laminar.
La Figura 1 constituye un ejemplo de una sección de un módulo de BGA del tipo SCM. En la cara inferior del material laminar 101 se encuentra una pluralidad de plaquitas conductoras 103, cada plaquita provista de una bola de material de soldadura 105 que se pondrá en contacto con el circuito electrónico y se refluirá, efectuándose de este modo la conexión eléctrica. En la cara superior del módulo se encuentra el elemento activo 107 cubierto por una tapa de resina 109 que protege el elemento activo. En la fabricación de módulos electrónicos resulta habitual proporcionar los sustratos con orificios de vía de paso chapados para interconectar eléctricamente las distintas capas conductoras del sustrato. El sustrato puede ser del tipo NIP (sin plano interno), que presente únicamente dos capas conductoras ubicadas en las caras externas del sustrato, o puede ser un sustrato multicapa, que presente también una o más capas conductoras intermedias.
Un módulo de PBGA alternativo está constituido por el conjunto Cavidad Abajo (Cavity Down) tal como se ilustra en la Figura 2. La diferencia principal del módulo Cavidad Abajo (a diferencia del módulo Chip Arriba (Chip-Up) descrito anteriormente en referencia a la Figura 1) consiste en que el elemento activo 207 se encuentra unido al lado inferior del módulo, en el mismo lado de las bolas de materiales de soldadura 205 y se dispone en una especie de cavidad del sustrato orgánico 201, que rodea completamente el elemento activo 207. Dicha disposición presenta algunas ventajas con respecto al módulo de PBGA Chip Arriba. Una de las ventajas consiste en el reducido espesor del conjunto resultante, ya que el chip se encuentra "contenido" en el sustrato. Además, dichos módulos proporcionan una mejor disipación del calor, debido a que el elemento activo se une habitualmente a un rigidizador metálico que constituye la cara superior del módulo y actúa también como disipador del calor.
La tecnología de BGA presenta un cierto número de ventajas sobre las tecnologías tradicionales tales como las Matrices de Rejilla de Espigas en términos de por ejemplo, fiabilidad, robustez y costes de fabricación. Dentro de la tecnología de BGA, la BGA de plástico es una solución mucho más económica que la utilización de otros sustratos, como los de cerámica. Sin embargo, la tecnología actual de módulos de BGA de plástico no es adecuada para todos los tipos de aplicación.
Un ejemplo lo constituye la utilización de la PBGA en aplicaciones de alta frecuencia. Dicho tipo de dispositivo requiere el blindaje de la Interferencia Electromagnética (EMI) para evitar la interferencia de fondo con la frecuencia de trabajo del producto. Cuanto mayor sea la frecuencia, menor será la longitud de onda correspondiente. Si la longitud de onda es suficientemente corta, puede pasar a través de las estructuras atómicas entre molécula y molécula y la señal puede atravesar los materiales utilizados habitualmente en la fabricación de conjuntos electrónicos. Si ello sucede, las interferencias/perturbaciones pueden alcanzar el circuito activo del chip, acoplarse con las señales de trabajo correctas, bloquear o desbloquear los circuitos de un modo completamente arbitrario, provocando que el chip funcione de un modo irreconocible o inutilizable y, en algunos casos, dañando incluso físicamente la aplicación. En un entorno normal, hay varias posibilidades de señales aleatorias con características de HF/radiofrecuencia, tales como fugas eléctricas, perturbaciones domésticas, rayos de corta longitud de onda (Rayos X) presentes en la atmósfera y muchos más. Para evitar este gran problema, es necesario blindar la aplicación de RF con un tipo de caja fabricado con un material con una estructura molecular muy compacta, tal como un metal, que no pueda ser atravesada por las interferencias de RF, sino que las refleje. Dicha caja metálica funciona como una jaula de Faraday que protege funcionalmente la aplicación.
Se conoce, en la fabricación de dispositivos para aplicaciones de HF, la utilización de un paquete de cavidad totalmente metálica para alojar el circuito electrónico. En circuitos microelectrónicos híbridos el sustrato (habitualmente de cerámica) que soporta dados de silicio y componentes pasivos se pega o se suelda a la parte inferior del paquete metálico. A continuación se forman interconexiones de unión de hilo entre el sustrato y las conexiones del paquete. Seguidamente se corona el módulo entero por cobresoldadura o soldadura blanda con una tapa en la cavidad abierta para conseguir un paquete metálico de una sola pieza. El blindaje de la EMI se obtiene de este modo al conectar con tierra la funda metálica a través de interconexiones internas.
Sin embargo, dicha solución implica unos costes considerablemente elevados. Se pretende utilizar paquetes orgánicos de coste reducido, pero la tecnología actual de PBGA no cumple el requisito del blindaje de la EMI.
La presente invención tiene como objetivo proporcionar una técnica que mitigue los inconvenientes anteriores.
Según la presente invención, se proporciona un sustrato laminar para utilizar en la fabricación de módulos electrónicos de Matriz de Rejilla de Bolas, siendo el sustrato conectable eléctricamente con un elemento activo y presentando en la primera cara una primera pluralidad de plaquitas conductoras para recibir una primera pluralidad de partes de aleación de soldadura para la conexión de entrada/salida con el elemento activo, comprendiendo además el sustrato:
una segunda pluralidad de plaquitas conductoras para recibir una segunda pluralidad de partes de aleación de soldadura dispuestas en dicha primera cara del sustrato a lo largo de todo su perímetro, exterior a dicha primera pluralidad de juntas conductoras;
una pluralidad de orificios de paso metalizados en el sustrato, disponiéndose la pluralidad de orificios de paso a lo largo de todo el citado perímetro exterior a dicha primera pluralidad de plaquitas conductoras;
encontrándose dicha segunda pluralidad de plaquitas conductoras conectada eléctricamente a dicha primera cara de dicha pluralidad de orificios pasantes, siendo continua dicha conexión eléctrica entre dicha segunda pluralidad de plaquitas conductoras y dicha pluralidad de orificios pasantes alrededor de dicho perímetro en dicha primera cara, por lo cual dicha segunda pluralidad de plaquitas conductora y dicha pluralidad de orificios pasantes actúan colectivamente como blindaje lateral contra las interferencias electromagnéticas.
Además, según la presente invención, se proporciona un módulo de Matriz de Rejilla de Bolas de Plástico que comprende el sustrato anterior.
También, según la presente invención, se proporciona un sistema que comprende una placa principal y un módulo de BGA de Cavidad Abajo descrito anteriormente, instalado en dicha capa, en el que el módulo está adaptado para contener uno o más elementos activos discretos.
De este modo, la presente invención permite la utilización de un material de base orgánico de bajo coste, disponible comúnmente, para fabricar dispositivos de HF. La presente invención proporciona un blindaje eficaz de la Interferencia Electromagnética (EMI) al construir una especie de jaula de Faraday completa, que protege el dispositivo activo de las radiaciones electromagnéticas naturales atmosféricas de radiofrecuencia o de las perturbaciones producidas como interferencias de equipos de radio.
La anterior y otras ventajas de la presente invención se comprenderán mejor haciendo referencia a las siguientes figuras, en las que:
la Figura 1 es una representación esquemática de un módulo de BGA de la técnica anterior del tipo Chip Arriba;
la Figura 2 es una representación esquemática de un módulo de BGA de la técnica anterior del tipo de Cavidad Abajo;
la Figura 3 es una vista plana de la Placa del Circuito Impreso orgánico de una forma de realización preferida según la presente invención;
la Figura 4 es una sección transversal de una forma de realización preferida de la presente invención.
Según una forma de realización preferida de la presente invención, se utiliza un módulo de BGA del tipo de Cavidad Abajo con sustrato orgánico, tal como el que se ilustra en la Figura 2, pero la invención también puede realizarse con distintos tipos de módulos (por ejemplo de BGA de tipo Chip Arriba).
Tal como se ha mencionado anteriormente, se requiere un blindaje completo para Interferencias Electromagnéticas (EMI) del elemento activo del módulo electrónico, para utilizar el módulo en aplicaciones de alta frecuencia; de lo contrario las interferencias externas de onda corta podrían pasar a través de los materiales y alcanzar el circuito activo del chip y alterar las funciones o dañar el elemento activo. Por dicha razón los materiales empleados habitualmente en las aplicaciones de HF presentan una estructura molecular muy compacta. En un paquete típico para aplicaciones de HF el elemento activo de silicio, unido a un sustrato de cerámica se protege con una cubierta metálica. La propia cerámica es un material que no deja que las ondas de HF pasen a través de ella.
Según una forma de realización preferida de la presente invención, se realiza un blindaje completo de un módulo utilizando un sustrato orgánico. Los materiales orgánicos no constituyen una barrera para las ondas de HF. Por dicho motivo, se crea una barrera de metal a lo largo de los lados del sustrato mediante una combinación de bolas de soldadura y orificios pasantes metalizados conectados entre sí (por ejemplo) en forma de zigzag. Tal como se ilustra esquemáticamente en la vista en plano de la Figura 3, los orificios pasantes metalizados 301 a lo largo de los cuatro lados del sustrato orgánico alternan con las bolas de soldadura 302 y se encuentran conectados entre sí y constituyen una "cerca" que rodea el módulo entero. Dicha cerca constituye un blindaje que ha demostrado ser muy eficaz en la protección contra las ondas electromagnéticas de alta frecuencia. Las pruebas de laboratorio demostraron que un blindaje como el descrito anteriormente puede utilizarse para proteger contra una radiación de HF superior a 1 GHz. En una forma de realización preferida, dichos orificios pasantes metalizados y dichas bolas de material de soldadura son idénticos a los orificios pasantes metalizados y a las bolas de soldadura habituales utilizados en la fabricación de módulos de BGA, pero no presentan conexión con los circuitos activos. Se conectan a tierra para realizar el blindaje de HF. La Figura 3, por ejemplo, ilustra esquemáticamente algunas de las bolas de material de soldadura 305 que realizan las conexiones de señal entre el dispositivo activo y la placa principal en la que se instalará el módulo.
Tal como se ha mencionado anteriormente, en una forma de realización preferida de la presente invención el sustrato es orgánico y del tipo Cavidad Abajo. Ello significa que el elemento activo está conteniendo en el sustrato y que la "cerca metálica" de los orificios pasantes y las bolas de material de soldadura constituyen un blindaje lateral completo. En el caso del tipo Chip Arriba descrito anteriormente el cercado proporcionaría un blindaje para el sustrato, pero sería necesario un blindaje lateral adicional para completar la protección del elemento activo.
Haciendo referencia ahora a la Figura 4, se detalla la jaula de Faraday completa realizada según una forma de realización preferida de la presente invención. El elemento activo 401 se ha de rodear completamente por la jaula de Faraday a fin de protegerse de las ondas electromagnéticas de HF. Las caras laterales de la jaula están constituidas tal como se ha explicado anteriormente por los orificios pasantes metalizados 301 y por unas bolas de material de soldadura 302 conectados entre sí. Los orificios pasantes 301 proporcionan un blindaje en el sustrato (que según la forma de realización preferida es un material laminar orgánico), mientras que las bolas de material de soldadura garantizan una protección lateral entre el sustrato y la placa principal (cuando el módulo se ha instalado finalmente en la placa). El plano de tierra 403 de la placa principal, conectado adecuadamente a las bolas de material de soldadura 303, constituirá la cara inferior de la jaula de Faraday, mientras que la cara superior, según la forma de realización preferida, se realizará conectado la placa metálica superior 405, que habitualmente constituye la cara superior del módulo Cavidad Abajo, con los orificios pasantes 301.
Tal como se ha mencionado anteriormente, los orificios pasantes y las bolas de material soldadura que constituyen la Jaula de Faraday pueden ser idénticos a los activos. Según una forma de realización preferida, la distancia entre dichas bolas de material de soldadura adicionales es la misma que la distancia fijada por JEDEC (Consejo de Ingeniería de Dispositivos Electrónicos) como norma de la industria de la fabricación de módulos de BGAG, que es de 1,27 mm, pero por supuesto podrían utilizarse otras medidas.

Claims (8)

1. Sustrato laminar para utilizar en la fabricación de módulos electrónicos de Matriz de Rejilla de Bolas, siendo el sustrato conectable eléctricamente con un elemento activo (401) y presentando en la primera cara una primera pluralidad de plaquitas conductoras (305) para recibir una primera pluralidad de partes de aleación de soldadura para la conexión de entrada/salida con el elemento activo, comprendiendo además el sustrato:
una segunda pluralidad de plaquitas conductoras (303) para recibir una segunda pluralidad de partes de aleación de soldadura dispuesta en dicha primera cara del sustrato a lo largo de todo su perímetro, exterior a dicha primera pluralidad de plaquitas conductoras (305);
una pluralidad de orificios pasantes metalizados (301) en el sustrato, disponiéndose la pluralidad de orificios pasantes a lo largo de todo el perímetro exterior a dicha primera pluralidad de plaquitas conductoras (305);
estando dicha segunda pluralidad de plaquitas conductoras (303) conectadas eléctricamente a dicha primera cara de dicha pluralidad de orificios pasantes (301), disponiéndose de un modo continuo dicha conexión eléctrica entre dicha segunda pluralidad de plaquitas conductoras y dicha pluralidad de orificios pasantes alrededor de dicho perímetro en dicha primera cara, por lo cual dicha segunda pluralidad de plaquitas conductoras y dicha pluralidad de orificios pasantes actúan colectivamente como blindaje lateral contra las interferencias electromagnéticas.
2. Sustrato laminar de la reivindicación 1, en el que dicha pluralidad de orificios pasantes (301) y dicha segunda pluralidad de plaquitas conductoras (303) están conectados en forma de zigzag, alternando un orificio pasante con una plaquita conductora.
3. Un módulo Matriz de Rejilla de Bolas (BGA), que comprende el sustrato de la reivindicación 1 ó 2.
4. El módulo de BGA de la reivindicación 3, en el que el sustrato consiste en una Placa de Circuito Impreso (PCB) orgánica.
5. El módulo de BGA de la reivindicación 3 ó 4, del tipo Cavidad Abajo.
6. El módulo de BGA de Cavidad Abajo de la reivindicación 5, que comprende además una placa metálica superior (405) unida a la cara de la PCB opuesta a dicha primera cara, conectándose eléctricamente la placa metálica superior a dicha pluralidad de orificios pasantes (301).
7. El módulo de BGA de Cavidad Abajo de la reivindicación 6, destinado a la utilización en una aplicación de HF.
8. Un sistema que comprende una placa principal y un módulo de BGA de Cavidad Abajo de la reivindicación 6 ó 7, montado en dicha placa, en el que el módulo está destinado a contener uno o más elementos activos discretos.
ES97308907T 1997-04-16 1997-11-06 Matriz de rejilla de bolas. Expired - Lifetime ES2256872T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9707679 1997-04-16
GB9707679A GB2324649A (en) 1997-04-16 1997-04-16 Shielded semiconductor package

Publications (1)

Publication Number Publication Date
ES2256872T3 true ES2256872T3 (es) 2006-07-16

Family

ID=10810865

Family Applications (1)

Application Number Title Priority Date Filing Date
ES97308907T Expired - Lifetime ES2256872T3 (es) 1997-04-16 1997-11-06 Matriz de rejilla de bolas.

Country Status (11)

Country Link
US (1) US5955789A (es)
EP (1) EP0872888B1 (es)
JP (1) JP2968253B2 (es)
KR (1) KR100282027B1 (es)
AT (1) ATE316692T1 (es)
DE (1) DE69735157T2 (es)
ES (1) ES2256872T3 (es)
GB (1) GB2324649A (es)
MY (1) MY115578A (es)
SG (1) SG81925A1 (es)
TW (1) TW377479B (es)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
JPH1174407A (ja) * 1997-08-29 1999-03-16 Mitsubishi Electric Corp 半導体装置
EP0932200A3 (en) * 1998-01-22 2000-08-23 International Business Machines Corporation Heat sink device for microprocessor
WO1999060627A1 (de) * 1998-05-19 1999-11-25 Siemens Aktiengesellschaft Elektronische baugruppe
JP2000021939A (ja) 1998-06-29 2000-01-21 Mitsubishi Electric Corp 突起電極付半導体チップおよびその検査方法
US6137693A (en) * 1998-07-31 2000-10-24 Agilent Technologies Inc. High-frequency electronic package with arbitrarily-shaped interconnects and integral shielding
GB2358957B (en) * 1999-10-27 2004-06-23 Ibm Ball grid array module
FR2811509B1 (fr) * 2000-01-31 2004-01-02 Wavecom Sa Module de radiocommunication se presentant sous la forme d'un macro composant electronique, structure d'interposition et procede de report sur une carte-mere correspondante
US6509640B1 (en) 2000-09-29 2003-01-21 Intel Corporation Integral capacitor using embedded enclosure for effective electromagnetic radiation reduction
US6407334B1 (en) 2000-11-30 2002-06-18 International Business Machines Corporation I/C chip assembly
US6734539B2 (en) * 2000-12-27 2004-05-11 Lucent Technologies Inc. Stacked module package
US6486534B1 (en) 2001-02-16 2002-11-26 Ashvattha Semiconductor, Inc. Integrated circuit die having an interference shield
US6377475B1 (en) 2001-02-26 2002-04-23 Gore Enterprise Holdings, Inc. Removable electromagnetic interference shield
TW200408091A (en) * 2001-11-13 2004-05-16 Koninkl Philips Electronics Nv Device for shielding transmission lines from ground or power supply
TW533517B (en) * 2002-02-26 2003-05-21 Silicon Integrated Sys Corp Substrate for semiconductor package
US6744640B2 (en) 2002-04-10 2004-06-01 Gore Enterprise Holdings, Inc. Board-level EMI shield with enhanced thermal dissipation
US20040105243A1 (en) * 2002-10-03 2004-06-03 Kuang-Hua Lee Electronic device having a plurality of metallic balls for transmitting signals between two circuit boards
CA2409912C (en) 2002-10-25 2008-04-01 Ibm Canada Limited-Ibm Canada Limitee Improvements in grounding and thermal dissipation for integrated circuit packages
FR2852190B1 (fr) * 2003-03-03 2005-09-23 Procede de fabrication d'un composant ou d'un module electronique et composant ou module correspondant
US6933596B2 (en) * 2003-07-01 2005-08-23 Northrop Grumman Corporation Ultra wideband BGA
US7254032B1 (en) * 2004-03-03 2007-08-07 Cisco Technology, Inc. Techniques for providing EMI shielding within a circuit board component
JP2005277075A (ja) * 2004-03-24 2005-10-06 Kyocera Corp 配線基板
GB2439861A (en) 2005-03-01 2008-01-09 X2Y Attenuators Llc Internally overlapped conditioners
DE102006022360B4 (de) 2006-05-12 2009-07-09 Infineon Technologies Ag Abschirmvorrichtung
DE102006062844B4 (de) * 2006-05-12 2016-11-17 Infineon Technologies Ag Abschirmvorrichtung zum Abschirmen von elektromagnetischer Strahlung
US9214431B1 (en) * 2006-05-25 2015-12-15 Qualcomm Incorporated On-chip/off-chip magnetic shielding loop
US7514774B2 (en) * 2006-09-15 2009-04-07 Hong Kong Applied Science Technology Research Institute Company Limited Stacked multi-chip package with EMI shielding
KR100859319B1 (ko) * 2006-12-15 2008-09-19 한국과학기술원 엘티씨씨 모듈의 패키지 구조
US7550853B2 (en) * 2007-10-10 2009-06-23 Itt Manufacturing Enterprises, Inc. Electrical isolation of monolithic circuits using a conductive through-hole in the substrate
US8063469B2 (en) * 2008-09-30 2011-11-22 Infineon Technologies Ag On-chip radio frequency shield with interconnect metallization
US8169059B2 (en) * 2008-09-30 2012-05-01 Infineon Technologies Ag On-chip RF shields with through substrate conductors
US7948064B2 (en) 2008-09-30 2011-05-24 Infineon Technologies Ag System on a chip with on-chip RF shield
US7936052B2 (en) * 2008-09-30 2011-05-03 Infineon Technologies Ag On-chip RF shields with backside redistribution lines
US8889548B2 (en) 2008-09-30 2014-11-18 Infineon Technologies Ag On-chip RF shields with backside redistribution lines
US8178953B2 (en) * 2008-09-30 2012-05-15 Infineon Technologies Ag On-chip RF shields with front side redistribution lines
US20100182765A1 (en) * 2009-01-21 2010-07-22 Delphi Technologies, Inc. Rf/emi shield
US8072056B2 (en) 2009-06-10 2011-12-06 Medtronic, Inc. Apparatus for restricting moisture ingress
US8172760B2 (en) 2009-06-18 2012-05-08 Medtronic, Inc. Medical device encapsulated within bonded dies
US8666505B2 (en) 2010-10-26 2014-03-04 Medtronic, Inc. Wafer-scale package including power source
US8424388B2 (en) 2011-01-28 2013-04-23 Medtronic, Inc. Implantable capacitive pressure sensor apparatus and methods regarding same
KR20130010359A (ko) 2011-07-18 2013-01-28 삼성전자주식회사 반도체 장치용 기판 및 그를 포함한 반도체 장치
WO2013133122A1 (ja) * 2012-03-07 2013-09-12 三菱電機株式会社 高周波パッケージ
EP3125282B1 (en) * 2014-03-26 2019-01-30 Mitsubishi Electric Corporation Surface-mount high-frequency circuit
FR3031256B1 (fr) * 2014-12-30 2017-01-13 Thales Sa Boitier hyperfrequence a encombrement reduit en surface et montagne d'un tel boitier sur un circuit.
FR3035739B1 (fr) 2015-04-30 2018-03-09 Thales Composant electronique, notamment hyperfrequence, resistant a l'humidite, et procede de packaging d'un tel composant
TW201818521A (zh) * 2016-11-04 2018-05-16 唐虞企業股份有限公司 電路接腳定位結構及焊接電路元件之製造方法
US11233014B2 (en) * 2017-01-30 2022-01-25 Skyworks Solutions, Inc. Packaged module having a ball grid array with grounding shielding pins for electromagnetic isolation, method of manufacturing the same, and wireless device comprising the same
TWI641090B (zh) * 2017-03-07 2018-11-11 矽品精密工業股份有限公司 電子封裝件
KR102109570B1 (ko) * 2018-07-24 2020-05-12 삼성전자주식회사 반도체 패키지 실장 기판

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5089881A (en) * 1988-11-03 1992-02-18 Micro Substrates, Inc. Fine-pitch chip carrier
JPH03165058A (ja) * 1989-11-24 1991-07-17 Mitsubishi Electric Corp 半導体装置
JPH07105608B2 (ja) * 1990-03-01 1995-11-13 三菱電機株式会社 マイクロ波集積回路収納ケース
ATE120883T1 (de) * 1990-05-28 1995-04-15 Siemens Ag Ic-gehäuse, bestehend aus drei beschichteten dielektrischen platten.
US5355283A (en) * 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
GB2288286A (en) * 1994-03-30 1995-10-11 Plessey Semiconductors Ltd Ball grid array arrangement
US5583378A (en) * 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
JP3082579B2 (ja) * 1994-08-25 2000-08-28 松下電器産業株式会社 シールドケース
JP3228841B2 (ja) * 1994-10-26 2001-11-12 松下電器産業株式会社 シールド装置
DE69613645T2 (de) * 1995-03-02 2002-05-08 Circuit Components Inc Kostengünstiges hochleistungsgehäuse für mikrowellenschaltungen im 90 ghz-bereich mit bga ein/ausgangsformat und keramischer substrattechnologie
US5796170A (en) * 1996-02-15 1998-08-18 Northern Telecom Limited Ball grid array (BGA) integrated circuit packages

Also Published As

Publication number Publication date
ATE316692T1 (de) 2006-02-15
KR19980079621A (ko) 1998-11-25
JP2968253B2 (ja) 1999-10-25
DE69735157T2 (de) 2006-08-31
MY115578A (en) 2003-07-31
GB2324649A (en) 1998-10-28
GB9707679D0 (en) 1997-06-04
DE69735157D1 (de) 2006-04-13
US5955789A (en) 1999-09-21
EP0872888A2 (en) 1998-10-21
EP0872888B1 (en) 2006-01-25
EP0872888A3 (en) 1999-05-12
TW377479B (en) 1999-12-21
KR100282027B1 (ko) 2001-02-15
JPH10303331A (ja) 1998-11-13
SG81925A1 (en) 2001-07-24

Similar Documents

Publication Publication Date Title
ES2256872T3 (es) Matriz de rejilla de bolas.
US7054162B2 (en) Security module system, apparatus and process
US6486534B1 (en) Integrated circuit die having an interference shield
KR100357657B1 (ko) 전자 부품 수용 패키지 및 다중 레벨 전자 패키지 제조 방법
US5486720A (en) EMF shielding of an integrated circuit package
US8269319B2 (en) Collective and synergistic MRAM shields
US7135644B1 (en) Permeable conductive shield having a laminated structure
KR101394177B1 (ko) Ｂｇａ 메시 캡을 갖는 패키지-온-패키지 보안 모듈
US7806341B2 (en) Structure for implementing secure multichip modules for encryption applications
US7180008B2 (en) Tamper barrier for electronic device
US20120256305A1 (en) Integrated Circuit Package Security Fence
US20080158746A1 (en) Universal Energy Conditioning Interposer with Circuit Architecture
KR20090096174A (ko) 회로 기판 및 이를 이용한 반도체 패키지
US20080067662A1 (en) Modularized Die Stacking System and Method
US8324028B2 (en) Assembly comprising a support element and a chip, support element, method for shielding, and method for protecting
KR102067397B1 (ko) 전자 하드웨어 조립체
JPH07254666A (ja) 半導体装置及びｂｇａパッケージ
US20090065935A1 (en) Systems and methods for ball grid array (bga) escape routing
US9620462B2 (en) Integrated circuit package having surface-mount blocking elements
KR100624943B1 (ko) 배터리 팩의 보호회로기판
KR101008973B1 (ko) 테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 액정표시장치
JPH0476211B2 (es)
KR20100047203A (ko) 반도체 패키지
KR20080046824A (ko) 충격 흡수 구조물을 가지는 반도체 메모리 모듈들