KR100624943B1 - 배터리 팩의 보호회로기판 - Google Patents

배터리 팩의 보호회로기판 Download PDF

Info

Publication number
KR100624943B1
KR100624943B1 KR1020040086896A KR20040086896A KR100624943B1 KR 100624943 B1 KR100624943 B1 KR 100624943B1 KR 1020040086896 A KR1020040086896 A KR 1020040086896A KR 20040086896 A KR20040086896 A KR 20040086896A KR 100624943 B1 KR100624943 B1 KR 100624943B1
Authority
KR
South Korea
Prior art keywords
signal pattern
circuit board
signal
layer
insulating layer
Prior art date
Application number
KR1020040086896A
Other languages
English (en)
Other versions
KR20060037840A (ko
Inventor
윤창용
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040086896A priority Critical patent/KR100624943B1/ko
Priority to US11/261,393 priority patent/US7667979B2/en
Publication of KR20060037840A publication Critical patent/KR20060037840A/ko
Application granted granted Critical
Publication of KR100624943B1 publication Critical patent/KR100624943B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/46—Accumulators structurally combined with charging apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/48—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/44—Methods for charging or discharging
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/0259—Electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Battery Mounting, Suspending (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 배터리 팩의 보호회로기판에 관한 것으로서, 해결하고자 하는 기술적 과제는 주요 시그널 패턴을 보호회로기판의 내부에 형성함으로써, 외부의 전자기파 및 정전기 등의 영향을 최소화시키는데 있다.
이를 위해 본 발명에 의한 해결 방법의 요지는 절연층의 내측에 주요 시그널 패턴을 형성하고, 절연층의 표면에는 최소 영역으로 전자 부품이 실장되는 시그널 패드를 형성한 배터리 팩의 보호회로기판이 개시된다.
배터리 팩, 보호회로기판, 전자기파, 정전기, 전자 부품

Description

배터리 팩의 보호회로기판{Protection circuit board for battery pack}
도 1은 종래 배터리 팩의 보호회로기판을 도시한 단면도이다.
도 2는 본 발명의 일실시예에 따른 배터리 팩의 보호회로기판을 도시한 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 배터리 팩의 보호회로기판을 도시한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명 >
100, 200; 본 발명에 의한 배터리 팩의 보호회로기판
110; 절연층
111,112,113,114; 제1층, 제2층, 제3층, 제4층
120; 제1시그널 패턴 125; 도전성 비아
130; 제2시그널 패턴 135; 도전성 비아
140; 제1시그널 패드 150; 제2시그널 패드
160; 전자 부품
본 발명은 배터리 팩의 보호회로기판에 관한 것으로서, 보다 상세히는 주요 시그널 패턴을 보호회로기판의 내부에 형성함으로써, 외부의 전자기파 및 정전기 등의 영향을 최소화할 수 있는 배터리 팩의 보호회로기판에 관한 것이다.
일반적으로 배터리 팩의 보호회로기판은 배터리 팩의 충전 및 방전 상태를 제어하고, 또한 과충전이나 과방전시 배터리 팩의 전류를 차단함으로써, 배터리 팩 및 사용자를 보호하는 역할을 한다.
이러한 보호회로기판의 개략적인 구조를 첨부된 도 1을 참조하여 설명하면 다음과 같다.
도시된 바와 같이 종래의 보호회로기판은 적어도 한층 이상의 절연층(10‘)과, 상기 절연층(10’)의 일측 표면 또는 그 반대측 표면에 형성된 적어도 하나 이상의 도전성 제1시그널 패턴(20‘)과, 상기 절연층(10’)의 일측 표면 또는 그 반대측 표면에 형성된 적어도 하나 이상의 도전성 제2시그널 패턴(30‘)과, 상기 제1시그널 패턴(20’) 및 제2시그널 패턴(30‘)을 서로 전기적으로 연결하는 적어도 하나 이상의 도전성 비아(40’)와, 상기 제1시그널 패턴(20‘) 또는 제2시그널 패턴(30’)에 실장된 각종 반도체 집적 회로, 스위치 및/또는 LED(Light Emitted Diode)와 같은 전자 부품(50‘)으로 이루어져 있다.
한편, 이러한 보호회로기판이 장착된 배터리 팩은 극한 상황에서 사용되는 경우가 많다. 예를 들면, 전자기파 발생이 심한 장소나, 또는 자연적으로 발생되는 정전기에 노출되는 경우가 많다. 이와 같은 전자기파 또는 정전기는 일반적으로 보호회로기판에 형성된 각종 전자 부품에 영향을 준다. 특히, 보호회로기판의 표면에 형성된 제1시그널 패턴 또는 제2시그널 패턴을 따라서 상술한 전자 부품에 노이즈나 또는 고전압 신호 형태로 인가되는 경우가 있다.
더욱이, 상기 제1시그널 패턴 또는 제2시그널 패턴의 길이가 길거나 또는 면적이 넓을수록, 상술한 전자기파 또는 정전기가 그 제1시그널 패턴 또는 제2시그널 패턴을 따라서 전자 부품쪽으로 유입될 확률이 더욱 커진다. 따라서, 종래에는 이러한 전자기파 또는 정전기의 영향에 의해 각종 전자 부품이 정상적으로 작동하지 않는 경우가 빈번하며, 결국 배터리 팩이 오작동하는 문제가 있다.
한편, 이러한 전자기파 및 정전기에 의한 영향을 최소화하기 위해, 보호회로기판을 감싸는 케이스에 2차적인 쉴딩(shielding) 처리를 하거나, 실리콘 글루(silicone glue) 또는 테이프 등을 부착하는 방법을 사용하기도 한다. 그러나, 이러한 구조 및 방법은 배터리 팩의 전체적인 제조 단가를 상승시킬뿐만 아니라, 무게를 증가시키는 문제가 있다.
따라서, 본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 주요 시그널 패턴을 보호회로기판의 내부에 형성함으로써, 외부의 전자기파 및 정전기 등의 영향을 최소화할 수 있는 배터리 팩의 보호회로기판을 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명은 배터리 팩의 충전 및 방전 상태를 제어하는 배터리 팩의 보호회로기판에 있어서, 적어도 한층 이상의 절연층과, 절연 층의 내측에 형성된 적어도 하나 이상의 제1시그널 패턴과, 절연층의 내측에 형성된 적어도 하나 이상의 제2시그널 패턴으로 이루어진 보호회로기판이 개시된다.
또한, 본 발명은 절연층과, 절연층의 내측에 일정 거리 이격되어 형성된 제1,2더미 패턴과, 제1,2더미 패턴 사이에 형성된 시그널 패턴으로 이루어진 보호회로기판이 개시된다.
상기와 같이 하여 본 발명에 의한 배터리 팩의 보호회로기판은 주요 시그널 패턴이 모두 절연층의 내측에 내장됨으로써, 외부의 전자기파 및 정전기가 상기 시그널 패턴에 도달하기 어려운 구조가 된다. 따라서, 상기 전자기파 및 정전기에 의한 각종 노이즈가 보호회로기판에 실장된 각종 전자 부품에 영향을 주지 않게 되어, 보호회로기판의 오작동을 방지할 수 있게 된다.
더불어 본 발명은 시그널 패턴의 상,하부에 제1더미 패턴 및 제2더미 패턴이 각각 형성됨으로써, 전자기파 및 정전기가 상기 더미 패턴에 흡수 및 제거되고, 따라서 상기 더미 패턴 사이에 형성된 시그널 패턴에는 노이즈가 유입되지 않게 된다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 2를 참조하면, 본 발명의 일실시예에 따른 배터리 팩의 보호회로기판의 단면도가 도시되어 있다.
도시된 바와 같이 본 발명에 의한 배터리 팩의 보호회로기판(100)은 적어도 한층 이상의 절연층(110)과, 상기 절연층(110)의 내측에 형성된 적어도 하나 이상의 제1시그널 패턴(120)과, 상기 절연층(110)의 내측에 형성된 적어도 하나 이상의 제2시그널 패턴(130)과, 상기 절연층(110)의 표면에 형성되고, 상기 제1시그널 패턴(120)에 전기적으로 연결된 제1시그널 패드(140)와, 상기 절연층(110)의 표면에 형성되고, 상기 제2시그널 패턴(130)에 전기적으로 연결된 제2시그널 패드(150)를 포함한다.
먼저 상기 절연층(110)은 제1층(111), 제2층(112), 제3층(113) 및 제4층(114)이 순차적으로 적층되어 이루어져 있다. 물론, 상기 절연층(110)은 상기 층수보다 적거나 또는 많을 수 있으며, 여기서 그 층수를 한정하는 것은 아니다. 또한, 상기 절연층(110)은 에폭시계 열경화성 수지 또는 이의 등가물로 형성 가능하며, 여기서 그 재질을 한정하는 것은 아니다.
상기 제1시그널 패턴(120)은 상기 절연층(110)의 내측에 형성되어 있으며, 그 절연층(110)의 외측으로 노출되지 않는다. 따라서, 비록 전자기파 또는 정전기가 상기 절연층(110)의 표면에 영향을 준다고 해도 상기 제1시그널 패턴(120)에 직접적으로 영향을 주지 못한다. 즉, 상기 전자기파 또는 정전기가 상기 제1시그널 패턴(120)에 노이즈를 발생시키지 않는다. 또한, 도면에서는 비록 상기 제1시그널 패턴(120)이 절연층(110)중 제1층(111)과 제2층(112)의 계면에 형성된 것으로 도시되어 있으나, 이것으로 본 발명을 한정하는 것은 아니다. 즉, 상기 제1시그널 패턴(120)은 상기 절연층(110)의 제1층(111)과 제2층(112)의 계면, 제2층(112)과 제3층(113)의 계면, 또는 제3층(113)과 제4층(114)의 계면에 형성될 수 있다. 다른 말로 하면, 상기 제1시그널 패턴(120)은 절연층(110)의 표면으로 노출되지만 않으면 된다. 여기서, 상기 제1시그널 패턴(120)은 통상의 구리 또는 그 등가물로 형성 가능하며, 여기서 그 재질을 한정하는 것은 아니다.
상기 제2시그널 패턴(130)은 상기 제1시그널 패턴(120)과 일정 거리 이격된 채 절연층(110)의 내측에 형성되어 있다. 즉, 절연층(110)의 외측으로 노출되지 않는다. 따라서, 상술한 바와 유사하게 전자기파 또는 정전기가 상기 절연층(110) 표면에 영향을 준다고 해도 상기 제2시그널 패턴(130)에 직접적으로 영향을 주지 못한다. 즉, 상기 전자기파 또는 정전기가 상기 제2시그널 패턴(130)에 노이즈를 발생시키지 않는다. 또한, 위와 유사하게 도면에서는 비록 상기 제2시그널 패턴(130)이 절연층(110)중 제2층(112)과 제3층(113)의 계면에 형성된 것으로 도시되어 있으나, 이것으로 본 발명을 한정하는 것은 아니다. 즉, 상기 제2시그널 패턴(130)은 상기 절연층(110)의 제1층(111)과 제2층(112)의 계면, 제2층(112)과 제3층(113)의 계면, 또는 제3층(113)과 제4층(114)의 계면에 형성될 수 있다. 다른 말로 하면, 상기 제2시그널 패턴(130)은 절연층(110)의 표면으로 노출되지만 않으면 된다. 더불어, 도면에서는 상기 제1시그널 패턴(120)과 제2시그널 패턴(130)이 서로 다른 평면상에 형성된 것으로 도시되어 있으나, 이것으로 본 발명을 한정하는 것은 아니다. 즉, 본 발명은 상기 제1시그널 패턴(120)과 제2시그널 패턴(130)이 서로 같은 평면에 형성될 수도 있다. 더욱이, 도면에는 도시되어 있지 않지만, 상기 제1시그널 패턴(120)과 제2시그널 패턴(130)은 상기 절연층(110)을 관통하는 도전성 비아에 의해 상호 연결될 수도 있다. 물론, 상기 도전성 비아 역시 통상의 구리 또는 그 등가물로 형성 가능하며 여기서 그 재질을 한정하는 것은 아니다.
상기 제1시그널 패드(140)는 절연층(110)중 제1층(111)의 표면에 최소 영역으로 형성되어 있다. 예를 들어, 상기 제1시그널 패드(140)는 상기 제1시그널 패턴(120)이 갖는 길이의 0.1~10%의 길이로 형성될 수 있다. 상기 제1시그널 패드(140)의 길이가 제1시그널 패턴(120)이 갖는 길이의 0.1%보다 작을 경우에는 각종 전자 부품(160)의 실장 면적이 너무 작아 실장 공정이 어려워진다. 또한, 상기 제1시그널 패드(140)의 길이가 제1시그널 패턴(120)이 갖는 길이의 10%보다 클 경우에는 종래의 문제점인 전자기파 또는 정전기가 상기 제1시그널 패드(140)에 영향을 줄 확률이 높아져 바람직하지 않다. 더불어, 상기 제1시그널 패드(140) 역시 통상의 구리 또는 그 등가물이 가능하며 여기서 그 재질을 한정하는 것은 아니다. 한편, 상기 제1시그널 패드(140)는 도전성 비아(125)에 의해 상기 제1시그널 패턴(120)에 연결될 수 있다. 즉, 도면에서는 상기 도전성 비아(125)가 절연층(110)중 제1층(111)을 관통하여 제1시그널 패드(140) 및 제1시그널 패턴(120)을 상호 연결시키고 있다. 더불어, 상기 도전성 비아(125) 역시 통상의 구리 또는 그 등가물이 가능하며, 여기서 그 재질을 한정하는 것은 아니다.
상기 제2시그널 패드(150) 역시 절연층(110)중 제4층(114)의 표면에 최소 영역으로 형성되어 있다. 예를 들어, 상기 제2시그널 패드(150)는 상기 제2시그널 패턴(130)이 갖는 길이의 0.1~10%의 길이로 형성될 수 있다. 상기 제2시그널 패드(150)의 길이가 제2시그널 패턴(130)이 갖는 길이의 0.1%보다 작을 경우에는 각종 전자 부품(도면에는 도시되지 않음)의 실장 면적이 너무 작아 실장 공정이 어려워 진다. 또한, 상기 제2시그널 패드(150)의 길이가 제2시그널 패턴(130)이 갖는 길이의 10%보다 클 경우에는 종래의 문제점인 전자기파 또는 정전기가 상기 제2시그널 패드(150)에 영향을 줄 확률이 높아져 바람직하지 않다. 더불어, 상기 제2시그널 패드(150) 역시 통상의 구리 또는 그 등가물이 가능하며 여기서 그 재질을 한정하는 것은 아니다. 한편, 상기 제2시그널 패드(150)는 도전성 비아(135)에 의해 상기 제2시그널 패턴(130)에 연결될 수 있다. 즉, 도면에서는 상기 도전성 비아(135)가 절연층(110)중 제4층(114)을 관통하여 제2시그널 패드(150) 및 제2시그널 패턴(130)을 상호 연결시키고 있다. 더불어, 상기 도전성 비아(125) 역시 통상의 구리 또는 그 등가물이 가능하며, 여기서 그 재질을 한정하는 것은 아니다.
이러한 구조에 의해 본 발명은 전자기파 또는 정전기가 절연층(110)의 표면에 전달된다고 해도, 상기 절연층(110)의 내측에 제1시그널 패턴(120) 및 제2시그널 패턴(130)이 형성되어 있음으로써, 상기 전자기파 또는 정전기에 의해 제1시그널 패턴(120) 및 제2시그널 패턴(130)에 노이즈 및 고전압이 유기되지 않는다.
도 3을 참조하면, 본 발명의 다른 실시예에 따른 배터리 팩의 보호회로기판의 단면도가 도시되어 있다.
도시된 바와 같이 본 발명의 다른 실시예에 의한 배터리 팩의 보호회로기판(200)은 적어도 한층 이상의 절연층(210)과, 상기 절연층(210)의 내측에 형성된 적어도 하나 이상의 시그널 패턴(220)과, 상기 시그널 패턴(220)의 상,하부에 일정 거리 이격되어 형성된 제1,2더미 패턴(230,240)과, 상기 절연층(210)의 표면에 형 성되고, 상기 시그널 패턴(220)에 전기적으로 연결된 제1,2시그널 패드(250,260)와, 상기 절연층(210)의 표면에 형성되고, 상기 제1,2더미 패턴(230,240)에 각각 전기적으로 연결된 제1,2더미 패드(270,280)를 포함한다. 여기서, 상술한 실시예의 보호회로기판(100)과 유사한 내용은 설명을 최소화하고, 그 차이점을 중심으로 설명한다.
먼저 상기 절연층(210)은 제1층(211), 제2층(212), 제3층(213) 및 제4층(214)이 적층된 열경화성 수지일 수 있으며, 이는 상술한 실시예의 보호회로기판(100)과 거의 유사하다.
상기 시그널 패턴(220)은 상기 절연층(210)중 제2층(212)과 제3층(213)의 계면에 형성되어 있다. 이러한 시그널 패턴(220)은 통상의 구리 또는 그 등가물이 가능하며 여기서 그 재질을 한정하는 것은 아니다.
상기 제1,2더미 패턴(230,240)은 상기 시그널 패드(220)와 일정 거리 이격된 상부 및 하부에 각각 형성되어 있다. 예를 들어, 상기 제1더미 패턴(230)은 상기 절연층(210)중 제1층(211)과 제2층(212)의 계면에 형성되어 있고, 상기 제2더미 패턴(240)은 상기 절연층(210)중 제3층(213)과 제4층(214)의 계면에 형성되어 있다. 물론, 상기 제1,2더미 패턴(230,240) 사이의 시그널 패턴(220)은 절연층(210)중 제2층(212)과 제3층(213)의 계면에 형성되어 있다. 여기서, 상기 제1,2더미 패턴(230,240)의 길이는 상기 시그널 패턴(220)이 갖는 길이의 50~150%의 길이로 형성됨이 바람직하다. 상기 제1,2더미 패턴(230,240)의 길이가 상기 시그널 패턴(220)이 갖는 길이의 50% 이하로 형성되면, 외부의 전자기파 및 정전기가 상기 시그널 패턴(220)까지 전달될 확률이 높아진다. 또한, 상기 제1,2더미 패턴(230,240)의 길이가 상기 시그널 패턴(220)이 갖는 길이의 150% 이상으로 형성되면, 다른 패턴 및 도전성 비아의 형성이 어려워진다. 더불어, 상기 제1,2더미 패턴(230,240)은 통상의 구리 또는 그 등가물로 형성될 수 있으며, 여기서 그 재질을 한정하는 것은 아니다. 이러한 구조에 의해 본 발명은 전자기파 또는 정전기가 절연층(210) 내측으로 전달된다고 해도, 상기 제1,2더미 패턴(230,240)이 이를 흡수 및 제거함으로써, 상기 제1,2더미 패턴(230,240) 사이에 형성되는 시그널 패턴(220)에는 어떠한 영향도 주지 않게 된다. 따라서, 상기 시그널 패턴(220)에 전기적으로 연결된 전자 부품(290)에도 전자기파 및 정전기에 의한 노이즈가 전달되지 않게 된다.
상기 제1,2시그널 패드(250,260)는 상기 절연층(210)의 표면에 상기 시그널 패턴(220)과 연결된 채 형성되어 있다. 즉, 상기 제1시그널 패드(260)는 절연층(210)중 제1층(211)의 표면에 형성되며, 도전성 비아(222)에 의해 상기 시그널 패턴(220)에 연결된다. 또한, 상기 제1시그널 패드(260)에는 능동 소자 또는 수동 소자와 같은 전자 부품(290)이 실장될 수 있다. 더불어, 상기 제2시그널 패드(260)는 절연층(210)중 제4층(214)의 표면에 형성되며, 도전성 비아(224)에 의해 상기 시그널 패턴(220)에 연결되어 있다. 물론, 상기 제2시그널 패드(260)에도 전자 부품이 실장될 수 있으나, 도면에는 도시되어 있지 않다. 더불어, 상술한 제1,2시그널 패드(250,260)는 상기 시그널 패턴(220)의 길이에 비해 대략 0.1~10%의 길이를 갖도록 형성됨이 좋다. 상기 제1,2시그널 패드(250,260)의 길이가 시그널 패턴(220)이 갖는 길이의 0.1%보다 작을 경우에는 각종 전자 부품의 실장 면적이 너무 작아 실 장 작업이 어려워진다. 또한, 상기 제1,2시그널 패드(250,260)의 길이가 시그널 패턴(220)이 갖는 길이의 10%보다 클 경우에는 종래의 문제점인 전자기파 또는 정전기가 상기 시그널 패드(220)에 영향을 줄 확률이 높아져 바람직하지 않다.
또한, 상기 제1,2더미 패드(270,280)는 상기 절연층(210)의 표면에서 상기 제1,2더미 패턴(230,240)과 각각 연결된 채 형성되어 있다. 즉, 상기 제1더미 패드(270)는 절연층(210)중 제1층(211)의 표면에 상기 제1더미 패턴(230)과 도전성 비아(235)를 통해서 전기적으로 연결되어 있고, 상기 제2더미 패드(280)는 절연층(210)중 제4층(214)의 표면에 상기 제2더미 패턴(240)과 도전성 비아(245)를 통해서 전기적으로 연결되어 있다. 또한, 상기 제1더미 패드(240)에는 양극 또는 음극(또는 접지)의 전압이 인가되고, 상기 제2더미 패드(270)에는 상기 제1더미 패드(240)의 반대 극성이 인가될 수 있다.
상술한 바와 같이, 본 발명에 따른 배터리 팩의 보호회로기판은 제1시그널 패턴 및 제2시그널 패턴이 모두 절연층의 내부에 내장됨으로써, 외부의 전자기파 및 정전기가 상기 제1시그널 패턴 및 제2시그널 패턴에 도달하기 힘든 구조가 된다. 따라서, 상기 전자기파 및 정전기에 의한 각종 노이즈가 보호회로기판에 실장된 각종 전자 부품에 영향을 주지 않게 되어, 보호회로기판의 오작동을 방지할 수 있는 효과가 있다.
더불어 본 발명은 시그널 패턴의 상,하부에 제1더미 패턴 및 제2더미 패턴이 더 형성됨으로써, 전자기파 및 정전기가 상기 더미 패턴에 흡수 및 제거되고, 따라 서 상기 더미 패턴 사이에 형성된 시그널 패턴에는 노이즈가 유기되지 않는 효과가 있다.
이상에서 설명한 것은 본 발명에 따른 배터리 팩의 보호회로기판을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.

Claims (17)

  1. 배터리 팩의 충전 및 방전 상태를 제어하는 배터리 팩의 보호회로기판에 있어서, 적어도 한층의 절연층과, 상기 절연층의 내측에 형성된 적어도 하나의 제1시그널 패턴과, 상기 절연층의 내측에 형성되며, 상기 제1시그널 패턴과 전기적으로 연결된 적어도 하나의 제2시그널 패턴을 포함하고,
    상기 절연층의 표면에는 상기 제1시그널 패턴 및 제2시그널 패턴에 각각 전기적으로 연결되는 제1시그널 패드 및 제2시그널 패드가 형성되며, 상기 제1시그널 패드 및 제2시그널 패드는 상기 제1시그널 패턴 및 제2시그널 패턴의 길이에 대하여 0.1~10%의 길이로 형성된 것을 특징으로 하는 배터리 팩의 보호회로기판.
  2. 제 1 항에 있어서, 상기 제1시그널 패턴 및 제2시그널 패턴은 절연층 내측에 내장되어 외부로 노출되지 않음을 특징으로 하는 배터리 팩의 보호회로기판.
  3. 제 1 항에 있어서, 상기 제1시그널 패턴 및 제2시그널 패턴은 서로 같은 평면에 형성된 것을 특징으로 하는 배터리 팩의 보호회로기판.
  4. 제 1 항에 있어서, 상기 제1시그널 패턴 및 제2시그널 패턴은 서로 다른 평면에 형성된 것을 특징으로 하는 배터리 팩의 보호회로기판.
  5. 제 1 항에 있어서, 상기 제1시그널 패턴 및 제2시그널 패턴에는 적어도 하나 의 전자 부품이 전기적으로 연결된 것을 특징으로 하는 배터리 팩의 보호회로기판.
  6. 제 1 항에 있어서, 상기 제1시그널 패턴 및 제2시그널 패턴은 도전성 비아로 상호 연결된 것을 특징으로 하는 배터리 팩의 보호회로기판.
  7. 삭제
  8. 제 1 항에 있어서, 상기 제1시그널 패턴 및 제2시그널 패턴은 도전성 비아에 의해 각각 제1시그널 패드와 제2시그널 패드에 연결된 것을 특징으로 하는 배터리 팩의 보호회로기판.
  9. 제 1 항에 있어서, 상기 제1시그널 패드 및 제2시그널 패드에는 적어도 하나 의 전자 부품이 실장된 것을 특징으로 하는 배터리 팩의 보호회로기판.
  10. 삭제
  11. 제 1 항에 있어서, 상기 절연층은 제1층, 제2층, 제3층 및 제4층이 순차 적층되어 이루어진 것을 특징으로 하는 배터리 팩의 보호회로기판.
  12. 제 11 항에 있어서, 상기 제1시그널 패턴 및 제2시그널 패턴은 절연층의 제1층과 제2층 사이의 계면, 제2층과 제3층 사이의 계면 또는 제3층과 제4층 사이의 계면중 적어도 어느 하나의 계면에 형성된 것을 특징으로 하는 배터리 팩의 보호회로기판.
  13. 배터리 팩의 충전 및 방전 상태를 제어하는 배터리 팩의 보호회로기판에 있어서,
    적어도 한층의 절연층과,
    상기 절연층의 내측에 형성된 적어도 하나의 시그널 패턴과,
    상기 시그널 패턴의 일측에 일정 거리 이격되어 형성된 적어도 하나의 제1더미 패턴과,
    상기 시그널 패턴의 타측에 일정 거리 이격되어 형성된 적어도 하나의 제2더미 패턴을 포함하여 이루어진 것을 특징으로 하는 배터리 팩의 보호회로기판.
  14. 제 13 항에 있어서, 상기 절연층의 표면에는 상기 제1더미 패턴 및 제2더미 패턴과 전기적으로 연결되는 제1더미 패드 및 제2더미 패드가 각각 형성된 것을 특 징으로 하는 배터리 팩의 보호회로기판.
  15. 제 13 항에 있어서, 상기 제1더미 패턴에는 양의 전압이 인가되고, 상기 제2더미 패턴은 접지된 것을 특징으로 하는 배터리 팩의 보호회로기판.
  16. 제 13 항에 있어서, 상기 제1,2더미 패턴의 길이는 상기 시그널 패턴이 갖는 길이의 50~150%의 길이로 형성된 것을 특징으로 하는 배터리 팩의 보호회로기판.
  17. 제 14 항에 있어서, 상기 제1더미 패턴 및 제2더미 패턴은 각각 도전성 비아에 의해 상기 제1더미 패드 및 제2더미 패드에 연결된 것을 특징으로 하는 배터리 팩의 보호회로기판.
KR1020040086896A 2004-10-28 2004-10-28 배터리 팩의 보호회로기판 KR100624943B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040086896A KR100624943B1 (ko) 2004-10-28 2004-10-28 배터리 팩의 보호회로기판
US11/261,393 US7667979B2 (en) 2004-10-28 2005-10-27 Protective circuit board for battery pack

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040086896A KR100624943B1 (ko) 2004-10-28 2004-10-28 배터리 팩의 보호회로기판

Publications (2)

Publication Number Publication Date
KR20060037840A KR20060037840A (ko) 2006-05-03
KR100624943B1 true KR100624943B1 (ko) 2006-09-15

Family

ID=36315151

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040086896A KR100624943B1 (ko) 2004-10-28 2004-10-28 배터리 팩의 보호회로기판

Country Status (2)

Country Link
US (1) US7667979B2 (ko)
KR (1) KR100624943B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227076A (ja) * 2007-03-12 2008-09-25 Nec Electronics Corp 半導体装置
KR100870362B1 (ko) 2007-03-15 2008-11-25 삼성에스디아이 주식회사 이차전지용 보호회로 기판과 이를 이용한 이차전지
US20090095637A1 (en) * 2007-10-10 2009-04-16 Yasushi Toma Electrochemical polishing method and polishing method
TWM332943U (en) * 2007-10-19 2008-05-21 Tennrich Int Corp Electric power bank with replaceable battery cell
JP5634822B2 (ja) * 2010-10-20 2014-12-03 矢崎総業株式会社 電気接続箱
JP5773412B2 (ja) * 2011-03-31 2015-09-02 Ｎｅｃエナジーデバイス株式会社 電池パックおよび電動自転車
US9142812B2 (en) * 2012-01-31 2015-09-22 Samsung Sdi Co., Ltd. Battery pack
KR101956921B1 (ko) * 2012-06-19 2019-03-11 삼성에스디아이 주식회사 보호회로모듈 및 이를 구비하는 배터리 팩
JP6145214B2 (ja) * 2013-03-28 2017-06-07 ヒューレット パッカード エンタープライズ デベロップメント エル ピーＨｅｗｌｅｔｔ Ｐａｃｋａｒｄ Ｅｎｔｅｒｐｒｉｓｅ Ｄｅｖｅｌｏｐｍｅｎｔ ＬＰ 電子デバイス用シールド
US9299736B2 (en) * 2014-03-28 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding with uniform pattern density

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964581A (ja) * 1995-08-25 1997-03-07 Matsushita Electric Works Ltd プリント配線板
JP2000077831A (ja) 1998-08-28 2000-03-14 Hitachi Ltd 保護回路装置およびこれを使用した二次電池
KR20010034827A (ko) * 1998-05-28 2001-04-25 사토 게니치로 축전지의 보호회로용 기판, 축전지용의 보호회로장치 및축전지 팩
KR20040058915A (ko) * 2002-12-27 2004-07-05 삼성에스디아이 주식회사 전지 팩
KR20040074487A (ko) * 2003-02-19 2004-08-25 삼성에스디아이 주식회사 전지 팩

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3528037B2 (ja) * 1998-12-24 2004-05-17 株式会社村田製作所 ガラスセラミック基板の製造方法
US6407341B1 (en) * 2000-04-25 2002-06-18 International Business Machines Corporation Conductive substructures of a multilayered laminate
US6717062B2 (en) * 2000-07-03 2004-04-06 Rohm Co., Ltd. Battery pack and battery case used for the same, and method for producing the same
US6495772B2 (en) * 2001-04-12 2002-12-17 International Business Machines Corporation High performance dense wire for printed circuit board
US6750403B2 (en) * 2002-04-18 2004-06-15 Hewlett-Packard Development Company, L.P. Reconfigurable multilayer printed circuit board
US6995322B2 (en) * 2003-01-30 2006-02-07 Endicott Interconnect Technologies, Inc. High speed circuitized substrate with reduced thru-hole stub, method for fabrication and information handling system utilizing same
US6828514B2 (en) * 2003-01-30 2004-12-07 Endicott Interconnect Technologies, Inc. High speed circuit board and method for fabrication

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964581A (ja) * 1995-08-25 1997-03-07 Matsushita Electric Works Ltd プリント配線板
KR20010034827A (ko) * 1998-05-28 2001-04-25 사토 게니치로 축전지의 보호회로용 기판, 축전지용의 보호회로장치 및축전지 팩
JP2000077831A (ja) 1998-08-28 2000-03-14 Hitachi Ltd 保護回路装置およびこれを使用した二次電池
KR20040058915A (ko) * 2002-12-27 2004-07-05 삼성에스디아이 주식회사 전지 팩
KR20040074487A (ko) * 2003-02-19 2004-08-25 삼성에스디아이 주식회사 전지 팩

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
09064581
1020010034827

Also Published As

Publication number Publication date
KR20060037840A (ko) 2006-05-03
US20060096778A1 (en) 2006-05-11
US7667979B2 (en) 2010-02-23

Similar Documents

Publication Publication Date Title
US10211190B2 (en) Semiconductor packages having reduced stress
US7145084B1 (en) Radiation shielded module and method of shielding microelectronic device
US7667979B2 (en) Protective circuit board for battery pack
JP5090749B2 (ja) 半導体パッケージ及びその製造方法
US9144183B2 (en) EMI compartment shielding structure and fabricating method thereof
KR19980079621A (ko) 적층 기판, 볼 그리드 어레이 모듈 및 캐비티 다운 볼 그리드 어레이 패키지의 제조방법
US8916782B2 (en) Multi-layered circuit board and electro-static discharge protection structure
KR101056748B1 (ko) 전자파 차폐수단을 갖는 반도체 패키지
JP2009130085A (ja) 半導体パッケージ
JP4562666B2 (ja) 耐静電気機能付電子装置
JP5475217B2 (ja) 半導体パッケージ
KR20150050189A (ko) 반도체 패키지
JP4996193B2 (ja) 配線基板、半導体パッケージ
US9343391B2 (en) Semiconductor package and method of manufacturing the same
JP5486820B2 (ja) 混成回路の基板実装構造
KR102054966B1 (ko) 인쇄회로기판 제조 방법
KR101942728B1 (ko) 어레이 기판 및 이를 이용한 전자 소자 모듈
JP6793061B2 (ja) 高周波モジュール
KR101153536B1 (ko) 고주파 패키지
KR20070111886A (ko) 표면 실장용 인쇄 회로 기판 및 그 형성방법
KR20090039407A (ko) 반도체 패키지 및 그 제조방법
TWI403224B (zh) 電路板結構
KR20080031576A (ko) 접지층 강화를 통한 전자파간섭의 발생을 감소시키는반도체 패키지용 기판
JP2003031710A (ja) モノリシックｉｃパッケージ
TW202412250A (zh) 具電磁干擾屏蔽層及接地線的晶片封裝結構及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120823

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130827

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140822

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150820

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170809

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190822

Year of fee payment: 14