DE102004036909A1 - Halbleiterbasisbauteil mit Verdrahtungssubstrat und Zwischenverdrahtungsplatte für einen Halbleiterbauteilstapel sowie Verfahren zu deren Herstellung - Google Patents

Halbleiterbasisbauteil mit Verdrahtungssubstrat und Zwischenverdrahtungsplatte für einen Halbleiterbauteilstapel sowie Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102004036909A1
DE102004036909A1 DE102004036909A DE102004036909A DE102004036909A1 DE 102004036909 A1 DE102004036909 A1 DE 102004036909A1 DE 102004036909 A DE102004036909 A DE 102004036909A DE 102004036909 A DE102004036909 A DE 102004036909A DE 102004036909 A1 DE102004036909 A1 DE 102004036909A1
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor device
wiring substrate
contact pads
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004036909A
Other languages
English (en)
Other versions
DE102004036909B4 (de
Inventor
Jens Dipl.-Ing. Pohl
Holger Dipl.-Ing. Wörner
Rainer Dipl.-Phys. Steiner
Hermann Dipl.-Ing. Vilsmeier
Michael Dipl.-Ing. Bauer
Bernhard Dipl.-Ing. Zuhr
Ulrich Dipl.-Ing. Bachmaier
Robert Dr.-Ing. Hagen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004036909A priority Critical patent/DE102004036909B4/de
Priority to US11/572,873 priority patent/US8659135B2/en
Priority to PCT/DE2005/001295 priority patent/WO2006012846A1/de
Publication of DE102004036909A1 publication Critical patent/DE102004036909A1/de
Application granted granted Critical
Publication of DE102004036909B4 publication Critical patent/DE102004036909B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10924—Leads formed from a punched metal foil
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Die Erfindung betrifft ein Halbleiterbasisbauteil (1) mit Verdrahtungssubstrat (5) und Zwischenverdrahtungsplatte (6) für einen Halbleiterbauteilstapel. Zwischen der Zwischenverdrahtungsplatte (6) und dem Verdrahtungssubstrat (5) ist ein Halbleiterchip (7) angeordnet, der über das Verdrahtungssubstrat (5) einerseits mit Außenkontakten (24) auf der Unterseite (23) des Verdrahtungssubstrats (5) und andererseits mit Kontaktanschlussflächen (10) in den Randbereichen (8, 9) des Verdrahtungssubstrats (5) elektrisch verbunden ist. Die Zwischenverdrahtungsplatte (6) weist abgewinkelte Außenflachleiter (14; 15) auf, die in den Kontaktanschlussflächen (10) der Verdrahtungsplatte (5) elektrisch verbunden sind. Außerdem sind an der Oberseite (16) der Zwischenverdrahtungsplatte (6) Außenkontaktanschlussflächen (20) auf den freien Enden der Innenflachleiter (19) angeordnet, die in Größe und Anordnung Außenkontakten eines zu stapelnden Halbleiterbauteils entsprechen.

Description

  • Die Erfindung betrifft ein Halbleiterbasisbauteil mit Verdrahtungssubstrat und Zwischenverdrahtungsplatte für einen Halbleiterbauteilstapel, sowie ein Verfahren zu deren Herstellung. Insbesondere betrifft die Erfindung ein Verdrahtungssubstrat und eine Zwischenverdrahtungsplatte, zwischen denen ein Halbleiterchip angeordnet ist.
  • Bei herkömmlichen Halbleiterbauteilen mit einem Verdrahtungssubstrat sind auf der Unterseite des Verdrahtungssubstrats Außenkontakte angeordnet und auf der Oberseite des Verdrahtungssubstrats ist wenigstens ein Halbleiterchip bspw. ein Rechner wie ein DSP (digitaler Signalprozessor) oder wie ein Speicherbauteil (ein DRAM) im Zentrum des Verdrahtungssubstrats angeordnet.
  • Soll ein derartiges herkömmliches Bauteil als stapelbares Halbleiterbauteil für ein Halbleitermodul aus gestapelten Halbleiterbauteilen eingesetzt werden, so können nur die Randbereiche des Verdrahtungssubstrats für das Anbringen von Außenkontakten eines gestapelten Halbleiterbauteils zur Verfügung stehen, da das Zentrum des Verdrahtungssubstrats von dem Halbleiterchip selbst eingenommen wird. Die Anzahl und Anordnung von Außenkontakten des zu stapelnden Halbleiterbauteils ist dadurch sehr eingeschränkt, sodass eine große Anzahl bekannter Gehäusetypen, wie BGA (Ball Grid Array), FBGA (Fine Pitch Ball Grid Array) oder LBGA (Large Ball Grid Array)-Gehäuse, nicht auf einem herkömmlichen Halbleiterbauteil mit Verdrahtungssubstrat gestapelt werden können, da die Lotkugeln als Außenkontakte über die gesamte Unterseite derartiger Halbleiterbauteile verteilt angeordnet sind.
  • Eine Lösung dieses Stapelproblems ist aus der Druckschrift DE 101 38 278 bekannt. Zum Stapeln werden dabei herkömmliche Halbleiterbauteile mit BGA-, FBGA- oder LBGA- Gehäuse mit zusätzlichen flexiblen Verdrahtungsfolien versehen, die großflächiger sind als die zu stapelnden Halbleiterbauteile und die über den Rand der Halbleiterbauteile hinaus ragen, sodass sie in Richtung auf ein darunter oder darüber angeordnetes Halbleiterbauteil eines Halbleiterbauteilstapels gebogen und über die flexible Folie mit dem darunter bzw. darüber angeordneten Halbleiterbauteil elektrisch verbunden werden können.
  • Ein Halbleitermodul mit derartig gestapelten Halbleiterbauteilen hat den Nachteil, dass die Halbleiterbauteile nicht mit geringst möglichem Raumbedarf gestapelt werden können, zumal die umgebogene Verdrahtungsfolie einen Mindestbiegeradius erfordert, der nicht unterschritten werden darf, ohne Mikrorisse in den auf der Verdrahtungsfolie angeordneten Verdrahtungsleitungen zu riskieren. Eine geeignete hochflexible Folie als Verdrahtungsfolie auszubilden und von der Unterseite eines Halbleiterbauteils über eine der Randseiten des Halbleiterbauteils auf die Oberseite des Halbleiterbauteils zu führen, sodass sowohl auf der Unterseite des Halbleiterbauteils als auch auf der Oberseite des Halbleiterbauteils beliebig verteilt Außenkontaktflächen der Verdrahtungsfolie angeordnet und miteinander verbunden werden können, ist äußerst komplex und erfordert kostenintensive Fertigungsverfahren.
  • Ein derart strukturiertes Halbleiterbasisbauteil hat darüber hinaus den Nachteil, dass relativ lange und außerdem unterschiedlich lange Leitungswege über die Folie zwischen dem Halbleiterchip im unteren Halbleiterbasisbauteilgehäuse und dem auf dem Halbleiterbasisbauteil angeordneten gestapelten Halbleiterbauteil existieren, sodass bei nachrichtentechnischem Einsatz Laufzeitunterschiede und ein Übersprechen bei der Kopplung von Hochfrequenzsignalen auftreten können.
  • Eine weitere Variante, um Halbleiterbauteile aufeinander zu stapeln, besteht in der Möglichkeit Interposer zu verwenden, die auf ihren Oberseiten Außenkontaktflächen aufweisen, die beliebig an der gesamten Oberfläche verteilt angeordnet sein können, wobei deren Größe und Anordnung der Größe und Anordnung von Außenkontakten eines zu stapelnden Halbleiterbauteils entspricht. Auf einer Unterseite des Interposers oder eines Zwischenverbindungsteils sind lotballbasierende 3D-Kontakte angeordnet, die einen derart großen Durchmesser aufweisen, dass der Zwischenraum zwischen Interposer und einem darunter angeordneten Verdrahtungssubstrat eines Halbleiterbauteils mit montiertem Halbleiterchip überbrückt werden kann und die Verbindung über diese großvolumigen 3D-Kontakte zwischen Interposer und Verdrahtungssubstrat des darunter angeordneten Halbleiterbauteils in Randbereichen des Verdrahtungssubstrats ermöglichen.
  • Dazu weisen diese 3D-Kontakte einen Durchmesser auf, der größer ist als die Dicke des Halbleiterchips des darunter angeordneten Halbleiterbauteils, was den Nachteil hat, dass derartige 3D-Kontakte des Interposers nicht beliebig dicht auf den Randbereichen des Verdrahtungssubstrats bzw. des Interposers angeordnet werden können und somit nachteilig in einem weiten Anschlussrastermaß anzuordnen sind. Somit muss eine raumgreifende, relativ hohe Schrittweite für eine Anordnung derartiger 3D-Kontakte vorgesehen werden, damit sich diese nicht berühren. Somit ergibt sich für ein Halbleiterbasisgehäuse aus Verdrahtungssubstrat und Interposer mit 3D-Kontakten ein nachteilig vergrößertes Basisgehäuse, wenn eine ausreichende Anzahl von elektrischen Verbindungen zwischen Interposer und dem Verdrahtungssubstrat im Randbereich desselben sicherzustellen ist.
    •
  • Aufgabe der Erfindung ist es, die Nachteile im Stand der Technik durch ein Halbleiterbasisbauteil mit Verdrahtungssubstrat und Zwischenverdrahtungsplatte für einen Halbleiterbauteilstapel zu überwinden, sowie ein Verfahren zu deren Herstellung anzugeben. Dabei sollen die räumliche Ausdehnung des Basishalbleiterbauteils gegenüber den oben erwähnten Lösungen und die Fertigungskosten der Zwischenverdrahtungsplatte vermindert werden. Ein derart räumlich kompaktes Halbleiterbasisbauteil soll darüber hinaus auf seiner Oberseite Außenkontaktmuster aufweisen, die an unterschiedliche Außenkontaktanordnungen von zu stapelnden Halbleiterbauteilen anpassbar sind.
  • Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein Halbleiterbasisbauteil mit einem Verdrahtungssubstrat und einer Zwischenverdrahtungsplatte für ein Halbleiterbauteil bzw. für ein Halbleitermodul geschaffen. Zwischen dem Verdrahtungssubstrat und der Zwischenverdrahtungsplatte ist ein Halbleiterchip angeordnet, der mit dem Verdrahtungssubstrat elektrisch in Verbindung steht. Während der Halbleiterchip im Zentrum der Oberseite des Verdrah tungssubstrats angeordnet ist, weist das Verdrahtungssubstrat in seinen Randbereichen Kontaktanschlussflächen auf. Die Zwischenverdrahtungsplatte ist eine selbsttragende Verbundplatte, an deren Randseiten abgewinkelte Außenflachleiter angeordnet sind, die mit den Kontaktanschlussflächen auf der Oberseite des Verdrahtungssubstrats elektrisch in Verbindung stehen. Die Oberseite dieser Verdrahtungsplatte setzt sich aus einer Oberseite einer Kunststoffgehäusemasse und aus Oberseiten von Innenflachleitern zusammen. Dabei sind die Oberseiten von Kunststoffgehäusemasse und Innenflachleitern koplanar zueinander ausgerichtet.
  • Dieses Halbleiterbasisbauteil hat den Vorteil, dass auf seiner Oberseite mit den koplanar ausgerichteten Oberseiten von Innenflachleitern und Kunststoffgehäusemasse ein Halbleiterbauteil mit Außenkontakten gestapelt werden kann, dessen Größe und Anordnung unabhängig von dem Außenkontaktmuster des Halbleiterbasisbauteils ist. Ein weiterer Vorteil besteht darin, dass die Zwischenverdrahtungsplatte mit den aus den Randbereichen herausragenden abgewinkelten Außenflachleitern mittels minimaler Fertigungskosten herstellbar ist, zumal Technologien eingesetzt werden können, die sich in der Fertigung von Halbleiterbauteilen auf der Grundlage von Flachleiterrahmen bewährt haben.
  • Im Prinzip stellt die Zwischenverdrahtungsplatte ein halbiertes Halbleiterbauteil mit herkömmlicher Flachleitertechnologie bereit, wobei die Verbundplatte der Zwischenverdrahtungsplatte den unteren Teil eines derartigen Standardhalbleiterbauteils darstellt. Während in einem standardisierten Halbleiterbauteil auf der Basis der Flachleitertechnologie Innenflachleiter vorhanden sind, auf die von Außen nicht zugegriffen werden kann, wird hier für die Zwischenverdrahtungsplatte nun der Zugriff auf diese Innenflachleiter durch das Ausbilden einer koplanaren Oberseite aus Kunststoffgehäusemasse und Oberseiten von Innenflachleitern in vorteilhafter Weise ermöglicht.
  • In einer bevorzugten Ausführungsform der Erfindung weisen die Oberseiten der Innenflachleiter Außenkontaktanschlussflächen auf. Die Größe und Anordnung dieser Außenkontaktanschlussflächen entsprechen der Größe und Anordnung von Außenkontakten eines zu stapelnden Halbleiterbauteils. Mit dieser Anpassung der Größe und Anordnung der Außenkontaktanschlussflächen auf der Oberseite der Zwischenverdrahtungsplatte ist der Vorteil verbunden, dass im Prinzip jedes beliebige Halbleiterbauteil, insbesondere mit einem BGA-, FBGA- oder LBGA-Gehäuse, auf dem Halbleiterbasisbauteil gestapelt werden kann.
  • Weiterhin ist es vorgesehen, dass eine von dem Halbleiterchip des Halbleiterbasisbauteils abgewandte Unterseite des Verdrahtungssubstrats Außenkontakte des Halbleiterbasisbauteils aufweist, die auf der gesamten Unterseite verteilt angeordnet sind. Damit ist der Vorteil verbunden, dass die Größe und Anordnung der Außenkontakte des Halbleiterbasisbauteils an die Erfordernisse einer Norm einer übergeordneten Schaltungsplatine, wie einem "motherboard" kundenspezifisch angepasst werden kann.
  • Weiterhin kann das Verdrahtungssubstrat eine selbsttragende Isolationsplatte mit einer auf seiner Unterseite und/oder auf seiner Oberseite angeordneten Verdrahtungsstruktur sein. Damit die Verdrahtungsstruktur von beiden Seiten des Verdrahtungssubstrats elektrisch verbunden werden kann, weist das Verdrahtungssubstrat vorzugsweise Durchkontakte durch die selbsttragende Isolationsplatte auf. Derartige Durchkontakte können auf ihren Innenwänden metallisierte Durchgangslöcher durch die Verdrahtungsplatte sein. Ein Vorteil, eines derartigen Verdrahtungssubstrats ist es, dass es in Form eines Verdrahtungsstreifens mehrere Halbleiterbasisbauteilpositionen aufweisen kann, sodass gleich für mehrere Halbleiterbasisbauteile gemeinsame Fertigungsschritte parallel in einer Massenproduktion durchgeführt werden können.
  • In einer weiteren Ausführungsform der Erfindung ist es vorgesehen, dass die Kunststoffgehäusemasse der Zwischenverdrahtungsplatte einen Halbleiterchip ausweist, der in der Weise in die Kunststoffgehäusemasse der Zwischenverdrahtungsplatte eingebettet ist, dass seine Kontaktflächen koplanar mit der Oberseite der Zwischenverdrahtungsplatte ausgerichtet sind. Dieses hat den Vorteil, dass der Halbleiterchip, der in der Zwischenverdrahtungsplatte eingebettet ist, mit den Außenkontakten eines auf dem Basishalbleiterbauteil zu stapelnden Halbleiterbauteils ohne zusätzliche Fertigungsschritte verbunden werden kann. Außerdem ist es möglich, anstelle des Halbleiterchips eine passende elektronische Bauteilkomponente wie einen Widerstand, einen Kondensator oder eine Spule einzubetten, deren Elektroden koplanar mit der Oberseite der Zwischenverdrahtungsplatte ausgerichtet sind, sodass auch diese Bauteilkomponenten mit einem zu stapelnden Halbleiterbauteil auf dem Halbleiterbasisbauteil elektrisch in Verbindung stehen.
  • Weiterhin ist es in vorteilhafter Weise vorgesehen, dass der Halbleiterchip zwischen der Zwischenverdrahtungsplatte und dem Verdrahtungssubstrat ein Speicherchip, insbesondere ein DRAM (Direct Access Memory) oder einen Flash-Speicher aufweist. Diese Speichertypen sind heute weit verbreitet und stehen als Halbleiterchip mit Flipchip-Kontakten zur Verfü gung, sodass das Verdrahtungssubstrat die Aufgabe übernimmt, das enge Anschlussraster der Flipchip-Kontakte auf ein weites Anschlussraster eines "Motherboards" umzusetzen. Unter einem „engen" Anschlussraster wird in diesem Zusammenhang ein Mittenabstand p zwischen den Flipchip-Kontakten von 20 μm ≤ p ≤ 120 μm (Mikrometer) verstanden. Unter dem Ausdruck „weitem" Anschlussraster wird in diesem Zusammenhang ein Mittenabstand p von ca. 100 μm ≤ p ≤ 1.000 μm verstanden.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung weist der Halbleiterchip ein Logikbauteil, vorzugsweise einen Mikroprozessor auf. In diesem Fall ist der Halbleiterchip mit seiner Rückseite auf dem Verdrahtungssubstrat fixiert und seine auf den Randseiten angeordneten Kontaktflächen der aktiven Oberseite sind über Bondverbindungen mit der Verdrahtungsstruktur des Verdrahtungssubstrats verbunden. Um die Flipchip-Kontakte eines DRAMs oder Flash-Speichers und/oder die Bondverbindungen eines Logikbauteils zu schützen, können vorzugsweise diese Komponenten des Halbleiterbasisbauteils in eine Kunststoffgehäusemasse derart eingebettet sein, dass auf der Unterseite des Halbleiterbasisbauteils die Außenkontakte angeordnet sind und auf der Oberseite des Halbleiterbasisbauteils die Außenkontaktanschlussflächen für ein gestapeltes Halbleiterbauteil zugänglich sind und nicht von Kunststoffgehäusemasse bedeckt sind.
  • Ein weiterer Aspekt der Erfindung betrifft einen Halbleiterbauteilstapel, der als unteres Halbleiterbauteil ein wie oben beschriebenes Halbleiterbasisbauteil aufweist und über die Außenkontaktanschlussflächen der Zwischenverdrahtungsplatte des Halbleiterbasisbauteils mit einem gestapelten Halbleiterbauteil elektrisch in Verbindung steht. In einer weiteren Ausführungsform eines derartigen Halbleiterbauteilstapels kann das obere Halbleiterbauteil einen internen Halbleiterchipstapel in einer Kunststoffgehäusemasse aufweisen. Über Außenkontakte auf der Unterseite des Halbleiterbauteils ist der interne Halbleiterchipstapel mit den Außenkontaktanschlussflächen des Halbleiterbasisbauteils bzw. mit den Außenkontaktanschlussflächen der Zwischenverdrahtungsplatte des darunter angeordneten Halbleiterbasisbauteils elektrisch verbunden. Mit einem derartigen internen Halbleiterchipstapel kann die Speicherkapazität eines derartigen Halbleiterbauteilstapels aus Speicherchips entsprechend erhöht werden. Ferner ist es möglich, Logikbauteile in Form von Logikhalbleiterchips mit Speicherhalbleiterchips im internen Halbleiterspeicher zu kombinieren, um die Flexibilität des Halbleiterbauteilstapels zu erhöhen.
  • Dazu kann das Halbleiterbasisbauteil einen digitalen Signalprozessor als Halbleiterchip mit Flipchip-Kontakten in einem BGA-, FBGA- oder LBGA-Gehäuse zum Aufbringen auf eine übergeordnete Schaltungsplatine aufweisen. Während der Halbleiterchip des Halbleiterbasisbauteils mit Flipchip-Kontakten ausgestattet ist, kann das Halbleiterbasisbauteil auf seiner Oberseite eine Außenkontaktflächenanordnung für das Anbringen eines gestapelten Halbleiterbauteils, das ebenfalls ein BGA-, FBGA- oder LBGA-Gehäuse aufweist, besitzen.
  • Wenn das gestapelte Halbleiterbauteil einen internen Chipstapel aufweist, so kann dieser vorzugsweise mit SGRAM oder GRAM als einem unteren internen Halbleiterchip ausgestattet und mit einer BGA-Außenkontaktstruktur elektrisch verbunden sein und als oberen internen Halbleiterchip einen Flash-Speicher aufweisen, wobei der Flash-Speicher mit seiner Rückseite im Zentrum auf der aktiven Oberseite des unteren internen Halbleiterchips angeordnet ist. Diese ist eine relativ preiswerte Lösung um unterschiedliche Speichertypen in einem Halbleiterstapel zu kombinieren.
  • Ein Verfahren zur Herstellung eines Halbleiterbasisbauteils für einen Halbleiterbauteilstapel weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein Verdrahtungssubstratstreifen mit mehreren in Zeilen und/oder Spalten angeordneten Halbleiterbauteilpositionen hergestellt. Anschließend werden Halbleiterchips auf den Verdrahtungssubstratstreifen in einzelnen Halbleiterbauteilpositionen unter Freilassung von Randbereichen des Verdrahtungssubstratstreifens auf der Oberseite des Verdrahtungssubstratstreifens fixiert. Dabei wird der Halbleiterchip mit Verdrahtungsstrukturen in den Halbleiterbauteilpositionen des Substratstreifens elektrisch verbunden.
  • Zeitlich relativ unabhängig von der Herstellung des Substratstreifens können die Zwischenverdrahtungsplatten mit angewinkelten Außenflachleitern auf ihren Randseiten und Außenkontaktanschlussflächen auf ihren Oberseiten hergestellt werden. Anschließend werden diese Zwischenverdrahtungsplatten in den Halbleiterbauteilpositionen des Verbindungssubstrats unter Verbinden der abgewinkelten Außenflachleiter mit Verdrahtungsstrukturen in den Halbleiterbauteilpositionen aufgebracht. Danach kann der Verdrahtungssubstratstreifen in mehrere einzelne Halbleiterbasisbauteile aufgetrennt werden.
  • Dieses Verfahren hat den Vorteil, dass das Herstellen der Zwischenverdrahtungsplatte mit abgewinkelten Außenflachleitern mithilfe bewährter Techniken kostengünstig durchgeführt werden kann. Darüber hinaus hat das Verfahren den Vorteil, dass ein Halbleiterbasisbauteil entsteht, das auf seiner Oberseite komplette Halbleiterbauteile aufnehmen kann, da es möglich ist, die Anschlussstruktur der Zwischenverdrahtungsplatte genau auf das zu stapelnde Halbleiterbauteil und insbesondere auf die Anordnung und Größe der Außenkontakte des zu stapelnden Halbleiterbauteils abzustimmen. Vor in einem Auftrennen des Verdrahtungssubstratstreifens kann dieser auf seiner Unterseite noch mit Außenkontakten in den jeweiligen Halbleiterbauteilpositionen für das zu bildende Halbleiterbasisbauteil ausgestattet werden. Andererseits ist es auch möglich, die Außenkontakte in Form von Lotkugeln erst nach dem Auftrennen des Verdrahtungssubstratstreifens anzubringen.
  • Das Herstellen der Zwischenverdrahtungsplatte mit abgewinkelten Außenflachleitern kann mit folgenden Verfahrensschritten durchgeführt werden. Zunächst wird ein Flachleiterrahmen mit mehreren Positionen für Zwischenverdrahtungsplatten mit entsprechenden Innenflachleitern hergestellt. Die Innenflachleiter gehen in abwinkelbare Außenflachleiter über, wobei die freien Enden der Innenflachleiter Außenkontaktanschlussflächen aufweisen. Diese Außenkontaktanschlussflächen werden in Größe und Anordnung der Größe und Anordnung von Außenkontakten eines zu stapelnden Halbleiterbauteils angepasst. Anschließend werden die Innenflachleiter unter Freilassen der Außenkontaktanschlussflächen in eine Kunststoffgehäusemasse eingebettet, wobei die Außenkontaktanschlussflächen koplanar mit einer Oberseite einer Kunststoffgehäusemasse ausgerichtet werden. Nach dem Aufbringen der Kunststoffgehäusemasse bspw. mittels Spritzgussverfahren kann der Flachleiterrahmen unter Abwinkeln der Außenflachleiter in einzelne Zwischenverdrahtungsplatten aufgetrennt werden.
  • Dieses Verfahren ist relativ kostengünstig herzustellen und das Spritzgusswerkzeug für das Einbringen der Kunststoffgehäusemasse ist lediglich an die Geometrie der Zwischenver drahtungsplatten anzupassen. Dabei wird der Flachleiterrahmen in die Spritzgussform eingelegt und auf dem Flachleiterrahmen werden mehrere Verbundplatten in den Positionen für Zwischenverdrahtungsplatten hergestellt, die hauptsächlich aus Innenflachleitern mit ihren Außenkontaktanschlussflächen und der Kunststoffgehäusemasse bestehen. Für ein Spritzgießen in der Spritzgussform bzw. dem Spritzgusswerkzeug werden die Außenkontaktanschlussflächen der Innenflachleiter abgedeckt, um möglichst keine Spritzgussmasse in Form von Kunststoffgehäusemasse auf die freizuhaltenden Außenkontaktanschlussflächen aufzubringen. Sollte dennoch eine teilweise oder vollständige Abdeckung der Außenkontaktanschlussflächen auftreten, so können die Außenkontaktanschlussflächen mittel Laserablation oder durch entsprechende Lösungsmittel für die Kunststoffgehäusemasse von den Kunststoffgehäuseresten befreit werden.
  • Um einen Halbleiterbauteilstapel für ein entsprechendes Halbleitermodul herzustellen, kann auf der Herstellung des Halbleiterbasisbauteils aufgebaut werden. Dazu wird auf die Zwischenverdrahtungsplatte des Halbleiterbasisbauteils mit ihren Außenkontaktanschlussflächen ein weiteres Halbleiterbauteil unter Verbinden der Außenkontakte des zu stapelnden Halbleiterbauteils mit den Außenkontaktanschlussflächen der Zwischenverdrahtungsplatte verbunden.
  • Zusammenfassend ist festzustellen, dass durch die vorliegende Erfindung eine neuartige "lead-frame"-Konstruktion bzw. durch eine neuartige Flachleiterrahmenkonstruktion zur Montage eines oberen Gehäuses eines zu stapelnden Halbleiterbauteils bereitgestellt wird. Diese neuartige Konstruktion besteht quasi aus einem halbseitigen gemoldeten QFP-Gehäuse (quad flat package). Dazu sind die äußeren Kontaktbeinchen in Form von abgewinkelten Außenflachleitern auf Kontaktanschlussflä chen auf einem Substrat des unteren Gehäuses bzw. des Halbleiterbasisbauteils montiert.
  • Die Innenflachleiter bzw. "leadfinger" dienen als Außenkontaktanschlussflächen für das obere Gehäuse. Dazu ist ein Zwischenverdrahtungsträger in Form des halbseitig gemoldeten QFP-Gehäuses auf dem Substrat des unteren Gehäuses mit einem herkömmlichen SMT-Verfahren (surface mountet technic) montiert. Für die Montage können Lötverfahren oder auch Klebetechniken eingesetzt werden. Die gemoldete Unterseite der Zwischenverdrahtungsplatte kann zur mechanischen Stabilisierung auf der Oberseite eines Halbleiterchips, der sich zwischen der Zwischenverdrahtungsplatte und einem Verdrahtungssubstrat befindet verklebt werden. Da die Zwischenverdrahtungsplatte formstabil ist, kann sie auch freitragend auf das Verdrahtungssubstrat des Basisgehäuses montiert sein. Beim Spritzgießen des Zwischenverdrahtungsträgers werden die zu schützenden Oberflächen mit einem Klebefilm oder einer Klebefolie abdichtend geschützt, bevor die Kunststoffgehäusemasse auf den Flachleiterrahmen aufgespritzt wird.
  • Zusammenfassend ergeben sich folgende Vorteile der Erfindung:
    • 1. Das untere Gehäuse kann in Standard-Technologie FCIP-(flip chip in package) oder in BGA-Technik oder mit nur geringen Modifikationen in FBGA-Technik aufgebaut werden. Es müssen dabei lediglich entsprechende Freiflächen den notwenigen Kontaktanschlussflächen im Randbereich eines Verdrahtungssubstrats vorgesehen sein.
    • 2. Die Montage der Zwischenverdrahtungsplatte kann mittels herkömmlicher SMT-Prozesse, die etablierte Verfahren mit einer hohen Ausbeute sind, erfolgen.
    • 3. Das Kontaktraster für das Topgehäuse ist weitgehend frei und flexibel wählbar. Die üblichen Designregeln der Flachleiterrahmenstrukturierung reichen für die notwendigen Kontaktabstände aus.
    • 4. Bei Einsatz des Gegenstandes der Erfindung ist eine Vormontage des gesamten Aufbaus möglich. Diese Vormontage kann aber auch erst beim Kunden durchgeführt werden, der ein Stapeln von Halbleiterbauteilen beabsichtigt.
    • 5. Die Zwischenverdrahtungsplatte, die auch Zwischenträger genannt wird, lässt sich kostengünstig mithilfe der Flachleiterrahmentechnik bzw. "Leadframe-Technik" herstellen.
    • 6. In der Kunststoffgehäusemasse des Zwischenverdrahtungsträgers lässt sich ein zusätzlicher Baustein integrieren.
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt einen schematischen Querschnitt durch eine Zwischenverdrahtungsplatte mit abgewinkelten Außenflachleitern;
  • 2 zeigt einen schematischen Querschnitt eines Halbleiterbasisbauteils gemäß einer ersten Ausführungsform der Erfindung;
  • 3 zeigt einen schematischen Querschnitt eines Halbleiterbauteilstapels mit einem Halbleiterbasisbauteil gemäß 2;
  • 4 zeigt einen schematischen Querschnitt eines Halbleiterbasisbauteils gemäß einer zweiten Ausführungsform der Erfindung;
  • 5 zeigt einen schematischen Querschnitt eines Halbleiterbasisbauteils gemäß einer dritten Ausführungsform der Erfindung.
  • 1 zeigt einen schematischen Querschnitt durch eine Zwischenverdrahtungsplatte 6 eines Flachleiterrahmens 36 mit abgewinkelten Außenflachleitern 14 und 15. Diese Außenflachleiter 14 und 15 ragen aus den Randseiten 12 und 13 der Zwischenverdrahtungsplatte 6 heraus. Die Zwischenverdrahtungsplatte 6 selbst ist freitragend und aus Kunststoffgehäusemasse 25 mittels eines Spritzgusspressverfahrens gepresst worden. Dazu wurde ein Spritzgusswerkzeug eingesetzt, das gleichzeitig mehrere derartiger Zwischenverdrahtungsplatten 6, die über den Flachleiterrahmen 36 zusammenhängen, fertig gestellt werden.
  • Dazu sind Innenflachleiter 19 derart ausgerichtet, dass sie mit ihren Oberseiten 18 und mit der Oberseite 17 der Kunststoffgehäusemasse eine koplanare Fläche bilden. Die Innenflachleiter 19 gehen in die Außenflachleiter 14 und 15 über und weisen an ihren Enden, die in der Kunststoffmasse teilweise eingebettet sind, frei zugängliche Außenkontaktanschlussflächen 20 auf, die mit der Oberseite 17 der Kunststoffgehäusemasse 25 koplanar ausgerichtet sind und mit der Kunststoffgehäusemasse 25 eine Verbundplatte 11 bilden. Diese Verbundplatte 11 zeichnet sich dadurch aus, dass die Größe und Anordnung der auf der Oberseite 16 angeordneten Außenkontaktanschlussflächen 20 jeder beliebigen Größe und Anordnung von Außenkontakten von zu stapelnden Halbleiterbauteilen anpassbar ist und dazu Herstellungsverfahren eingesetzt werden können, die sich in der Halbleitertechnologie bewährt haben.
  • Je nach der Dicke der Kunststoffgehäusemasse 25 können in der Zwischenverdrahtungsplatte 6 auch weitere Komponenten integriert sein, die mit ihren Elektroden die Außenkontaktanschlussflächen 20 der Zwischenverdrahtungsplatte 6 bilden. Dies ist besonders interessant für das zusätzliche Einbetten von diskreten Kondensatoren oder Widerständen in die Kunststoffgehäusemasse 25 der Zwischenverdrahtungsplatte 6, bspw. zur Ausgangsimpedanzanpassung des Halbleiterbasisbauteils.
  • 2 zeigt einen schematischen Querschnitt eines Halbleiterbasisbauteils 1 gemäß einer ersten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen, wie in 1, werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Das in 2 gezeigte Halbleiterbasisbauteil 1 weist die in 1 gezeigte Zwischenverdrahtungsplatte 6 auf, welche mit ihrer Oberseite 16 und den dort angeordneten Außenkontaktanschlussflächen 20 die Oberseite 16 des Halbleiterbasisbauteils 1 bildet. Die Unterseite 23 des Halbleiterbasisbauteils 1 ist gleichzeitig auch Unterseite 23 des Verdrahtungssubstrats 5, wobei die Unterseite 23 Außenkontaktflecken 37 des Halbleiterbasisbauteils 1 aufweist. Diese Außenkontaktflecken 37 weisen Außenkontakte 24 des Halbleiterbasisbauteils 1 und gleichzeitig Außenkontakte 24 an dem Verdrahtungssubstrat 5 auf.
  • Über Durchkontakte 28 sind diese Außenkontakte 24 mit Kontaktanschlussflächen 10 verbunden, die in den Randbereichen 8 und 9 der Oberseite 26 des Verdrahtungssubstrats 5 angeordnet sind. Auf diese Kontaktanschlussflächen 10 sind die Außenflachleiter 14 und 15 der in 1 gezeigten Zwischenverdrahtungsplatte 6 fixiert. Somit sind die Außenkontaktflächen 20 auf der Oberseite 16 des Halbleiterbasisbauteils 1 elektrisch mit den Außenkontakten 24 auf der Unterseite 23 des Halbleiterbasisbauteils 1 verbunden.
  • Zwischen der Zwischenverdrahtungsplatte 6 und dem Verdrahtungssubstrat 5 ist in dieser ersten Ausführungsform der Erfindung ein Halbleiterchip 7 mit Flipchip-Kontakten 34 angeordnet, die über eine Verdrahtungsstruktur 27 des Verdrahtungssubstrats 5 ebenfalls mit den Außenkontakten 24 auf der Unterseite 23 des Halbleiterbasisbauteils 1 und über die Zwischenverdrahtungsplatte 6 mit den Außenkontaktanschlussflächen 20 auf der Oberseite 16 des Halbleiterbasisbauteils 1 elektrisch in Verbindung stehen.
  • Die Flipchip-Kontakte 34 des Halbleiterchips 7 sind durch eine Schicht 38 aus Unterfüllmaterial einem so genannten "Underfiller" vor mechanischen Beschädigungen geschützt, wobei Thermospannungsbelastungen durch diesen Kunststoff abgemildert werden. Zwischen einer Unterseite 39 der Zwischenverdrahtungsplatte 6 und der Rückseite 40 des Halbleiterchips 7 ist eine Klebstoffschicht 41 angeordnet, die dem Halbleiterbasisbauteil Stabilität verleiht. Mit einer gestrichelten Linie ist eine Gehäusekontur 42 angedeutet, die realisiert werden kann, wenn das gezeigte Halbleiterbasisbauteil 1 zusätzlich mit einer Kunststoffgehäusemasse geschützt werden soll. Der Halbleiterchip 7 ist in dieser Ausführungsform der Erfindung ein GDRAM-Speicher für eine Grafikkarte und weist eine Speicherkapazität von mehreren Gigabit auf.
  • 3 zeigt einen schematischen Querschnitt eines Halbleiterbauteilstapels 4 mit einem Halbleiterbasisbauteil 1 gemäß 2. Komponenten mit gleichen Funktionen, wie in den vor hergehenden Figuren, werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Die auf der Oberseite 16 des Halbleiterbasisbauteils 1 zur Verfügung stehenden Enden der Innenflachleiter 19 sind hier zu Außenkontaktanschlussflächen 20 gestaltet und in ihrer Größe und Anordnung an die Größe und Anordnung von Außenkontakten 21 auf der Unterseite 30 des gestapelten Halbleiterbauteils 22 angepasst. Die Außenkontakte 21 des gestapelten Halbleiterbauteils 22 sind auf entsprechenden Außenkontaktflächen auf der Unterseite 32 des gestapelten Halbleiterbauteils 22 ausgebildet. Während der Halbleiterchip 7 des Halbleiterbasisbauteils 1 ein Halbleiterchip 7 mit Flipchip-Kontakten 34 ist, weist das gestapelte Halbleiterbauteil 22 einen Halbleiterchip 43 auf, der mit seiner Rückseite 44 auf einem Verdrahtungssubstrat 45 angeordnet ist und einen Bondkanal 46 auf seiner aktiven Oberseite 47 aufweist. Von dem zentralen Bondkanal 46 gehen Leiterbahnen 33 zu den Randbereichen des Halbleiterchips 43, wobei Bondverbindungen 48 den Halbleiterchip 43 mit dem Verdrahtungssubstrat 45 elektrisch verbinden. Zum Schutz der Bondverbindungen 48 und des Halbleiterchips 43 ist das gestapelte Halbleiterbauteil 22 in einer Kunststoffgehäusemasse 49 des gestapelten Halbleiterbauteils 22 eingebettet. Der Halbleiterbauteilstapel kann über die Außenkontakte 24 in einer BGA-Anordnung mit einer übergeordneten Schaltungsplatine 35 verbunden werden.
  • Mit diesem Ausführungsbeispiel der Erfindung in Form eines Halbleiterchipstapels 4 wird gezeigt, dass mithilfe der Zwischenverdrahtungsplatte 6 beliebige Halbleiterbauteile in ganz unterschiedlichen inneren und äußeren Aufbauten und Gehäusen mit dem Halbleiterbasisbauteil 1 zu einem Halbleiter bauteilstapel 4 kostengünstig und zuverlässig oder einem Halbleitermodul kombiniert werden können.
  • 4 zeigt einen schematischen Querschnitt eines Halbleiterbasisbauteils 2 gemäß einer zweiten Ausführungsform der Erfindung. Der Unterschied zum Halbleiterbasisbauteil 1 der ersten Ausführungsform der Erfindung, wie es in 2 gezeigt wird, ist, dass die Zwischenverdrahtungsplatte 6 freitragend unter Fixieren der abgewinkelten Außenkontakte 14 und 15 auf den Kontaktanschlussflächen 10 des Verdrahtungssubstrats 5 angeordnet ist und nicht durch eine Klebstoffschicht zwischen dem Verbundkörper 11 der Zwischenverdrahtungsplatte 6 und der Oberseite des darunter angeordneten Halbleiterchips verbunden ist.
  • Weiterhin zeigt das zweite Ausführungsbeispiel, dass anstelle eines Halbleiterchips mit Flipchip-Kontakten auch ein Speicherchip 51 mit zentralem Bondkanal 46 und einer internen Verdrahtungsstruktur 50 auf der aktiven Oberseite 47 des Halbleiterchips 51 über Bondverbindungen 48 mit dem Verdrahtungssubstrat 5 des Halbleiterbasisbauteils 2 verbunden sein kann. In diesem Fall ist kein Unterfüllmaterial erforderlich, da der Halbleiterchip 51 mit seiner Rückseite 44 direkt auf dem Umverdrahtungssubstrat 5 fixiert werden kann. Jedoch sind zum Schutz der Bondverbindungen 48 und des Halbleiterchips 51, sowie des Bondkanals 46 diese Komponenten des Halbleiterbasisbauteils 2 in einer Kunststoffgehäusemasse 49 eingebettet.
  • 5 zeigt einen schematischen Querschnitt eines Halbleiterbasisbauteils 3 gemäß einer dritten Ausführungsform der Erfindung. Die dritte Ausführungsform der Erfindung unterscheidet sich von den vorhergehenden Ausführungsformen der Erfindung dadurch, dass in der Verbundplatte 11 und dort insbesondere in der Kunststoffgehäusemasse 25 eine weitere Bauteilkomponente 29 eingebettet ist, die mit ihren Elektroden 30 Außenkontaktanschlussflächen 20 für ein zu stapelndes Halbleiterbauteil bildet. Wird als zusätzliche Bauteilkomponente 29 ein Halbleiterchip eingesetzt, so können seine Kontaktflächen 31 mit den Innenflachleitern 19 der Zwischenverdrahtungsplatte 6 verbunden sein. Diese dritte Ausführungsform der Erfindung wird bevorzugt dann eingesetzt, wenn passive Schaltungselemente, wie Kondensatoren, Widerstände oder Spulen zusätzlich in das Basishalbleiterbauteil, bspw. zur Impedanzanpassung, eingebaut werden sollen.
    • 1
    Halbleiterbasisbauteil (1. Ausführungsform)
    2
    Halbleiterbasisbauteil (2. Ausführungsform)
    3
    Halbleiterbasisbauteil (3. Ausführungsform)
    4
    Halbleiterbauteilstapel
    5
    Verdrahtungssubstrat
    6
    Zwischenverdrahtungsplatte
    7
    Halbleiterchip
    8
    Randbereich des Verdrahtungssubstrats
    9
    Randbereich des Verdrahtungssubstrats
    10
    Kontaktanschlussfläche
    11
    Verbundplatte
    12
    Randseite der Verbundplatte bzw. der Zwischenver
    drahtungsplatte
    13
    Randseite der Verbundplatte bzw. der Zwischenver
    drahtungsplatte
    14
    abgewinkelte Außenflachleiter
    15
    abgewinkelte Außenflachleiter
    16
    Oberseite der Zwischenverdrahtungsplatte bzw. der
    Verbundplatte bzw. Des Halbleiterbasisbauteils
    17
    Oberseite der Kunststoffgehäusemasse
    18
    Oberseite von Innenflachleitern
    19
    Innenflachleiter
    20
    Außenkontaktanschlussfläche
    21
    Außenkontakte eines oberen bzw. zu stapelnden Halb
    leiterbauteils
    22
    oberes bzw. zu stapelndes Halbleiterbauteil
    23
    Unterseite des Verdrahtungssubstrats bzw. des Halb
    leiterbasisbauteils
    24
    Außenkontakte des Verdrahtungssubstrats bzw. des
    Halbleiterbasisbauteils
    25
    Kunststoffgehäusemasse der Zwischenverdrahtungs
    platte
    26
    Oberseite des Verdrahtungssubstrats
    27
    Verdrahtungsstruktur des Verdrahtungssubstrats
    28
    Durchkontakte des Verdrahtungssubstrats
    29
    Halbleiterchip bzw. Bauteilkomponente in der Zwi
    schenverdrahtungsplatte
    30
    Elektroden
    31
    Kontaktfläche des Halbleiterchips in der Zwischen
    verdrahtungsplatte
    32
    Unterseite des gestapelten Halbleiterbauteils
    33
    Leiterbahnen des gestapelten Halbleiterbauteils
    34
    Flipchip-Kontakte des Halbleiterchips 7
    35
    übergeordnete Schaltungsplatine
    36
    Flachleiterrahmen
    37
    Außenkontaktflecken
    38
    Schicht aus Unterfüllmaterial
    39
    Unterseite der Zwischenverdrahtungsplatte
    40
    Rückseite des Halbleiterchips 7
    41
    Klebstoffschicht
    42
    Gehäusekontur
    43
    Halbleiterchip
    44
    Rückseite eines Halbleiterchips
    45
    Verdrahtungssubstrat des gestapelten Halbleiterbau
    teils
    46
    Bondkanal
    47
    aktive Oberseite eines Halbleiterchips
    48
    Bondverbindung
    49
    Kunststoffgehäusemasse des gestapelten Halbleiter
    bauteils
    50
    interne Verdrahtungsstruktur
    51
    Halbleiterchip bzw. Speicherchip

Claims (19)

  1. Halbleiterbasisbauteil mit Verdrahtungssubstrat (5) und Zwischenverdrahtungsplatte (6) für einen Halbleiterbauteilstapel (4), wobei zwischen Verdrahtungssubstrat (5) und Zwischenverdrahtungsplatte (6) ein Halbleiterchip (7) angeordnet ist, der mit dem Verdrahtungssubstrat (5) elektrisch in Verbindung steht, wobei das Verdrahtungssubstrat (5) auf seiner Oberseite (26) in seinen Randbereichen (8, 9) Kontaktanschlussflächen (10) aufweist, und wobei die Zwischenverdrahtungsplatte (6) eine selbsttragende Verbundplatte (11) ist, an deren Randseiten (12, 13) abgewinkelte Außenflachleiter (14, 15) angeordnet sind, wobei sich die Oberseite (16) der Verbundplatte (11) aus einer Oberseite (17) einer Kunststoffgehäusemasse (25) und aus Oberseiten (18) von Innenflachleitern (19) zusammensetzt, welche koplanar zueinander ausgerichtet sind.
  2. Halbleiterbasisbauteil nach Anspruch 1, dadurch gekennzeichnet, dass die Innenflachleiter (19) in die Außenflachleiter (14, 15) übergehen und die abgewinkelten Außenflachleiter (14, 15) mit den Kontaktanschlussflächen (10) auf den Randbereichen (8, 9) des Verdrahtungssubstrats (5) elektrisch in Verbindung stehen.
  3. Halbleiterbasisbauteil nach Anspruch 1 oder nach Anspruch 2, dadurch gekennzeichnet, dass die Oberseiten (18) der Innenflachleiter (19) Außenkontaktanschlussflächen (20) aufweisen, deren Größe und An ordnung der Größe und Anordnung von Außenkontakten (21) eines zu stapelnden Halbleiterbauteils (22) entspricht.
  4. Halbleiterbasisbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine von dem Halbleiterchip (7) abgewandte Unterseite (23) des Verdrahtungssubstrats (5) Außenkontakte (24) des Halbleiterbasisbauteils (1) aufweist, die auf der gesamten Unterseite (23) verteilt angeordnet sind.
  5. Halbleiterbasisbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Verdrahtungssubstrat (5) auf seiner Oberseite (26) und/oder auf seiner Unterseite (23) eine Verdrahtungsstruktur (27) aufweist, die mit Durchkontakten (28) durch das Verdrahtungssubstrat (5) elektrisch verbunden ist.
  6. Halbleiterbasisbauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass in die Kunststoffgehäusemasse (25) der Zwischenverdrahtungsplatte (6) ein Halbleiterchip (29) eingebettet ist, dessen Kontaktflächen (31) koplanar mit der Oberseite (16) der Zwischenverdrahtungsplatte (6) ausgerichtet sind.
  7. Halbleiterbasisbauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass in die Kunststoffgehäusemasse (25) der Zwischenverdrahtungsplatte (6) eine passive elektronische Bauteilkomponente eingebettet ist, deren Elektroden (30) koplanar mit der Oberseite (16) der Zwischenverdrahtungsplatte (6) ausgerichtet sind.
  8. Halbleiterbasisbauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der Halbleiterchip (7) einen Speicherchip vorzugsweise einen DRAM oder einen Flash-Speicher aufweist.
  9. Halbleiterbasisbauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der Halbleiterchip (7) ein Logikbauteil vorzugsweise einen Mikroprozessor aufweist.
  10. Halbleiterbauteilstapel, der als unteres Halbleiterbauteil ein Halbleiterbasisbauteil (1) gemäß einem der Ansprüche 1 bis 9 aufweist.
  11. Halbleiterbauteilstapel nach Anspruch 10 dadurch gekennzeichnet, dass ein oberes Halbleiterbauteil (22) einen internen Halbleiterchipstapel in einem Kunststoffgehäuse (33) aufweist und über Außenkontakte (21) auf seiner Unterseite (32) mit den Außenkontaktanschlussflächen (20) einer Zwischenverdrahtungsplatte (6) eines darunter angeordneten Halbleiterbasisbauteils (1) des Halbleiterbauteilstapels (4) elektrisch verbunden ist.
  12. Halbleiterbauteilstapel nach Anspruch 10 oder Anspruch 11 dadurch gekennzeichnet, dass das Halbleiterbasisbauteil (1) einen digitalen Signalprozessor als Halbleiterchip (7) mit Flipchip-Kontakten (34) in einem BGA-, FBGA- oder LBGA-Gehäuse zum Aufbrin gen auf eine übergeordnete Schaltungsplatine (35) aufweist und auf seiner Oberseite (16) eine Außenkontaktflächenanordnung für das Aufbringen eines gestapelten Halbleiterbauteils (22) in BGA-, FBGA- oder LBGA-Gehäuse aufweist.
  13. Halbleiterbauteilstapel nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, dass das gestapelte Halbleiterbauteil (22) einen internen Chipstapel aufweist mit einem SDRAM oder DRAM als unteren internen Halbleiterchip und einer BGA-Außenkontaktstruktur, sowie mit einem Flashspeicher als oberen internen Halbleiterchip, wobei der Flashspeicher mit seiner Rückseite im Zentrum auf der aktiven Oberseite des unteren internen Halbleiterchips angeordnet ist.
  14. Verfahren zur Herstellung eines Halbleiterbasisbauteils (1) für einen Halbleiterbauteilstapel (4), wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines Verdrahtungssubstratstreifens mit mehreren in Zeilen und/oder Spalten angeordneten Halbleiterbauteilpositionen; – Aufbringen von Halbleiterchips (7) in den Halbleiterbauteilpositionen unter Freilassung von Randbereichen (8, 9) des Verdrahtungssubstratstreifens und unter elektrischem Verbinden der Halbleiterchips (7) mit Verdrahtungsstrukturen (27) in den Halbleiterbauteilpositionen; – Herstellen von Zwischenverdrahtungsplatten (6) mit abgewinkelten Außenflachleitern (14, 15) und Außenkontaktanschlussflächen (20) auf ihren Oberseiten (16); – Aufbringen von Zwischenverdrahtungsplatten (6) in den Halbleiterbauteilpositionen des Verdrahtungssubstrats (5) unter Verbinden der abgewinkelten Außenflachleiter (14, 15) mit Verdrahtungsstrukturen (27) in den Halbleiterbauteilpositionen; – Auftrennen des Verdrahtungssubstratstreifens in mehrere einzelne Halbleiterbasisbauteile (1).
  15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass das Herstellen von Zwischenverdrahtungsplatten (6) mit abgewinkelten Außenflachleitern (14, 15) nachfolgende Verfahrenschritte aufweist: – Herstellen eines Flachleiterrahmens (36) mit mehreren Positionen für Zwischenverdrahtungsplatten (6) mit Innenflachleitern (19), die in abwinkelbare Außenflachleiter (14, 15) übergehen, wobei die freien Enden der Innenflachleiter (19) Außenkontaktanschlussflächen (20) aufweisen, die in Größe und Anordnung der Größe und Anordnung von Außenkontakten (21) eines zu stapelnden Halbleiterbauteils (22) entsprechen; – Einbetten der Innenflachleiter (19) unter Freilassen der Außenkontaktanschlussflächen (20) in eine Kunststoffgehäusemasse (25) und unter koplanarer Ausrichtung der Außenkontaktanschlussflächen (20) mit einer Oberseite (17) der Kunststoffgehäusemasse (25); – Auftrennen des Flachleiterrahmens (36) unter Abwinkeln der Außenflachleiter (14, 15) in einzelne Zwischenverdrahtungsplatten (6).
  16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass das Einbetten der Innenflachleiter (19) unter Freilassen der Außenkontaktanschlussflächen (20) in eine Kunststoffgehäusemasse (25) mittels Spritzgießen der Kunststoffgehäusemasse (25) in eine Spritzgussform mit darin angeordnetem Flachleiterrahmen (36) erfolgt.
  17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass in die Spritzgussform zunächst der Flachleiterrahmen (36) unter Abdeckung der Außenkontaktanschlussflächen (20) der Innenflachleiter (19) eingelegt wird und anschließend ein Epoxidharz eingespritzt wird.
  18. Verfahren nach Anspruch 16 oder Anspruch 17, dadurch gekennzeichnet, dass nach dem Spritzgießen die Außenkontaktanschlussflächen (20) der Innenflachleiter (19) mittels Laserablation oder durch Lösungsmittel von Gehäusekunststoffresten befreit werden.
  19. Verfahren zur Herstellung eines Halbleiterbauteilstapels (4) als Halbleitermodul, das folgende Verfahrenschritte aufweist: – Herstellen eines Halbleiterbasisbauteils (1) nach einem der Ansprüche 14 bis 18; – Aufbringen eines Halbleiterbauteils (22) auf die Zwischenverdrahtungsplatte (6) des Halbleiterbasisbauteils (1) unter Verbinden der Außenkontakte (21) des Halbleiterbauteils (22) mit den Außenkontaktanschlussflächen (20) der Zwischenverdrahtungsplatte (6).
DE102004036909A 2004-07-29 2004-07-29 Halbleiterbasisbauteil mit Verdrahtungssubstrat und Zwischenverdrahtungsplatte für einen Halbleiterbauteilstapel sowie Verfahren zu deren Herstellung Expired - Fee Related DE102004036909B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102004036909A DE102004036909B4 (de) 2004-07-29 2004-07-29 Halbleiterbasisbauteil mit Verdrahtungssubstrat und Zwischenverdrahtungsplatte für einen Halbleiterbauteilstapel sowie Verfahren zu deren Herstellung
US11/572,873 US8659135B2 (en) 2004-07-29 2005-07-21 Semiconductor device stack and method for its production
PCT/DE2005/001295 WO2006012846A1 (de) 2004-07-29 2005-07-21 Halbleiterbasisbauteil mit verdrahtungssubstrat und zwischenverdrahtungsplatte für einen halbleiterbauteilstapel sowie verfahren zu deren herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004036909A DE102004036909B4 (de) 2004-07-29 2004-07-29 Halbleiterbasisbauteil mit Verdrahtungssubstrat und Zwischenverdrahtungsplatte für einen Halbleiterbauteilstapel sowie Verfahren zu deren Herstellung

Publications (2)

Publication Number Publication Date
DE102004036909A1 true DE102004036909A1 (de) 2006-03-23
DE102004036909B4 DE102004036909B4 (de) 2007-04-05

Family

ID=34973173

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004036909A Expired - Fee Related DE102004036909B4 (de) 2004-07-29 2004-07-29 Halbleiterbasisbauteil mit Verdrahtungssubstrat und Zwischenverdrahtungsplatte für einen Halbleiterbauteilstapel sowie Verfahren zu deren Herstellung

Country Status (3)

Country Link
US (1) US8659135B2 (de)
DE (1) DE102004036909B4 (de)
WO (1) WO2006012846A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006016345A1 (de) * 2006-04-05 2007-10-18 Infineon Technologies Ag Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
DE102006024147B3 (de) * 2006-05-22 2007-11-29 Infineon Technologies Ag Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008071953A (ja) * 2006-09-14 2008-03-27 Nec Electronics Corp 半導体装置
JP2008078367A (ja) * 2006-09-21 2008-04-03 Renesas Technology Corp 半導体装置
JP5570988B2 (ja) 2007-08-27 2014-08-13 ラティオファーム ゲーエムベーハー Ｇ−ｃｓｆ結合体の液体調製物
US8492884B2 (en) * 2010-06-07 2013-07-23 Linear Technology Corporation Stacked interposer leadframes
US8293572B2 (en) * 2011-01-20 2012-10-23 ADL Engineering Inc. Injection molding system and method of chip package
US8907472B2 (en) 2013-02-07 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC package comprising perforated foil sheet
KR102337876B1 (ko) * 2014-06-10 2021-12-10 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR102468765B1 (ko) * 2017-11-29 2022-11-22 삼성전자주식회사 반도체 패키지 구조체 및 이를 포함하는 반도체 모듈
JP7211267B2 (ja) * 2019-05-29 2023-01-24 株式会社デンソー 半導体パッケージの製造方法
US11542152B2 (en) * 2019-07-29 2023-01-03 Stmicroelectronics, Inc. Semiconductor package with flexible interconnect

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19845316A1 (de) * 1998-05-30 1999-12-02 Lg Semicon Co Ltd Stapelbares Ball-Grid-Array-Halbleitergehäuse und Verfahren zu dessen Herstellung
US6313522B1 (en) * 1998-08-28 2001-11-06 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices
US20020135982A1 (en) * 2000-03-13 2002-09-26 Kenneth J. Kledzik Electronic module having a three dimensional array of integrated circuit packages
DE10138278C1 (de) * 2001-08-10 2003-04-03 Infineon Technologies Ag Elektronisches Bauteil mit aufeinander gestapelten elektronischen Bauelementen und Verfahren zur Herstellung derselben
US6618267B1 (en) * 1998-09-22 2003-09-09 International Business Machines Corporation Multi-level electronic package and method for making same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI962816A (fi) * 1996-07-11 1998-01-12 Nokia Mobile Phones Ltd Mikropiirimodulien kotelorakenne
TW398163B (en) * 1996-10-09 2000-07-11 Matsushita Electric Ind Co Ltd The plate for heat transfer substrate and manufacturing method thereof, the heat-transfer substrate using such plate and manufacturing method thereof
JP3834426B2 (ja) * 1997-09-02 2006-10-18 沖電気工業株式会社 半導体装置
JP2001015629A (ja) * 1999-06-29 2001-01-19 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
KR100421774B1 (ko) * 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
JP3830726B2 (ja) 2000-04-26 2006-10-11 松下電器産業株式会社 熱伝導基板とその製造方法およびパワーモジュール
US6531784B1 (en) * 2000-06-02 2003-03-11 Amkor Technology, Inc. Semiconductor package with spacer strips
US6607937B1 (en) * 2000-08-23 2003-08-19 Micron Technology, Inc. Stacked microelectronic dies and methods for stacking microelectronic dies
JP3722209B2 (ja) 2000-09-05 2005-11-30 セイコーエプソン株式会社 半導体装置
DE10142117A1 (de) * 2001-08-30 2003-03-27 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
US7081373B2 (en) 2001-12-14 2006-07-25 Staktek Group, L.P. CSP chip stack with flex circuit
JP2003204039A (ja) * 2002-01-04 2003-07-18 Mitsubishi Electric Corp 半導体装置
SG120879A1 (en) * 2002-08-08 2006-04-26 Micron Technology Inc Packaged microelectronic components
JP2004111656A (ja) 2002-09-18 2004-04-08 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
SG114585A1 (en) * 2002-11-22 2005-09-28 Micron Technology Inc Packaged microelectronic component assemblies
US6861288B2 (en) * 2003-01-23 2005-03-01 St Assembly Test Services, Ltd. Stacked semiconductor packages and method for the fabrication thereof
TWI235469B (en) * 2003-02-07 2005-07-01 Siliconware Precision Industries Co Ltd Thermally enhanced semiconductor package with EMI shielding
US6977431B1 (en) * 2003-11-05 2005-12-20 Amkor Technology, Inc. Stackable semiconductor package and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19845316A1 (de) * 1998-05-30 1999-12-02 Lg Semicon Co Ltd Stapelbares Ball-Grid-Array-Halbleitergehäuse und Verfahren zu dessen Herstellung
US6313522B1 (en) * 1998-08-28 2001-11-06 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices
US6618267B1 (en) * 1998-09-22 2003-09-09 International Business Machines Corporation Multi-level electronic package and method for making same
US20020135982A1 (en) * 2000-03-13 2002-09-26 Kenneth J. Kledzik Electronic module having a three dimensional array of integrated circuit packages
DE10138278C1 (de) * 2001-08-10 2003-04-03 Infineon Technologies Ag Elektronisches Bauteil mit aufeinander gestapelten elektronischen Bauelementen und Verfahren zur Herstellung derselben

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006016345A1 (de) * 2006-04-05 2007-10-18 Infineon Technologies Ag Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
US7795727B2 (en) 2006-04-05 2010-09-14 Infineon Technologies Ag Semiconductor module having discrete components and method for producing the same
DE102006024147B3 (de) * 2006-05-22 2007-11-29 Infineon Technologies Ag Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben

Also Published As

Publication number Publication date
US8659135B2 (en) 2014-02-25
DE102004036909B4 (de) 2007-04-05
WO2006012846A1 (de) 2006-02-09
US20070278639A1 (en) 2007-12-06

Similar Documents

Publication Publication Date Title
DE102004022884B4 (de) Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
DE10360708B4 (de) Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
DE10259221B4 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
WO2006012846A1 (de) Halbleiterbasisbauteil mit verdrahtungssubstrat und zwischenverdrahtungsplatte für einen halbleiterbauteilstapel sowie verfahren zu deren herstellung
DE60309422T2 (de) Multichip-modul und Herstellungsverfahren
DE69735157T2 (de) Kugelmatrixmodul
DE102009044712B4 (de) Halbleiter-Bauelement
DE102005043557B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
DE102006001767B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
WO1996009646A1 (de) Polymer stud grid array
DE102008048420A1 (de) Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
DE19801312A1 (de) Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
DE10250538A1 (de) Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung
DE10142120A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE10209922A1 (de) Elektronisches Modul, Nutzen mit zu vereinzelnden elektronischen Modulen und Verfahren zu deren Herstellung
WO2005081316A2 (de) Halbleiterbauteil mit einem umverdrahtungssubstrat und verfahren zur herstellung desselben
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
WO2000048249A1 (de) Halbleiterbauelement mit einem chipträger mit öffnungen zur kontaktierung
DE102004001829A1 (de) Halbleitervorrichtung
DE102005041452A1 (de) Dreidimensional integrierte elektronische Baugruppe
WO2004003991A2 (de) Elektronisches bauteil mit einer gehäusepackung
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
DE10142117A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE19800928B4 (de) Gehäuse, insbesondere stapelbares Gehäuse, zur Aufnahme von Bauelementen und Verfahren zu dessen Herstellung
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee