KR100825658B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100825658B1
KR100825658B1 KR1020037014744A KR20037014744A KR100825658B1 KR 100825658 B1 KR100825658 B1 KR 100825658B1 KR 1020037014744 A KR1020037014744 A KR 1020037014744A KR 20037014744 A KR20037014744 A KR 20037014744A KR 100825658 B1 KR100825658 B1 KR 100825658B1
Authority
KR
South Korea
Prior art keywords
electrode
substrate
interposer substrate
semiconductor device
chip
Prior art date
Application number
KR1020037014744A
Other languages
English (en)
Other versions
KR20040030610A (ko
Inventor
타카오카유지
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20040030610A publication Critical patent/KR20040030610A/ko
Application granted granted Critical
Publication of KR100825658B1 publication Critical patent/KR100825658B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Wire Bonding (AREA)

Abstract

인터포저 기판을 사용한 멀티 칩 모듈을 소형화하는 반도체 장치 및 그 제조 방법이다. 인터포저 기판(1)을 관통하는 매립 전극(4)을 설치하여, 그 한쪽 끝 측을 디바이스 칩(10)이 플립 실장되는 접속 전극(2)과 접속시키고, 다른쪽 끝 측에 설치한 범프 전극(5)을 개재시켜 도시되어 있지 않은 실장 기판에 접속하는 구조, 즉, 실장 기판에 접속하는 전극을 인터포저 기판(1)의 이면 측으로부터 인출하도록 하였기 때문에, 멀티 칩 모듈을 소형화하는 것이 가능하도록 되어 있다.
인터포저 기판, 접속 전극, 디바이스 칩, 범프 전극, 매립 전극

Description

반도체 장치 및 그 제조 방법{Semiconductor device and its manufacturing method}
본 발명은 멀티 칩 모듈에 사용하기 적합한 반도체 장치 및 그 제조 방법에 관한 것이다.
최근, CSP(Chip Size Package) 구조의 디바이스 칩을 기판 상에 복수 실장하거나, 인터포저(interposer) 기판 상에 복수의 디바이스 칩을 플립 칩 실장하여 멀티 칩 모듈이라고 하는 반도체 장치를 구성하는 기술이 알려져 있다. 인터포저 기판 상에 디바이스 칩을 플립 칩 실장하는 기술에 대해서는, 예를 들면, 특개 2000-164635호 공보에 개시되어 있다.
그런데, 인터포저 기판을 사용하여 멀티 칩 모듈을 구성하는 반도체 장치(100)에서는, 도 5의 단면도에 도시하는 바와 같이, 각 디바이스 칩(10, 10)에 형성된 범프(10a)를 인터포저 기판(1) 상의 접속 전극(2)에 접속하는 양태가 된다. 이러한 접속 양태에서는, 각 디바이스 칩(10)간의 배선에 대해서는 미세화할 수 있지만, 반도체 장치(100)를 도시되어 있지 않은 실장 기판에 접속하기 위해서는 인터포저 기판(1) 주변부에 형성되는 접속 단자(T)를 사용하도록 하고 있다.
이 때문에, 인터포저 기판(1) 상에서 접속 단자(T)가 증가할수록 그 접속 단 자(T)를 설치하기 위해 인터포저 기판 면적을 확장하여야만 하여, 멀티 칩 모듈의 소형화를 저지하는 요인이 되고 있다.
그래서 본 발명은 이러한 사정을 감안하여 이루어진 것으로, 인터포저 기판을 사용한 멀티 칩 모듈을 소형화할 수 있는 반도체 장치 및 그 제조 방법을 제공하는 것을 목적으로 하고 있다.
상기 목적을 달성하기 위해, 본 발명에서는, 인터포저 기판 상에 복수의 디바이스 칩을 플립 칩 실장하여 멀티 칩 모듈을 구성하는 반도체 장치에 있어서, 상기 인터포저 기판을 관통하는 매립 전극을 설치하여, 그 한쪽 끝 측을 상기 디바이스 칩이 플립 칩 실장되는 접속 전극과 접속시키고, 다른쪽 끝 측에 범프 전극을 형성한 것을 특징으로 한다.
더욱이 본 발명에서는, 인터포저 기판 상에 복수의 디바이스 칩을 플립 칩 실장하여 멀티 칩 모듈을 구성하는 반도체 장치의 제조 방법으로, 상기 인터포저 기판의 모재가 되는 웨이퍼에 뚫어 설치한 콘택트 홀에 도체를 충전하여 매립 전극을 형성하는 제 1 공정과, 이 매립 전극의 한쪽 끝 측에 접속되는 접속 전극과 상기 디바이스 칩이 플립 실장되는 접속 전극을 포함하는 배선을 상기 웨이퍼 표면에 형성하는 제 2 공정과, 이 제 2 공정에 의해 형성된 접속 전극에 상기 복수의 디바이스 칩을 플립 칩 실장한 후, 상기 매립 전극의 다른쪽 끝이 노출할 때까지 상기 웨이퍼의 이면 측을 절삭 연마하여 상기 인터포저 기판을 형성하는 제 3 공정과, 이 제 3 공정에 의해 다른쪽 끝이 노출된 매립 전극에 범프 전극을 설치하는 제 4 공정을 구비하는 것을 특징으로 한다.
본 발명에서는, 인터포저 기판을 관통하는 매립 전극을 설치하여, 그 한쪽 끝 측을 상기 디바이스 칩이 플립 칩 실장되는 접속 전극과 접속시키고, 다른쪽 끝 측에 범프 전극을 형성하기 때문에, 인터포저 기판의 이면 측으로부터 실장 기판에 접속하는 전극을 인출할 수 있다. 이로써, 멀티 칩 모듈을 소형화하는 것이 가능해진다.
도 1은 일 실시예에 의한 반도체 장치(100)의 구조를 도시하는 단면도.
도 2a 및 도 2b는 반도체 장치(100)의 제조 공정을 설명하기 위한 도면.
도 3a 및 도 3b는 반도체 장치(100)의 제조 공정을 설명하기 위한 도면.
도 4a 내지 도 4c는 반도체 장치(100)의 제조 공정을 설명하기 위한 도면.
도 5는 종래 예를 설명하기 위한 도면.
이하, 도면을 참조하여 본 발명의 일 실시예에 대해서 설명한다. 도 1은 일 실시예에 의한 반도체 장치(100)의 구조를 도시하는 단면도이다. 이 도면에 있어서 상술한 종래 예(도 5 참조)와 공통되는 부분에는 동일 번호를 붙이고, 그 설명을 생략한다.
도 1에 도시하는 반도체 장치(100)가 도 5에 도시한 종래 예와 상위한 점은 인터포저 기판(1)을 관통하는 매립 전극(4)을 설치하여, 그 한쪽 끝 측을 디바이스 칩(10)이 플립 실장되는 접속 전극(2)과 접속시키고, 다른쪽 끝 측에 설치한 범프 전극(5)을 개재시켜 도시되어 있지 않은 실장 기판에 접속하는 구조로 한 것에 있다. 이러한 구조에 의하면, 인터포저 기판(1) 주변부에 형성되는 접속 단자(T)를 불필요로 하기 때문에, 멀티 칩 모듈을 소형화할 수 있다.
다음으로, 도 2a 및 도 2b, 도 3a 및 도 3b, 도 4a 내지 도 4c를 참조하여, 상기 구조에 의한 반도체 장치(100)의 제조 공정에 대해서 설명한다. 본 실시예에 의한 제조 공정에서는, 우선 도 2a에 도시하는 대로, 인터포저 기판(1)의 모재가 되는 예를 들면 실리콘 기판으로 이루어지는 웨이퍼(W)의 표면 측에, 후술하는 콘택트 홀(CH)에 대응하는 개소를 개구하도록 레지스트(R)를 패터닝한다. 다음으로, 이 레지스트(R)를 마스크로 하여 웨이퍼(W)에 에칭 처리를 실시하여, 이로써 도 2b에 도시하는 바와 같이, 깊이 50 내지 100㎛의 콘택트 홀(CH)을 형성한다. 콘택트 홀(CH)을 형성한 후는, 레지스트(R)를 제거하고 나서 웨이퍼(W) 표면 상에 막 두께 3 내지 4㎛의 산화막(3)을 형성한다.
다음으로, 도 3a에 도시하는 바와 같이, 예를 들면 무전해 도금 방법을 사용하여, 구리나 금 또는 그들의 합금 등 양도체(良導體)를 콘택트 홀(CH)에 충전하여 매립 전극(4)을 형성한다. 이렇게 하여 매립 전극(4)이 형성되면, 산화막(3) 또는 매립 전극(4) 상에 복수의 접속 전극(2)을 형성한다(도 3b 참조). 이 후, 도 4a에 도시하는 대로, 각 디바이스 칩(10, 10)의 범프(10a)를 웨이퍼(W) 상에 형성된 접속 전극(2)에 접속하는 플립 칩 실장이 행하여진다.
플립 칩 실장 후, 도 4b에 도시하는 바와 같이, 매립 전극(4)의 바닥면 측이 노출할 때까지 웨이퍼(W)의 이면 측을 백 그라인드에 의해 절삭 연마하고, 이로써 박막화된 인터포저 기판(1)을 형성한다. 그리고, 도 4c에 도시하는 바와 같이, 이 인터포저 기판(1)의 이면 측에 노출하는 매립 전극(4)의 단면에 범프 전극(5)을 설치한 후, 인터포저 기판(1)을 다이싱하여 개별 부재 컷함으로써, 도 1에 도시한 구조에 의한 멀티 칩 모듈의 반도체 장치(100)를 형성한다.
이상과 같이, 본 발명에 의하면, 인터포저 기판(1)을 관통하는 매립 전극(4)을 설치하여, 그 한쪽 끝 측을 디바이스 칩(10)이 플립 실장되는 접속 전극(2)과 접속시키고, 다른쪽 끝 측에 설치한 범프 전극(5)을 개재시켜 도시되어 있지 않은 실장 기판에 접속하는 구조, 즉, 실장 기판에 접속하는 전극을 인터포저 기판(1)의 이면 측으로부터 인출하도록 하였기 때문에, 멀티 칩 모듈을 소형화하는 것이 가능하게 되어 있다.
본 발명에 의하면, 인터포저 기판을 관통하는 매립 전극을 설치하여, 그 한쪽 끝 측을 상기 디바이스 칩이 플립 칩 실장되는 접속 전극과 접속시키고, 다른쪽 끝 측에 범프 전극을 형성하기 때문에, 인터포저 기판의 이면 측으로부터 실장 기판에 접속하는 전극을 인출할 수 있어, 이로써 멀티 칩 모듈을 소형화할 수 있다.
더욱이 본 발명에 의하면, 인터포저 기판의 모재가 되는 웨이퍼에 뚫어 설치한 콘택트 홀에 도체를 충전하여 매립 전극을 형성한 후, 이 매립 전극의 다른쪽 끝이 노출할 때까지 웨이퍼의 이면 측을 절삭 연마하여 인터포저 기판을 형성하기 때문에, 인터포저 기판의 이면 측으로부터 실장 기판에 접속하는 전극을 용이하게 작성할 수 있어, 비용 저감에 기여할 수 있다.

Claims (4)

  1. 삭제
  2. 삭제
  3. 인터포저 기판 상에 복수의 디바이스 칩을 플립 칩 실장하여 멀티 칩 모듈을 구성하는 반도체 장치의 제조 방법에 있어서,
    상기 인터포저 기판의 모재가 되는 웨이퍼에 뚫어 설치한 콘택트 홀에 도체를 충전하여 매립 전극을 형성하는 제 1 공정과,
    상기 매립 전극의 한쪽 끝 측에 접속되는 접속 전극과 상기 디바이스 칩이 플립 실장되는 접속 전극을 포함하는 배선을 상기 웨이퍼 표면에 형성하는 제 2 공정과,
    상기 제 2 공정에 의해 형성된 접속 전극에 상기 복수의 디바이스 칩을 플립 칩 실장한 후, 상기 매립 전극의 다른쪽 끝이 노출할 때까지 상기 웨이퍼의 이면 측을 절삭 연마하여 상기 인터포저 기판을 형성하는 제 3 공정과,
    상기 제 3 공정에 의해 다른쪽 끝이 노출된 매립 전극에 범프 전극을 설치하는 제 4 공정을 구비하는 것을 특징으로 하는, 반도체 장치 제조 방법.
  4. 제 3 항에 있어서,
    상기 인터포저 기판은 실리콘 기판으로 이루어지는 것을 특징으로 하는, 반도체 장치 제조 방법.
KR1020037014744A 2001-05-14 2002-05-10 반도체 장치 및 그 제조 방법 KR100825658B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00143045 2001-05-14
JP2001143045A JP3788268B2 (ja) 2001-05-14 2001-05-14 半導体装置の製造方法
PCT/JP2002/004572 WO2002101831A1 (fr) 2001-05-14 2002-05-10 Dispositif a semi-conducteur et son procede de fabrication

Publications (2)

Publication Number Publication Date
KR20040030610A KR20040030610A (ko) 2004-04-09
KR100825658B1 true KR100825658B1 (ko) 2008-04-29

Family

ID=18989247

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037014744A KR100825658B1 (ko) 2001-05-14 2002-05-10 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US7064005B2 (ko)
JP (1) JP3788268B2 (ko)
KR (1) KR100825658B1 (ko)
TW (1) TWI294655B (ko)
WO (1) WO2002101831A1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI254425B (en) * 2004-10-26 2006-05-01 Advanced Semiconductor Eng Chip package structure, chip packaging process, chip carrier and manufacturing process thereof
JP4581768B2 (ja) * 2005-03-16 2010-11-17 ソニー株式会社 半導体装置の製造方法
JP2006278610A (ja) * 2005-03-29 2006-10-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US20090127702A1 (en) * 2005-06-29 2009-05-21 Koninklijke Philips Electronics, N.V. Package, subassembly and methods of manufacturing thereof
US7474005B2 (en) * 2006-05-31 2009-01-06 Alcatel-Lucent Usa Inc. Microelectronic element chips
US8110899B2 (en) * 2006-12-20 2012-02-07 Intel Corporation Method for incorporating existing silicon die into 3D integrated stack
US8232183B2 (en) * 2007-05-04 2012-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Process and apparatus for wafer-level flip-chip assembly
EP2178113A1 (en) * 2008-10-15 2010-04-21 Nxp B.V. Electronic component and method of manufacturing the same
TWI405311B (zh) * 2008-11-04 2013-08-11 半導體裝置、嵌埋電子元件之封裝結構、及其製法
US8168470B2 (en) * 2008-12-08 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure in substrate for IPD and baseband circuit separated by high-resistivity molding compound
JP5282005B2 (ja) 2009-10-16 2013-09-04 富士通株式会社 マルチチップモジュール
TWI419302B (zh) * 2010-02-11 2013-12-11 Advanced Semiconductor Eng 封裝製程
US9224647B2 (en) * 2010-09-24 2015-12-29 Stats Chippac, Ltd. Semiconductor device and method of forming TSV interposer with semiconductor die and build-up interconnect structure on opposing surfaces of the interposer
US9105492B2 (en) 2012-05-08 2015-08-11 LuxVue Technology Corporation Compliant micro device transfer head
US9034754B2 (en) 2012-05-25 2015-05-19 LuxVue Technology Corporation Method of forming a micro device transfer head with silicon electrode
US8415771B1 (en) * 2012-05-25 2013-04-09 LuxVue Technology Corporation Micro device transfer head with silicon electrode
US20130320565A1 (en) * 2012-05-31 2013-12-05 Broadcom Corporation Interposer Die for Semiconductor Packaging
US8569115B1 (en) 2012-07-06 2013-10-29 LuxVue Technology Corporation Method of forming a compliant bipolar micro device transfer head with silicon electrodes
US8415768B1 (en) 2012-07-06 2013-04-09 LuxVue Technology Corporation Compliant monopolar micro device transfer head with silicon electrode
WO2014008110A1 (en) * 2012-07-06 2014-01-09 LuxVue Technology Corporation Compliant bipolar micro device transfer head with silicon electrodes
US8791530B2 (en) 2012-09-06 2014-07-29 LuxVue Technology Corporation Compliant micro device transfer head with integrated electrode leads
JP2014060185A (ja) 2012-09-14 2014-04-03 Toshiba Corp 半導体装置の製造方法および半導体装置
KR102008014B1 (ko) 2012-10-15 2019-08-06 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9236815B2 (en) 2012-12-10 2016-01-12 LuxVue Technology Corporation Compliant micro device transfer head array with metal electrodes
US9255001B2 (en) 2012-12-10 2016-02-09 LuxVue Technology Corporation Micro device transfer head array with metal electrodes
KR102038488B1 (ko) * 2013-02-26 2019-10-30 삼성전자 주식회사 반도체 패키지의 제조 방법
WO2015130264A1 (en) 2014-02-26 2015-09-03 Intel Corporation Embedded multi-device bridge with through-bridge conductive via signal connection

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01225145A (ja) * 1988-03-04 1989-09-08 Hitachi Ltd 半導体チップキャリアとそれを用いた半導体チップの実装方法
US4922377A (en) 1987-11-16 1990-05-01 Hitachi, Ltd. Module and a substrate for the module
JPH03292761A (ja) * 1990-04-10 1991-12-24 Nec Corp チップキャリヤ
JPH06112271A (ja) * 1992-08-12 1994-04-22 Internatl Business Mach Corp <Ibm> ダイレクト・チップ・アタッチ・モジュール
JPH10233463A (ja) 1997-01-27 1998-09-02 Toshiba Corp 半導体装置およびその製造方法
EP1094511A2 (en) 1999-10-22 2001-04-25 Lucent Technologies Inc. Low profile integrated circuit packages

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5463246A (en) * 1988-12-29 1995-10-31 Sharp Kabushiki Kaisha Large scale high density semiconductor apparatus
US4978639A (en) * 1989-01-10 1990-12-18 Avantek, Inc. Method for the simultaneous formation of via-holes and wraparound plating on semiconductor chips
JPH046875A (ja) * 1990-04-24 1992-01-10 Mitsubishi Materials Corp シリコンウェーハ
JP2839376B2 (ja) * 1991-02-05 1998-12-16 三菱電機株式会社 半導体装置の製造方法
US5270261A (en) * 1991-09-13 1993-12-14 International Business Machines Corporation Three dimensional multichip package methods of fabrication
US5268326A (en) * 1992-09-28 1993-12-07 Motorola, Inc. Method of making dielectric and conductive isolated island
DE4314913C1 (de) * 1993-05-05 1994-08-25 Siemens Ag Verfahren zur Herstellung eines Halbleiterbauelements mit einer Kontaktstrukturierung für vertikale Kontaktierung mit weiteren Halbleiterbauelementen
US5627106A (en) * 1994-05-06 1997-05-06 United Microelectronics Corporation Trench method for three dimensional chip connecting during IC fabrication
BE1008384A3 (nl) * 1994-05-24 1996-04-02 Koninkl Philips Electronics Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen met halfgeleiderelementen gevormd in een op een dragerplak aangebrachte laag halfgeleidermateriaal.
US5646067A (en) * 1995-06-05 1997-07-08 Harris Corporation Method of bonding wafers having vias including conductive material
US5618752A (en) * 1995-06-05 1997-04-08 Harris Corporation Method of fabrication of surface mountable integrated circuits
US5691248A (en) * 1995-07-26 1997-11-25 International Business Machines Corporation Methods for precise definition of integrated circuit chip edges
US5965933A (en) * 1996-05-28 1999-10-12 Young; William R. Semiconductor packaging apparatus
US5807783A (en) * 1996-10-07 1998-09-15 Harris Corporation Surface mount die by handle replacement
KR100377033B1 (ko) * 1996-10-29 2003-03-26 트러시 테크날러지스 엘엘시 Ｉｃ 및 그 제조방법
DE19707887C2 (de) * 1997-02-27 2002-07-11 Micronas Semiconductor Holding Verfahren zum Herstellen und Trennen von elektronischen Elementen mit leitfähigen Kontaktanschlüssen
US6054365A (en) * 1998-07-13 2000-04-25 International Rectifier Corp. Process for filling deep trenches with polysilicon and oxide
US6322903B1 (en) * 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
JP2002016181A (ja) * 2000-04-25 2002-01-18 Torex Semiconductor Ltd 半導体装置、その製造方法、及び電着フレーム
US6683368B1 (en) * 2000-06-09 2004-01-27 National Semiconductor Corporation Lead frame design for chip scale package
US6689640B1 (en) * 2000-10-26 2004-02-10 National Semiconductor Corporation Chip scale pin array
US6506681B2 (en) * 2000-12-06 2003-01-14 Micron Technology, Inc. Thin flip—chip method
US6498381B2 (en) * 2001-02-22 2002-12-24 Tru-Si Technologies, Inc. Semiconductor structures having multiple conductive layers in an opening, and methods for fabricating same
US6717254B2 (en) * 2001-02-22 2004-04-06 Tru-Si Technologies, Inc. Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture
US6593644B2 (en) * 2001-04-19 2003-07-15 International Business Machines Corporation System of a package fabricated on a semiconductor or dielectric wafer with wiring on one face, vias extending through the wafer, and external connections on the opposing face

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4922377A (en) 1987-11-16 1990-05-01 Hitachi, Ltd. Module and a substrate for the module
JPH01225145A (ja) * 1988-03-04 1989-09-08 Hitachi Ltd 半導体チップキャリアとそれを用いた半導体チップの実装方法
JPH03292761A (ja) * 1990-04-10 1991-12-24 Nec Corp チップキャリヤ
JPH06112271A (ja) * 1992-08-12 1994-04-22 Internatl Business Mach Corp <Ibm> ダイレクト・チップ・アタッチ・モジュール
US5313366A (en) 1992-08-12 1994-05-17 International Business Machines Corporation Direct chip attach module (DCAM)
JPH10233463A (ja) 1997-01-27 1998-09-02 Toshiba Corp 半導体装置およびその製造方法
EP1094511A2 (en) 1999-10-22 2001-04-25 Lucent Technologies Inc. Low profile integrated circuit packages

Also Published As

Publication number Publication date
KR20040030610A (ko) 2004-04-09
US7064005B2 (en) 2006-06-20
JP3788268B2 (ja) 2006-06-21
US20040115919A1 (en) 2004-06-17
TWI294655B (ko) 2008-03-11
WO2002101831A1 (fr) 2002-12-19
JP2002343924A (ja) 2002-11-29

Similar Documents

Publication Publication Date Title
KR100825658B1 (ko) 반도체 장치 및 그 제조 방법
KR100938970B1 (ko) 반도체 장치 및 그 제조 방법
US7919875B2 (en) Semiconductor device with recess portion over pad electrode
KR100837269B1 (ko) 웨이퍼 레벨 패키지 및 그 제조 방법
US6022758A (en) Process for manufacturing solder leads on a semiconductor device package
KR100475619B1 (ko) 배선 기판, 반도체 장치 및 배선 기판의 제조 방법
US6020217A (en) Semiconductor devices with CSP packages and method for making them
US5567981A (en) Bonding pad structure having an interposed rigid layer
JP2003532294A (ja) ウェハレベルで集積回路パッケージを形成する方法
KR20070042475A (ko) 반도체 칩 및 반도체 칩의 제조 방법
US20080111223A1 (en) Wafer Level Chip Size Packaged Chip Device With A Double-Layer Lead Structure And Method Of Fabricating The Same
KR20060041997A (ko) 반도체 장치 및 그 제조 방법
JP2009506572A (ja) 相互接続構造を含むマイクロフィーチャ組立品およびそのような相互接続構造を形成するための方法
JP2004193557A (ja) 半導体デバイス
US20060081976A1 (en) Fabrication of semiconductor dies with micro-pins and structures produced therewith
KR20040101924A (ko) 반도체 장치 및 그 제조 방법
JP2002198463A (ja) チップサイズパッケージおよびその製造方法
US7009300B2 (en) Low profile stacked multi-chip package and method of forming same
US6946734B2 (en) Integrated passive components and package with posts
JP3402086B2 (ja) 半導体装置およびその製造方法
CN113540066A (zh) 一种系统级封装结构及封装方法
JP4334397B2 (ja) 半導体装置及びその製造方法
JP4511148B2 (ja) 半導体装置の製造方法
JP2004221351A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20090041988A (ko) 칩 온 칩 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120416

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee