JPH01225145A - 半導体チップキャリアとそれを用いた半導体チップの実装方法 - Google Patents
半導体チップキャリアとそれを用いた半導体チップの実装方法Info
- Publication number
- JPH01225145A JPH01225145A JP4966388A JP4966388A JPH01225145A JP H01225145 A JPH01225145 A JP H01225145A JP 4966388 A JP4966388 A JP 4966388A JP 4966388 A JP4966388 A JP 4966388A JP H01225145 A JPH01225145 A JP H01225145A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- chip
- carrier
- power supply
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims description 37
- 238000007789 sealing Methods 0.000 claims description 17
- 238000001816 cooling Methods 0.000 claims description 16
- 239000004020 conductor Substances 0.000 claims description 9
- 239000000969 carrier Substances 0.000 claims description 4
- 239000002826 coolant Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 abstract description 14
- 239000011229 interlayer Substances 0.000 abstract description 4
- 230000002093 peripheral effect Effects 0.000 abstract 2
- 229910000679 solder Inorganic materials 0.000 description 9
- 239000000498 cooling water Substances 0.000 description 7
- 230000017525 heat dissipation Effects 0.000 description 7
- 239000003507 refrigerant Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
- H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5382—Adaptable interconnections, e.g. for engineering changes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体チップ実装方式に係り、特に複数個の半
導体チップを高密度、低熱抵抗に実装するに好適なチッ
プキャリア並びにそれを用いた実装方法に関する。
導体チップを高密度、低熱抵抗に実装するに好適なチッ
プキャリア並びにそれを用いた実装方法に関する。
最近、大形汎用計算機では高速化、大容量化の要求がま
すます増大し、これに使用される半導体チップ（以下、
チップという）は高速、大集積化が図られてきた。これ
に伴ない大電力消費チップの実装技術、とくに放熱特性
を重視したマルチチップパッケージが開発されている。
すます増大し、これに使用される半導体チップ（以下、
チップという）は高速、大集積化が図られてきた。これ
に伴ない大電力消費チップの実装技術、とくに放熱特性
を重視したマルチチップパッケージが開発されている。
例えば、特開昭５９−３６９４９に記載の実装方式によ
れば、第５図に示すように、チップ１０′は冷媒３０′
を通すことのできる冷却封止２３′にダイボンドされ
、低熱抵抗化が図られている。チップ１０’の信号及び
電源供給線はＩＣリード５１′ を経て、チップキャリ
ア２０′の側壁に設けられたチップキャリア端子５２′
により基板４０′ に電気的に接続されている。
れば、第５図に示すように、チップ１０′は冷媒３０′
を通すことのできる冷却封止２３′にダイボンドされ
、低熱抵抗化が図られている。チップ１０’の信号及び
電源供給線はＩＣリード５１′ を経て、チップキャリ
ア２０′の側壁に設けられたチップキャリア端子５２′
により基板４０′ に電気的に接続されている。
ところで最近の大形計算機では集積度２０００ゲ一ト程
度のチップが使用されるに至っており、その消費電力は
６Ｗ／チツプ、接続点数は１６０点／チップとなってい
る。しかし、チップの高集積化傾向は４年で３〜４倍と
大きく、将来の計算機では大消費電力、多点接続チップ
の実装要求が一層強まり、上記した従来技術では、（１
）放熱特性、（２）接続点数に限界が生じることが予測
され、高密度実装には対応しきれない。
度のチップが使用されるに至っており、その消費電力は
６Ｗ／チツプ、接続点数は１６０点／チップとなってい
る。しかし、チップの高集積化傾向は４年で３〜４倍と
大きく、将来の計算機では大消費電力、多点接続チップ
の実装要求が一層強まり、上記した従来技術では、（１
）放熱特性、（２）接続点数に限界が生じることが予測
され、高密度実装には対応しきれない。
本発明の目的は、上記した（１）、（２）の技術課題を
解決することにあり、その第１の目的は改良された半導
体チップキャリアを提供することにあり、第２の目的は
それを用いた改良された半導体チップの実装方法を提供
、することにある。
解決することにあり、その第１の目的は改良された半導
体チップキャリアを提供することにあり、第２の目的は
それを用いた改良された半導体チップの実装方法を提供
、することにある。
上記本発明の第１の目的は、その表面においては、フリ
ップチップボンディングにより半導体チップが電気的に
接続されて搭載されると共にその裏面においては、内部
配線導体を介して電気的に接続された外部電極端子を有
し、かつ前記外部電極端子を介して基板に電気的に接続
されるキャリア基板と、前記半導体チップの背面に熱的
に接続され、かつその内部に冷媒路を有する冷却封止体
とから成る半導体チップキャリアにおいて、前記キャリ
ア基板の裏面に設けた外部電極端子の配列として、面内
に信号接続部端子を、面周縁に電源接続部端子をそれぞ
れ配設したことを特徴とする半導体チップキャリアによ
って達成される。
ップチップボンディングにより半導体チップが電気的に
接続されて搭載されると共にその裏面においては、内部
配線導体を介して電気的に接続された外部電極端子を有
し、かつ前記外部電極端子を介して基板に電気的に接続
されるキャリア基板と、前記半導体チップの背面に熱的
に接続され、かつその内部に冷媒路を有する冷却封止体
とから成る半導体チップキャリアにおいて、前記キャリ
ア基板の裏面に設けた外部電極端子の配列として、面内
に信号接続部端子を、面周縁に電源接続部端子をそれぞ
れ配設したことを特徴とする半導体チップキャリアによ
って達成される。
なお、フリップチップボンディングとは、周知のとおり
、対向する二つの電極同士をつき合わせ必要に応じ、は
んだを介して接続する方法で、ワイヤを介して接続する
ワイヤボンディングとは区別されるものである。
、対向する二つの電極同士をつき合わせ必要に応じ、は
んだを介して接続する方法で、ワイヤを介して接続する
ワイヤボンディングとは区別されるものである。
そして、上記キャリア基板上には複数個の半導体チップ
が搭載され、それぞれのチップ同士は前記キャリア基板
内の配線導体を介して相互に論理接続されることが望ま
しい。
が搭載され、それぞれのチップ同士は前記キャリア基板
内の配線導体を介して相互に論理接続されることが望ま
しい。
また１本発明の上記第２の目的は、上記第１の目的を達
成する半導体チップキャリアのキャリア基板の裏面に設
けられた外部電極端子を、多層配線基板上の電極パッド
上にフリップチップボンディングにより電気的に接続固
定し、前記多層配線基板上に搭載された複数個の半導体
チップキャリア同士を前記多層配線基板の配線導体を介
して相互に論理接続することを特徴とする半導体チップ
の実装方法により達成することができる。
成する半導体チップキャリアのキャリア基板の裏面に設
けられた外部電極端子を、多層配線基板上の電極パッド
上にフリップチップボンディングにより電気的に接続固
定し、前記多層配線基板上に搭載された複数個の半導体
チップキャリア同士を前記多層配線基板の配線導体を介
して相互に論理接続することを特徴とする半導体チップ
の実装方法により達成することができる。
上記キャリア基板、多層配線基板ともにその内部は多層
配線構造体から構成されるのが好ましく、層間絶縁層を
介して立体的に配線される。つまり各層の面方向につい
てはその層間において平面の回路パターンを構成し、垂
直方向については各層に設けられたスルーホールを通し
て層間の回路を構成する。
配線構造体から構成されるのが好ましく、層間絶縁層を
介して立体的に配線される。つまり各層の面方向につい
てはその層間において平面の回路パターンを構成し、垂
直方向については各層に設けられたスルーホールを通し
て層間の回路を構成する。
また、上記冷却封止体の冷媒路内には、冷却効果を大な
らしめるためフィンを設け、フィン付き冷媒路とするこ
とが望ましく、冷媒としては通常の流体（ガス、液体を
問わず）でよく、一般には水などが実用的である。
らしめるためフィンを設け、フィン付き冷媒路とするこ
とが望ましく、冷媒としては通常の流体（ガス、液体を
問わず）でよく、一般には水などが実用的である。
すなわち、（１）放熱特性の改良における冷却封止体内
に設けられたフィンは、チップに熱接続されている冷却
封止体と冷却（例えば冷却水）と。
に設けられたフィンは、チップに熱接続されている冷却
封止体と冷却（例えば冷却水）と。
の熱接触面積を拡大し、熱伝達特性を向上させる。
これはチップ内部から冷媒までの熱抵抗の低減化、に寄
与し、放熱特性を改良する。また、（２）接続点数の多
点化におけるフリップチップボンディング可能なキャリ
ア基板の採用は、チップ表面全体に配置された５００点
を超えるチップ接続部を歩留りよく一括接続できる。さ
らに、キャリア基板内に設けられたスルーホール及び内
部配線構造体は、共通電源配線の統合化を図りつつキャ
リア基板周縁の電源接続部への接続を可能とする。将来
の大消費電力チップではチップ接続部の半数近くが給電
用として使われるため、接続点数をｌ／１０以下にでき
る共通電源配線の統合化はその接続歩留りを向上させる
。しかも、電源接続部はキャリア基板の周縁に配置され
ているため、キャリア基板の裏面は信号接続部を配置す
るだけでよく、その接続間隔が拡大し接続歩留りが向上
する。複数個のチップを同一キャリア基板上に搭載する
場合は、これらのチップ相互の論理接続をキャリア基板
内で行うことができ、信号接続部の接続点数を更に２／
３程度まで減じることができ、その接続歩留りが向上す
る。
与し、放熱特性を改良する。また、（２）接続点数の多
点化におけるフリップチップボンディング可能なキャリ
ア基板の採用は、チップ表面全体に配置された５００点
を超えるチップ接続部を歩留りよく一括接続できる。さ
らに、キャリア基板内に設けられたスルーホール及び内
部配線構造体は、共通電源配線の統合化を図りつつキャ
リア基板周縁の電源接続部への接続を可能とする。将来
の大消費電力チップではチップ接続部の半数近くが給電
用として使われるため、接続点数をｌ／１０以下にでき
る共通電源配線の統合化はその接続歩留りを向上させる
。しかも、電源接続部はキャリア基板の周縁に配置され
ているため、キャリア基板の裏面は信号接続部を配置す
るだけでよく、その接続間隔が拡大し接続歩留りが向上
する。複数個のチップを同一キャリア基板上に搭載する
場合は、これらのチップ相互の論理接続をキャリア基板
内で行うことができ、信号接続部の接続点数を更に２／
３程度まで減じることができ、その接続歩留りが向上す
る。
以下、本発明の一実施例を第１図及び第２図により説明
する。
する。
第１図は本発明の概念を示す断面図、第２図は同じく第
１図の要部斜視破断図である。ここで。
１図の要部斜視破断図である。ここで。
ｌＯは半導体ＬＳＩチップ（以下単にチップと略称）、
２０は複数個（図では４個の例）のチップ１０を搭載で
きるチップキャリアで、後述するキャリア基板２１と冷
却封止体２３から構成される。 ２１は複数個のチップ
１０を電気的に接続し、内在するスルーホール及び相互
配線により共通電源配線の統合及び上記チップ１０相互
の論理接続（図示せず）をするキャリア基板、２２はキ
ャリア基板２１に内在し、共通電源配線を統合する電源
配線層、２３はチップ１０を外部環境から保護するとと
もに、チップ１０と熱的に接続しその放熱を行う冷却封
止体、２４は冷却封止体２３内に形成されたフィン、３
０は冷媒としての冷却水、３１は冷却水３０をチップキ
ャリア２０に導くための冷却水路、３２は冷却水路３１
とチップキャリア２０を接続するための水コネクタ、３
３は冷却水路を機械的に支持するための冷却水路支持体
、４０は複数個のチップキャリア２０相互を論理接続（
図示せず）し一つのまとまった機能ユニットを構成する
多層配線基板、４１は基板４０全体を機械的に支持する
ための基板支持体、５４はチップｌＯと冷却封止体２３
をはんだ固着しチップｌＯの放熱を確保するための熱接
続部、５５は冷却封止体２３とキャリア基板２１とをは
んだ接合しチップｌＯを外部環境から保護するためのチ
ップ封止部、５１はチップＩＯをフリップチップボンデ
ィングによりキャリア基板２１と接続するためのチップ
接続部、５２はチップキャリア２０相互の論理接続を基
板４０を通して行うための信号接続部、５３はキャリア
基板２１に内在する電源配線層２２に統合された共通電
源配線に外部から基板４０表面を通して給電すると同時
にチップキャリア２０自体を基板４０にはんだ固定する
ための電源接続部、６２は電源接続部５３を通してキャ
リア基板２１に外部から給電するための給電ピン、６１
′は基板４０上に設けられた給電パッド、６１は給電ピ
ン６２に対応するコネクタ、６０はコネクタ６１を通し
て各チップキャリア２０に電力を供給するための給電線
、１００は以上説明した実装系全体を支持するためのフ
レームである。
２０は複数個（図では４個の例）のチップ１０を搭載で
きるチップキャリアで、後述するキャリア基板２１と冷
却封止体２３から構成される。 ２１は複数個のチップ
１０を電気的に接続し、内在するスルーホール及び相互
配線により共通電源配線の統合及び上記チップ１０相互
の論理接続（図示せず）をするキャリア基板、２２はキ
ャリア基板２１に内在し、共通電源配線を統合する電源
配線層、２３はチップ１０を外部環境から保護するとと
もに、チップ１０と熱的に接続しその放熱を行う冷却封
止体、２４は冷却封止体２３内に形成されたフィン、３
０は冷媒としての冷却水、３１は冷却水３０をチップキ
ャリア２０に導くための冷却水路、３２は冷却水路３１
とチップキャリア２０を接続するための水コネクタ、３
３は冷却水路を機械的に支持するための冷却水路支持体
、４０は複数個のチップキャリア２０相互を論理接続（
図示せず）し一つのまとまった機能ユニットを構成する
多層配線基板、４１は基板４０全体を機械的に支持する
ための基板支持体、５４はチップｌＯと冷却封止体２３
をはんだ固着しチップｌＯの放熱を確保するための熱接
続部、５５は冷却封止体２３とキャリア基板２１とをは
んだ接合しチップｌＯを外部環境から保護するためのチ
ップ封止部、５１はチップＩＯをフリップチップボンデ
ィングによりキャリア基板２１と接続するためのチップ
接続部、５２はチップキャリア２０相互の論理接続を基
板４０を通して行うための信号接続部、５３はキャリア
基板２１に内在する電源配線層２２に統合された共通電
源配線に外部から基板４０表面を通して給電すると同時
にチップキャリア２０自体を基板４０にはんだ固定する
ための電源接続部、６２は電源接続部５３を通してキャ
リア基板２１に外部から給電するための給電ピン、６１
′は基板４０上に設けられた給電パッド、６１は給電ピ
ン６２に対応するコネクタ、６０はコネクタ６１を通し
て各チップキャリア２０に電力を供給するための給電線
、１００は以上説明した実装系全体を支持するためのフ
レームである。
上述した構成かられかるように、チップ１０の背面はフ
ィン２４付冷却封止体２３にはんだ固着されているため
、その放熱特性はきわめてよく、チップ当りの消費電力
２０〜３０Ｗのチップを搭載しても充分放熱可能な構造
になっている。また、チップ１０はチップ接続部５１に
フリップチップボンディング方式を採用することにより
多点の一括接続が可能となる。さらにキャリア基板２１
は基板４０との接続点数を減らすために、共通電源配線
を電源配線層２２により統合しキャリア基板２１の周辺
に電源接続部５３として配置した。キャリア基板２１は
上記の他これに搭載されたチップ１０相互の論理接続も
可能とし、基板４０への信号接続部５２点数を減らす役
割をする。すなわち、キャリア基板２１の採用により極
めて多点の接続部を持つチップ１０の接続実装が歩留り
よくできる。
ィン２４付冷却封止体２３にはんだ固着されているため
、その放熱特性はきわめてよく、チップ当りの消費電力
２０〜３０Ｗのチップを搭載しても充分放熱可能な構造
になっている。また、チップ１０はチップ接続部５１に
フリップチップボンディング方式を採用することにより
多点の一括接続が可能となる。さらにキャリア基板２１
は基板４０との接続点数を減らすために、共通電源配線
を電源配線層２２により統合しキャリア基板２１の周辺
に電源接続部５３として配置した。キャリア基板２１は
上記の他これに搭載されたチップ１０相互の論理接続も
可能とし、基板４０への信号接続部５２点数を減らす役
割をする。すなわち、キャリア基板２１の採用により極
めて多点の接続部を持つチップ１０の接続実装が歩留り
よくできる。
ところで、本実施例ではチップ１０を４個搭載するチッ
プキャリア２０について述べたが他の個数でもよい。ま
た冷媒として水以外のものも構成可能である。
プキャリア２０について述べたが他の個数でもよい。ま
た冷媒として水以外のものも構成可能である。
第３図は上記キャリア基板２１を更に具体的に説明する
ための図で、第３図（ａ）はチップが搭載される側のキ
ャリア基板上面斜視図、第３図（ｂ）は断面図、そして
第３図（Ｃ）はキャリア基板の裏面の斜視図をそれぞれ
示す。第３図（ａ）の５１はチップ接続部を構成する電
極パッドで、この例では４個のチップが接続されるパッ
ドパターン５１０が示されている。５５は冷却封止体２
３で封止るチップ封止部を示し、はんだが盛られている
。第３図（ｂ）は、チップ１０の搭載されたキャリア基
板の断面を示しており、チップ接続部５１はフリップチ
ップボンディングによりチップの電極パッド（図示せず
）とはんだを介して電気的に接続されている。キャリア
基板２１の内部は多層配線構造体となっており、各配線
層はスルーホールを介して層間の回路を構成している。
ための図で、第３図（ａ）はチップが搭載される側のキ
ャリア基板上面斜視図、第３図（ｂ）は断面図、そして
第３図（Ｃ）はキャリア基板の裏面の斜視図をそれぞれ
示す。第３図（ａ）の５１はチップ接続部を構成する電
極パッドで、この例では４個のチップが接続されるパッ
ドパターン５１０が示されている。５５は冷却封止体２
３で封止るチップ封止部を示し、はんだが盛られている
。第３図（ｂ）は、チップ１０の搭載されたキャリア基
板の断面を示しており、チップ接続部５１はフリップチ
ップボンディングによりチップの電極パッド（図示せず
）とはんだを介して電気的に接続されている。キャリア
基板２１の内部は多層配線構造体となっており、各配線
層はスルーホールを介して層間の回路を構成している。
この例ではキャリア基板２１のベース２１ａとして、ア
ルミナ、ムライトなどのセラミックスを絶縁層とする多
層配線層（給電用配線導体はタングステン）、その上に
ポリイミドのごとき耐熱性有機絶縁材を層間絶縁層とし
た多層配線層２１ｂ（給電用配線導体は銅やアルミニウ
ムなど）が積層されて立体回路を構成している。回路内
には信号線、給電線、アース線が存在し、複数のチップ
１０間を論理接続できるよう構成されている。第３図（
ｃ）はキャリア基板の裏面を示しているが、その周縁に
は電源接続部（給電端子）５３がその内方には信号接続
部（アースを含む信号端子）５２が格子状に構成され、
第２図の多層配線基板４０と対応した電極パターンをな
しており、相方フリップチップボンディングで接続可能
な構成となっている。なお、この第３図（ｃ）では電源
接続部５３をキャリア基板裏面の全周に設けているが、
これは一つの好ましい例であって、本発明においては、
必要に応じ１辺に局在させることもできるし、２〜３辺
にわたって設けることもできる。重要なのは、主面に信
号接続部５２を配し周縁に電源接続部（給電端子）５３
を配設することである。
ルミナ、ムライトなどのセラミックスを絶縁層とする多
層配線層（給電用配線導体はタングステン）、その上に
ポリイミドのごとき耐熱性有機絶縁材を層間絶縁層とし
た多層配線層２１ｂ（給電用配線導体は銅やアルミニウ
ムなど）が積層されて立体回路を構成している。回路内
には信号線、給電線、アース線が存在し、複数のチップ
１０間を論理接続できるよう構成されている。第３図（
ｃ）はキャリア基板の裏面を示しているが、その周縁に
は電源接続部（給電端子）５３がその内方には信号接続
部（アースを含む信号端子）５２が格子状に構成され、
第２図の多層配線基板４０と対応した電極パターンをな
しており、相方フリップチップボンディングで接続可能
な構成となっている。なお、この第３図（ｃ）では電源
接続部５３をキャリア基板裏面の全周に設けているが、
これは一つの好ましい例であって、本発明においては、
必要に応じ１辺に局在させることもできるし、２〜３辺
にわたって設けることもできる。重要なのは、主面に信
号接続部５２を配し周縁に電源接続部（給電端子）５３
を配設することである。
第４図は、半導体チップの実装手順、特にはんだ接続の
要部を模式的に示したものである。第４図（ａ）では、
まずキャリア基板２１にチップｌＯをはんだ（Ｐｂ２
Ｓｎ、 ３２０℃で接続）５１を介して接続、第４図（
ｂ）は、キャリア基板２１のチップ封止部５５にはんだ
（ＰｂｌＯ８ｎ）を、チップ１０と冷却封止体２３（こ
の図ではフィン等省略、要部のみ表示）との間に熱接続
部５４を構成するはんだ（Ｓｎ３．５Ａｇ）を供給した
状態を示し、それを第４図（Ｑ）で、熱接続部５４をは
んだ（Ｓ ｎ ３ 、５ Ａ ｇ ＋２００℃）接続、
次いで第４図（ｄ）で、チップ°封止部５５をはんだ（
ＰｂｌＯ８ｎ、 ３００℃）接続、第４図（ｅ）はキャ
リア基板裏面の外部電極端子５２゜５３に共晶はんだを
供給、そして第４図（ｆ）で多層配線基板４０上の電極
パッドと位置合わせし。
要部を模式的に示したものである。第４図（ａ）では、
まずキャリア基板２１にチップｌＯをはんだ（Ｐｂ２
Ｓｎ、 ３２０℃で接続）５１を介して接続、第４図（
ｂ）は、キャリア基板２１のチップ封止部５５にはんだ
（ＰｂｌＯ８ｎ）を、チップ１０と冷却封止体２３（こ
の図ではフィン等省略、要部のみ表示）との間に熱接続
部５４を構成するはんだ（Ｓｎ３．５Ａｇ）を供給した
状態を示し、それを第４図（Ｑ）で、熱接続部５４をは
んだ（Ｓ ｎ ３ 、５ Ａ ｇ ＋２００℃）接続、
次いで第４図（ｄ）で、チップ°封止部５５をはんだ（
ＰｂｌＯ８ｎ、 ３００℃）接続、第４図（ｅ）はキャ
リア基板裏面の外部電極端子５２゜５３に共晶はんだを
供給、そして第４図（ｆ）で多層配線基板４０上の電極
パッドと位置合わせし。
１８０℃でフリップチップボンディングで共晶はんだ接
続し完了する。
続し完了する。
本発明によれば、従来の実装技術では限界に達すると予
測される（１）放熱特性の改良、（２）接続点数の多点
化を歩留りよ〈実施することができ、将来の大形計算機
実装における大消費電力。
測される（１）放熱特性の改良、（２）接続点数の多点
化を歩留りよ〈実施することができ、将来の大形計算機
実装における大消費電力。
多点接続チップの高密度実装を特徴とする特に。
キャリア基板に低抵抗の配線で給電導体層を構成する場
合には、熱膨張係数の関係で、給電端子をキャリア基板
の周縁に設けることにより、信頼性の高い高密度実装を
実現することが可能となった。
合には、熱膨張係数の関係で、給電端子をキャリア基板
の周縁に設けることにより、信頼性の高い高密度実装を
実現することが可能となった。
第１図は本発明の概念を示す断面図、第２図は同じく第
１図の要部斜視破断図、第３図は本発明の一実施例とな
るキャリア基板の構成を示す図、第４図は１本発明の一
実装手順を説明するプロセス工程図、そして第５図は従
来技術の概念を示す断面図である。 図において １０・・・チップ ２０・・・チップキャリ
ア２１・・・キャリア基板 ２４・・・フィン４０
・・・基板 ５１・・・チップ接続部５２
・・・信号接続部 ５３・・・電源接続部５４・
・・熱接続部 代理人弁理士 中 村 純之助
１図の要部斜視破断図、第３図は本発明の一実施例とな
るキャリア基板の構成を示す図、第４図は１本発明の一
実装手順を説明するプロセス工程図、そして第５図は従
来技術の概念を示す断面図である。 図において １０・・・チップ ２０・・・チップキャリ
ア２１・・・キャリア基板 ２４・・・フィン４０
・・・基板 ５１・・・チップ接続部５２
・・・信号接続部 ５３・・・電源接続部５４・
・・熱接続部 代理人弁理士 中 村 純之助
Claims (1)
- 【特許請求の範囲】 １、その表面においては、フリップチップボンディング
により半導体チップが電気的に接続されて搭載されると
共にその裏面においては、内部配線導体を介して電気的
に接続された外部電極端子を有し、かつ前記外部電極端
子を介して基板に電気的に接続されるキャリア基板と、
前記半導体チップの背面に熱的に接続され、かつその内
部に冷媒路を有する冷却封止体とから成る半導体チップ
キャリアにおいて、前記キャリア基板の裏面に設けた外
部電極端子の配列として、面内に信号接続部端子を、面
周縁に電源接続部端子をそれぞれ配設して成ることを特
徴とする半導体チップキャリア。 ２、前記キャリア基板上に搭載された複数個の半導体チ
ップ同士が、前記キャリア基板内の配線導体を介して相
互に論理接続されて成ることを特徴とする特許請求の範
囲第１項記載の半導体チップキャリア。 ３、特許請求の範囲第１項もしくは第２項記載の半導体
チップキャリアの外部電極端子を、多層配線基板上の電
極パッド上にフリップチップボンディングにより電気的
に接続固定し、前記多層配線基板上に搭載された複数個
の半導体チップキャリア同士を前記多層配線基板の配線
導体を介して相互に論理接続することを特徴とする半導
体チップの実装方法。 ４、上記多層配線基板上の電源接続部に設けられた給電
パッドに、外部からの給電手段を設けたことを特徴とす
る特許請求の範囲第３項記載の半導体チップの実装方法
。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4966388A JPH0770671B2 (ja) | 1988-03-04 | 1988-03-04 | 半導体チップキャリアとそれを用いた半導体チップの実装方法 |
| US07/271,677 US4922377A (en) | 1987-11-16 | 1988-11-16 | Module and a substrate for the module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4966388A JPH0770671B2 (ja) | 1988-03-04 | 1988-03-04 | 半導体チップキャリアとそれを用いた半導体チップの実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01225145A true JPH01225145A (ja) | 1989-09-08 |
| JPH0770671B2 JPH0770671B2 (ja) | 1995-07-31 |
Family
ID=12837420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4966388A Expired - Lifetime JPH0770671B2 (ja) | 1987-11-16 | 1988-03-04 | 半導体チップキャリアとそれを用いた半導体チップの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770671B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100825658B1 (ko) * | 2001-05-14 | 2008-04-29 | 소니 가부시끼 가이샤 | 반도체 장치 및 그 제조 방법 |
| JP2008109161A (ja) * | 2008-01-11 | 2008-05-08 | Fujitsu Ltd | 基板ユニット |
-
1988
- 1988-03-04 JP JP4966388A patent/JPH0770671B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100825658B1 (ko) * | 2001-05-14 | 2008-04-29 | 소니 가부시끼 가이샤 | 반도체 장치 및 그 제조 방법 |
| JP2008109161A (ja) * | 2008-01-11 | 2008-05-08 | Fujitsu Ltd | 基板ユニット |
| JP4644717B2 (ja) * | 2008-01-11 | 2011-03-02 | 富士通株式会社 | 基板ユニット |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0770671B2 (ja) | 1995-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4922377A (en) | Module and a substrate for the module | |
| US7230334B2 (en) | Semiconductor integrated circuit chip packages having integrated microchannel cooling modules | |
| US5155661A (en) | Aluminum nitride multi-chip module | |
| JP2561793B2 (ja) | ダイレクト・チップ・アタッチ・モジュール | |
| US5097318A (en) | Semiconductor package and computer using it | |
| JPS61502294A (ja) | 高密度ｉｃモジュ−ルアセンブリ | |
| JPH07263625A (ja) | 誘電体テープから形成されたディスクリートなチップキャリアを有する垂直なｉｃチップ積層体 | |
| JPH07507182A (ja) | 三次元マルチチップモジュール | |
| JPH01132151A (ja) | 集積回路を相互接続するためのモジユ−ル | |
| JPS62131553A (ja) | 多チツプチツプキヤリア及び製造方法 | |
| JPH07170098A (ja) | 電子部品の実装構造および実装方法 | |
| US7038309B2 (en) | Chip package structure with glass substrate | |
| TW200411865A (en) | Thermal- enhance MCM package | |
| JPS6188547A (ja) | 半導体装置 | |
| JP2000323610A (ja) | フィルムキャリア型半導体装置 | |
| JPH01225145A (ja) | 半導体チップキャリアとそれを用いた半導体チップの実装方法 | |
| WO2021208322A1 (zh) | 一种多芯片散热封装结构及封装方法 | |
| JP2865496B2 (ja) | マルチチップモジュール | |
| JPH09213847A (ja) | 半導体集積回路装置及びこの製造方法並びにそれを用いた電子装置 | |
| JP2004087700A (ja) | 半導体装置およびその製造方法 | |
| JPS59202654A (ja) | 集積回路パツケ−ジ | |
| JP2831864B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP2001168227A (ja) | 多ピン・ボールグリッドアレイ・パッケージ用の基板、多ピン・ボールグリッドアレイ・パッケージ及び半導体装置 | |
| JPH01111361A (ja) | 半導体チップキャリア | |
| JPH07249733A (ja) | 半導体装置 |