JP4644717B2 - 基板ユニット - Google Patents
基板ユニット Download PDFInfo
- Publication number
- JP4644717B2 JP4644717B2 JP2008004246A JP2008004246A JP4644717B2 JP 4644717 B2 JP4644717 B2 JP 4644717B2 JP 2008004246 A JP2008004246 A JP 2008004246A JP 2008004246 A JP2008004246 A JP 2008004246A JP 4644717 B2 JP4644717 B2 JP 4644717B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- power supply
- package
- lsi
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
一般的に、パッケージ基板6内にはほぼ平面状に延在する電源層10と接地層11とが設けられる。LSIパッケージ1への電源供給は、まず基板2から電源層10へ電源供給を行い、そしてLSIパッケージの各電源供給端子には電源層10から電力供給を行う。電源層10から半導体チップ(LSI)5への電力供給路に関しては、供給すべき電流値が比較的小さいので電力供給路の断面積が比較的小さくても問題はないが、ハンダボール3から電源層10までの電力供給路にはLSI5全体が消費する大きな電流を流す必要があるため、大きな断面積を確保して大きな許容電流値を確保しなければならない。
取り付け装置40の固定機構は、一般的なバネの押圧力を利用したネジ止め式である。ヒートスプレッダのフィン部41aの四隅を貫通した支柱42の先端をネジ板43のネジ孔にねじ込むことにより固定するものである。すなわち、支柱42はフィン部41aを貫通し且つ基板2も貫通する。支柱42の先端にはネジが形成されており、ナット42aがねじ込まれる際にバネ44が同時に押圧され、接触圧が発生する。支柱42のフィン部41aの上方にはバネ44が設けられ、支柱42のフランジ部42aとの間で圧縮される。このバネ44の弾性力により、ヒートスプレッダ41はLSI5に向けて押圧され、したがって、コネクタ32も電極端子23に対して押圧され固定される。
3 ハンダボール
5 LSI
10 電源層
21 LSIパッケージ
22 パッケージ基板
23 電極端子
31 DC−DCコンバータ
32 コネクタ
Claims (3)
- 基板と、
電源層を有するパッケージ基板、該パッケージ基板上に実装された半導体素子及び前記パッケージ基板の半導体素子が実装された面に形成された電極端子よりなり、該基板上に実装された半導体装置と、
前記半導体素子及び前記電極端子と接続されるコネクタを押圧し固定されるヒートスプレッダとを有することを特徴とする基板ユニット。 - 前記基板に搭載されて前記半導体装置に供給する電圧を生成し、前記コネクタを有するDC−DCコンバータをさらに有することを特徴とする請求項1記載の基板ユニット。
- 前記電極端子は、ビアを介して前記電源層に接続されていることを特徴とする請求項1又は2記載の基板ユニット。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008004246A JP4644717B2 (ja) | 2008-01-11 | 2008-01-11 | 基板ユニット |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008004246A JP4644717B2 (ja) | 2008-01-11 | 2008-01-11 | 基板ユニット |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004517206A Division JPWO2004004000A1 (ja) | 2002-06-26 | 2002-06-26 | 半導体装置への電源接続構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008109161A JP2008109161A (ja) | 2008-05-08 |
JP4644717B2 true JP4644717B2 (ja) | 2011-03-02 |
Family
ID=39442202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008004246A Expired - Fee Related JP4644717B2 (ja) | 2008-01-11 | 2008-01-11 | 基板ユニット |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4644717B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10827616B2 (en) | 2019-01-30 | 2020-11-03 | Kyocera Corporation | Mounting structure |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7848108B1 (en) * | 2009-08-06 | 2010-12-07 | International Business Machines Corporation | Heatsink with periodically patterned baseplate structure |
JP2015185597A (ja) * | 2014-03-20 | 2015-10-22 | 株式会社Pfu | プリント基板およびプリント基板の製造方法 |
JP6257474B2 (ja) * | 2014-08-20 | 2018-01-10 | 三菱電機株式会社 | 電力用回路装置 |
JP2024094121A (ja) * | 2022-12-27 | 2024-07-09 | 日立Astemo株式会社 | 電気回路体および電力変換装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01225145A (ja) * | 1988-03-04 | 1989-09-08 | Hitachi Ltd | 半導体チップキャリアとそれを用いた半導体チップの実装方法 |
JPH1187410A (ja) * | 1997-09-11 | 1999-03-30 | Toshiba Microelectron Corp | 半導体装置 |
JPH11121643A (ja) * | 1997-10-09 | 1999-04-30 | Hitachi Ltd | 半導体装置 |
JP2000114413A (ja) * | 1998-09-29 | 2000-04-21 | Sony Corp | 半導体装置、その製造方法および部品の実装方法 |
JP2001110938A (ja) * | 1999-10-13 | 2001-04-20 | Mitsubishi Electric Corp | 半導体装置 |
WO2004004000A1 (ja) * | 2002-06-26 | 2004-01-08 | Fujitsu Limited | 半導体装置への電源接続構造 |
-
2008
- 2008-01-11 JP JP2008004246A patent/JP4644717B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01225145A (ja) * | 1988-03-04 | 1989-09-08 | Hitachi Ltd | 半導体チップキャリアとそれを用いた半導体チップの実装方法 |
JPH1187410A (ja) * | 1997-09-11 | 1999-03-30 | Toshiba Microelectron Corp | 半導体装置 |
JPH11121643A (ja) * | 1997-10-09 | 1999-04-30 | Hitachi Ltd | 半導体装置 |
JP2000114413A (ja) * | 1998-09-29 | 2000-04-21 | Sony Corp | 半導体装置、その製造方法および部品の実装方法 |
JP2001110938A (ja) * | 1999-10-13 | 2001-04-20 | Mitsubishi Electric Corp | 半導体装置 |
WO2004004000A1 (ja) * | 2002-06-26 | 2004-01-08 | Fujitsu Limited | 半導体装置への電源接続構造 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10827616B2 (en) | 2019-01-30 | 2020-11-03 | Kyocera Corporation | Mounting structure |
KR20210052524A (ko) | 2019-01-30 | 2021-05-10 | 교세라 가부시키가이샤 | 실장 구조체 |
Also Published As
Publication number | Publication date |
---|---|
JP2008109161A (ja) | 2008-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7541680B2 (en) | Semiconductor device package | |
CN103370785B (zh) | 具有中心触点的增强堆叠微电子组件 | |
US6803659B2 (en) | Semiconductor device and an electronic device | |
JP4644717B2 (ja) | 基板ユニット | |
JPWO2004004000A1 (ja) | 半導体装置への電源接続構造 | |
JP2006261255A (ja) | 半導体装置 | |
KR20120085885A (ko) | 마이크로전자 패키지 및 그 제조 방법 | |
US8093708B2 (en) | Semiconductor package having non-uniform contact arrangement | |
JP2006313855A (ja) | 半導体回路 | |
JP2007273564A (ja) | プリント回路板、半導体パッケージ、および電子機器 | |
JP2012009717A (ja) | 半導体チップ及びそれを搭載した半導体モジュール | |
KR20220133992A (ko) | 패키지 기판 및 패키지 구조물 | |
JP2010153831A (ja) | 配線基板、半導体装置、及び半導体素子 | |
JP2011049216A (ja) | 回路基板及びこれを備える半導体装置、メモリモジュール、メモリシステム、並びに、回路基板の製造方法 | |
JP2010114326A (ja) | フレキシブルプリント配線板 | |
US8530754B2 (en) | Printed circuit board having adaptable wiring lines and method for manufacturing the same | |
JP4493981B2 (ja) | 半導体デバイスの実装部材、半導体デバイスの実装構造、および半導体デバイスの駆動装置 | |
US7679201B2 (en) | Device package | |
JP2008153482A (ja) | インターポーザ基板を備えた半導体パッケージ | |
JP2007059530A (ja) | 配線基板 | |
US20120098125A1 (en) | Integrated circuit package and physical layer interface arrangement | |
TW201327699A (zh) | 半導體晶片及搭載其之半導體模組 | |
JP7161611B2 (ja) | 電子アセンブリ | |
JP2009038111A (ja) | 半導体パッケージ、プリント配線板構造および電子機器 | |
JP2007059430A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101206 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |