JP4644717B2 - 基板ユニット - Google Patents

基板ユニット Download PDF

Info

Publication number
JP4644717B2
JP4644717B2 JP2008004246A JP2008004246A JP4644717B2 JP 4644717 B2 JP4644717 B2 JP 4644717B2 JP 2008004246 A JP2008004246 A JP 2008004246A JP 2008004246 A JP2008004246 A JP 2008004246A JP 4644717 B2 JP4644717 B2 JP 4644717B2
Authority
JP
Japan
Prior art keywords
substrate
power supply
package
lsi
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008004246A
Other languages
English (en)
Other versions
JP2008109161A (ja
Inventor
正輝 小出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008004246A priority Critical patent/JP4644717B2/ja
Publication of JP2008109161A publication Critical patent/JP2008109161A/ja
Application granted granted Critical
Publication of JP4644717B2 publication Critical patent/JP4644717B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は半導体装置に係り、特に基板に搭載れてパッケージされたLSIパッケージ等の半導体装置に対する電源接続構造を含む基板ユニットに関する。
CPUやMPUのような大規模集積回路(LSI)は回路の高集積化(高密度化)が益々進んでいる。これに伴い、一つのLSIの消費電力も増大しており、現在では消費電力が30Wから100WのLSIも登場している。
回路の高集積化に伴い、LSIに供給する信号数も増大し、このための信号用端子や電源・接地用端子の数も増やさなければならない。現在のLSIは、半導体チップが搭載された基板の裏面に外部接続用端子としてハンダボールが格子状に配列されたボールグリッドアレイ(BGA)タイプが主流である。
LSIパッケージの端子数を増加すると、パッケージ基板内の配線を微細化しなければならない。したがって、パッケージ基板内の配線中に流すことのできる電流許容値が低くなる。一方、LSIの電源電圧は低電圧化が進み、5Vから1V程度の電源電圧に移行しつつある。電源電圧が低くなると、同じ電力消費であれば電流値は増大する。したがって、パッケージ基板内の電源用配線には、信号用配線に比較して大きな電流を流す必要が生じる。
図1は従来のLSIパッケージへの電力供給構造を示す基板ユニットの断面図である。図1において、LSIパッケージ1はマザーボードやドータボードのような基板2に搭載される。LSIパッケージ1の外部接続用端子としてのハンダボール3は、基板2上の電極パッド4に接続される。
LSIパッケージ1は、半導体チップ(LSI)5とパッケージ基板6とよりなる。LSI5はパッケージ基板6に対して実装され、パッケージ基板6内の配線を介してLSI5に信号及び電力が供給される。
基板2には、LSIパッケージ1に供給する電源電圧を制御するためのDC−DCコンバータ7が搭載される。DC−DCコンバータ7は、基板2内の電源ライン8Aから供給される電圧を、LSIパッケージ1用の電源電圧まで下げる。例えば、基板2内の電源ライン8Aには48V又は24Vの電圧が供給され、DC−DCコンバータ7により1.8V又は1Vに下げられて、電源供給ライン8Bに供給される。電源ライン8Bは電極パッド4を介してLSIパッケージ1のハンダボール3に接続されており、パッケージ基板6に1.8V又は1Vの電源電圧が供給される。また、接地ライン9Aも同様に、DC−DCコンバータ7、接地ライン9B、電極パッド4、ハンダボール3を介してパッケージ基板6に接続される
一般的に、パッケージ基板6内にはほぼ平面状に延在する電源層10と接地層11とが設けられる。LSIパッケージ1への電源供給は、まず基板2から電源層10へ電源供給を行い、そしてLSIパッケージの各電源供給端子には電源層10から電力供給を行う。電源層10から半導体チップ(LSI)5への電力供給路に関しては、供給すべき電流値が比較的小さいので電力供給路の断面積が比較的小さくても問題はないが、ハンダボール3から電源層10までの電力供給路にはLSI5全体が消費する大きな電流を流す必要があるため、大きな断面積を確保して大きな許容電流値を確保しなければならない。
図2は図1におけるパッケージ基板6の一例であるビルドアップ基板の一部の拡大断面図である。
一般的に、ビルドアップ基板は、中心となるコア基板12の片面に電源層10を形成し、反対側の面に接地層11を形成する。そしてコア基板12の両側に信号用配線等を多層に形成し、片側にLSI接続用電極パッド13を設け、反対側にハンダボール3を形成するための電極パッド14を設ける。
図2に示すハンダボール3が電力供給用の端子に相当すると仮定すると、図2においてハンダボール3から電源層10までの間には上述のように大きな電流が流れる。ここで、ハンダボール3から電源層10までの間にはビルドアップ基板の層間を貫通するビア15が含まれる。
ビルドアップ基板中に形成されるビアの直径は50μm〜100μm程度であり、端子数が増えるとビアもより微細とせざるを得なため、一つのビアに流すことのできる電流は500mA程度が限度となる。ここで例えば、100Wの消費電力のLSIに電力を供給するためには、許容電流値が500mAのビアが200本必要となる。一つの端子(ハンダボール3)に対して1本のビアが対応するため、電力供給用の端子(ハンダボール3)が200個必要となる。
したがって、信号用端子の数を減らすことなく電力供給用の端子の数を増やすと、パッケージ基板全体としての端子数が増大するため、パッケージ基板のサイズを大きくしなければならないという問題があった。
また、LSIの電源電圧が低くなると、電源ラインにノイズが混入しやすくなるので、電源ラインはなるべく短くしたいという要望があった。
本発明の総括的な目的は、上述の問題を解消した改良された有用な電源接続構造を提供することである。
本発明のより具体的な目的は、半導体素子への信号供給経路とは異なる構成の電力供給経路を備えた半導体装置用パッケージ基板を提供することである。
本発明の他の目的は、半導体装置への電力供給のためのDC−DCコンバータを含む電力供給路を構成する基板ユニットを提供することである。
本発明の更に他の目的は、半導体装置に対して基板を介さずに電力供給することのできるDC−DCコンバータを提供することである。
上述の目的を達成するために、本発明の一つの面によれば、基板と、電源層を有するパッケージ基板、該パッケージ基板上に実装された半導体素子及び前記パッケージ基板の半導体素子が実装された面に形成された電極端子よりなり、該基板上に実装された半導体装置と、前記半導体素子及び前記電極端子と接続されるコネクタを押圧し固定されるヒートスプレッダとを有することを特徴とする基板ユニットが提供される
本発明の他の目的、特徴及び利点は添付の図面を参照しながら以下の詳細な説明を読むことにより、一層明瞭となるであろう。
まず、本発明の第1実施例について、図3を参照しながら説明する。図3は本発明の第1実施例による半導体装置が設けられた基板ユニットの断面図である。図3において図1に示す構成部品と同等な部品には同じ符号を付し、その説明は省略する。
図3に示す基板ユニットは、基板2に対してLSIパッケージ(半導体装置)21とDC−DCコンバータ31とを搭載した構成を有している。LSIパッケージ21において、LSI5はパッケージ基板22の第1の面22a上に実装され、パッケージ基板22の第2の面22bに外部接続端子としてのハンダボール3が形成される。LSIパッケージ21は、従来と同様に外部接続用端子としてのハンダボール3を介して基板2の電源ライン(電源配線)8B及び接地ライン(接地配線)9Bに接続される。
本実施例では、上述の電源ライン及び接地ラインの接続に加えて、DC−DCコンバータ31から基板2を介さずに、直接LSIパッケージの基板22に電力供給を行う。すなわち、本実施例におけるDC−DCコンバータ31は電圧変換回路を内蔵した本体31aから延在するコネクタ32を有しており、コネクタ23にはLSIパッケージ21に供給する電圧(すなわち、基板2の電源ライン8Bに供給される電圧)が供給される。したがって、基板2経由以外に、コネクタ32を介してDC−DCコンバータ31からLSIパッケージ21のパッケージ基板22に対して電力(電流)を供給することができる。
以上のような電力供給を可能とするために、本実施例によるLSIパッケージ21は、ハンダボール3が設けられた面22bの反対側の面(すなわちLSI5が搭載された面)22aに露出した電極端子23を有する。電極端子23は複数のビア24を介して電源層10に電気的に接続される。ビア24の数はコネクタ32から電源端子23を介して電源層10に流れる電流の値により決定すればよい。
以上のように、LSIパッケージ21のパッケージ基板22内の電源層10には、DC−DCコンバータ31から基板2内の電源ライン8Bを経由した経路に加えて、DC−DCコンバータ31のコネクタ32を経由した経路からも電力(電流)が供給される。したがって、基板2を経由してハンダボール3から電源層10に到る経路中に、許容電流値の低い部分(図2におけるビア15等)があったとしても、コネクタ32を経由した経路からも電流を供給することができるため、LSIパッケージ21に対して十分に大きい電流を供給することができる。
また、DC−DCコンバータ31を、LSIパッケージ21に対して近い位置に配置することにより、DC−DCコンバータ31から電源層10までの距離が短くなり、ノイズが侵入する可能性を低減することができる。
次に、上述のDC−DCコンバータ31のコネクタ32をパッケージ基板22の電極端子23に接続するための機構について、図4を参照しながら説明する。図4はコネクタ32を電極端子23に押圧固定するための取り付け装置40の側面図である。
図4に示す取り付け装置40は、LSIパッケージ21のLSI5にヒートスプレッダ41を取り付けるための装置でもある。すなわち、取り付け装置40はヒートスプレッダ41をLSI5の背面に対して押圧固定する。このヒートスプレッダを利用して、コネクタ32をヒートスプレッダ41とパッケージ基板22との間に挟み込んで固定する。より詳細には、コネクタ32の先端に形成された接触部をパッケージ基板22の電極端子23にさせた状態で、コネクタ32の上にヒートスプレッダ41を配置し、取り付け装置40の固定機構で固定する、
取り付け装置40の固定機構は、一般的なバネの押圧力を利用したネジ止め式である。ヒートスプレッダのフィン部41aの四隅を貫通した支柱42の先端をネジ板43のネジ孔にねじ込むことにより固定するものである。すなわち、支柱42はフィン部41aを貫通し且つ基板2も貫通する。支柱42の先端にはネジが形成されており、ナット42aがねじ込まれる際にバネ44が同時に押圧され、接触圧が発生する。支柱42のフィン部41aの上方にはバネ44が設けられ、支柱42のフランジ部42aとの間で圧縮される。このバネ44の弾性力により、ヒートスプレッダ41はLSI5に向けて押圧され、したがって、コネクタ32も電極端子23に対して押圧され固定される。
図4に示すコネクタ23の押圧固定機構は、単なる一例であり、他に様々な機構を用いることができる。
図5は図3に示すDC−DCコンバータ31の変形例の平面図である。図5に示すDC−DCコンバータ31Aは、図3に示すコネクタ32の他にコネクタ33,34を有しており、LSIパッケージ21のパッケージ基板22の3辺に接続することができる。これにより、コネクタとパッケージ基板との接触面積を増大することができ、パッケージ基板の電極端子に対してより大きな電流を供給することができる。
次に、本発明の第2実施例について、図6を参照しながら説明する。図6は本発明の第2実施例による半導体装置が設けられた基板ユニットの断面図である。図6において図1に示す構成部品と同等な部品には同じ符号を付し、その説明は省略する。
図6に示す構成では、LSIパッケージのパッケージ基板22Aの電源層10を露出させ、電源層10に対してDC−DCコンバータ31Bのコネクタ32を直接接触させたものである。また、DC−DCコンバータ31Bには、パッケージ基板22Aの接地層11に接触するコネクタ35も設けられる。
電源層10及び接地層11を露出させるには、パッケージ基板22Aのコア基板の両面に形成された電源層10及び接地層11(図2参照)の露出させる部分だけには、他の層を形成しなければよい。
以上のように、本実施例によれば、LSIパッケージ21Aのパッケージ基板22A内の電源層10の一部が露出し、露出した部分にDC−DCコンバータ31Bのコネクタ32が直接接触する。これにより、DC−DCコンバータ31Bから電源層10に対して直接に電力(電流)を供給することができる。また、接地層11をDC−DCコンバータ31Bを介して接地ライン9A接続することができる。
上述のように、本実施例では、DC−DCコンバータ31Bから基板2内の電源ライン8Bを経由した経路に加えて、DC−DCコンバータ3B1のコネクタ32を経由した経路からも電流が供給される。したがって、基板2を経由してハンダボール3から電源層10に到る経路中に、許容電流値の低い部分(図2におけるビア15等)があったとしても、コネクタ32を経由した経路からも電流を供給することができるため、LSIパッケージ21に対して十分に大きい電流を供給することができる。
また、DC−DCコンバータ31Bを、LSIパッケージ21Aに対して近い位置に配置することにより、DC−DCコンバータ31Bから電源層10及び接地層11までの距離が短くなり、ノイズが侵入する可能性を低減することができる。
図7は図6に示す基板ユニットの変形例を示す断面図である。図7に示す変形例では、基板2内においてDC−DCコンバータ31BからLSIパッケージ22Aのハンダボール3に到る電力供給経路は削除されている。すなわち、図6に示す電源ライン8Bは削除されており、電源層10に対する電力の供給は、コネクタ32からだけとなる。
これにより、LSIパッケージ21Aに設けられた外部接続用端子(ハンダボール3)のうち、電力供給用に用いていた端子を信号用に用いることができ、信号用端子の数を増やすことができる。
本発明は上述の具体的に開示された実施例に限ることなく、本発明の範囲内で様々な変形例及び改良例がなされるであろう。
従来のLSIパッケージへの電力供給構造を示す基板ユニットの断面図である。 図1におけるパッケージ基板の一例であるビルドアップ基板の一部の拡大断面図である。 本発明の第1実施例によるLSIパッケージが設けられた基板ユニットの断面図である。 DC−DCコンバータのコネクタをパッケージ基板の電極端子に押圧固定するための取り付け装置の側面図である。 図3に示すDC−DCコンバータの変形例の平面図である。 本発明の第2実施例によるLSIパッケージが設けられた基板ユニットの断面図である。 図6に示す基板ユニットの変形例を示す断面図である。
符号の説明
2 基板
3 ハンダボール
5 LSI
10 電源層
21 LSIパッケージ
22 パッケージ基板
23 電極端子
31 DC−DCコンバータ
32 コネクタ

Claims (3)

  1. 基板と、
    電源層を有するパッケージ基板、該パッケージ基板上に実装された半導体素子及び前記パッケージ基板の半導体素子が実装された面に形成された電極端子よりなり、該基板上に実装された半導体装置と、
    前記半導体素子及び前記電極端子と接続されるコネクタを押圧し固定されるヒートスプレッダとを有することを特徴とする基板ユニット。
  2. 前記基板に搭載されて前記半導体装置に供給する電圧を生成し、前記コネクタを有するDC−DCコンバータをさらに有することを特徴とする請求項1記載の基板ユニット。
  3. 前記電極端子は、ビアを介して前記電源層に接続されていることを特徴とする請求項1又は2記載の基板ユニット。
JP2008004246A 2008-01-11 2008-01-11 基板ユニット Expired - Fee Related JP4644717B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008004246A JP4644717B2 (ja) 2008-01-11 2008-01-11 基板ユニット

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008004246A JP4644717B2 (ja) 2008-01-11 2008-01-11 基板ユニット

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004517206A Division JPWO2004004000A1 (ja) 2002-06-26 2002-06-26 半導体装置への電源接続構造

Publications (2)

Publication Number Publication Date
JP2008109161A JP2008109161A (ja) 2008-05-08
JP4644717B2 true JP4644717B2 (ja) 2011-03-02

Family

ID=39442202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008004246A Expired - Fee Related JP4644717B2 (ja) 2008-01-11 2008-01-11 基板ユニット

Country Status (1)

Country Link
JP (1) JP4644717B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10827616B2 (en) 2019-01-30 2020-11-03 Kyocera Corporation Mounting structure

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7848108B1 (en) * 2009-08-06 2010-12-07 International Business Machines Corporation Heatsink with periodically patterned baseplate structure
JP2015185597A (ja) * 2014-03-20 2015-10-22 株式会社Pfu プリント基板およびプリント基板の製造方法
JP6257474B2 (ja) * 2014-08-20 2018-01-10 三菱電機株式会社 電力用回路装置
JP2024094121A (ja) * 2022-12-27 2024-07-09 日立Astemo株式会社 電気回路体および電力変換装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01225145A (ja) * 1988-03-04 1989-09-08 Hitachi Ltd 半導体チップキャリアとそれを用いた半導体チップの実装方法
JPH1187410A (ja) * 1997-09-11 1999-03-30 Toshiba Microelectron Corp 半導体装置
JPH11121643A (ja) * 1997-10-09 1999-04-30 Hitachi Ltd 半導体装置
JP2000114413A (ja) * 1998-09-29 2000-04-21 Sony Corp 半導体装置、その製造方法および部品の実装方法
JP2001110938A (ja) * 1999-10-13 2001-04-20 Mitsubishi Electric Corp 半導体装置
WO2004004000A1 (ja) * 2002-06-26 2004-01-08 Fujitsu Limited 半導体装置への電源接続構造

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01225145A (ja) * 1988-03-04 1989-09-08 Hitachi Ltd 半導体チップキャリアとそれを用いた半導体チップの実装方法
JPH1187410A (ja) * 1997-09-11 1999-03-30 Toshiba Microelectron Corp 半導体装置
JPH11121643A (ja) * 1997-10-09 1999-04-30 Hitachi Ltd 半導体装置
JP2000114413A (ja) * 1998-09-29 2000-04-21 Sony Corp 半導体装置、その製造方法および部品の実装方法
JP2001110938A (ja) * 1999-10-13 2001-04-20 Mitsubishi Electric Corp 半導体装置
WO2004004000A1 (ja) * 2002-06-26 2004-01-08 Fujitsu Limited 半導体装置への電源接続構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10827616B2 (en) 2019-01-30 2020-11-03 Kyocera Corporation Mounting structure
KR20210052524A (ko) 2019-01-30 2021-05-10 교세라 가부시키가이샤 실장 구조체

Also Published As

Publication number Publication date
JP2008109161A (ja) 2008-05-08

Similar Documents

Publication Publication Date Title
US7541680B2 (en) Semiconductor device package
CN103370785B (zh) 具有中心触点的增强堆叠微电子组件
US20050029648A1 (en) Semiconductor device and an electronic device
JP4644717B2 (ja) 基板ユニット
JPWO2004004000A1 (ja) 半導体装置への電源接続構造
JP2006261255A (ja) 半導体装置
KR20120085885A (ko) 마이크로전자 패키지 및 그 제조 방법
US8093708B2 (en) Semiconductor package having non-uniform contact arrangement
JP2006313855A (ja) 半導体回路
JP2007273564A (ja) プリント回路板、半導体パッケージ、および電子機器
JP2012009717A (ja) 半導体チップ及びそれを搭載した半導体モジュール
KR20220133992A (ko) 패키지 기판 및 패키지 구조물
JP2010153831A (ja) 配線基板、半導体装置、及び半導体素子
JP2011049216A (ja) 回路基板及びこれを備える半導体装置、メモリモジュール、メモリシステム、並びに、回路基板の製造方法
JP2010114326A (ja) フレキシブルプリント配線板
US8530754B2 (en) Printed circuit board having adaptable wiring lines and method for manufacturing the same
JP4493981B2 (ja) 半導体デバイスの実装部材、半導体デバイスの実装構造、および半導体デバイスの駆動装置
US7679201B2 (en) Device package
JP2008153482A (ja) インターポーザ基板を備えた半導体パッケージ
JP2007059530A (ja) 配線基板
US20120098125A1 (en) Integrated circuit package and physical layer interface arrangement
TW201327699A (zh) 半導體晶片及搭載其之半導體模組
JP7161611B2 (ja) 電子アセンブリ
JP2009038111A (ja) 半導体パッケージ、プリント配線板構造および電子機器
JP2007059430A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101206

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees