JP4493981B2 - 半導体デバイスの実装部材、半導体デバイスの実装構造、および半導体デバイスの駆動装置 - Google Patents

半導体デバイスの実装部材、半導体デバイスの実装構造、および半導体デバイスの駆動装置 Download PDF

Info

Publication number
JP4493981B2
JP4493981B2 JP2003373136A JP2003373136A JP4493981B2 JP 4493981 B2 JP4493981 B2 JP 4493981B2 JP 2003373136 A JP2003373136 A JP 2003373136A JP 2003373136 A JP2003373136 A JP 2003373136A JP 4493981 B2 JP4493981 B2 JP 4493981B2
Authority
JP
Japan
Prior art keywords
conductor plate
semiconductor device
wiring board
power supply
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003373136A
Other languages
English (en)
Other versions
JP2005134337A (ja
Inventor
建一 大井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Espec Corp
Original Assignee
Espec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Espec Corp filed Critical Espec Corp
Priority to JP2003373136A priority Critical patent/JP4493981B2/ja
Priority to TW093131141A priority patent/TWI264078B/zh
Priority to US10/975,013 priority patent/US7312522B2/en
Priority to KR1020040087188A priority patent/KR101046871B1/ko
Publication of JP2005134337A publication Critical patent/JP2005134337A/ja
Application granted granted Critical
Publication of JP4493981B2 publication Critical patent/JP4493981B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、基板上に半導体チップを搭載してなる半導体デバイスの駆動装置、特に、ハイパワーの半導体チップを搭載した消費電流の大きい半導体デバイスの駆動装置に関するものである。
最近のＣＰＵ（Central Processing Unit）は、その演算処理能力の増大に伴う高集積化のため、動作電流が増大する傾向にある。また、高集積化されたＣＰＵでは、回路パターン等の微細化による絶縁性の低下から漏れ電流も増加の一途を辿り、これも、ＣＰＵにおける消費電流の増加の要因となっている。このため、近年では、デバイス駆動用電源として１００アンペアを越える大電流を消費するような半導体デバイスの開発も進んでいる。
また、半導体チップであるＣＰＵをデバイス基板上に搭載してなる半導体デバイスは、実装基板上にＢＧＡ（Ball Grid Array）やＬＧＡ（Land Grid Array）と呼ばれるパッケージスタイルにて実装することが一般的に行われている。
ＢＧＡやＬＧＡにて実装される半導体デバイスは、デバイス基板における裏面側（実装基板との対向面側）に、マトリクス状に配された多数の電極パッドを有しており、これらの電極パッドが該半導体デバイスの駆動装置側に備えられた実装基板上の所定の電極パッドと接続されることにより、動作電源の供給、ＧＮＤとの接続、処理信号の入出力が可能となる。
従来では、上記実装基板として単層もしくは多層のプリント基板が用いられており、該プリント基板の配線層において、動作電源用、ＧＮＤ用、および信号入出力用の配線および電極パッドが形成される。
しかしながら、プリント基板の同一の配線層において、動作電源用、ＧＮＤ用、および信号入出力用の各種配線および電極パッドを形成する構成では、消費電流の大きい半導体デバイス（ハイパワーデバイス）に対して、その配線層の導体厚（銅箔）が３０〜７５μｍと薄いことにより、動作電源のための大電流を供給できなくなるといった問題がある。すなわち、駆動電流に見合う導体断面積が得られず、導体抵抗に対し電流値の２乗に比例して増大する電力損失のため、プリント基板自体が発熱したり、半導体デバイスの動作状態の変化による消費電流の変化に高速に追従できない等の問題が生じている。
ハイパワーデバイスに対して大電流を供給するためには、実装基板となるプリント基板を多層化し、複数層を電源供給用およびＧＮＤ用に専用使用することが考えられる。また、特許文献１には、信号配線層と電源供給層とをそれぞれ別のプリント基板に分割し、電源供給層を含むプリント基板の導体厚を厚くした実装構造が記載されている。
特開平４−１１８９８４号（公開日平成４年４月２０日）
従来のハイパワーデバイスは、その集積度が低く、駆動電源として供給される電流も最大でも３０アンペア程度であった。この程度の電流供給を行う場合では、上記従来の構成のように、デバイスを装着する実装基板（プリント基板）を多層化し、複数層を電源供給用およびＧＮＤ用に専用使用することなどで対処することが可能であった。しかしながら、近年開発が進んでいる１００アンペアを越える大電流を消費するような半導体デバイスでは、上記従来の構成ではやはり電流供給が困難であるといった問題が生じる。
すなわち、１００アンペアを越える大電流を半導体デバイスに供給しようとする場合、プリント基板の導体では、その厚さが最大でも７０μｍと薄いため電力損失が大きくなり、プリント基板の発熱等の問題が解消できない。また、電源供給層をさらに多層化して電流供給の問題を解決しようとすると、プリント基板のコストが著しく増大する。
また、上述のようなハイパワーデバイスでは、消費電力や漏れ電流低減のため動作電圧が低電圧化してきており、導体の抵抗損失によって生じる半導体デバイスへの供給電圧の電圧降下が許容できなくなっている。
さらには、半導体デバイスは、その出荷前に良品・不良品の判別試験に加えて、初期不良を発見するためのバーンインと呼ばれる試験が実施される。バーンインでは、半導体デバイスに通常使用時よりも大きい負荷を与えて試験が実施されるため、その供給電流も通常使用時よりも大きくなる。このため、バーンイン装置において、半導体デバイスに対して動作電流を供給するための駆動装置では、電圧効果補償のため直流電源装置が大型化したり、発熱の冷却装置が大型化する等、バーンイン装置に与える影響が多大となる。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、動作電流が１００アンペアを越えるようなハイパワーの半導体デバイスに対して安定した動作電流の供給を可能とする半導体デバイスの駆動装置を実現することにある。
本発明に係る半導体デバイスの実装部材は、上記課題を解決するために、半導体デバイスに対して動作信号の入出力を行う配線基板と、前記半導体デバイスに動作電源を供給するための電源供給用導体板および接地用導体板とを、絶縁体を介して積層した構造を有し、前記配線基板における動作信号の入出力用の電極パッドと、電源供給用導体板および接地用導体板における接続電極とを、同一の実装面内に半導体デバイスの電極レイアウトと一致するように配してなることを特徴としている。
また、上記半導体デバイスの実装部材は、前記配線基板、電源供給用導体板および接地用導体板は、前記配線基板が最も実装面側に配置されており、電源供給用導体板および接地用導体板は、前記配線基板を貫通するピン状導体を圧入され、該ピン状導体の端面が配線基板表面に位置することによって接続電極が形成されていることを特徴としている。
本発明に係る半導体デバイスの実装構造は、上記課題を解決するために、半導体デバイスに対して動作信号の入出力を行う配線基板と、前記半導体デバイスに動作電源を供給するための電源供給用導体板および接地用導体板とを、絶縁体を介して積層した構造を有し、前記配線基板における動作信号の入出力用の電極パッドと、電源供給用導体板および接地用導体板における接続電極とを、同一の実装面内に半導体デバイスの電極レイアウトと一致するように配してなり、前記実装面に半導体デバイスを接続していることを特徴としている。
本発明に係る半導体デバイスの実装構造は、上記課題を解決するために、半導体デバイスに対して動作信号の入出力を行う配線基板と、前記半導体デバイスに動作電源を供給するための電源供給用導体板および接地用導体板とを、絶縁体を介して積層した構造を有し、前記配線基板における動作信号の入出力用の電極パッドと、電源供給用導体板および接地用導体板における接続電極とを、同一の実装面内に半導体デバイスの電極レイアウトと一致するように配してなる実装部材と、前記電源供給用導体板および接地用導体板を介して、前記実装部材に実装される半導体デバイスに動作電源を供給する電源供給手段とを備えていることを特徴としている。
本発明に係る半導体デバイスの実装部材は、以上のように、半導体デバイスに対して動作信号の入出力を行う配線基板と、前記半導体デバイスに動作電源を供給するための電源供給用導体板および接地用導体板とを、絶縁体を介して積層した構造を有し、前記配線基板における動作信号の入出力用の電極パッドと、電源供給用導体板および接地用導体板における接続電極とを、同一の実装面内に半導体デバイスの電極レイアウトと一致するように配してなる構成である。
上記構成の実装部材を用いることにより、半導体デバイスは、配線基板より入出力信号を（さらに微小な駆動電流をも）受け、電源供給用導体板および接地用導体板から大電流の駆動主電流を受けて駆動される。
半導体デバイスに動作電源を供給するための電源供給用導体板および接地用導体板は、配線基板の配線層を用いず、板厚の大きい導体板（例えば厚さ１ｍｍ程度の銅板）を用いることで従来に比べて極めて大きな導体断面積を確保でき、それゆえ、供給される電流が大きなものとなっても、導体の抵抗損失を最小限にできると共に、動作状態の変化による消費電流の変化にも高速に追従でき、安定した電源供給を行うことができるといった効果を奏する。
また、上記半導体デバイスの実装部材では、前記配線基板、電源供給用導体板および接地用導体板は、前記配線基板が最も実装面側に配置されており、電源供給用導体板および接地用導体板は、前記配線基板を貫通するピン状導体を圧入され、該ピン状導体の端面が配線基板表面に位置することによって接続電極が形成されている。
それゆえ、電源供給用導体板および接地用導体板を半導体デバイスと接続するための接続電極を実装面まで引き出すための構造を容易に実現できるといった効果を奏する。
尚、上記構成において、電源供給用導体板および接地用導体板のうち実装面から遠い側の導体板に圧入されるピン状導体は、他方の導体板を貫通する必要があるが、該ピン状導体が貫通する導体板に対して絶縁される構成となる。この構成は、例えば、ピン状導体が貫通する導体板において絶縁隙間となる貫通穴を設けておくことで容易に実現できる。また、電源供給用導体板および接地用導体板に設けられるピン状導体は、配線基板の配線層導体とも接触しないように配置されることは明らかである。
本発明に係る半導体デバイスの実装構造および駆動装置は、上記構成の実装部材を備えることにより同様の効果を奏する。
本発明の一実施形態について図１ないし図４に基づいて説明すると以下の通りである。本実施の形態では、本発明をバーンイン装置に適用した場合を例にとって説明を行う。すなわち、以下の説明におけるバーンイン装置も本発明に係る半導体デバイスの駆動装置の一形態と見なされるものである。
先ず、半導体デバイスの構成を図２（ａ），（ｂ）を参照して説明する。半導体デバイス１０は、図２（ａ）に示すように、半導体チップ１０１をデバイス基板１０２上に搭載してなる構成である。また、デバイス基板１０２の裏面側（半導体チップ１０１の搭載面と反対側）には、マトリクス状に配置された多数の電極パッド１０３が形成され、デバイス基板１０２のおもて面側（半導体チップ１０１の搭載側）のプリント配線と接続されている。
なお、デバイス基板１０２の裏面の電極パッド１０３は、バーンイン時にその全てが用いられるものとは限らない。例えば、電源供給用に約１００個、ＧＮＤ用に約１００個、信号入出力用に約１００個程度である。
次に、上記導体デバイス１０に対してバーンインを実施するバーンイン装置について、図１を参照して説明する。
上記バーンイン装置では、半導体デバイス１０に動作電流を供給したり、信号の入出力を行ったりするための実装基板に代わる構成として、バーンイン基板１、電源供給用導体板２、およびＧＮＤ用導体板３を供えている。
上記バーンイン基板１は、半導体デバイス１０に供給する動作信号や一部の微小電流の電源を伝達する回路、半導体デバイス１０の動作状態を監視するモニタ回路等を有したプリント基板である。
電源供給用導体板２およびＧＮＤ用導体板３は、半導体デバイス１０に動作電源（動作動電圧ＶＤＤおよび接地電圧ＧＮＤ）を供給するための専用の２枚の導体板（例えば銅板）である。電源供給用導体板２およびＧＮＤ用導体板３は、半導体デバイス１０がハイパワーデバイスであり供給される動作電流が大電流であることから、導体抵抗を低くして抵抗損失を抑制するために、板厚の大きな導体板（０．６ｍｍ〜２．０ｍｍ程度）として具備される。
バーンイン基板１、電源供給用導体板２、ＧＮＤ用導体板３は、それぞれの間に絶縁性フィルム（あるいは絶縁板）４を介して積層配置される。この場合の積層順序は特に限定されるものではないが、他の電源（ＶＤＤ２、ＶＤＤ３といった）のＧＮＤを共通化する場合、電源供給用導体板２の電流よりさらに大きな電流がＧＮＤ用導体板３に流れるため、電源供給用導体板２よりＧＮＤ用導体板３を厚くする必要性があることを考慮すると、半導体デバイス１０との接続の容易性からバーンイン基板１を最上層（半導体デバイス１０に最も近い層）、次層に電源供給用導体板２、最下層にＧＮＤ用導体板３とすることが好ましい。こうすすることで、下層の導体板から出るピン状導体を長くしなくてよい。図１では、電源供給用導体板２を２番目の層、ＧＮＤ用導体板３を３番目の層（最下層）としている。
電源供給用導体板２およびＧＮＤ用導体板３には、図３（ａ），（ｂ）に示すように、半導体デバイス１０のＶＤＤとＧＮＤの電極レイアウトと一致する位置に多数のピン状導体２１，３１が圧入配設されている（尚、同図においてピン状導体の本数は簡略化されている）。ピン状導体２１，３１は、その先端が最上層のバーンイン基板１表面と同一面になるような長さを有し、圧入部分は導体板２，３の厚さを越えないようになっている。また、電源供給用導体板２には、ＧＮＤ用導体板３におけるピン状導体３１と一致する位置にピン状導体３１よりも大きな径を有する貫通孔２２が形成されている。貫通孔２２は、電源供給用導体板２とＧＮＤ用導体板３とを積層した際に、電源供給用導体板２とピン状導体３１とを非接触として、その間の絶縁性を確保する絶縁隙間となる。
電源供給用導体板２およびＧＮＤ用導体板３におけるピン状導体２１，３１の圧入は、電源供給用導体板２およびＧＮＤ用導体板３にエッチングにて微細孔をあけ、該微細孔にピン状導体２１，３１を圧入する方法が好適である。
さらに、上記ピン状導体２１，３１は、最上層にあるバーンイン基板１を貫通して、その先端がバーンイン基板１表面と同一面に露出している。この時、バーンイン基板１自体は絶縁性基板であるため、ピン状導体２１，３１の貫通部分に絶縁隙間を設ける必要がない。つまり、バーンイン基板１では、ピン状導体２１，３１と対応する箇所にピン状導体２１，３１を貫通させるための適度な大きな孔（孔の内壁がピン状導体２１，３１と接触するような大きさでもよい）があればよく、該孔の周囲においてバーンイン基板１表面に配置される他の電極となる充電導体が露出しないよう配線層がパターニングされていればよい。すなわち、ピン状導体２１，３１は、バーンイン基板１における配線層との絶縁性が確保されていればよい。
バーンイン基板１、電源供給用導体板２、ＧＮＤ用導体板３、および絶縁性フィルム４は、それぞれにおいて積層時の位置決め基準孔（電源供給用導体板２、ＧＮＤ用導体板３では位置決め基準孔２３，３２：図３（ａ），（ｂ）参照）を有しており、これらの位置決め基準孔に絶縁性の位置決めピン５を貫通させることによって基板面内方向の位置決めが正確になされる。
また、電源供給用導体板２およびＧＮＤ用導体板３は、バーンイン基板１と位置決めして積層した際、その一端が他の導体板の一端と積層方向において重ならないように突出した部分を有する。この突出部分には電源接続用孔２４およびＧＮＤ接続用孔３３が設けられており、バーンイン装置に備えられた電源接続部８１あるいはＧＮＤ接続部８２と接続される。
次に、バーンイン装置に半導体デバイス１０を接続するための構成について説明する。本実施の形態に係るバーンイン装置では、該バーンイン装置に対する半導体デバイス１０の電気的接続を介助するためにソケット６が使用される。先ずは、このソケット６の構成を図４（ａ），（ｂ）を参照して説明する。
ソケット６は、図４（ｂ）に示すように、大別して上枠部６１と下台部６２とから構成されている。上枠部６１は、ソケット６をバーンイン装置に固定すると共に、バーンインを実施する半導体デバイス１０をセットするための部材であり、その上面には半導体デバイス１０と同じのサイズの枠となるデバイス枠部６３が設けられている。
また、下台部６２は、半導体デバイス１０を載置するためのデバイス載置台６４が基台部６５に対して間にバネ６６を介してフローティング状に取り付けられた構成となっている。さらに、下台部６２では、デバイス載置台６４および基台部６５を双方向伸縮性のあるコンタクトピン６７が貫通している。コンタクトピン６７は、図４（ａ）に示すように、半導体デバイス１０の下面における電極パッド１０３と同ピッチのマトリクス状に配置されている。
尚、図４（ａ）に示すように、上記コンタクトピン６７がマトリクス状に設けられているソケット６では、該ソケット６は半導体デバイス１０の電極レイアウトに関わらず使用が可能な汎用のものとなる。しかしながら、上記コンタクトピン６７は、半導体デバイス１０の電極レイアウトに一致させて必要な箇所のみに配置することも可能である。この場合、そのようなソケット６は、半導体デバイス１０の電極レイアウトに合わせて製作されるものとなるが、コンタクトピン６７の使用本数を減らすことができ、ソケット６の製造コストを下げることができる。
次に、半導体デバイス１０にバーンインを実施する際の取り付け形態を、再度図１を参照して説明する。
バーンイン装置の補強台８３上に、ソケット６、バーンイン基板１、電源供給用導体板２、ＧＮＤ用導体板３が、上からこの順序で載置され、これらがボルト８４にてバーンイン装置に対し固定される。上記補強台８３は、撓みを生じないよう剛性の高い金属台とすることが好ましく、その場合、ＧＮＤ用導体板３と補強台８３との間には絶縁性フィルム４が介される。電源供給用導体板２、ＧＮＤ用導体板３は、電源接続部８１あるいはＧＮＤ接続部８２と接続される。
またこの時、バーンイン基板１、電源供給用導体板２、ＧＮＤ用導体板３は位置決めピン５によって位置合わせされているが、これらの部材に対してさらにソケット６の位置合わせも必要となる。このため、ソケット６では、基台部６５の下面に位置決め突起６８が設けられており、この位置決め突起６８をバーンイン基板１に設けられた位置決め孔１１と嵌合させることによってソケット６がバーンイン基板１に対して位置決めされる。
バーンインが実施される半導体デバイス１０は、ソケット６のデバイス載置台６４に載置され、このときデバイス枠部６３内にはめ込まれることによってソケット６に対して位置決めされる。載置された半導体デバイス１０は、図示しない押圧機構によって下方に押圧される。この押圧力によって、デバイス載置台６４が下降し、半導体デバイス１０の下面の電極パッド１０３がコンタクトピン６７の上端と接する。
上記半導体デバイス１０において、信号入出力用の電極パッド１０３はコンタクトピン６７Ａによってバーンイン基板１表面の電極パッド（図示せず）と接触する。電流供給用の電極パッド１０３はコンタクトピン６７Ｂによって電源供給用導体板２に圧入されたピン状導体２１と接触する。そして、ＧＮＤ接続用の電極パッド１０３はコンタクトピン６７ＣによってＧＮＤ用導体板３に圧入されたピン状導体３１と接触する。
上記構成のバーンイン装置により、半導体デバイス１０は、バーンイン基板１より入出力信号や微小な駆動電流を受け、電源供給用導体板２およびＧＮＤ用導体板３から大電流の駆動主電流を受けて駆動される。電源供給用導体板２およびＧＮＤ用導体板３では、プリント基板の配線層を用いず、板厚の大きい導体板（例えば厚さ１ｍｍ程度の銅板）を用いることで従来に比べて極めて大きな導体断面積を確保でき、供給される電流が大きなものとなっても、導体の抵抗損失を最小限にできると共に、動作状態の変化による消費電流の変化にも高速に追従でき、安定した電源供給を行うことができる。
また、上記電源供給用導体板２およびＧＮＤ用導体板３は、その板厚が自由に設定できるものであり、今後の更なる開発によって、さらに大電流かつ低電圧のデバイスが開発されたとしても板厚を大きくすることで（あるいは導体板の層数を増やすことで）容易に対応できる。また、本発明をバーンイン装置に適用した場合、該バーンイン装置において直流電源装置や冷却装置の小型化を図ることができる。
尚、上記説明では本発明をバーンイン装置に適用した場合を例示したが、本発明はこれに限定されるものではなく、通常の装置において本発明を適用することも可能である。すなわち、半導体デバイスの駆動装置における実装基板に、上記バーンイン基板に相当するプリント基板、電源供給用導体板、およびＧＮＤ用導体板からなる構成を利用し、半導体デバイスの実装にはソケットではなくＢＧＡ（Ball Grid Array）やＬＧＡ（Land Grid Array）等を用いた実装構造とすることも可能である。また、通常の装置において本発明を適用する場合に半導体デバイスの実装にソケットを用いることも可能である。
また、上記説明では、バーンイン基板１、電源供給用導体板２、ＧＮＤ用導体板３からなる実装部材に対して、一つの半導体デバイス１０を取り付けた構成を例示しているが、これはあくまで例示に過ぎず、実装される半導体デバイス１０の数は特に限定されない。バーンイン装置では、複数の半導体デバイス１０に対して同時にバーンインを実施できるように、複数の半導体デバイス１０を実装可能とすることが好ましい。
動作電流が１００Ａを越えるようなハイパワーの半導体デバイスに安定して動作電流を供給することができ、半導体デバイスの駆動装置や半導体デバイスのバーンイン装置等の用途に適用できる。
本発明の実施形態を示すものであり、バーンイン装置の要部構成を示す断面図である。 半導体デバイスの構成を示す図であり、図２（ａ）は側面図、図２（ｂ）は底面図である。 図３（ａ）は電源供給用導体板の平面図、図３（ｂ）はＧＮＤ用導体板の平面図である。 上記バーンイン装置に用いられるソケットの構成を示す図であり、図４（ａ）は平面図、図４（ｂ）は側面図である。
符号の説明
１ バーンイン基板（配線基板）
２ 電源供給用導体板
３ ＧＮＤ用導体板（接地用導体板）
４ 絶縁フィルム（絶縁体）
１０ 半導体デバイス
２１・３１ ピン状導体
８１ 電源接続部（電源供給手段）
８２ ＧＮＤ接続部（電源供給手段）

Claims (4)

  1. 半導体デバイスに対して動作信号の入出力を行う配線基板と、
    前記半導体デバイスに動作電源を供給するための電源供給用導体板および接地用導体板とを、絶縁体を介して積層した構造を有し、
    前記配線基板、電源供給用導体板および接地用導体板は、前記配線基板が最も実装面側に配置されており、
    前記配線基板における動作信号の入出力用の電極パッドと、電源供給用導体板および接地用導体板における接続電極とを、同一の実装面内に半導体デバイスの電極レイアウトと一致するように配してなり、
    前記電源供給用導体板および前記接地用導体板は、前記配線基板を貫通するピン状導体を圧入され、該ピン状導体の端面が配線基板表面に位置することによって接続電極が形成されており、
    前記電源供給用導体板および前記接地用導体板のうち、実装面に近い側に配置された導体板には前記実装面から遠い側に配置された導体板に圧入されたピン状導体に対応する位置に前記ピン状導体よりも大きな径を有する貫通孔が形成され、実装面から遠い側に配置された導体板に圧入されたピン状導体は、前記貫通孔を通ることによって前記貫通孔を有する導体板と非接触となっており、
    前記配線基板において前記ピン状導体を貫通させる孔の周囲には、配線層の他の電極となる導体が露出しないように前記配線基板の配線層がパターニングされていることを特徴とする半導体デバイスの実装部材。
  2. 半導体デバイスに対して動作信号の入出力を行う配線基板と、
    前記半導体デバイスに動作電源を供給するための電源供給用導体板および接地用導体板とを、絶縁体を介して積層した構造を有し、
    前記配線基板、電源供給用導体板および接地用導体板は、前記配線基板が最も実装面側に配置されており、
    前記配線基板における動作信号の入出力用の電極パッドと、電源供給用導体板および接地用導体板における接続電極とを、同一の実装面内に半導体デバイスの電極レイアウトと一致するように配してなり、
    前記電源供給用導体板および前記接地用導体板は、前記配線基板を貫通するピン状導体を圧入され、該ピン状導体の端面が配線基板表面に位置することによって接続電極が形成されており、
    前記電源供給用導体板および前記接地用導体板のうち、実装面に近い側に配置された導体板には前記実装面から遠い側に配置された導体板に圧入されたピン状導体に対応する位置に前記ピン状導体よりも大きな径を有する貫通孔が形成され、実装面から遠い側に配置された導体板に圧入されたピン状導体は、前記貫通孔を通ることによって前記貫通孔を有する導体板と非接触となっており、
    前記配線基板において前記ピン状導体を貫通させる孔の周囲には、配線層の他の電極となる導体が露出しないように前記配線基板の配線層がパターニングされており、
    前記実装面に半導体デバイスを接続していることを特徴とする半導体デバイスの実装構造。
  3. 前記半導体デバイスと前記接続電極との中間に双方向伸縮性のあるコンタクトピンを有しており、
    前記半導体デバイスの電極パッドと前記接続電極とが前記コンタクトピンによって導通されることを特徴とする請求項２に記載の半導体デバイスの実装構造。
  4. 半導体デバイスに対して動作信号の入出力を行う配線基板と、
    前記半導体デバイスに動作電源を供給するための電源供給用導体板および接地用導体板とを、絶縁体を介して積層した構造を有し、
    前記配線基板、電源供給用導体板および接地用導体板は、前記配線基板が最も実装面側に配置されており、
    前記配線基板における動作信号の入出力用の電極パッドと、電源供給用導体板および接地用導体板における接続電極とを、同一の実装面内に半導体デバイスの電極レイアウトと一致するように配してなり、
    前記電源供給用導体板および前記接地用導体板は、前記配線基板を貫通するピン状導体を圧入され、該ピン状導体の端面が配線基板表面に位置することによって接続電極が形成されており、
    前記電源供給用導体板および前記接地用導体板のうち、実装面に近い側に配置された導体板には前記実装面から遠い側に配置された導体板に圧入されたピン状導体に対応する位置に前記ピン状導体よりも大きな径を有する貫通孔が形成され、実装面から遠い側に配置された導体板に圧入されたピン状導体は、前記貫通孔を通ることによって前記貫通孔を有する導体板と非接触となっており、
    前記配線基板において前記ピン状導体を貫通させる孔の周囲には、配線層の他の電極となる導体が露出しないように前記配線基板の配線層がパターニングされている実装部材と、
    前記電源供給用導体板および接地用導体板を介して、前記実装部材に実装される半導体デバイスに動作電源を供給する電源供給手段とを備えていることを特徴とする半導体デバイスの駆動装置。
JP2003373136A 2003-10-31 2003-10-31 半導体デバイスの実装部材、半導体デバイスの実装構造、および半導体デバイスの駆動装置 Expired - Lifetime JP4493981B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003373136A JP4493981B2 (ja) 2003-10-31 2003-10-31 半導体デバイスの実装部材、半導体デバイスの実装構造、および半導体デバイスの駆動装置
TW093131141A TWI264078B (en) 2003-10-31 2004-10-14 Mounting member of semiconductor device, mounting configuration of semiconductor device, and drive unit of semiconductor device
US10/975,013 US7312522B2 (en) 2003-10-31 2004-10-28 Mounting member of semiconductor device, mounting configuration of semiconductor device, and drive unit of semiconductor device
KR1020040087188A KR101046871B1 (ko) 2003-10-31 2004-10-29 반도체 디바이스의 실장부재, 반도체 디바이스의 패키지 및 반도체 디바이스의 구동장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003373136A JP4493981B2 (ja) 2003-10-31 2003-10-31 半導体デバイスの実装部材、半導体デバイスの実装構造、および半導体デバイスの駆動装置

Publications (2)

Publication Number Publication Date
JP2005134337A JP2005134337A (ja) 2005-05-26
JP4493981B2 true JP4493981B2 (ja) 2010-06-30

Family

ID=34544076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003373136A Expired - Lifetime JP4493981B2 (ja) 2003-10-31 2003-10-31 半導体デバイスの実装部材、半導体デバイスの実装構造、および半導体デバイスの駆動装置

Country Status (4)

Country Link
US (1) US7312522B2 (ja)
JP (1) JP4493981B2 (ja)
KR (1) KR101046871B1 (ja)
TW (1) TWI264078B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009031394A1 (ja) * 2007-09-03 2009-03-12 Advantest Corporation 電気接続構造、端子装置、ソケット、電子部品試験装置及びソケットの製造方法
JP4611367B2 (ja) * 2007-12-13 2011-01-12 アヅサテック株式会社 半導体集積回路用ソケット
KR101706982B1 (ko) * 2012-08-16 2017-02-16 (주)테크윙 테스트핸들러용 인서트
US11723154B1 (en) * 2020-02-17 2023-08-08 Nicholas J. Chiolino Multiwire plate-enclosed ball-isolated single-substrate silicon-carbide-die package

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6188230B1 (en) * 1997-12-16 2001-02-13 Intel Corporation Pickup chuck for double sided contact
JP2001094008A (ja) * 1999-09-27 2001-04-06 Matsushita Electric Works Ltd 半導体パッケージ
US6359452B1 (en) * 1998-07-22 2002-03-19 Nortel Networks Limited Method and apparatus for testing an electronic assembly
US20020129974A1 (en) * 2000-10-30 2002-09-19 Smith Larry D. Method and apparatus for distributing power to integrated circuits

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04118984A (ja) 1990-09-10 1992-04-20 Fujitsu Ltd 電子部品の実装構造
US5633598A (en) * 1993-06-23 1997-05-27 Everett Charles Technologies, Inc. Translator fixture with module for expanding test points
JPH0968557A (ja) 1995-08-31 1997-03-11 Mitsubishi Electric Corp バーンインボード
US6046597A (en) * 1995-10-04 2000-04-04 Oz Technologies, Inc. Test socket for an IC device
TW360790B (en) * 1996-10-28 1999-06-11 Atg Test Systems Gmbh Printed circuit board test apparatus and method
US5955888A (en) * 1997-09-10 1999-09-21 Xilinx, Inc. Apparatus and method for testing ball grid array packaged integrated circuits
CA2217591C (en) * 1997-10-07 2003-07-29 700674 Ontario Limited, Doing Business As Carroll Associates Wireless test fixture
KR100314135B1 (ko) * 1999-03-08 2001-11-16 윤종용 Ｂｇａ 패키지의 전기적 검사를 위한 소켓 및 이를 이용한검사방법
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
JP2001116791A (ja) * 1999-10-20 2001-04-27 Fujitsu Ltd 電子部品試験装置及び電気接続体
JP4701506B2 (ja) * 2000-09-14 2011-06-15 ソニー株式会社 回路ブロック体の製造方法、配線回路装置の製造方法並びに半導体装置の製造方法
JP2002185103A (ja) * 2000-12-18 2002-06-28 Kyocera Corp 実装用基板の実装面における電極パッドの平坦性評価方法
US6541991B1 (en) * 2001-05-04 2003-04-01 Xilinx Inc. Interface apparatus and method for testing different sized ball grid array integrated circuits
US6974335B1 (en) * 2005-01-25 2005-12-13 International Business Machines Corporation Interchangeable multi-form factor module socket

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6188230B1 (en) * 1997-12-16 2001-02-13 Intel Corporation Pickup chuck for double sided contact
US6359452B1 (en) * 1998-07-22 2002-03-19 Nortel Networks Limited Method and apparatus for testing an electronic assembly
JP2001094008A (ja) * 1999-09-27 2001-04-06 Matsushita Electric Works Ltd 半導体パッケージ
US20020129974A1 (en) * 2000-10-30 2002-09-19 Smith Larry D. Method and apparatus for distributing power to integrated circuits

Also Published As

Publication number Publication date
KR101046871B1 (ko) 2011-07-05
US7312522B2 (en) 2007-12-25
US20050092988A1 (en) 2005-05-05
TW200531197A (en) 2005-09-16
KR20050041955A (ko) 2005-05-04
JP2005134337A (ja) 2005-05-26
TWI264078B (en) 2006-10-11

Similar Documents

Publication Publication Date Title
US9812401B2 (en) Techniques for observing an entire communication bus in operation
KR100373692B1 (ko) 프로브 구조체
US7994631B1 (en) Substrate for an integrated circuit package and a method of forming a substrate
US7057272B2 (en) Power supply connection structure to a semiconductor device
JP4493981B2 (ja) 半導体デバイスの実装部材、半導体デバイスの実装構造、および半導体デバイスの駆動装置
TW200518270A (en) Semiconductor device, and wiring-layout design system for automatically designing wiring-layout in such semiconductor device
US20090119911A1 (en) Forming a three-dimensional stackable die configuration for an electronic circuit board
JP4644717B2 (ja) 基板ユニット
KR100891531B1 (ko) 패턴 정렬 불량 검출 장치
JP4411056B2 (ja) バーンイン基板、およびバーンイン装置
US7663894B2 (en) Multilayer printed wiring board
US7180752B2 (en) Method and structures for implementing enhanced reliability for printed circuit board high power dissipation applications
WO2007023884A1 (ja) プローブカード用ガイド板およびその加工方法
JP2003272789A (ja) 表面実装型パッケージ用ソケット
JP4131137B2 (ja) インターポーザ基板の導通検査方法
TWI413777B (zh) Multi - power circuit board and its application probe card
CN116995069A (zh) 电子器件
JP2009300234A (ja) プローブカード
JP2009122123A (ja) コンタクトプローブ
JP2010040669A (ja) 半導体パッケージ
JP2009140993A (ja) プリント基板
JP2006112891A (ja) 半導体試験ボード
JPH10189817A (ja) 半導体搭載用配線板
JPH11284107A (ja) Ｉｃソケット
JPH0750364A (ja) 部品実装基板及び電子素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060522

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100407

R150 Certificate of patent or registration of utility model

Ref document number: 4493981

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term