JPH01111361A - 半導体チップキャリア - Google Patents

半導体チップキャリア

Info

Publication number
JPH01111361A
JPH01111361A JP26810687A JP26810687A JPH01111361A JP H01111361 A JPH01111361 A JP H01111361A JP 26810687 A JP26810687 A JP 26810687A JP 26810687 A JP26810687 A JP 26810687A JP H01111361 A JPH01111361 A JP H01111361A
Authority
JP
Japan
Prior art keywords
chip
semiconductor chip
carrier
cooling
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26810687A
Other languages
English (en)
Inventor
Kunio Matsumoto
邦夫 松本
Naoya Isada
尚哉 諌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP26810687A priority Critical patent/JPH01111361A/ja
Publication of JPH01111361A publication Critical patent/JPH01111361A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体チップの実装に係り、特に複数個の半
導体チップを高密度、低熱抵抗の状態で実装するに好適
なチップキャリアに関する。
〔従来の技術〕
最近、大形計算機では演算の高速化、記憶容量の大容量
化の要求がますます増大し、これに使用される半導体チ
ップは高速、大集積化が図られてきた。これに伴い大電
力消費チップの実装技術。
特にICチップの発生する熱をいかに効率よく外部に放
散させるか放熱特性を重視したマルチチップパッケージ
が開発されている。
例えば、特開昭59−36949に記載された実装方式
によれば、第3図に示すように、チップ10′は冷媒3
2′を通すことのできる冷却封止体11′にダイボンド
され、低熱抵抗化が図られている。また、チップ10′
の信号及び電源供給線は、ICリード51′を経て、冷
却封止体11′の外部側壁に設けられたチップキャリア
端子52′により多層配線の施された基板20′に接続
されている。なお、同図の2はチップキャリアを、4は
チップキャリア間の冷媒配管を、そして矢印は冷媒の流
れ方向をそれぞれ示している。
〔発明が解決しようとする問題点〕
ところでここ2〜3年、大形計算機の実装においては、
高速演算及び大集積化によるチップの高発熱化及び多ビ
ンチップの高密度化実装の要求が一層強まり、前述の従
来技術では(1)放熱特性、(2)接続ピン数、(3)
実装チップ密度に限界が生じ、十分に対応しきれず、よ
り高度な技術開発が待望されていた。
本発明の目的は、これら(1)〜(3)の技術課題を達
成することにあり、改良されたチップキャリアを提供す
ることにある。
〔問題点を解決するための手段〕
上記目的は、次の技術手段を採用することにより達成さ
れる。すなわち、(1)放熱特性の改良については、冷
却封止体の冷媒通路にフィンを設は熱交換効率を高める
、(2)接続ピン数の多ビン化については、フリップチ
ップボンディングの出来るキャリア基板を使用すること
で対処し。
(3)実装チップ密度の向上については、複数個のチッ
プを上記キャリア基板上にまとめて実装する。
本発明の目的は以上の技術的手段をとることにより達成
されるが1本発明の構成をさらに具体的に述べると以下
の特徴点として列挙することができる。
(1)半導体チップ(10)がフリップチップボンディ
ングでその表面に電気的に接続されると共にその裏面は
キャリア接続部(52)を通して配線基板(20)に電
気的に接続され、かつその周縁端部が前記配線基板(2
0)に固定部(55)を通して固定され、しかも配線導
体の内在されたキャリア基板(14)と、フィン(13
)付き冷媒路を内在した冷却手段を備えると共に前記半
導体チップが熱的に接続され、かつその周縁部が前記キ
ャリア基板(14)にチップ封止部(54)を通して封
止、固定された冷却封止体(11)とを有して成ること
を特徴とする。′ (2)上記フィン付冷媒路を内在した冷却封止体(11
)は、その底部表面に複数個のフィン(13)が所望の
ピッチで、その長手方向を冷媒の流通方向にほぼ一致さ
せて配設され、かつ上部は冷媒コネクタ(31)の設け
られたハツト(12)で封止られていることを特徴とす
る。
(3)上記キャリア基板(14)は、セラミックス基板
から成る多層配線構造体から成り、その上部表面には半
導体チップ(10)の電極端子とのフリップチップボン
ディングを可能とするパッドが形成されていると共に裏
面にも上記配線基板(20)の電気的接続端子とのフリ
ップチップボンディングを可能とするパッドが形成され
ていることを特徴とする。
(4)上記冷却封止体(11)及びキャリア基板(14
)を構成する材料の線膨張係数を配線基板(20)を構
成するそれにほぼ等しいものとしたことを特徴とする。
上記のとおり冷却封止体は、内部を冷媒が循環流通する
ため冷媒に対し腐食しにくい材質のもので、しかも線膨
張係数が配線基板(一般に多層配線が施されており、モ
ジュール化されている)のそれに近いものが好ましい。
例えばこの種のものとして、コバール、銅を含浸したモ
リブデン焼結体などを挙げることができる。冷媒として
は、水が一般的であるが、その他一般に使用可能な液体
、ガス体いずれの流体でもよい。また、冷却封止体の蓋
となるハツトも同様に材質としては冷媒に腐食しにくい
ものが好ましく、実用的には冷却封止体と同一材質のも
のが選ばれる。このハツトを冷却封止体に封止固定する
には、ロウ付等の方法がとられ、長期使用に耐え高信頼
性を維持するために、例えば金と銅の合金にッケルが入
る場合もある)などが実用的である。
キャリア基板は、ムライト、アルミナ等のセラミックス
を用いた多層配線構造体から成り、その両面には電極接
続用のパッドが設けられているのが好ましく、スルーホ
ールと配線パターンとを組合せた周知の製造方法で容易
に得ることができる。
〔作  用〕
すなわち、本発明においては、(1)放熱特性改良のた
めに冷媒通路内に設けられたフィンは、冷媒との熱接触
面積を拡大し、熱交換特性の向上をもたらす。(2)接
続ピン数の多ピン化におけるフリップチップボンディン
グは、チップ表面全体に接続ピンをピングリッドアレイ
状に配置出来ることで可能となる。(3)実装チップ密
度の向上におけるキャリア基板の採用は、複数個のチッ
プを一括封止出来るので、封止面積に対する封止代の割
合を減らすことが可能となる。また、キャリア基板内の
相互配線は、キャリア基板に搭載された複数のチップ間
の相互接続ができ、キャリア基板と本来の配線基板との
接続点数を減らすことが可能となる。
〔実施例〕
以下、本発明の一実施例を第1図及び第2図により説明
する。
第1図は本発明の概念を示す断面図、第2図は同図の要
部について示した一部断面斜視図である。
ここで、lOは半導体チップ(以下チップと略称)、1
4は同サイズのチップ10を4個搭載したキャリア基板
、11はチップ10の冷却及び封止を兼ねた冷却封止体
、13は冷却封止体11の冷媒路に設けられたフィン、
31は冷却封止体11に冷媒としての水を導くためのコ
ネクタ、12は冷却封止体の蓋となるハツト、15はキ
ャリア基板14及び冷却封止体11から成るチップキャ
リア、20は複数個のチップキャリア15を電気的に相
互接続するための配線基板、51はチップ10をキャリ
ア基板にフリップチップボンディングで接続するチップ
接続部、52はチップ10を搭載したキャリア基板14
をさらに配線基板20に接続するキャリア接続部、53
はチップ10の放熱のために冷却封止体11にこれを固
着する熱接続部。
54はチップ10を封止するためにキャリア基板14と
冷却封止体11とを接続するチップ封止部、55はチッ
プキャリア15全体を配線基板20に機械的に固定する
ためのキャリア固定部、56はハツト12を冷却封止体
11に接続するためのハツト接続部(金−鋼合金のロウ
付)、32は冷媒としての冷却水、30は冷却封止体1
1に冷却水32を供給するための冷却水路、41は冷却
水路30を機械的に支持するための冷却水路支持体、4
2は基板20全体を機械的に支持するための基板支持体
、40は以上説明した実装系全体を支持するためのフレ
ームである。
上述した構成かられかるように、キャリア基板14には
4個のチップ10がフリップチップボンディングにより
搭載でき、チップ10は冷却封止体11と熱接続部53
によりはんだ固着される。すなわち。
チップの放熱特性を向上しつつ多ピンの接続が可能とな
る。また、チップの封止はチップ封止部54にてはんだ
封止されチップキャリア15を構成するが、この構成は
チップ10を複数個搭載したチップキャリア15の状態
でのハンドリングやテスティングを容易にする。すなわ
ち、4個のチップを搭載するチップキャリア15を、冷
却機能を持ちかつ封止された回路ユニットとして扱うこ
とが出来るため、発熱が伴なう検査工程においても特別
な冷却システムを必要としないし、信頼性についてもこ
れを確保できる。
チップキャリア15の配線基板20への電気的接続は、
フリップチップボンディングと同じ方法によりキャリア
接続部52で多ピン接続される。また、チップキャリア
15の配線基板20への機械的接続は、キャリア固定部
55にてはんだ固定される。キャリア固定部55はチッ
プ封止部54と同じように、その内部にあるフリップチ
ップボンディングに破壊力が作用しないように保護する
とともに、湿気や腐食性ガスの侵入を防ぎ接続信頼性を
向上させる。
なお、本実施例における各接続部の接続温度階層を高温
順に示すと、ハツト接続部56、チップ接続部51、熱
接続部53及びチップ封止部54、キャリア接続部52
及びキャリア固定部55の順になり、この順序が組立順
序にもなる。ただし、チップ接続部51と熱接続部53
及びチップ封止部54を同一温度階層にしてもよい。
ところで、本実施例ではチップ10を4個搭載するチッ
プキャリア15について述べたが、さらに目的に応じ個
数を増減させることができ、また、冷媒としても水以外
のものをも使用可能であることは云うまでもない。
′ [発明の効果〕 本発明によれば、従来の実装技術で限界に達していた(
1)放熱特性、(2)接続ピン数、(3)実装チップ密
度を改良でき、将来の大形計算機実装における高発熱、
多ビンチップの高密度実装を可能とするものである。
【図面の簡単な説明】
第1図は本発明の概念を示す断面図、第2図は第1図の
主要部の一部断面斜視図、第3図は従来技術の概念を示
す断面図である。 図において。

Claims (1)

  1. 【特許請求の範囲】 1、半導体チップ(10)がフリップチップボンディン
    グでその表面に電気的に接続されると共にその裏面はキ
    ャリア接続部(52)を通して配線基板(20)に電気
    的に接続され、かつその周縁端部が前記配線基板(20
    )に固定部(55)を通して固定され、しかも配線導体
    の内在されたキャリア基板(14)と、フィン(13)
    付き冷媒路を内在した冷却手段を備えると共に前記半導
    体チップが熱的に接続され、かつその周縁部が前記キャ
    リア基板(14)にチップ封止部(54)を通して封止
    、固定された冷却封止体(11)とを有して成ることを
    特徴とする半導体チップキャリア。 2、上記フィン付冷媒路を内在した冷却封止体(11)
    は、その底部表面に複数個のフィン(13)が所望のピ
    ッチで、その長手方向を冷媒の流通方向にほぼ一致させ
    て配設され、かつ上部は冷媒コネクタ(31)の設けら
    れたハット(12)で封止られていることを特徴とする
    特許請求の範囲第1項記載の半導体チップキャリア。 3、上記キャリア基板(14)は、セラミックス基板か
    ら成る多層配線構造体から成り、その上部表面には半導
    体チップ(10)の電極端子とのフリップチップボンデ
    ィングを可能とするパッドが形成されていると共に裏面
    にも上記配線基板(20)の電気的接続端子とのフリッ
    プチップボンディングを可能とするパッドが形成されて
    いることを特徴とする特許請求の範囲第1項もしくは第
    2項記載の半導体チップキャリア。 4、上記冷却封止体(11)及びキャリア基板(14)
    を構成する材料の線膨張係数を配線基板(20)を構成
    するそれにほぼ等しいものとしたことを特徴とする特許
    請求の範囲第1項、第2項もしくは第3項記載の半導体
    チップキャリア。
JP26810687A 1987-10-26 1987-10-26 半導体チップキャリア Pending JPH01111361A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26810687A JPH01111361A (ja) 1987-10-26 1987-10-26 半導体チップキャリア

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26810687A JPH01111361A (ja) 1987-10-26 1987-10-26 半導体チップキャリア

Publications (1)

Publication Number Publication Date
JPH01111361A true JPH01111361A (ja) 1989-04-28

Family

ID=17453982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26810687A Pending JPH01111361A (ja) 1987-10-26 1987-10-26 半導体チップキャリア

Country Status (1)

Country Link
JP (1) JPH01111361A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123881A (ja) * 2008-11-21 2010-06-03 Fujikura Ltd コールドプレート
JP2017168570A (ja) * 2016-03-15 2017-09-21 富士電機株式会社 半導体モジュールおよび半導体モジュールの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123881A (ja) * 2008-11-21 2010-06-03 Fujikura Ltd コールドプレート
JP2017168570A (ja) * 2016-03-15 2017-09-21 富士電機株式会社 半導体モジュールおよび半導体モジュールの製造方法

Similar Documents

Publication Publication Date Title
EP0413451B1 (en) Packaging semiconductor chips
US4338621A (en) Hermetic integrated circuit package for high density high power applications
US4771366A (en) Ceramic card assembly having enhanced power distribution and cooling
KR100248678B1 (ko) 스택가능한 반도체 다중 칩 모듈 및 그 제조방법
US7372148B2 (en) Semiconductor chip having coolant path, semiconductor package and package cooling system using the same
US5726492A (en) Semiconductor module including vertically mounted semiconductor chips
US5045922A (en) Installation structure of integrated circuit devices
JPS59200495A (ja) マルチチツプ・モジユ−ル
JPS62131553A (ja) 多チツプチツプキヤリア及び製造方法
JPH01253942A (ja) 半導体パッケージ及びそれを用いたコンピュータ
JPS61201452A (ja) 集積回路チツプ冷却装置
IL155460A (en) A method of producing a substrate for an integrated circuit
JPH07170098A (ja) 電子部品の実装構造および実装方法
US4292647A (en) Semiconductor package and electronic array having improved heat dissipation
JP3113005B2 (ja) キャリアのない集積回路パッケージ
EP0709884A2 (en) Microelectronic device having a package with internal ducting for the passage of cooling fluid
KR100236671B1 (ko) 인쇄회로기판과 방열판을 구비하는 수직실장형 반도체 칩패키지 및 그를 포함하는 패키지 모듈
US5206713A (en) Mounting silicon chips
JPH01111361A (ja) 半導体チップキャリア
JPS63293965A (ja) 半導体装置およびその製造方法
GB2274738A (en) Cooling for 3-D semiconductor packages
JPS59202654A (ja) 集積回路パツケ−ジ
JP2901401B2 (ja) マルチチップモジュール
JP2831864B2 (ja) 半導体パッケージ及びその製造方法
JPS60134451A (ja) マルチチツプ・モジユ−ル