JPH0770671B2 - 半導体チップキャリアとそれを用いた半導体チップの実装方法 - Google Patents
半導体チップキャリアとそれを用いた半導体チップの実装方法Info
- Publication number
- JPH0770671B2 JPH0770671B2 JP4966388A JP4966388A JPH0770671B2 JP H0770671 B2 JPH0770671 B2 JP H0770671B2 JP 4966388 A JP4966388 A JP 4966388A JP 4966388 A JP4966388 A JP 4966388A JP H0770671 B2 JPH0770671 B2 JP H0770671B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- chip
- carrier
- carrier substrate
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
- H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5382—Adaptable interconnections, e.g. for engineering changes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体チップ実装方式に係り、特に複数個の半
導体チップを高密度、低熱抵抗に実装するに好適なチッ
プキャリア並びにそれを用いた実装方法に関する。
導体チップを高密度、低熱抵抗に実装するに好適なチッ
プキャリア並びにそれを用いた実装方法に関する。
最近、大形汎用計算機では高速化、大容量化の要求がま
すます増大し、これに使用される半導体チップ（以下、
チップという）は高速、大集積化が図られてきた。これ
に伴ない大電力消費チップの実装技術、とくに放熱特性
を重視したマルチチップパッケージが開発されている。
すます増大し、これに使用される半導体チップ（以下、
チップという）は高速、大集積化が図られてきた。これ
に伴ない大電力消費チップの実装技術、とくに放熱特性
を重視したマルチチップパッケージが開発されている。
例えば、特開昭59−36949に記載の実装方式によれば、
第５図に示すように、チップ10′は冷媒30′を通すこと
のできる冷却封止23′にダイボンドされ、低熱抵抗化が
図られている。チップ10′の信号及び電源供給線はICリ
ード51′を経て、チップキャリア20′の側壁に設けられ
たチップキャリア端子52′により基板40′に電気的に接
続されている。
第５図に示すように、チップ10′は冷媒30′を通すこと
のできる冷却封止23′にダイボンドされ、低熱抵抗化が
図られている。チップ10′の信号及び電源供給線はICリ
ード51′を経て、チップキャリア20′の側壁に設けられ
たチップキャリア端子52′により基板40′に電気的に接
続されている。
ところで最近の大形計算機では集積度2000ゲート程度の
チップが使用されるに至っており、その消費電力は6W/
チップ、接続点数は160点／チップとなっている。しか
し、チップの高集積化傾向は４年で３〜４倍と大きく、
将来の計算機では大消費電力、多点接続チップの実装要
求が一層強まり、上記した従来技術では、（１）放熱特
性、（２）接続点数に限界が生じることが予測され、高
密度実装には対応しきれない。
チップが使用されるに至っており、その消費電力は6W/
チップ、接続点数は160点／チップとなっている。しか
し、チップの高集積化傾向は４年で３〜４倍と大きく、
将来の計算機では大消費電力、多点接続チップの実装要
求が一層強まり、上記した従来技術では、（１）放熱特
性、（２）接続点数に限界が生じることが予測され、高
密度実装には対応しきれない。
本発明の目的は、上記した（１），（２）の技術課題を
解決することにあり、その第１の目的は改良された半導
体チップキャリアを提供することにあり、第２の目的は
それを用いた改良された半導体チップの実装方法を提供
することにある。
解決することにあり、その第１の目的は改良された半導
体チップキャリアを提供することにあり、第２の目的は
それを用いた改良された半導体チップの実装方法を提供
することにある。
上記本発明の第１の目的は、その表面においては、フリ
ップチップボンディングにより半導体チップが電気的に
接続されて搭載されると共にその裏面においては、内部
配線導体を介して電気的に接続された外部電極端子を有
し、かつ前記外部電極端子を介して基板に電気的に接続
されるキャリア基板と、前記半導体チップの背面に熱的
に接続され、かつその内部に冷媒路を有する冷却封止体
とから成る半導体チップキャリアにおいて、前記キャリ
ア基板の裏面に設けた外部電極端子の配列として、面内
に信号接続部端子を面周縁に電源接続部端子をそれぞれ
配設したことを特徴とする半導体チップキャリアによっ
て構成される。
ップチップボンディングにより半導体チップが電気的に
接続されて搭載されると共にその裏面においては、内部
配線導体を介して電気的に接続された外部電極端子を有
し、かつ前記外部電極端子を介して基板に電気的に接続
されるキャリア基板と、前記半導体チップの背面に熱的
に接続され、かつその内部に冷媒路を有する冷却封止体
とから成る半導体チップキャリアにおいて、前記キャリ
ア基板の裏面に設けた外部電極端子の配列として、面内
に信号接続部端子を面周縁に電源接続部端子をそれぞれ
配設したことを特徴とする半導体チップキャリアによっ
て構成される。
なお、フリップチップボンディングとは、周知のとお
り、対向する二つの電極同士をつき合わせ必要に応じ、
はんだを介して接続する方法で、ワイヤを介して接続す
るワイヤボンディングとは区別されるものである。
り、対向する二つの電極同士をつき合わせ必要に応じ、
はんだを介して接続する方法で、ワイヤを介して接続す
るワイヤボンディングとは区別されるものである。
そして、上記キャリア基板上には複数個の半導体チップ
が搭載され、それぞれのチップ同士は前記キャリア基板
内の配線導体を介して相互に論理接続されることが望ま
しい。
が搭載され、それぞれのチップ同士は前記キャリア基板
内の配線導体を介して相互に論理接続されることが望ま
しい。
また、本発明の上記第２の目的は、上記第１の目的を達
成する半導体チップキャリアのキャリア基板の裏面に設
けられた外部電極端子を、多層配線基板上の電極パッド
上にフリップチップボンディングにより電気的に接続固
定し、前記多層配線基板上に搭載された複数個の半導体
チップキャリア同士を前記多層配線基板の配線導体を介
して相互に論理接続することを特徴とする半導体チップ
の実装方法により達成することができる。
成する半導体チップキャリアのキャリア基板の裏面に設
けられた外部電極端子を、多層配線基板上の電極パッド
上にフリップチップボンディングにより電気的に接続固
定し、前記多層配線基板上に搭載された複数個の半導体
チップキャリア同士を前記多層配線基板の配線導体を介
して相互に論理接続することを特徴とする半導体チップ
の実装方法により達成することができる。
上記キャリア基板、多層配線基板ともにその内部は多層
配線構造体から構成されるのが好ましく、層間絶縁層を
介して立体的に配線される。つまり各層の面方向につい
てはその層間において平面の回路パターンを構成し、垂
直方向については各層に設けられたスルーホールを通し
て層間の回路を構成する。
配線構造体から構成されるのが好ましく、層間絶縁層を
介して立体的に配線される。つまり各層の面方向につい
てはその層間において平面の回路パターンを構成し、垂
直方向については各層に設けられたスルーホールを通し
て層間の回路を構成する。
また、上記冷却封止体の冷媒路内には、冷却効果を大な
らしめるためフィンを設け、フィン付き冷媒路とするこ
とが望ましく、冷媒としては通常の流体（ガス、液体を
問わず）でよく、一般には水などが実用的である。
らしめるためフィンを設け、フィン付き冷媒路とするこ
とが望ましく、冷媒としては通常の流体（ガス、液体を
問わず）でよく、一般には水などが実用的である。
すなわち、（１）放熱特性の改良における冷却封止体内
に設けられたフィンは、チップに熱接続されている冷却
封止体と冷却（例えば冷却水）との熱接触面積を拡大
し、熱伝達特性を向上させる。これはチップ内部から冷
媒までの熱抵抗の低減化に寄与し、放熱特性を改良す
る。また、（２）接続点数の多点化におけるフリップチ
ップボンディング可能なキャリア基板の採用は、チップ
表面全体に配置された500点を超えるチップ接続部を歩
留りよく一括接続できる。さらに、キャリア基板内に設
けられたスルーホール及び内部配線構造体は、共通電源
配線の結合化を図りつつキャリア基板周縁の電源接続部
への接続を可能とする。将来の大消費電力チップではチ
ップ接続部の半数近くが給電用として使われるため、接
続点数を1/10以下にできる共通電源配線の結合化はその
接続歩留り向上させる。しぃかも、電源接続部はキャリ
ア基板の周縁に配置されているため、キャリア基板の裏
面は信号接続部を配置するだけでよく、その接続間隔が
拡大し接続歩留りが向上する。複数個のチップを同一キ
ャリア基板上に搭載する場合は、これらのチップ相互の
論理接続をキャリア基板内で行なうことができ、信号接
続部の接続点数を更に2/3程度まで減じることができ、
その接続歩留りが向上する。
に設けられたフィンは、チップに熱接続されている冷却
封止体と冷却（例えば冷却水）との熱接触面積を拡大
し、熱伝達特性を向上させる。これはチップ内部から冷
媒までの熱抵抗の低減化に寄与し、放熱特性を改良す
る。また、（２）接続点数の多点化におけるフリップチ
ップボンディング可能なキャリア基板の採用は、チップ
表面全体に配置された500点を超えるチップ接続部を歩
留りよく一括接続できる。さらに、キャリア基板内に設
けられたスルーホール及び内部配線構造体は、共通電源
配線の結合化を図りつつキャリア基板周縁の電源接続部
への接続を可能とする。将来の大消費電力チップではチ
ップ接続部の半数近くが給電用として使われるため、接
続点数を1/10以下にできる共通電源配線の結合化はその
接続歩留り向上させる。しぃかも、電源接続部はキャリ
ア基板の周縁に配置されているため、キャリア基板の裏
面は信号接続部を配置するだけでよく、その接続間隔が
拡大し接続歩留りが向上する。複数個のチップを同一キ
ャリア基板上に搭載する場合は、これらのチップ相互の
論理接続をキャリア基板内で行なうことができ、信号接
続部の接続点数を更に2/3程度まで減じることができ、
その接続歩留りが向上する。
以下、本発明の一実施例を第１図及び第２図により説明
する。
する。
第１図は本発明の概念を示す断面図、第２図は同じく第
１図の要部斜視破断図である。ここで、10は半導体LSI
チップ（以下単にチツプと略称）、20は複数個（図では
４個の例）のチップ10を搭載できるチップキャリアで、
後述するキャリア基板21と冷却封止体23から構成され
る。21は複数個のチップ10を電気的に接続し、内在する
スルーホール及び相互配線により共通電源配線の統合及
び上記チップ10相互の論理接続（図示せず）をするキャ
リア基板、22はキャリア基板21に内在し、共通電源配線
を統合する電源配線層、23はチップ10を外部環境から保
護するとともに、チップ10と熱的に接続しその放熱を行
う冷却封止体、24は冷却封止体23内に形成されたフィ
ン、30は冷媒としての冷却水、31は冷却水30をチップキ
ャリア20に導くための冷却水路、32は冷却水路31とチッ
プキャリア20を接続するための水コネクタ、33は冷却水
路を機械的に支持するための冷却水路支持体、40は複数
個のチップキャリア20相互を論理接続（図示せず）し一
つのまとまった機能ユニットを構成する多層配線基板、
41は基板40全体を機械的に支持するための基板支持体、
54はチップ10と冷却封止体23をはんだ固着してチップ10
の放熱を確保するための熱接続部、55は冷却封止体23と
キャリア基板21とをはんだ接合しチップ10を外部環境か
ら保護するためのチップ封止部、51はチップ10をフリッ
プチップボンディングによりキャリア基板21と接続する
ためのチップ接続部、52はチップキャリア20相互の論理
接続を基板40を通して行うための信号接続部、53はキャ
リア基板21に内在する電源配線層22に統合された共通電
源配線に外部から基板40表面を通して給電すると同時に
チップキャリア20自体を基板40にはんだ固定するための
電源接続部、62は電源接続部53を通してキャリア基板21
に外部から給電するための給電ピン、61′は基板40上に
設けられた給電パッド、61は給電ピン62に対応するコネ
クタ、60はコネクタ61を通して各チップキャリア20に電
力を供給するための給電線、100は以上説明した実装系
全体を支持するためのフレームである。
１図の要部斜視破断図である。ここで、10は半導体LSI
チップ（以下単にチツプと略称）、20は複数個（図では
４個の例）のチップ10を搭載できるチップキャリアで、
後述するキャリア基板21と冷却封止体23から構成され
る。21は複数個のチップ10を電気的に接続し、内在する
スルーホール及び相互配線により共通電源配線の統合及
び上記チップ10相互の論理接続（図示せず）をするキャ
リア基板、22はキャリア基板21に内在し、共通電源配線
を統合する電源配線層、23はチップ10を外部環境から保
護するとともに、チップ10と熱的に接続しその放熱を行
う冷却封止体、24は冷却封止体23内に形成されたフィ
ン、30は冷媒としての冷却水、31は冷却水30をチップキ
ャリア20に導くための冷却水路、32は冷却水路31とチッ
プキャリア20を接続するための水コネクタ、33は冷却水
路を機械的に支持するための冷却水路支持体、40は複数
個のチップキャリア20相互を論理接続（図示せず）し一
つのまとまった機能ユニットを構成する多層配線基板、
41は基板40全体を機械的に支持するための基板支持体、
54はチップ10と冷却封止体23をはんだ固着してチップ10
の放熱を確保するための熱接続部、55は冷却封止体23と
キャリア基板21とをはんだ接合しチップ10を外部環境か
ら保護するためのチップ封止部、51はチップ10をフリッ
プチップボンディングによりキャリア基板21と接続する
ためのチップ接続部、52はチップキャリア20相互の論理
接続を基板40を通して行うための信号接続部、53はキャ
リア基板21に内在する電源配線層22に統合された共通電
源配線に外部から基板40表面を通して給電すると同時に
チップキャリア20自体を基板40にはんだ固定するための
電源接続部、62は電源接続部53を通してキャリア基板21
に外部から給電するための給電ピン、61′は基板40上に
設けられた給電パッド、61は給電ピン62に対応するコネ
クタ、60はコネクタ61を通して各チップキャリア20に電
力を供給するための給電線、100は以上説明した実装系
全体を支持するためのフレームである。
上述した構成からわかるように、チップ10の背面はフィ
ン24付冷却封止体23にはんだ固着されているため、その
放熱特性はきわめてよく、チップ当りの消費電力20〜30
Wのチップを搭載しても充分放熱可能な構造になってい
る。また、チップ10はチップ接続部51にフリップチップ
ボンディング方式を採用することにより多点の一括接続
が可能となる。さらにキャリア基板21は基板40との接続
点数を減らすために、共通電源配線を電源配線層22によ
り統合しキャリア基板21の周辺に電源接続部53として配
置した。キャリア基板21は上記の他これに搭載されたチ
ップ10相互の論理接続も可能とし、基板40への信号接続
部52点数を減らす役割をする。すなわち、キャリア基板
21の採用により極めて多点の接続部を持つチップ10の接
続実装が歩留りよくできる。
ン24付冷却封止体23にはんだ固着されているため、その
放熱特性はきわめてよく、チップ当りの消費電力20〜30
Wのチップを搭載しても充分放熱可能な構造になってい
る。また、チップ10はチップ接続部51にフリップチップ
ボンディング方式を採用することにより多点の一括接続
が可能となる。さらにキャリア基板21は基板40との接続
点数を減らすために、共通電源配線を電源配線層22によ
り統合しキャリア基板21の周辺に電源接続部53として配
置した。キャリア基板21は上記の他これに搭載されたチ
ップ10相互の論理接続も可能とし、基板40への信号接続
部52点数を減らす役割をする。すなわち、キャリア基板
21の採用により極めて多点の接続部を持つチップ10の接
続実装が歩留りよくできる。
ところで、本実施例ではチップ10を４個搭載するチップ
キャリア20について述べたが他の個数でもよい。また冷
媒として水以外のものも構成可能である。
キャリア20について述べたが他の個数でもよい。また冷
媒として水以外のものも構成可能である。
第３図は上記キャリア基板21を更に具体的に説明するた
めの図で、第３図（ａ）はチップが搭載される側のキャ
リア基板上面斜視図、第３図（ｂ）は断面図、そして第
３図（ｃ）はキャリア基板の裏面の斜視図をそれぞれ示
す。第３図（ａ）の51はチップ接続部を構成する電極バ
ッドで、この例では４個のチップが接続されるパッドパ
ターン510が示されている。55は冷却封止体23で封止る
チップ封止部を示し、はんだが盛られている。第３図
（ｂ）は、チップ10の搭載されたキャリア基板の断面を
示しており、チップ接続部51はフリップチップボンディ
ングによりチップの電極パッド（図示せず）とはんだを
介して電気的に接続されている。キャリア基板21の内部
は多層配線構造体となっており、各配線層はスルーホー
ルを介して層間の回路を構成している。この例ではキャ
リア基板21のベース21aとして、アルミナ，ムライトな
どのセラミックスを絶縁層とする多層配線層（給電用配
線導体はタングステン）、その上にポリイミドのごとき
耐熱性有機絶縁材を層間絶縁層とした多層配線層21b
（給電用配線導体は銅やアルミニウムなど）が積層され
て立体回路を構成している。回路内には信号線、給電
線、アース線が存在し、複数のチップ10間を論理接続で
きるよう構成されている。第３図（ｃ）はキャリア基板
の裏面を示しているが、その周縁には電源接続部（給電
端子）53がその内方には信号接続部（アースを含む信号
端子）52が格子状に構成され、第２図の多層配線基板40
と対応した電極パターンをなしており、相方フリップチ
ップボンディングで接続可能な構成となっている。な
お、この第３図（ｃ）では電源接続部53をキャリア基板
裏面の全周に設けているが、これは一つの好ましい例で
あって、本発明においては、必要に応じ１辺に局在させ
ることもできる、２〜３辺にわたって設けることもでき
る。重要なのは、主面に信号接続部52を配し周縁に電源
接続部（給電端子）53を配設することである。
めの図で、第３図（ａ）はチップが搭載される側のキャ
リア基板上面斜視図、第３図（ｂ）は断面図、そして第
３図（ｃ）はキャリア基板の裏面の斜視図をそれぞれ示
す。第３図（ａ）の51はチップ接続部を構成する電極バ
ッドで、この例では４個のチップが接続されるパッドパ
ターン510が示されている。55は冷却封止体23で封止る
チップ封止部を示し、はんだが盛られている。第３図
（ｂ）は、チップ10の搭載されたキャリア基板の断面を
示しており、チップ接続部51はフリップチップボンディ
ングによりチップの電極パッド（図示せず）とはんだを
介して電気的に接続されている。キャリア基板21の内部
は多層配線構造体となっており、各配線層はスルーホー
ルを介して層間の回路を構成している。この例ではキャ
リア基板21のベース21aとして、アルミナ，ムライトな
どのセラミックスを絶縁層とする多層配線層（給電用配
線導体はタングステン）、その上にポリイミドのごとき
耐熱性有機絶縁材を層間絶縁層とした多層配線層21b
（給電用配線導体は銅やアルミニウムなど）が積層され
て立体回路を構成している。回路内には信号線、給電
線、アース線が存在し、複数のチップ10間を論理接続で
きるよう構成されている。第３図（ｃ）はキャリア基板
の裏面を示しているが、その周縁には電源接続部（給電
端子）53がその内方には信号接続部（アースを含む信号
端子）52が格子状に構成され、第２図の多層配線基板40
と対応した電極パターンをなしており、相方フリップチ
ップボンディングで接続可能な構成となっている。な
お、この第３図（ｃ）では電源接続部53をキャリア基板
裏面の全周に設けているが、これは一つの好ましい例で
あって、本発明においては、必要に応じ１辺に局在させ
ることもできる、２〜３辺にわたって設けることもでき
る。重要なのは、主面に信号接続部52を配し周縁に電源
接続部（給電端子）53を配設することである。
第４図は、半導体チップの実装手順、特にはんだ接続の
要部を模式的に示したものである。第４図（ａ）では、
まずキャリア基板21にチップ10をはんだ（Pb2Sn,320℃
で接続）51を介して接続、第４図（ｂ）は、キャリア基
板21のチップ封止部55にはんだ（Pb10Sn）を、チップ10
と冷却封止体23（この図ではフィン等省略、要部のみ表
示）との間に熱接続部54を構成するはんだ（Sn3.5Ag）
を供給した状態を示し、それを第４図（ｃ）で、熱接続
部54をはんだ（Sn3.5Ag,200℃）接続、次いで第４図
（ｄ）で、チップ封止部55をはんだ（Pb10Sn,300℃）接
続、第４図（ｅ）はキャリア基板裏面の外部電極端子5
2,53に共晶はんだを供給、そして第４図（ｆ）で多層配
線基板40上の電極パッドと位置合わせし、180℃でフリ
ップチップボンディングで共晶はんだ接続し完了する。
要部を模式的に示したものである。第４図（ａ）では、
まずキャリア基板21にチップ10をはんだ（Pb2Sn,320℃
で接続）51を介して接続、第４図（ｂ）は、キャリア基
板21のチップ封止部55にはんだ（Pb10Sn）を、チップ10
と冷却封止体23（この図ではフィン等省略、要部のみ表
示）との間に熱接続部54を構成するはんだ（Sn3.5Ag）
を供給した状態を示し、それを第４図（ｃ）で、熱接続
部54をはんだ（Sn3.5Ag,200℃）接続、次いで第４図
（ｄ）で、チップ封止部55をはんだ（Pb10Sn,300℃）接
続、第４図（ｅ）はキャリア基板裏面の外部電極端子5
2,53に共晶はんだを供給、そして第４図（ｆ）で多層配
線基板40上の電極パッドと位置合わせし、180℃でフリ
ップチップボンディングで共晶はんだ接続し完了する。
本発明によれば、従来の実装技術では限界に達すると予
測される（１）放熱特性の改良、（２）接続点数の多点
化を歩留りよく実施することができ、将来の大形計算機
実装における大消費電力、多点接続チップの高密度実装
を可能とする。特に、キャリア基板に低抵抗の配線で給
電導体層を構成する場合には、熱膨張係数の関係で、給
電端子をキャリア基板の周縁に設けることにより、信頼
性の高い高密度実装を実現することが可能となった。
測される（１）放熱特性の改良、（２）接続点数の多点
化を歩留りよく実施することができ、将来の大形計算機
実装における大消費電力、多点接続チップの高密度実装
を可能とする。特に、キャリア基板に低抵抗の配線で給
電導体層を構成する場合には、熱膨張係数の関係で、給
電端子をキャリア基板の周縁に設けることにより、信頼
性の高い高密度実装を実現することが可能となった。
第１図は本発明の概念を示す断面図、第２図は同じく第
１図の要部斜視破断図、第３図は本発明の一実施例とな
るキャリア基板の構成を示す図、第４図は、本発明の一
実装手順を説明するプロセス工程図、そして第５図は従
来技術の概念を示す断面図である。 図において 10……チップ、20……チップキャリア 21……キャリア基板、24……フィン 40……基板、51……チップ接続部 52……信号接続部、53……電源接続部 54……熱接続部
１図の要部斜視破断図、第３図は本発明の一実施例とな
るキャリア基板の構成を示す図、第４図は、本発明の一
実装手順を説明するプロセス工程図、そして第５図は従
来技術の概念を示す断面図である。 図において 10……チップ、20……チップキャリア 21……キャリア基板、24……フィン 40……基板、51……チップ接続部 52……信号接続部、53……電源接続部 54……熱接続部
Claims (4)
- 【請求項１】その表面においては、フリップチップボン
ディングにより半導体チップが電気的に接続されて搭載
されると共にその裏面においては、内部配線導体を介し
て電気的に接続された外部電極端子を有し、かつ前記外
部電極端子を介して基板に電気的に接続されるキャリア
基板と、前記半導体チップの背面に熱的に接続され、か
つその内部に冷媒路を有する冷却封止体とから成る半導
体チップキャリアにおいて、前記キャリア基板の裏面に
設けた外部電極端子の配列として、面内に信号接続部端
子を、面周縁に電源接続部端子をそれぞれ配設して成る
ことを特徴とする半導体チップキャリア。 - 【請求項２】前記キャリア基板上に搭載された複数個の
半導体チップ同士が、前記キャリア基板内の配線導体を
介して相互に論理接続されて成ることを特徴とする特許
請求の範囲第１項記載の半導体チップキャリア。 - 【請求項３】特許請求の範囲第１項もしくは第２項記載
の半導体チップキャリアの外部電極端子を、多層配線基
板上の電極パッド上にフリップチップボディングにより
電気的に接続固定し、前記多層配線基板上に搭載された
複数個の半導体チップキャリア同士を前記多層配線基板
の配線導体を介して相互に論理接続することを特徴とす
る半導体チップの実装方法。 - 【請求項４】上記多層配線基板上の電源接続部に設けら
れた給電パッドに、外部からの給電手段を設けたことを
特徴とする特許請求の範囲第３項記載の半導体チップの
実装方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4966388A JPH0770671B2 (ja) | 1988-03-04 | 1988-03-04 | 半導体チップキャリアとそれを用いた半導体チップの実装方法 |
| US07/271,677 US4922377A (en) | 1987-11-16 | 1988-11-16 | Module and a substrate for the module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4966388A JPH0770671B2 (ja) | 1988-03-04 | 1988-03-04 | 半導体チップキャリアとそれを用いた半導体チップの実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01225145A JPH01225145A (ja) | 1989-09-08 |
| JPH0770671B2 true JPH0770671B2 (ja) | 1995-07-31 |
Family
ID=12837420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4966388A Expired - Lifetime JPH0770671B2 (ja) | 1987-11-16 | 1988-03-04 | 半導体チップキャリアとそれを用いた半導体チップの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770671B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3788268B2 (ja) * | 2001-05-14 | 2006-06-21 | ソニー株式会社 | 半導体装置の製造方法 |
| JP4644717B2 (ja) * | 2008-01-11 | 2011-03-02 | 富士通株式会社 | 基板ユニット |
-
1988
- 1988-03-04 JP JP4966388A patent/JPH0770671B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01225145A (ja) | 1989-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7319268B2 (en) | Semiconductor device having capacitors for reducing power source noise | |
| US5097318A (en) | Semiconductor package and computer using it | |
| US4922377A (en) | Module and a substrate for the module | |
| JP3224978B2 (ja) | 半導体装置 | |
| JPH07263625A (ja) | 誘電体テープから形成されたディスクリートなチップキャリアを有する垂直なｉｃチップ積層体 | |
| TW200406052A (en) | Semiconductor package | |
| JPH0642525B2 (ja) | 多チツプチツプキヤリア及び製造方法 | |
| JP2002057272A (ja) | スタックト・ダイ・パッケージ構造 | |
| JPH07170098A (ja) | 電子部品の実装構造および実装方法 | |
| JP2792473B2 (ja) | マルチチップモジュール | |
| TW200411865A (en) | Thermal- enhance MCM package | |
| JPH1187574A (ja) | 垂直実装形半導体チップパッケージ及びそれを含むパッケージモジュール | |
| JP2000323610A (ja) | フィルムキャリア型半導体装置 | |
| JPH0770671B2 (ja) | 半導体チップキャリアとそれを用いた半導体チップの実装方法 | |
| JP2865496B2 (ja) | マルチチップモジュール | |
| KR20040037561A (ko) | 반도체패키지 | |
| JP2004087700A (ja) | 半導体装置およびその製造方法 | |
| JP2901401B2 (ja) | マルチチップモジュール | |
| JPH10321670A (ja) | 半導体装置 | |
| TW445601B (en) | Die-embedded ball grid array packaging structure with leadframe | |
| JPH03185900A (ja) | 半導体装置及びその製造方法 | |
| JP2001168227A (ja) | 多ピン・ボールグリッドアレイ・パッケージ用の基板、多ピン・ボールグリッドアレイ・パッケージ及び半導体装置 | |
| JPH0555398A (ja) | 半導体装置 | |
| JPH1012804A (ja) | 半導体装置 | |
| JPS60234334A (ja) | 半導体装置 |