CN111968943A - 一种射频模组超薄堆叠方法 - Google Patents
一种射频模组超薄堆叠方法 Download PDFInfo
- Publication number
- CN111968943A CN111968943A CN202010855288.6A CN202010855288A CN111968943A CN 111968943 A CN111968943 A CN 111968943A CN 202010855288 A CN202010855288 A CN 202010855288A CN 111968943 A CN111968943 A CN 111968943A
- Authority
- CN
- China
- Prior art keywords
- silicon wafer
- chip
- radio frequency
- tsv
- front side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 99
- 239000010703 silicon Substances 0.000 claims abstract description 99
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 98
- 229910052751 metal Inorganic materials 0.000 claims abstract description 28
- 239000002184 metal Substances 0.000 claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 claims abstract description 23
- 238000005498 polishing Methods 0.000 claims abstract description 7
- 238000003466 welding Methods 0.000 claims abstract description 5
- 235000012431 wafers Nutrition 0.000 claims description 85
- 229910052802 copper Inorganic materials 0.000 claims description 21
- 239000010949 copper Substances 0.000 claims description 21
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 19
- 239000000084 colloidal system Substances 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 9
- 239000003292 glue Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 238000001259 photo etching Methods 0.000 claims description 7
- 238000000206 photolithography Methods 0.000 claims description 7
- 238000002161 passivation Methods 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 4
- 238000009751 slip forming Methods 0.000 claims 1
- 230000017525 heat dissipation Effects 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 241000724291 Tobacco streak virus Species 0.000 description 23
- 238000010586 diagram Methods 0.000 description 14
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 12
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 238000009713 electroplating Methods 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 229910052763 palladium Inorganic materials 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 239000004332 silver Substances 0.000 description 6
- 229910052716 thallium Inorganic materials 0.000 description 6
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 description 6
- 229910052718 tin Inorganic materials 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 238000001704 evaporation Methods 0.000 description 4
- 230000008020 evaporation Effects 0.000 description 4
- 238000001755 magnetron sputter deposition Methods 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- ARXHIJMGSIYYRZ-UHFFFAOYSA-N 1,2,4-trichloro-3-(3,4-dichlorophenyl)benzene Chemical compound C1=C(Cl)C(Cl)=CC=C1C1=C(Cl)C=CC(Cl)=C1Cl ARXHIJMGSIYYRZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
- H01L21/4882—Assembly of heatsink parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Micromachines (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明属于半导体技术领域，具体涉及一种射频模组超薄堆叠方法，包括以下步骤：在硅片正面开空腔并嵌入芯片，填充缝隙，对硅片背面做减薄处理，形成超薄的硅片嵌入转接板，把多层嵌入芯片的硅片结构进行堆叠；在堆叠后的硅片正面制作TSV，填充金属，使TSV金属跟各层芯片的PAD互联，然后抛光堆叠后的硅片正面并制作RDL和正面焊盘；在堆叠后的硅片背面制作背面凹槽并嵌入射频芯片，填充缝隙，在射频芯片的正面做RDL和焊盘；在PCB表面焊接微流通道结构，在正面焊盘植球，通过贴片工艺使模组跟PCB互联，同时射频芯片跟微流道结构互联，最后在射频芯片表面贴装无源芯片。本发明能大大减小射频模组的面积，并能最大限度的增加射频芯片的散热能力。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种射频模组超薄堆叠方法。
背景技术
毫米波射频技术在半导体行业发展迅速，其在高速数据通信、汽车雷达、机载导弹跟踪系统以及空间光谱检测和成像等领域都得到广泛应用。新的应用对产品的电气性能、紧凑结构和系统可靠性提出了新的要求，对于无线发射和接收系统，目前还不能集成到同一颗芯片上（SOC系统级芯片），因此需要把不同的芯片包括射频单元、滤波器、功率放大器等集成到一个独立的系统中实现发射和接收信号的功能。
传统封装工艺把各种功能芯片和无源器件安装在基板上，占用面积大，可靠性差，不能满足封装系统越来越小型化的趋势，而基于标准硅工艺的三维异构封装技术（系统级封装SIP）运用TSV技术和空腔结构将不同衬底不同功能的芯片集成在一起，能在较小的区域内实现芯片的堆叠和互联，大大减小了功能件的面积并增加了其可靠性，越来越成为该产业未来发展的方向。
但是对于高功率的射频芯片来说，工作时需要散发大量的热量，如果这些热量不能及时排出，就会出现整个模组可靠性大大降低，甚至直接烧毁的危险。另外跟射频芯片相配套的数字芯片在做模组时，往往不需要像射频芯片一样需要散热和表面保护，如果像射频芯片一样同样在模组里面做嵌入操作，则会大大增加模组的面积。
发明内容
本发明的旨在解决上述问题，提供了一种射频模组超薄堆叠方法，能够在减小模组面积的同时增加散热。
按照本发明的技术方案，所述射频模组超薄堆叠方法，包括以下步骤，
A、在硅片正面开空腔，在空腔内面朝下嵌入芯片，填充芯片与硅片之间的缝隙，对硅片背面做减薄处理，形成超薄的硅片嵌入转接板，把多层嵌入芯片的硅片结构进行堆叠；
B、在堆叠后的硅片正面制作TSV，填充金属，使TSV金属跟各层芯片的PAD互联，然后抛光堆叠后的硅片正面并制作 RDL和正面焊盘；
C：在堆叠后的硅片背面制作背面凹槽，沉积钝化层，在背面凹槽内嵌入射频芯片，填充射频芯片与硅片之间的缝隙，在射频芯片的正面做RDL和焊盘；
D、在PCB表面焊接微流通道结构，在正面焊盘植球，通过贴片工艺使步骤C形成的模组跟PCB互联，同时射频芯片跟微流道结构互联，最后在射频芯片表面贴装无源芯片。
进一步的，所述步骤A的具体步骤如下：通过光刻和干法刻蚀工艺在硅片的正面刻蚀空腔；在空腔内填入胶体，然后嵌入芯片，使胶体填充芯片与硅片之间的缝隙；对硅片背面做减薄和抛光处理形成超薄硅片；对超薄硅片的表面做涂永久键合胶工艺，然后把多层超薄硅片做永久晶圆级键合堆叠。
进一步的，在所述步骤C之前继续在堆叠后的硅片正面制作中部TSV，步骤C中背面凹槽对应中部TSV的位置制作，背面凹槽将中部TSV的底部露出，沉积钝化层后继续在堆叠后的硅片正面光刻和刻蚀使中部TSV的顶部金属露出，所述步骤D中射频芯片通过连接的中部TSV铜柱跟微流道结构互联。
进一步的，在所述步骤C之后继续在堆叠后的硅片正面刻蚀正面凹槽，使射频芯片的背面露出，所述步骤D中射频芯片的背面与嵌入正面凹槽的微流通道结构互联。
本发明的有益效果在于：通过把数字芯片用超薄减薄技术用多层堆叠的方式嵌入到硅转接板中，同时在该转接板中嵌入射频芯片，使射频芯片底部能跟微流道散热器互联，顶部则做RDL互联，完成对外信号的输入和输出，能大大减小射频模组的面积，并能最大限度的增加射频芯片的散热能力。
附图说明
图1a为本发明在硅片上开空腔的示意图。
图1b为在图1a的基础上嵌入芯片的示意图。
图1c为在图1b的基础上减薄硅片的示意图。
图1d为实施例一中在堆叠后的硅片正面制作TSV和中部TSV的示意图。
图1e为在图1d的基础上制作RDL和正面焊盘的示意图。
图1f为在图1e的基础上开背面凹槽的示意图。
图1g为在图1f的基础上嵌入射频芯片并制作RDL和焊盘的示意图。
图1h为实施例一在PCB表面焊接金属微流通道的示意图。
图1i为图1g与图1h互联的示意图。
图1j为在图1i的基础上贴装无源芯片的示意图。
图1k为实施例二中在堆叠后的硅片正面制作TSV的示意图。
图1l为在图1k的基础上制作RDL和正面焊盘的示意图。
图1m为在图1l的基础上开背面凹槽的示意图。
图1n为在图1j的基础上嵌入射频芯片、制作RDL和焊盘，并开正面凹槽的示意图。
图1o为实施例二在PCB表面焊接金属微流通道的的示意图。
图1p为图1n与图1o互联的示意图。
图1q为在图1p的基础上贴装无源芯片的示意图。
附图标记说明：101-硅片、102-空腔、103-胶体、104-芯片、105-TSV、106-中部TSV、107-正面焊盘、108-背面凹槽、109-射频芯片、110-PCB、111-微流通道结构、112-无源芯片、113-正面凹槽。
具体实施方式
下面结合具体实施例和附图对本发明作进一步说明。
实施例一
一种射频模组超薄堆叠方法，包括以下步骤，
A、在硅片101正面开空腔102，在空腔102内面朝下嵌入芯片104，填充芯片104与硅片101之间的缝隙，对硅片101背面做减薄处理，形成超薄的硅片嵌入转接板，把多层嵌入芯片的硅片结构进行堆叠；
如图1a所示，通过光刻和干法刻蚀工艺在硅片101正面刻蚀空腔102，空腔长度范围在100um到100000um之间，空腔深度范围在10um到1000um之间；
如图1b所示，在空腔内填入胶体103，胶体可以是环氧树脂胶，也可以是焊锡等，然后嵌入芯片104，使胶体填充缝隙；
如图1c所示，对硅片背面做减薄和抛光处理，使硅片最后厚度范围在10um到200um之间，形成超薄硅片；
对超薄硅片表面做涂永久键合胶工艺，然后把多层超薄硅片做永久晶圆级键合堆叠；
B、在堆叠后的硅片正面制作TSV105和中部TSV106，填充金属，使TSV金属跟各层芯片104的PAD互联，然后抛光堆叠后的硅片正面并制作 RDL和正面焊盘107；
如图1d所示，通过光刻和干法刻蚀工艺在堆叠后的硅片表面制作TSV105和中部TSV106，TSV与中部TSV深孔直径范围在1um到1000um，深度在10um到1000um；
在硅片101正面沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，其可以是一层也可以是多层，种子层金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；
电镀铜，使铜金属充满TSV和中部TSV，200到500度温度下密化使铜更致密；铜CMP工艺使硅片表面铜去除，使硅片表面只剩下填铜；硅片表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除；硅片表面绝缘层也可以保留；
如图1e所示，通过光刻和电镀的工艺在TSV口露出端制作RDL和正面焊盘107，首先通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；
然后光刻定义RDL和正面焊盘位置，电镀做出RDL和正面焊盘金属，金属厚度范围1um到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；
C：在堆叠后的硅片背面制作背面凹槽108，使中部TSV106的底部露出，沉积钝化层，在堆叠后的硅片正面光刻和刻蚀使中部TSV106的顶部金属露出，在背面凹槽108内嵌入射频芯片109，填充射频芯片109与硅片101之间的缝隙，在射频芯片109的正面做RDL和焊盘；
如图1f所示，在堆叠后的硅片背面制作背面凹槽108，凹槽长宽范围在1um到1000um，深度在10um到1000um，使TSV底部露出；
在堆叠后的硅片正面沉积氧化硅或者氮化硅等绝缘层，绝缘层厚度范围在10nm到100um之间；
通过光刻和湿法刻蚀或者干法刻蚀工艺使中部TSV106的顶部绝缘层移除，使金属露出；
在背面凹槽内喷涂焊锡膏或者导热胶，在凹槽内嵌入射频芯片109，用胶体填充缝隙，最后在芯片正面即堆叠后的硅片背面做RDL和焊盘；
D、在PCB110表面焊接微流通道结构111，在正面焊盘107植球，通过贴片工艺使步骤C形成的模组跟PCB110互联，同时射频芯片109跟微流道结构111互联，最后在射频芯片表面贴装无源芯片112。
如图1h所示，在PCB表面焊接金属微流通道结构；
如图1g所示，在硅片正面焊盘107植球；
如图1i所示，通过贴片工艺使模组跟PCB互联，同时射频芯片109连接的中部TSV106铜柱跟微流道结构111互联；
如图1j所示，在射频芯片109表面贴装无源芯片112组成最终结构。
实施例二
一种射频模组超薄堆叠方法，包括以下步骤，
A、在硅片101正面开空腔102，在空腔102内面朝下嵌入芯片104，填充芯片104与硅片101之间的缝隙，对硅片101背面做减薄处理，形成超薄的硅片嵌入转接板，把多层嵌入芯片的硅片结构进行堆叠；
如图1a所示，通过光刻和干法刻蚀工艺在硅片101正面刻蚀空腔102，空腔长度范围在100um到100000um之间，空腔深度范围在10um到1000um之间；
如图1b所示，在空腔内填入胶体103，胶体可以是环氧树脂胶，也可以是焊锡等，然后嵌入芯片104，使胶体填充缝隙；
如图1c所示，对硅片背面做减薄和抛光处理，使硅片最后厚度范围在10um到200um之间，形成超薄硅片；
对超薄硅片表面做涂永久键合胶工艺，然后把多层超薄硅片做永久晶圆级键合堆叠；
B、在堆叠后的硅片正面制作TSV105，填充金属，使TSV金属跟各层芯片104的PAD互联，然后抛光堆叠后的硅片正面并制作 RDL和正面焊盘107；
如图1k所示，通过光刻和干法刻蚀工艺在堆叠后的硅片表面制作TSV105，TSV深孔直径范围在1um到1000um，深度在10um到1000um；
在硅片101正面沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，其可以是一层也可以是多层，种子层金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；
电镀铜，使铜金属充满TSV和中部TSV，200到500度温度下密化使铜更致密；铜CMP工艺使硅片表面铜去除，使硅片表面只剩下填铜；硅片表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除；硅片表面绝缘层也可以保留；
如图1l所示，通过光刻和电镀的工艺在TSV口露出端制作RDL和正面焊盘107，首先通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；
然后光刻定义RDL和正面焊盘位置，电镀做出RDL和正面焊盘金属，金属厚度范围1um到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；
C：在堆叠后的硅片背面制作背面凹槽108，沉积钝化层，在背面凹槽108内嵌入射频芯片109，填充射频芯片109与硅片101之间的缝隙，在射频芯片109的正面做RDL和焊盘；
如图1m所示，在硅片另一面制作背面凹槽108，凹槽长宽范围在1um到1000um，深度在10um到1000um；
如图1n所示，在背面凹槽108内喷涂焊锡膏或者导热胶，在背面凹槽108内嵌入射频芯片109，用胶体填充缝隙，最后在射频芯片正面做RDL和焊盘；
在堆叠后的硅片正面继续刻蚀正面凹槽113，使射频芯片109的背面露出；
D、在PCB110表面焊接微流通道结构111，在正面焊盘107植球，通过贴片工艺使步骤C形成的模组跟PCB110互联，同时射频芯片109跟微流道结构111互联，最后在射频芯片109表面贴装无源芯片112。
如图1o所示，在PCB110表面焊接金属微流通道结构111；
如图1n所示，在硅片正面焊盘107植球；
如图1p所示，通过贴片工艺使模组跟PCB互联，同时射频芯片109的背面跟微流道结构111互联；
如图1q所示，最后在射频芯片表面贴装无源芯片112组成最终结构。
Claims (4)
1.一种射频模组超薄堆叠方法，其特征在于，包括以下步骤，
A、在硅片（101）正面开空腔（102），在空腔（102）内面朝下嵌入芯片（104），填充芯片（104）与硅片（101）之间的缝隙，对硅片（101）背面做减薄处理，形成超薄的硅片嵌入转接板，把多层嵌入芯片的硅片结构进行堆叠；
B、在堆叠后的硅片正面制作TSV（105），填充金属，使TSV金属跟各层芯片（104）的PAD互联，然后抛光堆叠后的硅片正面并制作 RDL和正面焊盘（107）；
C：在堆叠后的硅片背面制作背面凹槽（108），沉积钝化层，在背面凹槽（108）内嵌入射频芯片（109），填充射频芯片（109）与硅片（101）之间的缝隙，在射频芯片（109）的正面做RDL和焊盘；
D、在PCB（110）表面焊接微流通道结构（111），在正面焊盘（107）植球，通过贴片工艺使步骤C形成的模组跟PCB（110）互联，同时射频芯片（109）跟微流道结构（111）互联，最后在射频芯片（109）表面贴装无源芯片（112）。
2.如权利要求1所述的射频模组超薄堆叠方法，其特征在于，所述步骤A的具体步骤如下：通过光刻和干法刻蚀工艺在硅片（101）的正面刻蚀空腔（102）；在空腔（102）内填入胶体（103），然后嵌入芯片（104），使胶体（103）填充芯片（104）与硅片（101）之间的缝隙；对硅片（101）背面做减薄和抛光处理形成超薄硅片；对超薄硅片的表面做涂永久键合胶工艺，然后把多层超薄硅片做永久晶圆级键合堆叠。
3.如权利要求1所述的射频模组超薄堆叠方法，其特征在于，在所述步骤C之前继续在堆叠后的硅片正面制作中部TSV（106），步骤C中背面凹槽（108）对应中部TSV（106）的位置制作，背面凹槽（108）将中部TSV（106）的底部露出，沉积钝化层后继续在堆叠后的硅片正面光刻和刻蚀使中部TSV（106）的顶部金属露出，所述步骤D中射频芯片（109）通过连接的中部TSV（106）铜柱跟微流道结构（111）互联。
4.如权利要求1所述的射频模组超薄堆叠方法，其特征在于，在所述步骤C之后继续在堆叠后的硅片正面刻蚀正面凹槽（113），使射频芯片（109）的背面露出，所述步骤D中射频芯片（109）的背面与嵌入正面凹槽（113）的微流通道结构（111）互联。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010855288.6A CN111968943B (zh) | 2020-08-24 | 2020-08-24 | 一种射频模组超薄堆叠方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010855288.6A CN111968943B (zh) | 2020-08-24 | 2020-08-24 | 一种射频模组超薄堆叠方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111968943A true CN111968943A (zh) | 2020-11-20 |
| CN111968943B CN111968943B (zh) | 2022-08-12 |
Family
ID=73391529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010855288.6A Active CN111968943B (zh) | 2020-08-24 | 2020-08-24 | 一种射频模组超薄堆叠方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111968943B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113066780A (zh) * | 2021-03-23 | 2021-07-02 | 浙江集迈科微电子有限公司 | 转接板堆叠模组、多层模组和堆叠工艺 |
| CN113556869A (zh) * | 2021-07-02 | 2021-10-26 | 中国船舶重工集团公司第七二四研究所 | 一种瓦片式射频前端组件非植球垂直堆叠结构 |
| CN114725068A (zh) * | 2022-02-24 | 2022-07-08 | 中国电子科技集团公司第二十九研究所 | 一种保持元件高q值的低剖面三维集成射频模组 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090212425A1 (en) * | 2008-02-25 | 2009-08-27 | Renesas Technology Corp. | Semiconductor device and a method of manufacturing the same |
| US20100224990A1 (en) * | 2009-03-06 | 2010-09-09 | Hynix Semiconductor Inc. | Semiconductor package having an internal cooling system |
| CN108766897A (zh) * | 2018-06-12 | 2018-11-06 | 厦门大学 | 实现大功率GaN器件层散热的三维异质结构的封装方法 |
| CN110010500A (zh) * | 2018-10-10 | 2019-07-12 | 浙江集迈科微电子有限公司 | 一种高度集成的射频芯片系统级封装工艺 |
| CN110010570A (zh) * | 2018-12-25 | 2019-07-12 | 杭州臻镭微波技术有限公司 | 一种液体浸没散热的射频微系统组件制作工艺 |
| CN110010561A (zh) * | 2018-12-31 | 2019-07-12 | 杭州臻镭微波技术有限公司 | 一种多层芯片堆叠的射频结构及其制作方法 |
| CN111243970A (zh) * | 2020-02-28 | 2020-06-05 | 浙江集迈科微电子有限公司 | 一种空腔中芯片嵌入工艺 |
| CN111293078A (zh) * | 2020-03-17 | 2020-06-16 | 浙江大学 | 一种转接板正反两面空腔嵌入芯片的方法 |
-
2020
- 2020-08-24 CN CN202010855288.6A patent/CN111968943B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090212425A1 (en) * | 2008-02-25 | 2009-08-27 | Renesas Technology Corp. | Semiconductor device and a method of manufacturing the same |
| US20100224990A1 (en) * | 2009-03-06 | 2010-09-09 | Hynix Semiconductor Inc. | Semiconductor package having an internal cooling system |
| CN108766897A (zh) * | 2018-06-12 | 2018-11-06 | 厦门大学 | 实现大功率GaN器件层散热的三维异质结构的封装方法 |
| CN110010500A (zh) * | 2018-10-10 | 2019-07-12 | 浙江集迈科微电子有限公司 | 一种高度集成的射频芯片系统级封装工艺 |
| CN110010570A (zh) * | 2018-12-25 | 2019-07-12 | 杭州臻镭微波技术有限公司 | 一种液体浸没散热的射频微系统组件制作工艺 |
| CN110010561A (zh) * | 2018-12-31 | 2019-07-12 | 杭州臻镭微波技术有限公司 | 一种多层芯片堆叠的射频结构及其制作方法 |
| CN111243970A (zh) * | 2020-02-28 | 2020-06-05 | 浙江集迈科微电子有限公司 | 一种空腔中芯片嵌入工艺 |
| CN111293078A (zh) * | 2020-03-17 | 2020-06-16 | 浙江大学 | 一种转接板正反两面空腔嵌入芯片的方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113066780A (zh) * | 2021-03-23 | 2021-07-02 | 浙江集迈科微电子有限公司 | 转接板堆叠模组、多层模组和堆叠工艺 |
| CN113066780B (zh) * | 2021-03-23 | 2023-07-25 | 浙江集迈科微电子有限公司 | 转接板堆叠模组、多层模组和堆叠工艺 |
| CN113556869A (zh) * | 2021-07-02 | 2021-10-26 | 中国船舶重工集团公司第七二四研究所 | 一种瓦片式射频前端组件非植球垂直堆叠结构 |
| CN114725068A (zh) * | 2022-02-24 | 2022-07-08 | 中国电子科技集团公司第二十九研究所 | 一种保持元件高q值的低剖面三维集成射频模组 |
| CN114725068B (zh) * | 2022-02-24 | 2023-11-28 | 中国电子科技集团公司第二十九研究所 | 一种保持元件高q值的低剖面三维集成射频模组 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111968943B (zh) | 2022-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110010570B (zh) | 一种液体浸没散热的射频微系统组件制作工艺 | |
| CN111968943B (zh) | 一种射频模组超薄堆叠方法 | |
| TWI567866B (zh) | 半導體元件以及使用提供結構支撐之封膠劑來形成具有直通矽晶穿孔的互連結構之方法 | |
| US20090065951A1 (en) | Stacked die package | |
| CN110010548B (zh) | 一种底部带焊盘的空腔结构制作方法 | |
| CN111952196B (zh) | 凹槽芯片嵌入工艺 | |
| TWI610375B (zh) | 在密封劑上透過絕緣層形成開口以供互連結構的強化黏著度之半導體裝置和方法 | |
| CN112838011B (zh) | 散热芯片及其制作方法 | |
| CN111968944A (zh) | 一种射频模组超薄堆叠工艺 | |
| CN111952194B (zh) | 一种射频芯片液冷散热工艺 | |
| CN111243970A (zh) | 一种空腔中芯片嵌入工艺 | |
| CN111508857A (zh) | 一种扇出型芯片互联的制作方法 | |
| CN110010484B (zh) | 一种插孔式超深tsv互联的射频芯片系统级封装工艺 | |
| CN110010502B (zh) | 一种射频芯片的系统级封装工艺 | |
| CN113066778B (zh) | 转接板堆叠结构和工艺 | |
| CN112203398B (zh) | 一种pcb板液冷散热工艺 | |
| US11646270B2 (en) | Multi-chip package and manufacturing method thereof | |
| CN111968921B (zh) | 一种具有液态散热功能的pcb组装方式 | |
| CN110010504B (zh) | 一种具有电磁屏蔽功能的射频模块制作工艺 | |
| CN110010593B (zh) | 一种三维堆叠系统级封装工艺 | |
| CN111370316A (zh) | 一种六面包围嵌入式封装方法 | |
| CN110648962A (zh) | 一种弯管互联金属填充方法 | |
| CN113299561B (zh) | 一种腔底防溢胶结构的制备方法 | |
| CN113066781B (zh) | 转接板堆叠模组、三维模组和堆叠工艺 | |
| CN112992851B (zh) | 转接板及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |