CN108766897A - 实现大功率GaN器件层散热的三维异质结构的封装方法 - Google Patents

实现大功率GaN器件层散热的三维异质结构的封装方法 Download PDF

Info

Publication number
CN108766897A
CN108766897A CN201810601226.5A CN201810601226A CN108766897A CN 108766897 A CN108766897 A CN 108766897A CN 201810601226 A CN201810601226 A CN 201810601226A CN 108766897 A CN108766897 A CN 108766897A
Authority
CN
China
Prior art keywords
substrate
layer
fluid channel
metal
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810601226.5A
Other languages
English (en)
Other versions
CN108766897B (zh
Inventor
马盛林
蔡涵
王玮
金玉丰
陈兢
龚丹
胡鑫欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen University
Original Assignee
Xiamen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen University filed Critical Xiamen University
Priority to CN201810601226.5A priority Critical patent/CN108766897B/zh
Publication of CN108766897A publication Critical patent/CN108766897A/zh
Application granted granted Critical
Publication of CN108766897B publication Critical patent/CN108766897B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明针对大功率GaN器件三维异质集成与器件层散热一体化需求,提出了一种实现大功率GaN器件层散热的三维异质结构的封装方法,利用GaN芯片体‑TSV射频转接板‑硅支撑块等多个叠层衬底实现立体折叠微流道设计,微流体从封装壳体底层流入后拾阶而上冷却GaN器件层热点然后拾阶而下流出,克服了传统TSV三维集成技术内嵌微流道从TSV转接板向大功率GaN芯片体内延伸时存在分流设计、传统立体微流道与封装体‑芯片集成与兼容制造等难题,进一步实现了高可制造性、高散热效率、高稳定性的三维射频异质集成应用,具有重要意义。

Description

实现大功率GaN器件层散热的三维异质结构的封装方法
技术领域
本发明涉及微电子封装领域,更具体的涉及一种基于TSV技术实现大功率GaN器件层散热的三维异质集成封装方法。
背景技术
5G无线通信、雷达、无人机、卫星等领域的快速发展为射频前端电子器件带来了更为广泛的需求,波谱处理复杂化、高性能、小体积、高集成、轻量化既是微波和毫米波系统重要发展趋势更是面临的主要挑战。自2006年起,随着美国DARPA微系统所提出的先进SiCMOS技术与InP等异质集成技术的突破性进展,演示验证了异质集成是突破技术局限的不二技术选择。与InP基、GaAs基等器件相比,GaN HEMT器件拥有最高的Johnson因数,可应用于更高频率、更大功率,是支撑未来高功率射频和微波通信、宇航和军事系统等必不可少的关键器件,因而,GaN异质集成技术已成为当前国际重要发展方向。但与此同时,随着三维集成封装应用的发展,三维集成封装大功率GaN芯片热流密度已达100W/cm2以上,下一代机载平台大功率GaN芯片热流密度预计500W/cm2以上,已远远超出传统散热技术散热能力,三维异质集成技术使得大功率器件的散热问题更具挑战性。
目前,针对GaN器件封装的传统散热技术仍主要为风冷散热技术和热沉散热技术。风冷散热技术即利用空气带走热量的冷却方式实现散热,其中包括自然冷却和强制冷却。自然冷却技术由于冷却成本低且无需涉及维护问题,广泛应用于温度控制要求不高、热流密度不大的低功耗器件;强制冷却技术则主要借助风扇等散热装置强迫周边空气流动以实现散热的一种方式,主要优点是减小了空气冷却系统的体积,且其散热量是自然冷却散热量的10倍。但对于大功率GaN器件来讲,风冷散热技术仅依靠传导和对流的风冷散热器已经接近其导热极限,其散热极限能力仅能实现将节点与环境热阻降低到0.5℃/W,冷却效率低;而且风扇等增强对流传热的散热装置较微电子芯片显然直径过大,GaN器件散热空间有限,从而限制了散热性能。
另一方面,热沉散热技术亦可实现GaN芯片散热。一般而言,热沉散热技术即利用具有低热扩散性的复合金属材料制作微型散热片从而实现对电子芯片装置的冷却,器件温度随传递到它的热能大小变化不大,且可以满足散热器件的小型化需求,是一种降低芯片温度、保证器件性能的有效途径,但是外部热沉散热结构不利于高密度、小型化的三维集成封装,且散热能力同样不足以满足大功率GaN芯片三维集成封装的热流密度。
发明内容:
本发明的目的是针对大功率GaN器件(热流密度≧500W/cm2)三维异质集成与器件层散热一体化需求,本发明公开了一种基于TSV技术实现大功率GaN器件层散热的三维异质集成封装方法。
为了解决上述的技术问题,本发明提供了一种实现大功率GaN器件层散热的三维异质结构的封装方法,包括如下步骤:
1)在GaN芯片的背面蚀刻制作第一开放微流道结构;
2)将内嵌第一垂直微流道和第一金属化硅通孔的第一基板组装在带有第二开放微流道的金属封装壳体上;所述第一微流道和第一金属化硅通孔分别沿着第一基板的厚度方向设置;将第一GaN芯片通过键合在第一基板远离金属封装壳体的一面上,使得第一GaN芯片的第一开放微流道与第一基板的第一垂直微流道密闭连接;
3)将其他微电子功能芯片集成至第一基板远离金属封装壳体的一面上;
4)将内嵌第二垂直微流道和第二金属化硅通孔电学互连的硅支撑块键合于第一基板远离金属封装壳体的一面上;所述支撑块位于GaN芯片的两侧;所述第二垂直微流道和第二金属化硅通孔分别沿着支撑块的厚度方向设置;所述第二垂直微流道和第一垂直微流道连通;
5)将内嵌第三垂直微流道和第三金属化硅通孔电学互连的第二基板堆叠键合在支撑块之上;所述第三垂直微流道和第三金属化硅通孔分别沿着第二基板的厚度方向设置;所述第三垂直微流道和第二垂直微流道连通;
6)将第二GaN芯片键合在第二基板远离第一基板的一面上,使得第二GaN芯片的开放微流道与第二基板的第三垂直微流道密闭连接;
7)将其他微电子功能芯片集成至第二基板远离第一基板的一面上。
在一较佳实施例中:所述第一基板采用如下方法制作:
(1)提供第一衬底,在所述第一衬底的上表面上形成具有一定深度的开放流道结构;
(2)提供第二衬底,在第二衬底的下表面上形成一定深度的开放流道结构,且其结构与第一衬底的开放流道的结构相对应;
(3)把第一衬底和第二衬底键合连接,使得第一衬底和第二衬底的开放微流道结构拼合形成所述第一垂直微流道;
(4)在所述第一基板上制作用以实现电学垂直互联的第一金属化硅通孔,其沿着第一基板的厚度方向设置;
(5)在所述第一基板的上下表面形成致密的绝缘层,同时在基板上的第一金属化硅通孔的侧壁形成环状绝缘层;
(6)在所述第一金属化硅通孔中填充导电材料形成导电柱,导电柱的上下两个端面分别设置第一金属互连层和第二金属互联层;
(7)在第一基板的上下表面分别制作第一垂直微流道的输入/输出端口。
在一较佳实施例中:在步骤(3)和步骤(4)之间还包括一子步骤:通过机械减薄、研磨、化学抛光等工艺在所述第一基板上下表面进行减薄工艺,以此减少第一基板整体厚度。
在一较佳实施例中:所述开放流道为直线型、扰流柱型、蛇形中的一种。
在一较佳实施例中:所述第一衬底、第二衬底、支撑块可选择为双抛高阻硅材料。
在一较佳实施例中:所述第一衬底、第二衬底通过圆片级键合工艺键合。
在一较佳实施例中:所述圆片级键合工艺为圆片级硅-硅键合、聚合物键合中的一种。
在一较佳实施例中:所述第一金属化硅通孔内由外到内依次设置绝缘层、扩散阻挡层和导电金属层,所述扩散阻挡层和金属导电层形成所述垂直互联结构;导电金属层包括种子层和加厚金属层。
在一较佳实施例中:所述绝缘层为氧化硅、氮化硅、氧化铝、BCB、聚酰亚胺、玻璃、聚丙烯、聚对二甲苯的一种;所述扩散阻挡层包括Ta、TaN、TiW的至少一种;所述导电金属层包括Cu、Al、Au、W的至少一种;
在一较佳实施例中:所述第一金属互联层与第二金属互联层分别与所述第一基板绝缘设置,所述绝缘材料是氧化硅、氮化硅、氧化铝、BCB、聚酰亚胺、玻璃、聚丙烯或聚对二甲苯的一种;
所述第一金属互联层与第二金属互联层依次设置为扩散阻挡层、导电金属层,导电金属层包括种子层和加厚金属层,所述扩散阻挡层是Ta、TaN、TiW的至少一种,所述导电金属层是Cu、Al、Au、W的至少一种。
相较于现有技术,针对大功率GaN器件(热流密度≧500W/cm2)三维异质集成与器件层散热一体化需求,本发明提出了一种实现大功率GaN器件层散热的三维异质结构的封装方法,利用GaN芯片体-TSV射频转接板-硅支撑块等多个叠层衬底实现立体折叠微流道设计,微流体从封装壳体底层流入后拾阶而上冷却GaN器件层热点然后拾阶而下流出,克服了传统TSV三维集成技术内嵌微流道从TSV转接板向大功率GaN芯片体内延伸时存在分流设计、传统立体微流道与封装体-芯片集成与兼容制造等难题,进一步实现了高可制造性、高散热效率、高稳定性的三维射频异质集成应用,具有重要意义。具体具有如下的有益效果:
1)提出了针对大功率GaN器件(热流密度≧500W/cm2)三维异质集成与器件层散热一体化需求的协同解决方案,弥补了三维异质集成的应用方案的空白;
2)其立体折叠微流道设计实现了微电子芯片的器件层级高效散热效率;
3)克服了传统TSV三维集成技术内嵌微流道从TSV转接板向大功率GaN芯片体内延伸时存在分流设计、传统立体微流道与封装体-芯片集成与兼容制造等难题;
4)有望实现热流密度高达1000W/cm2热点的散热能力。
附图说明
图1为第一基板的工艺流程图;
图2为第二基板的结构设计示意图;
图3为硅支撑块的结构设计示意图;
图4为实现大功率GaN器件层散热的三维异质结构的封装结构示意图;
图5为实现大功率GaN器件层散热的三维异质结构的封装结构示意图;
图6为图5在a-a、b-b、c-c、d-d方向上的剖视图。
具体实施方式
以下结合附图和实施例进行详细说明。
实施例1
一种实现大功率GaN器件层散热的三维异质结构的封装结构,如图4-6所示,包括:
第一基板110,高阻硅材料(≥1000Ω·cm)衬底所制成的第一基板110由第一衬底111和第二衬底112组成,所述第一基板110具有一正面000以及一背面001,所述第一基板110包括一定深度第一垂直微流道113和垂直互联结构。所述第一基板110的正面000设有与内嵌微流道结构尺寸对应的微流道输出端口114,背面001设有与内嵌微流道结构113尺寸对应的微流道输入端口115;所述垂直互联结构通过以下结构形成:所述第一基板110中设有从正面000延伸至背面001的若干互相独立的第一金属化硅通孔116,所述第一金属化硅通孔116种填充导电材料以形成导电柱117。所述第一基板110的正面000、背面001分别设有第一金属互联层120和第二金属互联层130,以作为表面电学传输结构;所述第一金属互联120层与第二金属互联层130分别与所述硅基板110之间设置绝缘层140,所述导电柱117的上下端分别与所述第一金属互联层120与第二金属互联层130实现电性连接。
第二基板210,如图2所示,高阻硅材料(≥1000Ω·cm)衬底所制成的第二基板210包括内嵌第二垂直微流道结构211和垂直互联结构。所述第二基板210设有从正面000延伸至背面001的第二垂直微流道结构211;所述垂直互联结构通过以下结构形成:所述基板110中设有从正面000延伸至背面001的若干互相独立的硅通孔116,所述通孔116填充导电材料以形成导电柱117。所述基板正面000、背面001分别设有第一金属互联层120和第二金属互联层130,以作为表面电学传输结构;所述第一金属互联120层与第二金属互联层130分别与所述硅基板110之间设置绝缘层140,所述导电柱117的上下端分别与所述第一金属互联层120与第二金属互联层130实现电性连接。另外,第二基板210也可以在封装应用时根据需求于基板背面001制作一定深度凹腔212,以实现在满足封装机械强度的条件下提升封装空间。
支撑块310,如图3所示,高阻硅材料(≥1000Ω·cm)衬底所制成的支撑块310包括第三垂直微流道结构211和垂直互联结构。所述基板210设有从正面000延伸至背面001的第三垂直微流道结构211;所述垂直互联结构通过以下结构形成:所述基板110中设有从正面000延伸至背面001的若干互相独立的硅通孔116,所述通孔116填充导电材料以形成导电柱117。所述基板正面000、背面001分别设有第一金属互联层120和第二金属互联层130,以作为表面电学传输结构;所述第一金属互联120层与第二金属互联层130分别与所述硅基板110之间设置绝缘层140,所述导电柱117的上下端分别与所述第一金属互联层120与第二金属互联层130实现电性连接。
所述第一衬底111和第二衬底112均为双抛高阻硅衬底(≥1000Ω·cm),第一衬底111的上表面制作若干带有一定深度的开放流道结构118,第二衬底112的下表面制作若干带有一定深度的开放流道结构119,并且,开放流道结构119与第一衬底111的开放流道结构118的结构对应,所述开放流道结构118、119可以为直线型、扰流柱型、蛇形等微流道结构;
所述第一衬底111、第二衬底112通过圆片级键合工艺连接形成所述第一基板110,构成第一基板110中实现散热的第一垂直微流道113。所述键合工艺为硅-硅键合、聚合物键合等工艺;
进一步,所述硅通孔116内由外到内依次设置绝缘层140、扩散阻挡层和导电金属层,其中导电金属层包括种子层和加厚金属层,所述扩散阻挡层和金属导电层形成所述垂直互联结构;所述第一金属互联层120与第二金属互联层130依次设置为扩散阻挡层、导电金属层,其中所述绝缘层140氧化硅、氮化硅、氧化铝、BCB、聚酰亚胺、玻璃、聚丙烯或聚对二甲苯的一种,所述扩散阻挡层是Ta、TaN、TiW的至少一种,所述导电金属层是Cu、Al、Au、W的至少一种。
进一步,所述凹坑212可通过湿法腐蚀、干法刻蚀如TMAH/KOH腐蚀、DRIE等工艺进行制作;
上述第一基板110的制作方法如图1所示为:
(1)提供第一衬底111,双抛高阻硅材料(≥1000Ω·cm)衬底,通过深硅刻蚀(DRIE)、激光等工艺在高阻硅衬底上形成一定深度的开放流道结构118;
(2)提供第二衬底112,双抛高阻硅材料(≥1000Ω·cm)衬底,通过深硅刻蚀(DRIE)、激光等工艺在高阻硅衬底上形成与第一衬底111上相对应的一定深度的开放流道结构119,如图1(a)所示;
(3)通过硅-硅键合或者聚合物键合(如:BCB键合)等键合工艺把上述第一衬底111和第二衬底112键合连接形成密封的第一垂直微流道113,构成第一基板110中实现散热的内嵌微流道;
(4)通过机械减薄、研磨、化学抛光等工艺在所述第一基板110背面001进行减薄工艺,以此减少基板整体厚度,进一步降低热阻、提高散热效率并为后续硅通孔116的金属化制作降低其工艺难度;
(5)通过DRIE、激光等工艺在上述基板110上形成用以电学垂直互联的硅通孔116结构;
(6)通过物理或者化学工艺包括PECVD、CVD、PVD等工艺在所述基板110正面000、表面001沉积一层致密连续的绝缘层140,以及在基板110上的通孔116结构侧壁形成环状绝缘层,如图1(b)所示;
(7)分别于上述结构的正面和背面沉积金属制作第一金属互联层120和第二金属互联层130、并且于通孔116内沉积金属制作实心或空心的金属柱以形成导电柱117。具体做法是:通过蒸发扩散或溅射工艺制作阻挡层和种子层,然后通过电镀或化学镀等方法工艺沉积形成金属导电层。其中扩散阻挡层是Ta、TaN、TiW等至少一种,金属导电层可以是Cu、Al、Au等中的至少一种。第一金属互联层120和第二金属互联层130分别与导电柱117上下端面电性连接,实现垂直互联。
(8)通过DRIE、激光等工艺在上述基板110密封内嵌微流道腔体结构113上下分别制作微流道输入端口115及输出端口114,如图1(c)所示;
所述第一基板110的封装应用方法如图1所示,包括以下步骤:
(1)将若干颗GaN功率芯片1背面拟采用RIE、ICP、DRIE等刻蚀工艺在芯片衬底背面上制作第一开放微流道结构2;
(2)通过焊接或粘接等方式将第一基板110组装在带有毫米级别第二开放微流道的金属封装壳体3上;
(3)将背面衬底制作有开放流道结构2的第一GaN功率芯片1通过图形化对准键合使得其密封键合于步骤(2)形成的结构第一基板110之上,并且位于第一基板110远离金属封装壳体3的一侧,并通过打线等方式实现电气连接;所述键合方式如金-金键合、金-锡键合等至少一种。
第二基板210可选项及制作方法可参考第一基板110内容,其两者比较除了第二基板不需要进行硅-硅键合工艺外,即在高阻硅基板上直接制作垂直内嵌微流道结构211,其制作工艺与第一基板110制作工艺相同,不再赘述。
硅支撑块310可选项及制作方法与第二基板内容基本一致,可参考第一基板110内容,其两者比较除了硅支撑块不需要进行硅-硅键合工艺外,其制作工艺与第一基板制作工艺相同,不再赘述。
实现大功率GaN器件层散热的三维异质结构的封装结构如图4所示,包括以下步骤:
1)在GaN芯片的背面蚀刻制作第一开放微流道结构;
2)将内嵌第一垂直微流道和第一金属化硅通孔的第一基板组装在带有第二开放微流道的金属封装壳体上;所述第一微流道和第一金属化硅通孔分别沿着第一基板的厚度方向设置;将第一GaN芯片通过键合在第一基板远离金属封装壳体的一面上,使得第一GaN芯片的第一开放微流道与第一基板的第一垂直微流道密闭连接;
3)将其他微电子功能芯片集成至第一基板远离金属封装壳体的一面上;
4)将内嵌第二垂直微流道和第二金属化硅通孔电学互连的硅支撑块键合于第一基板远离金属封装壳体的一面上;所述硅支撑块位于GaN芯片的两侧;所述第二垂直微流道和第二金属化硅通孔分别沿着硅支撑块的厚度方向设置;所述第二垂直微流道和第一垂直微流道连通;
5)将内嵌第三垂直微流道和第三金属化硅通孔电学互连的第二基板堆叠键合在硅支撑块之上;所述第三垂直微流道和第三金属化硅通孔分别沿着第二基板的厚度方向设置;所述第三垂直微流道和第二垂直微流道连通;
6)将第二GaN芯片键合在第二基板远离第一基板的一面上,使得第二GaN芯片的开放微流道与第二基板的第三垂直微流道密闭连接;
7)将其他微电子功能芯片集成至第二基板远离第一基板的一面上。
显然,本发明的上述实施例仅仅是为清楚地说明本发明所作的举例,而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明权利要求的保护范围之内。

Claims (10)

1.一种实现大功率GaN器件层散热的三维异质结构的封装方法,其特征在于包括如下步骤:
1)在GaN芯片的背面蚀刻制作第一开放微流道结构;
2)将内嵌第一垂直微流道和第一金属化硅通孔的第一基板组装在带有第二开放微流道的金属封装壳体上;所述第一微流道和第一金属化硅通孔分别沿着第一基板的厚度方向设置;将第一GaN芯片通过键合在第一基板远离金属封装壳体的一面上,使得第一GaN芯片的第一开放微流道与第一基板的第一垂直微流道密闭连接;
3)将其他微电子功能芯片集成至第一基板远离金属封装壳体的一面上;
4)将内嵌第二垂直微流道和第二金属化硅通孔电学互连的硅支撑块键合于第一基板远离金属封装壳体的一面上;所述支撑块位于GaN芯片的两侧;所述第二垂直微流道和第二金属化硅通孔分别沿着支撑块的厚度方向设置;所述第二垂直微流道和第一垂直微流道连通;
5)将内嵌第三垂直微流道和第三金属化硅通孔电学互连的第二基板堆叠键合在支撑块之上;所述第三垂直微流道和第三金属化硅通孔分别沿着第二基板的厚度方向设置;所述第三垂直微流道和第二垂直微流道连通;
6)将第二GaN芯片键合在第二基板远离第一基板的一面上,使得第二GaN芯片的开放微流道与第二基板的第三垂直微流道密闭连接;
7)将其他微电子功能芯片集成至第二基板远离第一基板的一面上。
2.根据权利要求1所述的一种实现大功率GaN器件层散热的三维异质结构的封装方法,其特征在于:所述第一基板采用如下方法制作:
(1)提供第一衬底,在所述第一衬底的上表面上形成具有一定深度的开放流道结构;
(2)提供第二衬底,在第二衬底的下表面上形成一定深度的开放流道结构,且其结构与第一衬底的开放流道的结构相对应;
(3)把第一衬底和第二衬底键合连接,使得第一衬底和第二衬底的开放微流道结构拼合形成所述第一垂直微流道;
(4)在所述第一基板上制作用以实现电学垂直互联的第一金属化硅通孔,其沿着第一基板的厚度方向设置;
(5)在所述第一基板的上下表面形成致密的绝缘层,同时在基板上的第一金属化硅通孔的侧壁形成环状绝缘层;
(6)在所述第一金属化硅通孔中填充导电材料形成导电柱,导电柱的上下两个端面分别设置第一金属互连层和第二金属互联层;
(7)在第一基板的上下表面分别制作第一垂直微流道的输入/输出端口。
3.根据权利要求2所述的一种实现大功率GaN器件层散热的三维异质结构的封装方法,其特征在于:在步骤(3)和步骤(4)之间还包括一子步骤:通过机械减薄、研磨、化学抛光等工艺在所述第一基板上下表面进行减薄工艺,以此减少第一基板整体厚度。
4.根据权利要求2所述的一种实现大功率GaN器件层散热的三维异质结构的封装方法,其特征在于:所述开放流道为直线型、扰流柱型、蛇形中的一种。
5.根据权利要求2所述的一种实现大功率GaN器件层散热的三维异质结构的封装方法,其特征在于:所述第一衬底、第二衬底、支撑块可选择为双抛高阻硅材料。
6.根据权利要求2所述的一种实现大功率GaN器件层散热的三维异质结构的封装方法,其特征在于:所述第一衬底、第二衬底通过圆片级键合工艺键合。
7.根据权利要求6所述的一种实现大功率GaN器件层散热的三维异质结构的封装方法,其特征在于:所述圆片级键合工艺为圆片级硅-硅键合、聚合物键合。
8.根据权利要求2所述的一种实现大功率GaN器件层散热的三维异质结构的封装方法,其特征在于:所述第一金属化硅通孔内由外到内依次设置绝缘层、扩散阻挡层和导电金属层,所述扩散阻挡层和金属导电层形成所述垂直互联结构;导电金属层包括种子层和加厚金属层。
9.根据权利要求8所述的一种实现大功率GaN器件层散热的三维异质结构的封装方法,其特征在于:所述绝缘层为氧化硅、氮化硅、氧化铝、BCB、聚酰亚胺、玻璃、聚丙烯、聚对二甲苯的一种;所述扩散阻挡层包括Ta、TaN、TiW的至少一种;所述导电金属层包括Cu、Al、Au、W的至少一种。
10.根据权利要求2所述的一种实现大功率GaN器件层散热的三维异质结构的封装方法,其特征在于:所述第一金属互联层与第二金属互联层分别与所述第一基板绝缘设置,所述绝缘材料是氧化硅、氮化硅、氧化铝、BCB、聚酰亚胺、玻璃、聚丙烯或聚对二甲苯的一种;
所述第一金属互联层与第二金属互联层依次设置为扩散阻挡层、导电金属层,导电金属层包括种子层和加厚金属层,所述扩散阻挡层是Ta、TaN、TiW的至少一种,所述导电金属层是Cu、Al、Au、W的至少一种。
CN201810601226.5A 2018-06-12 2018-06-12 实现大功率GaN器件层散热的三维异质结构的封装方法 Active CN108766897B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810601226.5A CN108766897B (zh) 2018-06-12 2018-06-12 实现大功率GaN器件层散热的三维异质结构的封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810601226.5A CN108766897B (zh) 2018-06-12 2018-06-12 实现大功率GaN器件层散热的三维异质结构的封装方法

Publications (2)

Publication Number Publication Date
CN108766897A true CN108766897A (zh) 2018-11-06
CN108766897B CN108766897B (zh) 2020-05-08

Family

ID=64022489

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810601226.5A Active CN108766897B (zh) 2018-06-12 2018-06-12 实现大功率GaN器件层散热的三维异质结构的封装方法

Country Status (1)

Country Link
CN (1) CN108766897B (zh)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109524373A (zh) * 2018-11-19 2019-03-26 中国电子科技集团公司第五十八研究所 嵌入式微流道的三维主动散热封装结构及其制作工艺
CN109560054A (zh) * 2018-12-17 2019-04-02 厦门大学 一种应用于芯片散热的金属微通道热沉结构及其制造方法
CN109935522A (zh) * 2019-03-19 2019-06-25 北京遥感设备研究所 一种圆片级异质射频集成的封装制作方法
CN110010492A (zh) * 2018-12-25 2019-07-12 浙江集迈科微电子有限公司 一种用于射频微系统组件的相变散热器制作方法
CN110010561A (zh) * 2018-12-31 2019-07-12 杭州臻镭微波技术有限公司 一种多层芯片堆叠的射频结构及其制作方法
CN110139539A (zh) * 2019-05-27 2019-08-16 天津大学 一种用于微波自封装平台的自组装微流道设计与实现方法
CN110473789A (zh) * 2019-07-25 2019-11-19 成都嘉纳海威科技有限责任公司 一种用于射频系统三维集成的封装结构及其设计方法
CN111081655A (zh) * 2019-12-19 2020-04-28 青岛歌尔智能传感器有限公司 电子封装结构及其制作方法
CN111489976A (zh) * 2020-06-28 2020-08-04 甬矽电子(宁波)股份有限公司 半导体封装结构制作方法和半导体封装结构
CN111564429A (zh) * 2020-04-29 2020-08-21 北京大学深圳研究生院 一种集成电路三维异质集成芯片及封装方法
CN111653488A (zh) * 2020-06-15 2020-09-11 上海先方半导体有限公司 微流道散热系统及其制造方法
CN111653489A (zh) * 2019-09-24 2020-09-11 浙江集迈科微电子有限公司 一种基于多层散热结构的三维射频模组制作方法
CN111653491A (zh) * 2019-09-24 2020-09-11 浙江集迈科微电子有限公司 一种针对射频芯片热集中点的三维堆叠散热模组制作方法
CN111769087A (zh) * 2020-05-26 2020-10-13 厦门大学 一种大功率GaN器件散热与集成一体化结构及制作方法
CN111968943A (zh) * 2020-08-24 2020-11-20 浙江集迈科微电子有限公司 一种射频模组超薄堆叠方法
CN111968921A (zh) * 2020-08-24 2020-11-20 浙江集迈科微电子有限公司 一种具有液态散热功能的pcb组装方式
CN112201636A (zh) * 2020-09-17 2021-01-08 厦门大学 基于阵列微喷结构的一体化散热封装结构及其制作方法
CN112332210A (zh) * 2020-11-02 2021-02-05 北京工业大学 一种基于衬底散热的vcsel阵列芯片封装结构
CN112349664A (zh) * 2020-10-23 2021-02-09 浙江集迈科微电子有限公司 模组液冷散热结构及其制造方法
CN112614785A (zh) * 2020-12-17 2021-04-06 上海先方半导体有限公司 集成微流道的三维封装结构及封装方法
CN113035808A (zh) * 2020-11-06 2021-06-25 中国电子科技集团公司第五十五研究所 一种应用于氮化镓晶体管的片内微流驱动装置与制备方法
CN113257763A (zh) * 2021-05-21 2021-08-13 北京大学 一种包括嵌入歧管式微流道的引线键合结构及其制备方法
CN113299618A (zh) * 2021-04-29 2021-08-24 中国电子科技集团公司第二十九研究所 一种立体集成高效散热封装结构及其制备方法
WO2022241848A1 (zh) * 2021-05-21 2022-11-24 北京大学 一种硅基扇出型封装结构及其制备方法
CN115513153A (zh) * 2022-11-11 2022-12-23 成都华芯天微科技有限公司 一种大功率多通道多芯片3d立体封装结构

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060157843A1 (en) * 2005-01-17 2006-07-20 Sung-Wook Hwang Stacked semiconductor package having interposing print circuit board
US20080157326A1 (en) * 2007-01-03 2008-07-03 Samsung Electronics Co., Ltd Ic package and method of manufacturing the same
US20090057881A1 (en) * 2007-08-27 2009-03-05 Arana Leonel R Microelectronic package and method of cooling same
CN201490184U (zh) * 2009-06-22 2010-05-26 党兵 具有微流体冷却通道的集成电路芯片及其封装结构
CN201804865U (zh) * 2010-09-01 2011-04-20 杨东佐 带有冷却装置的led集成结构
CN102543917A (zh) * 2010-12-24 2012-07-04 中国科学院微电子研究所 集成电路散热装置
US20140001604A1 (en) * 2012-06-28 2014-01-02 Soitec Semiconductor structures including fluidic microchannels for cooling and related methods
CN107256850A (zh) * 2017-07-25 2017-10-17 厦门大学 一种内嵌金属微通道的转接板及其制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060157843A1 (en) * 2005-01-17 2006-07-20 Sung-Wook Hwang Stacked semiconductor package having interposing print circuit board
US20080157326A1 (en) * 2007-01-03 2008-07-03 Samsung Electronics Co., Ltd Ic package and method of manufacturing the same
US20090057881A1 (en) * 2007-08-27 2009-03-05 Arana Leonel R Microelectronic package and method of cooling same
CN201490184U (zh) * 2009-06-22 2010-05-26 党兵 具有微流体冷却通道的集成电路芯片及其封装结构
CN201804865U (zh) * 2010-09-01 2011-04-20 杨东佐 带有冷却装置的led集成结构
CN102543917A (zh) * 2010-12-24 2012-07-04 中国科学院微电子研究所 集成电路散热装置
US20140001604A1 (en) * 2012-06-28 2014-01-02 Soitec Semiconductor structures including fluidic microchannels for cooling and related methods
CN107256850A (zh) * 2017-07-25 2017-10-17 厦门大学 一种内嵌金属微通道的转接板及其制备方法

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109524373A (zh) * 2018-11-19 2019-03-26 中国电子科技集团公司第五十八研究所 嵌入式微流道的三维主动散热封装结构及其制作工艺
CN109560054A (zh) * 2018-12-17 2019-04-02 厦门大学 一种应用于芯片散热的金属微通道热沉结构及其制造方法
CN110010492A (zh) * 2018-12-25 2019-07-12 浙江集迈科微电子有限公司 一种用于射频微系统组件的相变散热器制作方法
CN110010492B (zh) * 2018-12-25 2021-05-28 浙江集迈科微电子有限公司 一种用于射频微系统组件的相变散热器制作方法
CN110010561A (zh) * 2018-12-31 2019-07-12 杭州臻镭微波技术有限公司 一种多层芯片堆叠的射频结构及其制作方法
CN109935522A (zh) * 2019-03-19 2019-06-25 北京遥感设备研究所 一种圆片级异质射频集成的封装制作方法
CN110139539A (zh) * 2019-05-27 2019-08-16 天津大学 一种用于微波自封装平台的自组装微流道设计与实现方法
CN110473789A (zh) * 2019-07-25 2019-11-19 成都嘉纳海威科技有限责任公司 一种用于射频系统三维集成的封装结构及其设计方法
CN111653489A (zh) * 2019-09-24 2020-09-11 浙江集迈科微电子有限公司 一种基于多层散热结构的三维射频模组制作方法
CN111653491A (zh) * 2019-09-24 2020-09-11 浙江集迈科微电子有限公司 一种针对射频芯片热集中点的三维堆叠散热模组制作方法
CN111653491B (zh) * 2019-09-24 2021-12-17 浙江集迈科微电子有限公司 一种针对射频芯片热集中点的三维堆叠散热模组制作方法
CN111081655A (zh) * 2019-12-19 2020-04-28 青岛歌尔智能传感器有限公司 电子封装结构及其制作方法
CN111081655B (zh) * 2019-12-19 2021-10-22 青岛歌尔智能传感器有限公司 电子封装结构及其制作方法
CN111564429A (zh) * 2020-04-29 2020-08-21 北京大学深圳研究生院 一种集成电路三维异质集成芯片及封装方法
CN111769087A (zh) * 2020-05-26 2020-10-13 厦门大学 一种大功率GaN器件散热与集成一体化结构及制作方法
CN111653488A (zh) * 2020-06-15 2020-09-11 上海先方半导体有限公司 微流道散热系统及其制造方法
CN111489976B (zh) * 2020-06-28 2020-09-29 甬矽电子(宁波)股份有限公司 半导体封装结构制作方法和半导体封装结构
CN111489976A (zh) * 2020-06-28 2020-08-04 甬矽电子(宁波)股份有限公司 半导体封装结构制作方法和半导体封装结构
CN111968921A (zh) * 2020-08-24 2020-11-20 浙江集迈科微电子有限公司 一种具有液态散热功能的pcb组装方式
CN111968943B (zh) * 2020-08-24 2022-08-12 浙江集迈科微电子有限公司 一种射频模组超薄堆叠方法
CN111968921B (zh) * 2020-08-24 2022-04-15 浙江集迈科微电子有限公司 一种具有液态散热功能的pcb组装方式
CN111968943A (zh) * 2020-08-24 2020-11-20 浙江集迈科微电子有限公司 一种射频模组超薄堆叠方法
CN112201636A (zh) * 2020-09-17 2021-01-08 厦门大学 基于阵列微喷结构的一体化散热封装结构及其制作方法
CN112349664A (zh) * 2020-10-23 2021-02-09 浙江集迈科微电子有限公司 模组液冷散热结构及其制造方法
CN112349664B (zh) * 2020-10-23 2024-05-03 浙江集迈科微电子有限公司 模组液冷散热结构及其制造方法
CN112332210A (zh) * 2020-11-02 2021-02-05 北京工业大学 一种基于衬底散热的vcsel阵列芯片封装结构
CN112332210B (zh) * 2020-11-02 2022-01-25 北京工业大学 一种基于衬底散热的vcsel阵列芯片封装结构
CN113035808A (zh) * 2020-11-06 2021-06-25 中国电子科技集团公司第五十五研究所 一种应用于氮化镓晶体管的片内微流驱动装置与制备方法
CN113035808B (zh) * 2020-11-06 2022-09-09 中国电子科技集团公司第五十五研究所 一种应用于氮化镓晶体管的片内微流驱动装置与制备方法
CN112614785B (zh) * 2020-12-17 2023-07-28 上海先方半导体有限公司 集成微流道的三维封装结构及封装方法
CN112614785A (zh) * 2020-12-17 2021-04-06 上海先方半导体有限公司 集成微流道的三维封装结构及封装方法
CN113299618A (zh) * 2021-04-29 2021-08-24 中国电子科技集团公司第二十九研究所 一种立体集成高效散热封装结构及其制备方法
CN113257763A (zh) * 2021-05-21 2021-08-13 北京大学 一种包括嵌入歧管式微流道的引线键合结构及其制备方法
WO2022241848A1 (zh) * 2021-05-21 2022-11-24 北京大学 一种硅基扇出型封装结构及其制备方法
CN115513153A (zh) * 2022-11-11 2022-12-23 成都华芯天微科技有限公司 一种大功率多通道多芯片3d立体封装结构
CN115513153B (zh) * 2022-11-11 2023-02-07 成都华芯天微科技有限公司 一种大功率多通道多芯片3d立体封装结构

Also Published As

Publication number Publication date
CN108766897B (zh) 2020-05-08

Similar Documents

Publication Publication Date Title
CN108766897A (zh) 实现大功率GaN器件层散热的三维异质结构的封装方法
US7435623B2 (en) Integrated micro channels and manifold/plenum using separate silicon or low-cost polycrystalline silicon
CN109524373B (zh) 嵌入式微流道的三维主动散热封装结构及其制作工艺
CN110010570B (zh) 一种液体浸没散热的射频微系统组件制作工艺
US9741638B2 (en) Thermal structure for integrated circuit package
US7928563B2 (en) 3-D ICs with microfluidic interconnects and methods of constructing same
WO2020248905A1 (zh) 一种晶圆级三维堆叠微流道散热结构及其制造方法
US7271034B2 (en) Semiconductor device with a high thermal dissipation efficiency
CN112750600B (zh) 一种基于微流道的可调式电感及其制造方法
US20100187682A1 (en) Electronic package and method of assembling the same
CN111244050B (zh) 芯片级集成微流体散热模块及制备方法
US20230317559A1 (en) Silicon-based fan out package structure and preparation method therefor
CN109256364B (zh) 基于复合相变材料射频前端小型化集成散热的封装结构
CN105870085B (zh) 一种氮化铝多层陶瓷无引线片式载体封装外壳
WO2013055406A1 (en) Multi-die integrated circuit structure with heat sink
CN108735693B (zh) 高散热性硅/玻璃复合转接板及其制造方法
CN109560054A (zh) 一种应用于芯片散热的金属微通道热沉结构及其制造方法
CN111769087A (zh) 一种大功率GaN器件散热与集成一体化结构及制作方法
TW202205574A (zh) 半導體元件與半導體封裝件及其製造方法
US20070205502A1 (en) Methods and apparatus for thermal isolation in vertically-integrated semiconductor devices
CN112614785B (zh) 集成微流道的三维封装结构及封装方法
CN209418488U (zh) 一种应用于芯片散热的金属微通道热沉结构
CN112340694A (zh) 一种用于氮化镓功放芯片的玻璃微流道散热器制备方法
WO2022241846A1 (zh) 一种包括嵌入歧管式微流道的引线键合结构及其制备方法
CN212848377U (zh) 大功率GaN器件散热与集成一体化结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant