CN109935522A - 一种圆片级异质射频集成的封装制作方法 - Google Patents

Abstract

本发明公开了一种圆片级异质射频集成封装制作方法。由于射频前端采用小型化轻量化设计，内部采用TSV基板作为射频基板，而TSV基板存在加工困难、射频集成难度大等问题。为了实现TSV基板的射频集成封装，本发明提出了一种用于圆片级异质射频集成的封装制作方法，包括下层基板制作、芯片在下层基板内集成、上层基板制作以及上下基板封装，进而实现射频前端TSV基板的制作。

Description

一种圆片级异质射频集成的封装制作方法

技术领域

本发明涉及射频集成封装制作技术领域，特别是一种圆片级异质射频集成的封装及制作方法。

背景技术

射频前端是探测制导设备的核心部件，其通常将射频通道、波束变换与控制、电源调制、天线单元等要素集成，实现射频前端的多通道一体化集成，并采用单元化子阵拼接方式实现探测制导设备全阵面的集成，射频前端的体积、重量、成本均占探测制导设备整机的50％以上。

为了满足系统小型化轻量化要求，目前探测制导设备射频前端在10mm×10mm×10mm的空间集成了30多个芯片、芯片电容等元器件，如何避免各芯片间的电磁干扰，同时实现各异质芯片与基板的热应力匹配，避免出现翘曲等质量问题是基板制造的主要难题，也是制约射频前端制造的主要瓶颈。

发明内容

本发明的目的在于提供一种圆片级异质射频集成封装及制作方法，通过内嵌TSV阵列的CPW传输线实现高性能电气互联，同时在基板中为各芯片开腔，有效避免了电磁干扰以及基板翘曲等问题。

针对上述技术问题，本发明提出一种圆片级异质射频集成封装制作方法，所述方法的步骤为：第一步，制作带有凹坑的TSV下基板；第二步，制作带有凹坑的TSV上基板；第三步，射频芯片贴装；第四步，射频芯片与下基板连接；第五步，基板间键合。

本方法操作简单、成本低，能够在不改变射频前端内元器件布局以及盒体结构的情况下，避免射频前端内芯片电磁干扰以及基板翘曲等问题。

附图说明

图1是本发明圆片级异质射频集成封装无上层基板结构俯视图示意图。

图2是本发明圆片级异质射频集成封装结构A-A截面结构示意图。

图3～图8为本发明的工艺图。

100	下基板	200	芯片	300	上基板
						101	TSV通孔	201	金丝	301	再布线层
102	再布线层
						103	射频传输线
104	铜互连层
						105	金互连层

具体实施方式

以下结合附图对本发明的实施方式做出详细说明。

图3～图8为本发明工艺图，根据本发明提出的圆片级异质射频集成封装制作方法，其步骤为：

第一步，制作带有凹坑的TSV下基板：

准备高阻硅衬底，所述衬底是电阻率≥2kΩ·cm，厚度≥400μm的双抛硅片；在其上形成TSV通孔及嵌入凹坑。SiO₂绝缘层制备，采用高温热氧工艺在高阻硅衬底表面形成致密的SiO₂绝绝缘层，所述SiO₂绝缘层厚度100nm。TSV通孔及嵌入凹坑金属化，其包括形成双面溅射粘附层，该双面溅射粘附层为Ti层，Ti层厚度≥100nm，及形成双面溅射种子层，该双面溅射种子层为Cu层，Cu层厚度≥1μm。以及表面传输线金属层制备，其包括电路图形化并电镀铜，要求电镀铜厚度5μm～6μm，铜表面镀镍金，要求镀镍金厚度≥5μm。

第二步制作带有凹坑的TSV上基板：

准备高阻硅衬底，所述衬底是电阻率≥2kΩ·cm，厚度≥400μm的双抛硅片；在其上形成TSV通孔及嵌入凹坑。SiO₂绝缘层制备，采用高温热氧工艺在高阻硅片表面形成致密的SiO₂绝绝缘层，所述SiO₂绝缘层厚度100nm。TSV通孔及嵌入凹坑金属化，其包括形成双面溅射粘附层，该双面溅射粘附层为Ti层，Ti层厚度≥100nm，及形成双面溅射种子层，该双面溅射种子层为Cu层，Cu层厚度≥1μm。以及表面传输线金属层制备，其包括电路图形化并电镀铜，要求电镀铜厚度5μm～6μm，铜表面镀镍金，要求镀镍金厚度≥5μm。

第三步射频芯片贴装包括：

在下基板上贴装射频芯片，要求射频芯片输入/输出端口中心位置与下基板传输线中心位置对准误差≤20μm。

第四步，射频芯片与下基板连接：

在射频芯片与下基板之间采用金丝键合方式实现电气互联，要求金丝直径25μm，互联金丝拱弧高度不超过70μm，跨距不超过200μm。

第五步基板间键合：

将下基板与上基板进行圆片级的键合。

图1是本发明圆片级异质射频集成封装无上层基板结构俯视图示意图。图2是本发明圆片级异质射频集成封装结构A-A截面结构示意图。

本方法操作简单、成本低，能够在不改变射频前端内元器件布局以及盒体结构的情况下，避免射频前端内芯片电磁干扰以及基板翘曲等问题。

Claims (6)

1.一种圆片级异质射频集成封装制作方法，其特征在于，所述方法的步骤为：

第一步，制作带有凹坑的TSV下基板；

第二步，制作带有凹坑的TSV上基板；

第三步，射频芯片贴装；

第四步，射频芯片与下基板连接；

第五步，基板间键合。

2.根据权利要求1所述的圆片级异质射频集成封装制作方法，其特征在于，第一步，制作带有凹坑的TSV下基板包括：

准备高阻硅衬底，所述衬底是电阻率≥2kΩ·cm，厚度≥400μm的双抛硅片；在所述高阻硅衬底形成TSV通孔及嵌入凹坑；

SiO₂绝缘层制备，采用高温热氧工艺在所述高阻硅衬底表面形成致密的SiO₂绝绝缘层，所述SiO₂绝缘层厚度100nm；

TSV通孔及嵌入凹坑金属化，其包括形成双面溅射粘附层，所述双面溅射粘附层为Ti层，Ti层厚度≥100nm，及形成双面溅射种子层，所述双面溅射种子层为Cu层，Cu层厚度≥1μm，

以及表面传输线金属层制备，其包括电路图形化并电镀铜，所述电镀铜厚度5μm～6μm，铜表面镀镍金，所述镀镍金厚度≥5μm。

3.根据权利要求1所述的圆片级异质射频集成封装制作方法，其特征在于，第二步，制作带有凹坑的TSV上基板包括：

准备高阻硅衬底，所述衬底是电阻率≥2kΩ·cm，厚度≥400μm的双抛硅片；在所述高阻硅衬底形成TSV通孔及嵌入凹坑；

SiO₂绝缘层制备，采用高温热氧工艺在所述高阻硅衬底表面形成致密的SiO₂绝绝缘层，所述SiO₂绝缘层厚度100nm；

TSV通孔及嵌入凹坑金属化，其包括形成双面溅射粘附层，所述双面溅射粘附层为Ti层，Ti层厚度≥100nm，及形成双面溅射种子层，所述双面溅射种子层为Cu层，Cu层厚度≥1μm，

以及表面传输线金属层制备，其包括电路图形化并电镀铜，所述电镀铜厚度5μm～6μm，铜表面镀镍金，所述镀镍金厚度≥5μm。

4.根据权利要求1所述的圆片级异质射频集成封装制作方法，其特征在于，第三步，射频芯片贴装包括：

在下基板上贴装射频芯片，要求射频芯片输入/输出端口中心位置与下基板传输线中心位置对准误差≤20μm。

5.根据权利要求1所述的圆片级异质射频集成封装制作方法，其特征在于，第四步，射频芯片与下基板连接包括：

在射频芯片与下基板之间采用金丝键合方式实现电气互联，要求金丝直径25μm，互联金丝拱弧高度不超过70μm，跨距不超过200μm。

6.根据权利要求1所述的圆片级异质射频集成封装制作方法，其特征在于，第五步，基板间键合，将下基板与上基板进行圆片级的键合。