CN109935522A - 一种圆片级异质射频集成的封装制作方法 - Google Patents
一种圆片级异质射频集成的封装制作方法 Download PDFInfo
- Publication number
- CN109935522A CN109935522A CN201910207433.7A CN201910207433A CN109935522A CN 109935522 A CN109935522 A CN 109935522A CN 201910207433 A CN201910207433 A CN 201910207433A CN 109935522 A CN109935522 A CN 109935522A
- Authority
- CN
- China
- Prior art keywords
- substrate
- radio frequency
- tsv
- thickness
- wafer level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种圆片级异质射频集成封装制作方法。由于射频前端采用小型化轻量化设计,内部采用TSV基板作为射频基板,而TSV基板存在加工困难、射频集成难度大等问题。为了实现TSV基板的射频集成封装,本发明提出了一种用于圆片级异质射频集成的封装制作方法,包括下层基板制作、芯片在下层基板内集成、上层基板制作以及上下基板封装,进而实现射频前端TSV基板的制作。
Description
技术领域
本发明涉及射频集成封装制作技术领域,特别是一种圆片级异质射频集成的封装及制作方法。
背景技术
射频前端是探测制导设备的核心部件,其通常将射频通道、波束变换与控制、电源调制、天线单元等要素集成,实现射频前端的多通道一体化集成,并采用单元化子阵拼接方式实现探测制导设备全阵面的集成,射频前端的体积、重量、成本均占探测制导设备整机的50%以上。
为了满足系统小型化轻量化要求,目前探测制导设备射频前端在10mm×10mm×10mm的空间集成了30多个芯片、芯片电容等元器件,如何避免各芯片间的电磁干扰,同时实现各异质芯片与基板的热应力匹配,避免出现翘曲等质量问题是基板制造的主要难题,也是制约射频前端制造的主要瓶颈。
发明内容
本发明的目的在于提供一种圆片级异质射频集成封装及制作方法,通过内嵌TSV阵列的CPW传输线实现高性能电气互联,同时在基板中为各芯片开腔,有效避免了电磁干扰以及基板翘曲等问题。
针对上述技术问题,本发明提出一种圆片级异质射频集成封装制作方法,所述方法的步骤为:第一步,制作带有凹坑的TSV下基板;第二步,制作带有凹坑的TSV上基板;第三步,射频芯片贴装;第四步,射频芯片与下基板连接;第五步,基板间键合。
本方法操作简单、成本低,能够在不改变射频前端内元器件布局以及盒体结构的情况下,避免射频前端内芯片电磁干扰以及基板翘曲等问题。
附图说明
图1是本发明圆片级异质射频集成封装无上层基板结构俯视图示意图。
图2是本发明圆片级异质射频集成封装结构A-A截面结构示意图。
图3~图8为本发明的工艺图。
100 | 下基板 | 200 | 芯片 | 300 | 上基板 |
101 | TSV通孔 | 201 | 金丝 | 301 | 再布线层 |
102 | 再布线层 | ||||
103 | 射频传输线 | ||||
104 | 铜互连层 | ||||
105 | 金互连层 |
具体实施方式
以下结合附图对本发明的实施方式做出详细说明。
图3~图8为本发明工艺图,根据本发明提出的圆片级异质射频集成封装制作方法,其步骤为:
第一步,制作带有凹坑的TSV下基板:
准备高阻硅衬底,所述衬底是电阻率≥2kΩ·cm,厚度≥400μm的双抛硅片;在其上形成TSV通孔及嵌入凹坑。SiO2绝缘层制备,采用高温热氧工艺在高阻硅衬底表面形成致密的SiO2绝绝缘层,所述SiO2绝缘层厚度100nm。TSV通孔及嵌入凹坑金属化,其包括形成双面溅射粘附层,该双面溅射粘附层为Ti层,Ti层厚度≥100nm,及形成双面溅射种子层,该双面溅射种子层为Cu层,Cu层厚度≥1μm。以及表面传输线金属层制备,其包括电路图形化并电镀铜,要求电镀铜厚度5μm~6μm,铜表面镀镍金,要求镀镍金厚度≥5μm。
第二步制作带有凹坑的TSV上基板:
准备高阻硅衬底,所述衬底是电阻率≥2kΩ·cm,厚度≥400μm的双抛硅片;在其上形成TSV通孔及嵌入凹坑。SiO2绝缘层制备,采用高温热氧工艺在高阻硅片表面形成致密的SiO2绝绝缘层,所述SiO2绝缘层厚度100nm。TSV通孔及嵌入凹坑金属化,其包括形成双面溅射粘附层,该双面溅射粘附层为Ti层,Ti层厚度≥100nm,及形成双面溅射种子层,该双面溅射种子层为Cu层,Cu层厚度≥1μm。以及表面传输线金属层制备,其包括电路图形化并电镀铜,要求电镀铜厚度5μm~6μm,铜表面镀镍金,要求镀镍金厚度≥5μm。
第三步射频芯片贴装包括:
在下基板上贴装射频芯片,要求射频芯片输入/输出端口中心位置与下基板传输线中心位置对准误差≤20μm。
第四步,射频芯片与下基板连接:
在射频芯片与下基板之间采用金丝键合方式实现电气互联,要求金丝直径25μm,互联金丝拱弧高度不超过70μm,跨距不超过200μm。
第五步基板间键合:
将下基板与上基板进行圆片级的键合。
图1是本发明圆片级异质射频集成封装无上层基板结构俯视图示意图。图2是本发明圆片级异质射频集成封装结构A-A截面结构示意图。
本方法操作简单、成本低,能够在不改变射频前端内元器件布局以及盒体结构的情况下,避免射频前端内芯片电磁干扰以及基板翘曲等问题。
Claims (6)
1.一种圆片级异质射频集成封装制作方法,其特征在于,所述方法的步骤为:
第一步,制作带有凹坑的TSV下基板;
第二步,制作带有凹坑的TSV上基板;
第三步,射频芯片贴装;
第四步,射频芯片与下基板连接;
第五步,基板间键合。
2.根据权利要求1所述的圆片级异质射频集成封装制作方法,其特征在于,第一步,制作带有凹坑的TSV下基板包括:
准备高阻硅衬底,所述衬底是电阻率≥2kΩ·cm,厚度≥400μm的双抛硅片;在所述高阻硅衬底形成TSV通孔及嵌入凹坑;
SiO2绝缘层制备,采用高温热氧工艺在所述高阻硅衬底表面形成致密的SiO2绝绝缘层,所述SiO2绝缘层厚度100nm;
TSV通孔及嵌入凹坑金属化,其包括形成双面溅射粘附层,所述双面溅射粘附层为Ti层,Ti层厚度≥100nm,及形成双面溅射种子层,所述双面溅射种子层为Cu层,Cu层厚度≥1μm,
以及表面传输线金属层制备,其包括电路图形化并电镀铜,所述电镀铜厚度5μm~6μm,铜表面镀镍金,所述镀镍金厚度≥5μm。
3.根据权利要求1所述的圆片级异质射频集成封装制作方法,其特征在于,第二步,制作带有凹坑的TSV上基板包括:
准备高阻硅衬底,所述衬底是电阻率≥2kΩ·cm,厚度≥400μm的双抛硅片;在所述高阻硅衬底形成TSV通孔及嵌入凹坑;
SiO2绝缘层制备,采用高温热氧工艺在所述高阻硅衬底表面形成致密的SiO2绝绝缘层,所述SiO2绝缘层厚度100nm;
TSV通孔及嵌入凹坑金属化,其包括形成双面溅射粘附层,所述双面溅射粘附层为Ti层,Ti层厚度≥100nm,及形成双面溅射种子层,所述双面溅射种子层为Cu层,Cu层厚度≥1μm,
以及表面传输线金属层制备,其包括电路图形化并电镀铜,所述电镀铜厚度5μm~6μm,铜表面镀镍金,所述镀镍金厚度≥5μm。
4.根据权利要求1所述的圆片级异质射频集成封装制作方法,其特征在于,第三步,射频芯片贴装包括:
在下基板上贴装射频芯片,要求射频芯片输入/输出端口中心位置与下基板传输线中心位置对准误差≤20μm。
5.根据权利要求1所述的圆片级异质射频集成封装制作方法,其特征在于,第四步,射频芯片与下基板连接包括:
在射频芯片与下基板之间采用金丝键合方式实现电气互联,要求金丝直径25μm,互联金丝拱弧高度不超过70μm,跨距不超过200μm。
6.根据权利要求1所述的圆片级异质射频集成封装制作方法,其特征在于,第五步,基板间键合,将下基板与上基板进行圆片级的键合。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910207433.7A CN109935522B (zh) | 2019-03-19 | 2019-03-19 | 一种圆片级异质射频集成的封装制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910207433.7A CN109935522B (zh) | 2019-03-19 | 2019-03-19 | 一种圆片级异质射频集成的封装制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109935522A true CN109935522A (zh) | 2019-06-25 |
CN109935522B CN109935522B (zh) | 2021-02-26 |
Family
ID=66987591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910207433.7A Active CN109935522B (zh) | 2019-03-19 | 2019-03-19 | 一种圆片级异质射频集成的封装制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109935522B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111586964A (zh) * | 2020-05-25 | 2020-08-25 | 上海航天电子通讯设备研究所 | 基于lcp基板的高密度高频微波组件制备方法及微波组件 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080029886A1 (en) * | 2006-08-03 | 2008-02-07 | International Business Machines Corporation | Versatile Si-based packaging with integrated passive components for mmWave applications |
CN106298759A (zh) * | 2016-09-09 | 2017-01-04 | 宜确半导体(苏州)有限公司 | 一种射频功率放大器模块及射频前端模块 |
CN107275226A (zh) * | 2017-07-02 | 2017-10-20 | 中国航空工业集团公司雷华电子技术研究所 | 一种射频组件集成方法 |
CN108598062A (zh) * | 2018-05-10 | 2018-09-28 | 中国电子科技集团公司第五十八研究所 | 一种新型三维集成封装结构 |
CN108766897A (zh) * | 2018-06-12 | 2018-11-06 | 厦门大学 | 实现大功率GaN器件层散热的三维异质结构的封装方法 |
-
2019
- 2019-03-19 CN CN201910207433.7A patent/CN109935522B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080029886A1 (en) * | 2006-08-03 | 2008-02-07 | International Business Machines Corporation | Versatile Si-based packaging with integrated passive components for mmWave applications |
CN106298759A (zh) * | 2016-09-09 | 2017-01-04 | 宜确半导体(苏州)有限公司 | 一种射频功率放大器模块及射频前端模块 |
CN107275226A (zh) * | 2017-07-02 | 2017-10-20 | 中国航空工业集团公司雷华电子技术研究所 | 一种射频组件集成方法 |
CN108598062A (zh) * | 2018-05-10 | 2018-09-28 | 中国电子科技集团公司第五十八研究所 | 一种新型三维集成封装结构 |
CN108766897A (zh) * | 2018-06-12 | 2018-11-06 | 厦门大学 | 实现大功率GaN器件层散热的三维异质结构的封装方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111586964A (zh) * | 2020-05-25 | 2020-08-25 | 上海航天电子通讯设备研究所 | 基于lcp基板的高密度高频微波组件制备方法及微波组件 |
Also Published As
Publication number | Publication date |
---|---|
CN109935522B (zh) | 2021-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11406025B2 (en) | Glass wiring board, method for manufacturing the same, and semiconductor device | |
US7884464B2 (en) | 3D electronic packaging structure having a conductive support substrate | |
US9679837B2 (en) | Electrical interconnect for an integrated circuit package and method of making same | |
JP5136056B2 (ja) | 半導体装置 | |
CN101656244A (zh) | 硅基埋置型微波多芯组件的多层互连封装结构及制作方法 | |
TW201431032A (zh) | 封裝結構及傳輸線之形成方法 | |
WO2006065539A2 (en) | Multi-layer printed circuit board comprising a through connection for high frequency applications | |
CN110010490B (zh) | 一种纵向互联的射频立方体结构的制作工艺 | |
US20130088841A1 (en) | Substrate with built-in functional element | |
US9159711B2 (en) | Integrated circuit systems including vertical inductors | |
CN113257778A (zh) | 一种3d堆叠且背部导出的扇出型封装结构及其制造方法 | |
CN108832245A (zh) | 一种基于硅通孔技术的介质腔基片集成波导结构及其制备工艺 | |
CN103296009A (zh) | 带有ebg的屏蔽结构、3d封装结构及其制备方法 | |
US8940631B1 (en) | Methods of forming coaxial feedthroughs for 3D integrated circuits | |
US9502382B2 (en) | Coplaner waveguide transition | |
CN109935522A (zh) | 一种圆片级异质射频集成的封装制作方法 | |
CN108598045A (zh) | 高密度集成封装的射频微系统 | |
KR101115526B1 (ko) | 관통 실리콘 비아 제조 방법 | |
CN102097672B (zh) | 一种用于微波频段的穿硅同轴线的制造方法 | |
US6717276B2 (en) | Two-metal layer ball grid array and chip scale package having local interconnects used in wire-bonded and flip-chip semiconductor assembly | |
Yook et al. | Low-loss and high-isolation through silicon via technology for high performance RF applications | |
CN115954647A (zh) | 一种三维立体毫米波封装天线结构 | |
CN106876378A (zh) | 一种多层薄膜集成无源器件及其制造方法 | |
KR20130077627A (ko) | 반도체 장치 및 그의 제조방법 | |
CN113629019A (zh) | 一种毫米波封装结构及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |