CN106298759A - 一种射频功率放大器模块及射频前端模块 - Google Patents

一种射频功率放大器模块及射频前端模块 Download PDF

Info

Publication number
CN106298759A
CN106298759A CN201610813837.7A CN201610813837A CN106298759A CN 106298759 A CN106298759 A CN 106298759A CN 201610813837 A CN201610813837 A CN 201610813837A CN 106298759 A CN106298759 A CN 106298759A
Authority
CN
China
Prior art keywords
substrate
module
groove
die
power amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610813837.7A
Other languages
English (en)
Inventor
赵冬末
黄清华
刘磊
路宁
刘海玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ideal Semiconductor (suzhou) Co Ltd
Original Assignee
Ideal Semiconductor (suzhou) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ideal Semiconductor (suzhou) Co Ltd filed Critical Ideal Semiconductor (suzhou) Co Ltd
Priority to CN201610813837.7A priority Critical patent/CN106298759A/zh
Publication of CN106298759A publication Critical patent/CN106298759A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High-frequency amplifiers, e.g. radio frequency amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Transmitters (AREA)
  • Amplifiers (AREA)

Abstract

本申请公开了一种射频功率放大器模块及射频前端模块,其中,所述射频功率放大器模块的硅衬底的第一表面用于设置所述控制器的功能结构,所述硅衬底的第二表面具有至少一个凹槽,所述凹槽用于设置异于所述控制器的功能结构制备工艺的开关模块、放大器模块或滤波器模块,这样所述管芯模块的焊盘可以通过设置于所述凹槽内的焊盘及通孔实现与所述控制器的功能结构的连接,有效地利用了所述硅衬底的第二表面,从而避免了现有技术中将用于实现与所述管芯模块连接的焊盘全部设置于所述第一表面而带来的所需硅衬底面积过大,而增加所述射频功率放大器模块的成本的问题。

Description

一种射频功率放大器模块及射频前端模块
技术领域
本申请涉及射频功率放大器设计技术领域,更具体地说,涉及一种射频功率放大器模块及射频前端模块。
背景技术
射频功率放大器模块是射频前端模块的一个重要构成部分,如图1所示,所述射频功率放大器模块主要包括控制器Controller、开关模块Switch、滤波器模块Filter和放大器模块PA;其中,所述控制器Controller、开关模块Switch和放大器模块PA为所述射频功率放大器的主要构成部分,所述控制器Controller分别连接所述开关模块Switch和所述放大器模块PA,所述开关模块Switch通过所述滤波器模块Filter与所述放大器模块PA连接。其中,所述开关模块Switch主要基于SOI(Silicon-On-Insulator,绝缘衬底上的硅)工艺或GaAs pHEMT工艺制造;所述控制器Controller主要基于CMOS(Complementary Metal OxideSemiconductor,互补金属氧化物半导体)工艺或SOI工艺制造;所述放大器模块PA主要基于GaAs工艺制造。所述滤波器部分主要采用分立电感和电容实现,也可以基于IPD工艺或声表面波(Surface Acoustic Wave,SAW)或体声波(Bulk Acoustic Resonato,BAW)或薄膜体声波(Film Bulk Acoustic Resonato,FBAR)实现。
但是,在一块基板上同时设置基于不同工艺的上述四颗模块,并实现它们之间的电气连接,需要在所述基板上设置数量庞大的焊盘,然后通过键合线或倒扣的方式在基板上进行走线连接。以基于GaAs pHEMT工艺实现的所述开关模块Switch、基于CMOS工艺实现的所述控制器Controller、以基于GaAs工艺实现的放大器模块PA和以IPD管芯形式存在的滤波模块为例,在所述基板上同时设置这四颗芯片时,由于所述开关模块Switch的每一个开关支路都需要至少一个射频输入端口、两个控制端口、射频输出端口和接地端口,在所述开关模块Switch的管芯上需要制造至少50个焊盘;这其中的32个控制端口焊盘需要通过采用键合线或倒扣的方式连接到所述基于CMOS工艺实现的控制器Controller的相应焊盘之上。这些焊盘会占用大量的管芯面积,导致所述射频功率放大器模块的制作成本很高。
发明内容
为解决上述技术问题,本发明提供了一种射频功率放大器模块及射频前端模块,以通过降低所述射频功率放大器所占用的衬底表面的方式,实现降低所述射频功率放大器模块的制作成本的目的。
为实现上述技术目的,本发明实施例提供了如下技术方案:
一种射频功率放大器模块,包括:
硅衬底;
位于所述硅衬底第一表面的控制器的功能结构;
位于所述硅衬底第二表面的至少一个凹槽,所述凹槽中具有多个通孔,所述第一表面和第二表面为所述硅衬底同一方向上的两个面;
位于所述凹槽中的管芯模块,所述管芯模块为异于所述控制器的功能结构制备工艺的开关模块、放大器模块或滤波器模块;
所述位于所述凹槽中的管芯模块通过所述多个通孔与所述控制器的功能结构连接。
优选的,所述管芯模块表面具有多个焊盘;
所述通孔朝向所述凹槽一侧具有焊盘;
所述位于所述凹槽中的管芯模块的多个焊盘采用倒扣的方式与所述多个通孔的焊盘连接,所述多个通孔的焊盘通过再布线层与所述控制器的功能结构连接。
优选的,还包括:位于所述硅衬底第二表面的第一基板,所述第一基板与所述至少一个凹槽形成至少一个密封腔,所述密封腔中用于设置所述管芯模块或腔体滤波器;
所述腔体滤波器或所述位于所述密封腔中的管芯模块通过构成所述密封腔的凹槽的多个通孔与所述控制器的功能结构连接。
优选的,还包括:第二基板以及位于所述第一基板表面的管芯模块;其中,
所述位于所述第一基板表面的管芯模块表面的多个焊盘通过倒扣的方式与所述第一基板表面的对应焊盘连接,并通过再布线层与位于所述第一基板表面的至少一个绑定焊盘连接;
所述第二基板通过键合线与所述第一基板表面的至少一个绑定焊盘连接,并通过倒扣的方式实现所述位于所述第一基板表面的管芯模块与所述位于所述凹槽中的管芯模块或所述控制器的功能结构的连接。
优选的,所述密封腔中的气体为空气或氮气或二氧化碳或六氟化硫或氟利昂或氩气。
优选的,还包括位于所述第一基板背离所述硅衬底一侧堆叠设置的至少一个叠层结构;
所述叠层结构包括:第三基板和位于所述第三基板表面的管芯模块;其中,
所述第三基板表面具有凹槽,所述凹槽和所述位于所述第三基板表面的管芯模块位于所述第三基板的相对的两侧表面,用于容纳所述位于所述第一基板表面的管芯模块或其他叠层结构的管芯模块,所述第三基板背离所述凹槽一侧表面具有至少一个绑定焊盘,用于通过键合线与所述第二基板连接,以实现所述位于所述第三基板表面的管芯模块与其他叠层结构的管芯模块或所述位于第一基板表面的管芯模块或所述位于所述凹槽中的管芯模块或所述控制器的功能结构的连接。
优选的,还包括:
位于所述硅衬底第二表面的金属基板,所述金属基板与所述至少一个凹槽形成至少一个密封腔,所述密封腔用于设置管芯模块或腔体滤波器;
位于所述密封腔中的管芯模块或腔体滤波器通过构成所述密封腔的凹槽的多个通孔与所述控制器的功能结构连接。
优选的,还包括:
第二基板和位于所述金属基板表面的管芯模块,其中,
所述位于所述金属基板表面的管芯模块表面的多个焊盘通过倒扣的方式与所述金属基板表面的对应焊盘连接,并通过再布线层与位于所述硅衬底表面的至少一个绑定焊盘连接;
所述第二基板通过键合线与所述位于所述硅衬底表面的至少一个绑定焊盘连接,并通过倒扣的方式实现所述位于所述金属基板表面的管芯模块与位于所述凹槽中的管芯模块或所述控制器的功能结构的连接。
一种射频功率放大器模块,包括:
第四基板,所述第四基板具有多个通孔;
位于所述第四基板表面的第五基板,所述第五基板朝向所述第四基板一侧具有至少一个凹槽,所述凹槽在所述第四基板上的投影覆盖多个通孔;
控制器的功能结构设置于所述第四基板背离所述第五基板表面,和/或,设置于所述第五基板背离所述第四基板一侧表面;
所述凹槽用于设置管芯模块,所述管芯模块为异于所述控制器的功能结构制备工艺的开关模块、放大器模块或滤波器模块。
优选的,还包括:第六基板和位于所述第五基板表面的管芯模块
所述位于所述第五基板表面的管芯模块通过倒扣的方式与位于所述第五基板表面的焊盘连接,并通过再布线层与位于所述第五基板表面的至少一个绑定焊盘连接;
所述第六基板通过键合线与所述位于所述第五基板表面的至少一个绑定焊盘连接,并通过倒扣的方式实现所述位于所述第五基板表面的管芯模块与所述位于所述第五基板的凹槽中的管芯模块或所述控制器的功能结构的连接。
优选的,还包括:位于所述第五基板背离所述第四基板一侧堆叠设置的至少一个叠层结构;
所述叠层结构包括:第三基板和位于所述第三基板表面的管芯模块;其中,
所述第三基板表面具有凹槽,所述凹槽和所述位于所述第三基板表面的管芯模块位于所述第三基板的相对的两侧表面,用于容纳所述位于所述第五基板表面的管芯模块或其他叠层结构的管芯模块,所述第三基板背离所述凹槽一侧表面具有至少一个绑定焊盘,用于通过键合线与所述第六基板连接,以实现所述位于所述第三基板表面的管芯模块与其他叠层结构的管芯模块或所述位于所述第五基板的凹槽中的管芯模块或控制器的功能结构的连接。
一种射频前端模块,包括至少一个所述射频功率放大器模块。
从上述技术方案可以看出,本发明实施例提供了一种射频功率放大器模块及射频前端模块,其中,所述射频功率放大器模块的硅衬底的第一表面用于设置所述控制器的功能结构,所述硅衬底的第二表面具有至少一个凹槽,所述凹槽用于设置异于所述控制器的功能结构制备工艺的开关模块、放大器模块或滤波器模块,这样所述管芯模块的焊盘可以通过设置于所述凹槽内的焊盘及通孔实现与所述控制器的功能结构的连接,有效地利用了所述硅衬底的第二表面,从而避免了现有技术中将用于实现与所述管芯模块连接的焊盘全部设置于所述第一表面而带来的所需硅衬底面积过大,而增加所述射频功率放大器模块的成本的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为射频功率放大器模块的结构示意图;
图2为本申请的一个实施例提供的一种射频功率放大器模块的截面结构示意图;
图3为本申请的另一个实施例提供的一种射频功率放大器模块的截面结构示意图;
图4为本申请的又一个实施例提供的一种射频功率放大器模块的截面结构示意图;
图5为本申请的再一个实施例提供的一种射频功率放大器模块的截面结构示意图;
图6为本申请的一个优选实施例提供的一种射频功率放大器模块的截面结构示意图;
图7为本申请的另一个优选实施例提供的一种射频功率放大器模块的截面结构示意图;
图8为本申请的又一个优选实施例提供的一种射频功率放大器模块的截面结构示意图;
图9为本申请的一个具体实施例提供的一种射频功率放大器模块的截面结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本申请实施例提供了一种射频功率放大器模块,如图2所示,包括:
硅衬底100;
位于所述硅衬底100第一表面的控制器的功能结构(附图2中未示出);
位于所述硅衬底100第二表面的至少一个凹槽,所述凹槽中具有多个通孔TSV,所述第一表面和第二表面为所述硅衬底100同一方向上的两个面;
位于所述凹槽中的管芯模块200,所述管芯模块200为异于所述控制器的功能结构制备工艺的开关模块、放大器模块或滤波器模块;
所述位于所述凹槽中的管芯模块200通过所述多个通孔TSV与所述控制器的功能结构连接。
需要说明的是,所述控制器的功能结构可以包括所述控制器除衬底100外的其他结构,另外,在本申请的一些实施例中,所述控制器的功能结构除了包括所述控制器除衬底100外的其他结构以外,还可以包括所述放大器模块中的射频功率驱动级部分,在这些实施例中,所述放大器模块中可以不包括所述射频功率驱动级部分。
另外,在主流的制备工艺中,所述开关模块主要基于SOI(Silicon-On-Insulator,绝缘衬底上的硅)工艺或GaAs pHEMT工艺制造;所述放大器模块主要基于GaAs工艺制造。所述滤波器模块主要采用分立电感和电容实现,也可以基于IPD工艺或声表面波(SurfaceAcoustic Wave,SAW)或体声波(Bulk Acoustic Resonato,BAW)或薄膜体声波(Film BulkAcoustic Resonato,FBAR)实现。
还需要说明的是,在本申请的一些实施例中,所述开关模块可以设置于所述硅衬底100的第一表面,所述开关模块是否可以位于所述硅衬底100的第一表面主要取决于所述控制器的功能结构的制作工艺:
当所述控制器的功能结构基于SOI工艺实现时,所述开关模块可以基于所述硅衬底100通过SOI工艺进行制备;当然所述开关模块也可以设置于所述硅衬底100第二表面的凹槽中。
当所述控制器基于CMOS(Complementary Metal Oxide Semiconductor,互补金属氧化物半导体)工艺实现时,所述开关模块只可以设置于所述硅衬底100第二表面的凹槽中,通过所述多个通孔TSV与所述控制器的功能结构连接。但是,当所述开关模块设置于所述凹槽中时,其制作工艺可以与所述控制器的功能结构的制作工艺相同,也可以不同,即所述开关模块既可以通过SOI工艺制备,也可以通过GaAs pHEMT工艺制备。本申请对此并不做限定,具体视实际情况而定。
还需要说明的是,所述凹槽可以通过刻蚀工艺形成,也可以通过机床物理加工形成,同样的,位于所述凹槽中的多个通孔TSV也可以通过刻蚀工艺形成,也可以通过机床物理加工形成,另外所述刻蚀工艺包括但不限于湿法刻蚀或干法刻蚀。本申请对形成所述凹槽和位于所述凹槽中的多个通孔TSV所采用的具体的工艺并不做限定,具体视实际情况而定。
另外本申请对所述凹槽的大小也不做限定,只要能够容纳需要固定在其中的管芯模块200即可,所述凹槽四周与固定在其中的管芯模块200之间可以有一定的缝隙,也可以没有,但所有凹槽四周与固定在其中的管芯模块200之间的缝隙不能过大,以避免这些缝隙占用过多的硅衬底100面积而增加所述射频功率放大器模块的成本。
基于本实施例的思想,所述硅衬底100的第二表面可以只具有一个凹槽,将一块管芯模块200设置在该凹槽中,并通过所述凹槽的多个通孔TSV与所述控制器的功能结构连接。那么其他的射频功率放大器模块可以通过在所述硅衬底100第一表面设置。
当然,所述硅衬底100的第二表面可以不只具有一个凹槽,从而可以分别将开关模块、放大器模块或滤波器模块设置于不同或相同的凹槽中,通过所述凹槽的多个通孔TSV实现与所述控制器的功能结构的连接。本申请对所述凹槽的数量并不做限定,具体视实际情况而定。
在上述实施例的基础上,在本申请的一个实施例中,所述如图2所示,所述管芯模块200表面具有多个焊盘(附图2中未示出);
所述通孔TSV朝向所述凹槽一侧具有焊盘;
所述位于所述凹槽中的管芯模块200的多个焊盘采用倒扣的方式与所述多个通孔TSV的焊盘连接,所述多个通孔TSV的焊盘通过再布线层(附图2中未示出)与所述控制器的功能结构连接。
需要说明的是,为了显示清楚,附图2中仅以一个凹槽为例进行示例,本申请对所述硅衬底100具有的凹槽数量并不做限定,具体视实际情况而定。附图2中的标号PadA表示所述通孔TSV朝向所述凹槽一侧的焊盘;标号A1代表引出所述管芯模块200的焊盘的采用的铜凸柱或锡球。
在本实施例中,所述管芯模块200的多个焊盘通过铜凸柱或锡球与所述通孔TSV朝向所述凹槽一侧的焊盘连接,然后通过所述再布线层实现所述多个通孔TSV的焊盘与所述控制器的功能结构的连接。
在上述实施例的基础上,在本申请的另一个实施例中,如图3所示,所述射频功率放大器模块还包括:
位于所述硅衬底100第二表面的第一基板300,所述第一基板300与所述至少一个凹槽形成至少一个密封腔,所述密封腔中用于设置所述管芯模块200或腔体滤波器CF(Cavity Filter,CF);
所述腔体滤波器CF或所述位于所述密封腔中的管芯模块200通过构成所述密封腔的凹槽的多个通孔TSV与所述控制器的功能结构连击。
在本实施例中,在所述硅衬底100第二表面设置第一基板300的目的是与所述至少一个凹槽形成至少一个密封腔,所述密封腔为腔体滤波器CF的设置提供了前提,所述腔体滤波器CF的滤波性能优于普通的由RC电路构成的滤波器结构的滤波性能。当然,所述密封腔中仍然可以设置所述管芯模块200,本申请对此并不做限定,具体视实际情况而定。
在本申请的一个实施例中,所述密封腔中的气体为空气。但在本申请的优选实施例中,所述密封腔中的气体还可以为惰性气体,例如氮气、二氧化碳、六氟化硫或氟利昂或氩气等,在密封腔中充入惰性气体可以减缓位于其中的腔体滤波器CF或管芯模块200的氧化作用,提升所述射频功率放大器模块的性能。本申请对所述密封腔中充入气体的具体种类并不做限定,具体视实际情况而定。
在上述实施例的基础上,在本申请的又一个实施例中,如图4所示,所述射频功率放大器模块还包括:第二基板400以及位于所述第一基板300表面的管芯模块200;其中,
所述位于所述第一基板300表面的管芯模块200表面的多个焊盘通过倒扣的方式与所述第一基板300表面的对应焊盘连接,并通过再布线层RDL与位于所述第一基板300表面的至少一个绑定焊盘PadB连接;
所述第二基板400通过键合线LB与所述第一基板300表面的至少一个绑定焊盘PadB连接,并通过倒扣的方式实现所述位于所述第一基板300表面的管芯模块200与所述位于所述凹槽中的管芯模块200或所述控制器的功能结构的连接。
所述第二基板400可以是硅基板或锗基板或其他半导体材料基板,优选为价格较低的硅基板,本申请对此并不做限定,具体视实际情况而定。
附图4中的标号RDL代表再布线层。
在本实施例中,我们通过在所述第一基板300表面上设置管芯模块200并且通过第二基板400实现所述位于所述第一基板300表面的管芯模块200与所述位于所述凹槽中的管芯模块200或所述控制器的功能结构的连接,从而通过增加垂直于所述硅衬底100第一平面方向上的高度来减小所述射频功率放大器模块在平行于所述硅衬底100第一平面方向上的面积。从而降低了所述射频功率放大器模块所占用的硅衬底100的表面面积,从而进一步降低了所述射频功率放大器模块的制作成本。
相应的,我们还可以通过在垂直于所述硅衬底100第一平面方向上设置至少一个叠层结构的方式来进一步减小所述射频功率放大器模块在平行于所述硅衬底100第一平面方向上的面积,如图5所示,
所述射频功率放大器模块还包括位于所述第一基板300背离所述硅衬底100一侧堆叠设置的至少一个叠层结构;
所述叠层结构包括:第三基板500和位于所述第三基板500表面的管芯模块200;其中,
所述第三基板500表面具有凹槽,所述凹槽和所述位于所述第三基板500表面的管芯模块200位于所述第三基板500的相对的两侧表面,用于容纳所述位于所述第一基板300表面的管芯模块200或其他叠层结构的管芯模块200,所述第三基板500背离所述凹槽一侧表面具有至少一个绑定焊盘PadB,用于通过键合线LB与所述第二基板400连接,以实现所述位于所述第三基板500表面的管芯模块200与其他叠层结构的管芯模块200或所述位于第一基板300表面的管芯模块200或所述位于所述凹槽中的管芯模块200或所述控制器的功能结构的连接。
需要说明的是,为了表示清楚,图5中以在所述第一基板300上设置一个叠层结构为例进行说明,本申请对所述叠层结构的数量并不做限定,可以是1个2个或多个,具体视所述射频功率放大器模块的功能要求而定。并且所述叠层结构中的第三基板500需要通过粘合剂PR与所述第一基板300或位于其下层的叠层结构的第三基板500粘合。
在图2所示的实施例的基础上,在本申请的一个优选实施例中,如图6所示,所述射频功率放大器模块还包括:
位于所述硅衬底100第二表面的金属基板600,所述金属基板600与所述至少一个凹槽形成至少一个密封腔,所述密封腔用于设置管芯模块200或腔体滤波器CF;
位于所述密封腔中的管芯模块200或腔体滤波器CF通过构成所述密封腔的凹槽的多个通孔TSV与所述控制器的功能结构连接。
所述金属基板600可以是金、银、铜、镍或锡等金属材料的基板。相似的,在所述硅衬底100第二表面设置金属基板600的目的是与所述至少一个凹槽形成至少一个密封腔,所述密封腔为腔体滤波器CF的设置提供了前提,所述腔体滤波器CF的滤波性能优于普通的由RC电路构成的滤波器结构的滤波性能。当然,所述密封腔中仍然可以设置所述管芯模块200,本申请对此并不做限定,具体视实际情况而定。
在图6所示的实施例的基础上,在本申请的另一个优选实施例中,如图7所示,所述射频功率放大器模块还包括:
第二基板400和位于所述金属基板600表面的管芯模块200,其中,
所述位于所述金属基板600表面的管芯模块200表面的多个焊盘通过倒扣的方式与所述金属基板600表面的对应焊盘连接,并通过再布线层RDL与位于所述硅衬底100表面的至少一个绑定焊盘PadB连接;
所述第二基板400通过键合线LB与所述位于所述硅衬底100表面的至少一个绑定焊盘PadB连接,并通过倒扣的方式实现所述位于所述金属基板600表面的管芯模块200与位于所述凹槽中的管芯模块200或所述控制器的功能结构的连接。
附图7中的标号600A表示所述金属基板600的一部分,用于实现位于其表面的管芯模块200的多个焊盘的引出,或实现电感。标号600B表示所述金属基板600的另一部分,用于与所述凹槽形成密封腔。
相似的,在本实施例中,我们通过在所述金属基板600表面上设置管芯模块200并且通过第二基板400实现所述位于所述金属基板600表面的管芯模块200与所述位于所述凹槽中的管芯模块200或所述控制器的功能结构的连接,从而通过增加垂直于所述硅衬底100第一平面方向上的高度来减小所述射频功率放大器模块在平行于所述硅衬底100第一平面方向上的面积。从而降低了所述射频功率放大器模块所占用的硅衬底100的表面面积,从而进一步降低了所述射频功率放大器模块的制作成本。
同样的,我们可以在图7所示的实施例的基础上,通过在垂直于所述硅衬底100第一平面方向上设置至少一个叠层结构的方式来进一步减小所述射频功率放大器模块在平行于所述硅衬底100第一平面方向上的面积。
相应的,本申请实施例还提供了一种射频功率放大器模块,如图8所示,包括:
第四基板700,所述第四基板700具有多个通孔TSV;
位于所述第四基板700表面的第五基板800,所述第五基板800朝向所述第四基板700一侧具有至少一个凹槽,所述凹槽在所述第四基板700上的投影覆盖多个通孔TSV;
控制器的功能结构设置于所述第四基板700背离所述第五基板800表面,和/或,设置于所述第五基板800背离所述第四基板700一侧表面;
所述凹槽用于设置管芯模块200,所述管芯模块200为异于所述控制器的功能结构制备工艺的开关模块、放大器模块或滤波器模块。
在本实施例中,所述第四基板700和第五基板800均为硅衬底100,所述控制器的功能结构可以全部设置于所述第四基板700背离所述第五基板800表面或全部设置于所述第五基板800背离所述第四基板700一侧表面,还可以将所述控制器的功能结构分为两部分,第一部分(比如对开关模块的控制功能)设置于所述第四基板700背离所述第五基板800表面,第二部分设置于所述第五基板800背离所述第四基板700表面。本申请对所述控制器的功能结构的具体设置位置并不做限定,具体视实际情况而定。
并且所述第五基板800的至少一个凹槽和所述第四基板700构成了至少一个密封腔,所述密封腔为腔体滤波器CF的设置提供了前提,所述腔体滤波器CF的滤波性能优于普通的由RC电路构成的滤波器结构的滤波性能。当然,所述密封腔中仍然可以设置所述管芯模块200,本申请对此并不做限定,具体视实际情况而定。
在本申请的一个实施例中,所述密封腔中的气体为空气。但在本申请的优选实施例中,所述密封腔中的气体还可以为惰性气体,例如氮气、二氧化碳、六氟化硫或氟利昂或氩气等,在密封腔中充入惰性气体可以减缓位于其中的腔体滤波器CF或管芯模块200的氧化作用,提升所述射频功率放大器模块的性能。本申请对所述密封腔中充入气体的具体种类并不做限定,具体视实际情况而定。
在上述实施例的基础上,在本申请的一个实施例中,如图9所示,所述射频功率放大器模块还包括:第六基板900和位于所述第五基板800表面的管芯模块200
所述位于所述第五基板800表面的管芯模块200通过倒扣的方式与位于所述第五基板800表面的焊盘连接,并通过再布线层RDL与位于所述第五基板800表面的至少一个绑定焊盘PadB连接;
所述第六基板900通过键合线LB与所述位于所述第五基板800表面的至少一个绑定焊盘PadB连接,并通过倒扣的方式实现所述位于所述第五基板800表面的管芯模块200与所述位于所述第五基板800的凹槽中的管芯模块200或所述控制器的功能结构的连接。
在本实施例中,我们通过在所述第五基板800表面上设置管芯模块200并且通过第六基板900实现所述位于所述第五基板800表面的管芯模块200与所述位于所述第五基板800的凹槽中的管芯模块200或所述控制器的功能结构的连接,从而通过增加垂直于所述第四基板700表面方向上的高度来减小所述射频功率放大器模块在平行于所述第四基板700表面方向上的面积。从而降低了所述射频功率放大器模块所占用的第四基板700的表面面积,从而进一步降低了所述射频功率放大器模块的制作成本。
相应的,我们还可以通过在垂直于所述第四基板700表面方向上设置至少一个叠层结构的方式来进一步减小所述射频功率放大器模块在平行于所述第四基板700表面方向上的面积,所述射频功率放大器模块还包括:位于所述第五基板800背离所述第四基板700一侧堆叠设置的至少一个叠层结构;
所述叠层结构包括:第三基板500和位于所述第三基板500表面的管芯模块200;其中,
所述第三基板500表面具有凹槽,所述凹槽和所述位于所述第三基板500表面的管芯模块200位于所述第三基板500的相对的两侧表面,用于容纳所述位于所述第五基板800表面的管芯模块200或其他叠层结构的管芯模块200,所述第三基板500背离所述凹槽一侧表面具有至少一个绑定焊盘PadB,用于通过键合线LB与所述第六基板900连接,以实现所述位于所述第三基板500表面的管芯模块200与其他叠层结构的管芯模块200或所述位于所述第五基板800的凹槽中的管芯模块200或控制器的功能结构的连接。
相应的,本申请实施例还提供了一种射频前端模块,包括至少一个如上述任一实施例所述的射频功率放大器模块。
综上所述,本申请实施例提供了一种射频功率放大器模块及射频前端模块,其中,所述射频功率放大器模块的硅衬底100的第一表面用于设置所述控制器的功能结构,所述硅衬底100的第二表面具有至少一个凹槽,所述凹槽用于设置异于所述控制器的功能结构制备工艺的开关模块、放大器模块或滤波器模块,这样所述管芯模块200的焊盘可以通过设置于所述凹槽内的焊盘及通孔TSV实现与所述控制器的功能结构的连接,有效地利用了所述硅衬底100的第二表面,从而避免了现有技术中将用于实现与所述管芯模块200连接的焊盘全部设置于所述第一表面而带来的所需硅衬底100面积过大,而增加所述射频功率放大器模块的成本的问题。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (12)

1.一种射频功率放大器模块,其特征在于,包括:
硅衬底;
位于所述硅衬底第一表面的控制器的功能结构;
位于所述硅衬底第二表面的至少一个凹槽,所述凹槽中具有多个通孔,所述第一表面和第二表面为所述硅衬底同一方向上的两个面;
位于所述凹槽中的管芯模块,所述管芯模块为异于所述控制器的功能结构制备工艺的开关模块、放大器模块或滤波器模块;
所述位于所述凹槽中的管芯模块通过所述多个通孔与所述控制器的功能结构连接。
2.根据权利要求1所述的射频功率放大器模块,其特征在于,所述管芯模块表面具有多个焊盘;
所述通孔朝向所述凹槽一侧具有焊盘;
所述位于所述凹槽中的管芯模块的多个焊盘采用倒扣的方式与所述多个通孔的焊盘连接,所述多个通孔的焊盘通过再布线层与所述控制器的功能结构连接。
3.根据权利要求1所述的射频功率放大器模块,其特征在于,还包括:
位于所述硅衬底第二表面的第一基板,所述第一基板与所述至少一个凹槽形成至少一个密封腔,所述密封腔中用于设置所述管芯模块或腔体滤波器;
所述腔体滤波器或所述位于所述密封腔中的管芯模块通过构成所述密封腔的凹槽的多个通孔与所述控制器的功能结构连接。
4.根据权利要求3所述的射频功率放大器模块,其特征在于,还包括:第二基板以及位于所述第一基板表面的管芯模块;其中,
所述位于所述第一基板表面的管芯模块表面的多个焊盘通过倒扣的方式与所述第一基板表面的对应焊盘连接,并通过再布线层与位于所述第一基板表面的至少一个绑定焊盘连接;
所述第二基板通过键合线与所述第一基板表面的至少一个绑定焊盘连接,并通过倒扣的方式实现所述位于所述第一基板表面的管芯模块与所述位于所述凹槽中的管芯模块或所述控制器的功能结构的连接。
5.根据权利要求3所述的射频功率放大器模块,其特征在于,所述密封腔中的气体为空气或氮气或二氧化碳或六氟化硫或氟利昂或氩气。
6.根据权利要求4所述射频功率放大器模块,其特征在于,还包括位于所述第一基板背离所述硅衬底一侧堆叠设置的至少一个叠层结构;
所述叠层结构包括:第三基板和位于所述第三基板表面的管芯模块;其中,
所述第三基板表面具有凹槽,所述凹槽和所述位于所述第三基板表面的管芯模块位于所述第三基板的相对的两侧表面,用于容纳所述位于所述第一基板表面的管芯模块或其他叠层结构的管芯模块,所述第三基板背离所述凹槽一侧表面具有至少一个绑定焊盘,用于通过键合线与所述第二基板连接,以实现所述位于所述第三基板表面的管芯模块与其他叠层结构的管芯模块或所述位于第一基板表面的管芯模块或所述位于所述凹槽中的管芯模块或所述控制器的功能结构的连接。
7.根据权利要求1所述的射频功率放大器模块,其特征在于,还包括:
位于所述硅衬底第二表面的金属基板,所述金属基板与所述至少一个凹槽形成至少一个密封腔,所述密封腔用于设置管芯模块或腔体滤波器;
位于所述密封腔中的管芯模块或腔体滤波器通过构成所述密封腔的凹槽的多个通孔与所述控制器的功能结构连接。
8.根据权利要求7所述的射频功率放大器模块,其特征在于,还包括:
第二基板和位于所述金属基板表面的管芯模块,其中,
所述位于所述金属基板表面的管芯模块表面的多个焊盘通过倒扣的方式与所述金属基板表面的对应焊盘连接,并通过再布线层与位于所述硅衬底表面的至少一个绑定焊盘连接;
所述第二基板通过键合线与所述位于所述硅衬底表面的至少一个绑定焊盘连接,并通过倒扣的方式实现所述位于所述金属基板表面的管芯模块与位于所述凹槽中的管芯模块或所述控制器的功能结构的连接。
9.一种射频功率放大器模块,其特征在于,包括:
第四基板,所述第四基板具有多个通孔;
位于所述第四基板表面的第五基板,所述第五基板朝向所述第四基板一侧具有至少一个凹槽,所述凹槽在所述第四基板上的投影覆盖多个通孔;
控制器的功能结构设置于所述第四基板背离所述第五基板表面,和/或,设置于所述第五基板背离所述第四基板一侧表面;
所述凹槽用于设置管芯模块,所述管芯模块为异于所述控制器的功能结构制备工艺的开关模块、放大器模块或滤波器模块。
10.根据权利要求9所述的射频功率放大器模块,其特征在于,还包括:第六基板和位于所述第五基板表面的管芯模块
所述位于所述第五基板表面的管芯模块通过倒扣的方式与位于所述第五基板表面的焊盘连接,并通过再布线层与位于所述第五基板表面的至少一个绑定焊盘连接;
所述第六基板通过键合线与所述位于所述第五基板表面的至少一个绑定焊盘连接,并通过倒扣的方式实现所述位于所述第五基板表面的管芯模块与所述位于所述第五基板的凹槽中的管芯模块或所述控制器的功能结构的连接。
11.根据权利要求10所述的射频功率放大器模块,其特征在于,还包括:位于所述第五基板背离所述第四基板一侧堆叠设置的至少一个叠层结构;
所述叠层结构包括:第三基板和位于所述第三基板表面的管芯模块;其中,
所述第三基板表面具有凹槽,所述凹槽和所述位于所述第三基板表面的管芯模块位于所述第三基板的相对的两侧表面,用于容纳所述位于所述第五基板表面的管芯模块或其他叠层结构的管芯模块,所述第三基板背离所述凹槽一侧表面具有至少一个绑定焊盘,用于通过键合线与所述第六基板连接,以实现所述位于所述第三基板表面的管芯模块与其他叠层结构的管芯模块或所述位于所述第五基板的凹槽中的管芯模块或控制器的功能结构的连接。
12.一种射频前端模块,其特征在于,包括至少一个如权利要求1-11任一项所述的射频功率放大器模块。
CN201610813837.7A 2016-09-09 2016-09-09 一种射频功率放大器模块及射频前端模块 Pending CN106298759A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610813837.7A CN106298759A (zh) 2016-09-09 2016-09-09 一种射频功率放大器模块及射频前端模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610813837.7A CN106298759A (zh) 2016-09-09 2016-09-09 一种射频功率放大器模块及射频前端模块

Publications (1)

Publication Number Publication Date
CN106298759A true CN106298759A (zh) 2017-01-04

Family

ID=57710550

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610813837.7A Pending CN106298759A (zh) 2016-09-09 2016-09-09 一种射频功率放大器模块及射频前端模块

Country Status (1)

Country Link
CN (1) CN106298759A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109075140A (zh) * 2018-08-07 2018-12-21 深圳市为通博科技有限责任公司 芯片封装结构及其制造方法
CN109935522A (zh) * 2019-03-19 2019-06-25 北京遥感设备研究所 一种圆片级异质射频集成的封装制作方法
CN110828496A (zh) * 2019-11-15 2020-02-21 华天科技(昆山)电子有限公司 半导体器件及其制造方法
CN114080757A (zh) * 2019-07-09 2022-02-22 株式会社村田制作所 高频模块和通信装置
CN113097194B (zh) * 2021-03-30 2023-04-07 苏州汉天下电子有限公司 射频模组及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1893053A (zh) * 2005-07-08 2007-01-10 三星电子株式会社 插件结构及其制造方法、晶片级堆叠结构和封装结构
US20080186247A1 (en) * 2006-08-03 2008-08-07 International Business Machines Corporation VERSATILE Si-BASED PACKAGING WITH INTEGRATED PASSIVE COMPONENTS FOR mmWAVE APPLICATIONS
CN101364550A (zh) * 2007-08-08 2009-02-11 矽品精密工业股份有限公司 具硅通道的多芯片堆叠结构及其制法
CN101800184A (zh) * 2009-02-09 2010-08-11 欣兴电子股份有限公司 具凹穴结构的封装基板及其制作方法
CN101872757A (zh) * 2009-04-24 2010-10-27 南茂科技股份有限公司 凹穴芯片封装结构及使用其的层叠封装结构
CN102106194A (zh) * 2006-12-14 2011-06-22 英特尔公司 具有凹嵌的器件的陶瓷封装衬底
US20110186960A1 (en) * 2010-02-03 2011-08-04 Albert Wu Techniques and configurations for recessed semiconductor substrates
CN102680158A (zh) * 2011-03-09 2012-09-19 刘胜 基于硅通孔技术的集成式微型压力流量传感器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1893053A (zh) * 2005-07-08 2007-01-10 三星电子株式会社 插件结构及其制造方法、晶片级堆叠结构和封装结构
US20080186247A1 (en) * 2006-08-03 2008-08-07 International Business Machines Corporation VERSATILE Si-BASED PACKAGING WITH INTEGRATED PASSIVE COMPONENTS FOR mmWAVE APPLICATIONS
CN102106194A (zh) * 2006-12-14 2011-06-22 英特尔公司 具有凹嵌的器件的陶瓷封装衬底
CN101364550A (zh) * 2007-08-08 2009-02-11 矽品精密工业股份有限公司 具硅通道的多芯片堆叠结构及其制法
CN101800184A (zh) * 2009-02-09 2010-08-11 欣兴电子股份有限公司 具凹穴结构的封装基板及其制作方法
CN101872757A (zh) * 2009-04-24 2010-10-27 南茂科技股份有限公司 凹穴芯片封装结构及使用其的层叠封装结构
US20110186960A1 (en) * 2010-02-03 2011-08-04 Albert Wu Techniques and configurations for recessed semiconductor substrates
CN102680158A (zh) * 2011-03-09 2012-09-19 刘胜 基于硅通孔技术的集成式微型压力流量传感器

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109075140A (zh) * 2018-08-07 2018-12-21 深圳市为通博科技有限责任公司 芯片封装结构及其制造方法
CN109935522A (zh) * 2019-03-19 2019-06-25 北京遥感设备研究所 一种圆片级异质射频集成的封装制作方法
CN114080757A (zh) * 2019-07-09 2022-02-22 株式会社村田制作所 高频模块和通信装置
CN114080756A (zh) * 2019-07-09 2022-02-22 株式会社村田制作所 高频模块和通信装置
CN114080756B (zh) * 2019-07-09 2023-08-18 株式会社村田制作所 高频模块和通信装置
CN114080757B (zh) * 2019-07-09 2023-12-22 株式会社村田制作所 高频模块和通信装置
US12028026B2 (en) 2019-07-09 2024-07-02 Murata Manufacturing Co., Ltd. Radio-frequency module and communication device
US12052001B2 (en) 2019-07-09 2024-07-30 Murata Manufacturing Co., Ltd. Radio-frequency module and communication device
CN110828496A (zh) * 2019-11-15 2020-02-21 华天科技(昆山)电子有限公司 半导体器件及其制造方法
CN113097194B (zh) * 2021-03-30 2023-04-07 苏州汉天下电子有限公司 射频模组及其制备方法

Similar Documents

Publication Publication Date Title
CN106298759A (zh) 一种射频功率放大器模块及射频前端模块
US9437542B2 (en) Chip package structure
KR20090043898A (ko) 스택 패키지 및 그 제조 방법, 및 스택 패키지를 포함하는카드 및 시스템
JP2004111676A (ja) 半導体装置、半導体パッケージ用部材、半導体装置の製造方法
JP2005203775A (ja) マルチチップパッケージ
CN114267598B (zh) 一种射频前端集成电路的封装结构以及封装方法
JP2010103475A (ja) 半導体マルチチップパッケージ
JP4395166B2 (ja) コンデンサを内蔵した半導体装置及びその製造方法
CN111653558A (zh) 一种声表面波裸芯片的双面封装结构及其封装工艺
TWI518874B (zh) 半導體封裝、半導體封裝單元以及半導體封裝製造方法
US20160293580A1 (en) System in package and method for manufacturing the same
CN110767606B (zh) 一种具有复合功能的电子元器件及其制造方法
CN108461483B (zh) 一种嵌入式电容转接板封装结构及制造方法
TWI672840B (zh) 電子封裝件暨基板結構與製法
CN212182322U (zh) 一种声表面波裸芯片的双面封装结构
JP2006202997A (ja) 半導体装置およびその製造方法
JP4448110B2 (ja) インダクタを具備したパッケージングチップ
TWI548048B (zh) 晶片封裝體及其製造方法
CN208655636U (zh) 带有围堰的多芯片封装模块结构
CN221263779U (zh) 射频模组封装结构
US9111820B2 (en) Embedded package and method for manufacturing the same
CN114826190B (zh) 声表面滤波器封装方法、声表面滤波器及通信设备
JP4433399B2 (ja) 半導体装置の製造方法及び三次元半導体装置
KR20060072985A (ko) 스택 패키지 및 그 제조방법
KR100631991B1 (ko) Ic 칩 적층 구조를 갖는 전자 기기용 모듈

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170104