CN106876378A - 一种多层薄膜集成无源器件及其制造方法 - Google Patents

一种多层薄膜集成无源器件及其制造方法 Download PDF

Info

Publication number
CN106876378A
CN106876378A CN201710059503.XA CN201710059503A CN106876378A CN 106876378 A CN106876378 A CN 106876378A CN 201710059503 A CN201710059503 A CN 201710059503A CN 106876378 A CN106876378 A CN 106876378A
Authority
CN
China
Prior art keywords
layer
inductance
signal
passive devices
integrated passive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710059503.XA
Other languages
English (en)
Inventor
姜理利
侯芳
郁元卫
朱健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN201710059503.XA priority Critical patent/CN106876378A/zh
Publication of CN106876378A publication Critical patent/CN106876378A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种多层薄膜集成无源器件及其制造方法，该无源器件包括衬底材料，位于衬底上方的薄膜集成无源器件层，以及位于薄膜集成无源器件层上方的信号输入输出层；薄膜集成无源器件层包括电容、电阻和电感，其中电感包括两个以上的信号耦合电感，层与层之间通过信号耦合电感实现信号互连；信号输入输出层包括器件输入端、输入电感、输出电感和器件输出端，微波信号经器件输入端、输入电感、薄膜集成无源器件层、输出电感和器件输出端输出。本发明不仅能够有效地提高器件的集成度、减少面积、缩小体积，而且能够降低工艺的复杂程度和成本。

Description

一种多层薄膜集成无源器件及其制造方法
技术领域
本发明涉及电子微系统中半导体集成无源器件技术领域，具体涉及一种多层薄膜集成无源器件及其制造方法。
背景技术
随着技术的发展，三维集成技术是当今和今后电子微系统发展的必然技术。集成微系统具有体积小、重量轻、可靠性高、批量生产成本低等优点。集成无源器件技术是三维集成互联的基础之一，基于薄膜集成技术的集成无源器件在衬底上集成了电感、电容、电阻、传输线、信号互联端口等，与其它的集成方式相比，层数可控，机械性能好，减小寄生效应，减少微组装和封装成本，能够带来更高的性能，更小的芯片尺寸和封装，以及更低的能耗。
现有基于薄膜集成技术的集成无源器件采用平面输出，与外部器件互连时，采用金属丝键合方法，集成度低，可靠性差；多层薄膜的集成无源器件实现时，信号互连通常采用填充过孔的技术，增加了工艺难度，并且对层数有一定的限制。
发明内容
本发明的目的在于提供一种多层薄膜集成无源器件及其制造方法。
实现本发明目的的技术方案为：一种多层薄膜集成无源器件，包括衬底材料，位于衬底上方的薄膜集成无源器件层，以及位于薄膜集成无源器件层上方的信号输入输出层；
薄膜集成无源器件层包括电容、电阻和电感，其中电感包括两个以上的信号耦合电感，层与层之间通过信号耦合电感实现信号互连；
信号输入输出层包括器件输入端、输入电感、输出电感和器件输出端，微波信号经器件输入端、输入电感、薄膜集成无源器件层、输出电感和器件输出端输出。
一种多层薄膜集成无源器件的制造方法，包括以下步骤：
步骤1，在衬底材料上溅射金属层，并图形化出电容的下电极以及器件的互联信号传输线；
步骤2，在衬底材料上光刻出电阻的图形，溅射电阻层材料并剥离出电阻图形；
步骤3，在衬底材料上沉积电容的介质层，光刻出图形并采用干法进行刻蚀；
步骤4，溅射金属层并图形化腐蚀出电容的上电极；
步骤5，沉积介质层材料并图形化出电感图形，溅射电感的种子层并电镀至设定厚度，整片减薄抛光实现电感的图形化及表面的平坦化；在表面溅射金属并图形化实现无源器件间的部分互联，完成薄膜集成无源器件层的制作；
步骤6，沉积薄膜集成无源器件层与信号输入输出层之间用于电感耦合的材料，进行表面平坦化，沉积介质层材料并图形化出信号输入输出层的电感，溅射电感的种子层并电镀至设定厚度，整片减薄抛光实现电感的图形化及表面的平坦化，溅射金属并图形化出信号输入输出层的器件输入端和器件输出端。
与现有技术相比，本发明的显著优点为：
(1)本发明采用电感耦合的方式实现层与层之间的信号传输，有效地提升了器件的集成度并降低了工艺的复杂程度；(2)本发明采用电感耦合技术，能够与外界器件实现无线互连。
附图说明
图1是本发明实施例中多层薄膜集成无源器件的侧视示意图。
图2是本发明实施例中薄膜集成无源器件层示意图。
图3是本发明实施例中信号输入输出层示意图。
具体实施方式
结合图1-图3，本发明的一种多层薄膜集成无源器件，包括衬底材料，位于衬底上方的薄膜集成无源器件层，以及位于薄膜集成无源器件层上方的信号输入输出层；
薄膜集成无源器件层包括电容、电阻和电感，其中电感包括两个以上的信号耦合电感，层与层之间通过信号耦合电感实现信号互连；
信号输入输出层包括器件输入端、输入电感、输出电感和器件输出端，微波信号经器件输入端、输入电感、薄膜集成无源器件层、输出电感和器件输出端输出。
进一步的，所述薄膜集成无源器件层的层数为一层以上。
进一步的，所述多层薄膜集成无源器件层之间信号互连处的信号耦合电感位置重叠。
进一步的，顶层薄膜集成无源器件层与信号输入输出层信号互连处信号耦合电感位置和输入电感、输出电感位置重叠。
进一步的，多层薄膜集成无源器件层之间信号耦合电感的距离，以及顶层薄膜集成无源器件层与信号输入输出层的距离均为1～2um。
进一步的，多层薄膜集成无源器件层之间，以及顶层薄膜集成无源器件层与信号输入输出层之间的耦合层材料为BCB。
本发明还提供一种多层薄膜集成无源器件的制造方法，包括以下步骤：
步骤1，在衬底材料上溅射金属层，并图形化出电容的下电极以及器件的互联信号传输线；
步骤2，在衬底材料上光刻出电阻的图形，溅射电阻层材料并剥离出电阻图形；
步骤3，在衬底材料上沉积电容的介质层，光刻出图形并采用干法进行刻蚀；
步骤4，溅射金属层并图形化腐蚀出电容的上电极；
步骤5，沉积介质层材料并图形化出电感图形，溅射电感的种子层并电镀至设定厚度，整片减薄抛光实现电感的图形化及表面的平坦化；在表面溅射金属并图形化实现无源器件间的部分互联，完成薄膜集成无源器件层的制作；
步骤6，沉积薄膜集成无源器件层与信号输入输出层之间用于电感耦合的材料，进行表面平坦化，沉积介质层材料并图形化出信号输入输出层的电感，溅射电感的种子层并电镀至设定厚度，整片减薄抛光实现电感的图形化及表面的平坦化，溅射金属并图形化出信号输入输出层的器件输入端和器件输出端。
进一步的，所述薄膜集成无源器件层的层数为一层以上。
进一步的，所述多层薄膜集成无源器件层之间信号互连处的信号耦合电感位置重叠。
进一步的，所述顶层薄膜集成无源器件层与信号输入输出层信号互连处信号耦合电感位置和输入电感、输出电感位置重叠。
进一步的，电感材料为金或铜。
下面结合实施例对本发明技术方案进行详细说明。
实施例
如图1、图2、图3所示，一种多层薄膜集成无源器件，包括衬底材料1，位于衬底上方的薄膜集成无源器件层2，以及位于薄膜集成无源器件层上方的信号输入输出层3；
薄膜集成无源器件层2包括MIM电容24、薄膜电阻23、第一信号耦合电感和21第二信号耦合电感22，分别作为薄膜集成无源器件层的输入电感和输出电感；
信号输入输出层3包括器件输入端33、输入电感31、输出电感32和器件输出端34，微波信号经器件输入端33、输入电感31、薄膜集成无源器件层、输出电感32和器件输出端34输出。
上述多层薄膜集成无源器件的制造方法包括以下步骤：
第一步，在衬底材料1高阻硅上溅射金属Ti/Au，厚度并图形化出电容24的下电极及器件的互联信号传输线，电镀加厚至1um，去除种子层；
第二步，在衬底材料1高阻硅上光刻出电阻的图形，溅射电阻层材料并剥离出电阻23图形；
第三步，化学气相沉积电容24的介质层氮化硅，厚度光刻出图形并采用干法进行刻蚀；
第四步，溅射金属Ti/Au，厚度并图形化腐蚀出电容24的上电极；
第五步，沉积介质层材料二氧化硅并图形化干法刻蚀出第一信号耦合电感21、第二信号耦合电感22的图形，溅射电感的种子层并电镀至一定厚度，整片减薄实现电感的图形化及表面的平坦化；
第六步，在表面溅射金属并图形化实现器件层中第二信号耦合电感22与电容24之间的互联；
第七步，沉积薄膜集成无源器件层2与信号输入输出层3之间的用于电感耦合的材料，并实现表面平坦化；
第八步，沉积介质层材料二氧化硅并图形化出信号输入输出层3的输入电感31、输出电感32的图形，溅射电感的种子层并电镀至一定厚度，整片减薄抛光实现电感的图形化及表面的平坦化；
第九步，溅射金属并图形化出信号输入输出层3的器件输入端33和器件输出端34。

Claims (10)

1.一种多层薄膜集成无源器件，其特征在于，包括衬底材料，位于衬底上方的薄膜集成无源器件层，以及位于薄膜集成无源器件层上方的信号输入输出层；
所述薄膜集成无源器件层包括电容、电阻和电感，其中电感包括两个以上的信号耦合电感，层与层之间通过信号耦合电感实现信号互连；
信号输入输出层包括器件输入端、输入电感、输出电感和器件输出端，微波信号经器件输入端、输入电感、薄膜集成无源器件层、输出电感和器件输出端输出。
2.根据权利要求1所述的多层薄膜集成无源器件，其特征在于，所述薄膜集成无源器件层的层数为一层以上。
3.根据权利要求2所述的多层薄膜集成无源器件，其特征在于，所述多层薄膜集成无源器件层之间信号互连处的信号耦合电感位置重叠。
4.根据权利要求2所述的多层薄膜集成无源器件，其特征在于，顶层薄膜集成无源器件层与信号输入输出层信号互连处信号耦合电感位置和输入电感、输出电感位置重叠。
5.根据权利要求2所述的多层薄膜集成无源器件，其特征在于，多层薄膜集成无源器件层之间信号耦合电感的距离，以及顶层薄膜集成无源器件层与信号输入输出层的距离均为1～2um。
6.一种多层薄膜集成无源器件的制造方法，其特征在于，包括以下步骤：
步骤1，在衬底材料上溅射金属层，并图形化出电容的下电极以及器件的互联信号传输线；
步骤2，在衬底材料上光刻出电阻的图形，溅射电阻层材料并剥离出电阻图形；
步骤3，在衬底材料上沉积电容的介质层，光刻出图形并采用干法进行刻蚀；
步骤4，溅射金属层并图形化腐蚀出电容的上电极；
步骤5，沉积介质层材料并图形化出电感图形，溅射电感的种子层并电镀至设定厚度，整片减薄抛光实现电感的图形化及表面的平坦化；在表面溅射金属并图形化实现无源器件间的部分互联，完成薄膜集成无源器件层的制作；
步骤6，沉积薄膜集成无源器件层与信号输入输出层之间用于电感耦合的材料，进行表面平坦化，沉积介质层材料并图形化出信号输入输出层的电感，溅射电感的种子层并电镀至设定厚度，整片减薄抛光实现电感的图形化及表面的平坦化，溅射金属并图形化出信号输入输出层的器件输入端和器件输出端。
7.根据权利要求6所述的多层薄膜集成无源器件的制造方法，其特征在于，所述薄膜集成无源器件层的层数为一层以上。
8.根据权利要求7所述的多层薄膜集成无源器件的制造方法，其特征在于，所述多层薄膜集成无源器件层之间信号互连处的信号耦合电感位置重叠。
9.根据权利要求7所述的多层薄膜集成无源器件的制造方法，其特征在于，所述顶层薄膜集成无源器件层与信号输入输出层信号互连处信号耦合电感位置和输入电感、输出电感位置重叠。
10.根据权利要求6所述的多层薄膜集成无源器件的制造方法，其特征在于，电感材料为金或铜。
CN201710059503.XA 2017-01-24 2017-01-24 一种多层薄膜集成无源器件及其制造方法 Pending CN106876378A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710059503.XA CN106876378A (zh) 2017-01-24 2017-01-24 一种多层薄膜集成无源器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710059503.XA CN106876378A (zh) 2017-01-24 2017-01-24 一种多层薄膜集成无源器件及其制造方法

Publications (1)

Publication Number Publication Date
CN106876378A true CN106876378A (zh) 2017-06-20

Family

ID=59158940

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710059503.XA Pending CN106876378A (zh) 2017-01-24 2017-01-24 一种多层薄膜集成无源器件及其制造方法

Country Status (1)

Country Link
CN (1) CN106876378A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110247146A (zh) * 2019-06-27 2019-09-17 北京邮电大学 一种基于薄膜集成无源元件技术的宽带功率分配器芯片
CN111063659A (zh) * 2019-11-28 2020-04-24 福建省福联集成电路有限公司 一种具有双层结构的无源器件及制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203657A (ja) * 2004-01-19 2005-07-28 Atsushi Iwata 半導体装置
CN101118880A (zh) * 2006-03-17 2008-02-06 赛骑有限公司 集成无源器件衬底
CN101834178A (zh) * 2009-03-12 2010-09-15 日月光半导体制造股份有限公司 整合型无源元件及其制造方法
US20120175731A1 (en) * 2011-01-07 2012-07-12 Advanced Semiconductor Engineering, Inc. Semiconductor structure with passive element network and manufacturing method thereof
US20130214387A1 (en) * 1998-12-21 2013-08-22 Megica Corporation Chip structure with a passive device and method for forming the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130214387A1 (en) * 1998-12-21 2013-08-22 Megica Corporation Chip structure with a passive device and method for forming the same
JP2005203657A (ja) * 2004-01-19 2005-07-28 Atsushi Iwata 半導体装置
CN101118880A (zh) * 2006-03-17 2008-02-06 赛骑有限公司 集成无源器件衬底
CN101834178A (zh) * 2009-03-12 2010-09-15 日月光半导体制造股份有限公司 整合型无源元件及其制造方法
US20120175731A1 (en) * 2011-01-07 2012-07-12 Advanced Semiconductor Engineering, Inc. Semiconductor structure with passive element network and manufacturing method thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王宜文: "芯片内/间无线互连技术发展综述", 《电讯技术》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110247146A (zh) * 2019-06-27 2019-09-17 北京邮电大学 一种基于薄膜集成无源元件技术的宽带功率分配器芯片
CN110247146B (zh) * 2019-06-27 2020-11-03 北京邮电大学 一种基于薄膜集成无源元件技术的宽带功率分配器芯片
CN111063659A (zh) * 2019-11-28 2020-04-24 福建省福联集成电路有限公司 一种具有双层结构的无源器件及制作方法

Similar Documents

Publication Publication Date Title
CN101483149B (zh) 一种硅通孔互连结构的制备方法
TWI489606B (zh) 具有整合式被動元件的系統級封裝及其方法
US20110095395A1 (en) Inductors and Methods for Integrated Circuits
TWI540786B (zh) 形成具有整合被動元件之定向射頻耦合器以用於額外的射頻訊號處理之半導體裝置和方法
US7663196B2 (en) Integrated passive device and method of fabrication
CN101241882B (zh) 基于soi圆片的三维集成电路的实现方法
CN111293079B (zh) 一种超厚转接板的制作方法
CN101656244A (zh) 硅基埋置型微波多芯组件的多层互连封装结构及制作方法
CN101179037A (zh) 高深宽比三维垂直互连及三维集成电路的实现方法
CN105514093B (zh) 基于硅通孔技术的半导体电容器及其制造方法、封装结构
CN103943614B (zh) 集成无源器件扇出型晶圆级封装三维堆叠结构及制作方法
CN102104009B (zh) 一种三维硅基电容器的制作方法
CN103346148B (zh) 一种直立式电容结构及其制作方法
CN109802216A (zh) 基于薄膜集成无源器件工艺的宽带小型化威尔金森功分器及其制备方法
CN103247592B (zh) Mom电容器及其制作方法
CN108400123A (zh) 晶圆级异质集成高频系统及其制作方法
US9159711B2 (en) Integrated circuit systems including vertical inductors
CN109742056A (zh) 天线的封装结构及封装方法
JP2000508116A (ja) 多層金属ポリマ構造を使用するｒｆトランス
CN106876378A (zh) 一种多层薄膜集成无源器件及其制造方法
US9502382B2 (en) Coplaner waveguide transition
CN104009014B (zh) 集成无源器件晶圆级封装三维堆叠结构及制作方法
CN218939447U (zh) 一种3d-硅基电容器组
CN109755697B (zh) 基于硅通孔的衬底集成折叠波导滤波器及其制备方法
US10777516B2 (en) Fan-out antenna packaging structure and packaging method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170620