CN101241882B - 基于soi圆片的三维集成电路的实现方法 - Google Patents
基于soi圆片的三维集成电路的实现方法 Download PDFInfo
- Publication number
- CN101241882B CN101241882B CN2008101024949A CN200810102494A CN101241882B CN 101241882 B CN101241882 B CN 101241882B CN 2008101024949 A CN2008101024949 A CN 2008101024949A CN 200810102494 A CN200810102494 A CN 200810102494A CN 101241882 B CN101241882 B CN 101241882B
- Authority
- CN
- China
- Prior art keywords
- disk
- layer
- soi
- organic polymer
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开一种基于SOI圆片的三维集成电路的实现方法。所述方法包括：刻蚀去除制造好集成电路的绝缘体上硅(SOI)圆片对应垂直互连的SOI器件层；利用有机聚合物将SOI圆片与辅助圆片临时键合，去除SOI圆片衬底将SOI层向辅助圆片转移；利用有机聚合物实现临时转移的SOI圆片和另一个制造好集成电路的底层圆片的背面对正面永久键合，形成叠加圆片；从叠加圆片正面刻蚀二氧化硅层和永久键合层形成垂直通孔，填充金属实现SOI层圆片与底层圆片的垂直互连。本发明在绝缘位置制造垂直互连解决深孔侧壁绝缘，降低了三维集成的制造难度。本方法可用于集成电路和微型传感器领域，实现多层芯片的背面对正面键合的三维集成。
Description
技术领域
本发明属于半导体制造技术、三维集成技术，以及传感器制造技术领域，特别涉及一种基于SOI圆片的三维集成电路的实现方法。
背景技术
集成电路特征尺寸的不断降低、集成度的不断提高，不仅使集成电路的特征尺寸逐渐逼近物理极限，而且使集成电路在设计、制造和成本等方面都遇到了难以逾越的发展瓶颈。目前互补金属氧化物半导体(CMOS)集成电路的特征尺寸已经进入65nm，器件本身的速度不断提高，每平方厘米的芯片面积上能够集成10亿个CMOS器件。这使高端集成电路芯片上的金属互连线的总长度达到了几十公里，布线变得异常复杂，更重要的是，金属互连的延迟、功耗、噪声等都随着特征尺寸的降低而不断增加，特别是全局互连的RC延迟和动态功耗迅速增加，严重影响了集成电路的性能。目前解决互连延迟的方法是在全局互连线上增加一系列缓冲器，但电路的功耗大幅度增加，即利用功耗换取速度。铜互连及低K介质的使用使串连电阻和寄生电容有所降低，但随着特征尺寸的减小该方法仍旧不能彻底解决延迟等问题。因此，金属互连已经取代晶体管成为决定集成电路性能的主要因素和集成电路发展的真正瓶颈。
三维集成是在平面电路基础上，利用第三维来实现单个芯片内多层器件的集成，即把一个大的平面电路分为若干逻辑上相关联的功能模块分布在多层芯片上，然后通过穿透衬底的三维互连将多层芯片集成。三维互连能够实现多芯片的垂直集成，大幅度降低全局互连的长度，从而大幅度降低互连延迟、提高集成电路速度、减小芯片功耗。三维集成可以实现多层不同工艺甚至不同衬底材料的电路集成，为异质芯片的SOC以及传感器与处理电路的集成提供了良好的解决方案。三维互连是物理互连，在平面集成电路所面临的多芯片异质集成、高带宽通信和互连造成的延迟和噪声等问题上，是最可行的解决手段。
目前三维集成技术主要包括用于体硅圆片的三维集成技术和用于绝缘体上硅(SOI)圆片两大类。用于体硅圆片的三维集成技术一般采用电镀方法在圆片上制备高深宽比的垂直铜互连，通过金属凸点键合实现多层圆片的叠加，可在垂直互连制造以前或者以后减薄体硅的衬底至几十微米。用于SOI圆片的三维集成技术一般采用标准大马士革工艺制备高密度的垂直铜互连，采用二氧化硅(SiO2-SiO2)直接键合实现多层圆片的叠加，利用SOI圆片的SiO2埋层作为去除SOI衬底层的停止层，最终SOI圆片的厚度为几微米。
二氧化硅直接键合的方法首先要对圆片表面进行平整化处理和活化处理，随后在室温直接接触两表面实现弱的键合强度，最后通过高温后退火处理提高键合强度到所需程度。这种键合方法的优点是在键合过程中不会发生上下圆片之间的相对滑移，能够保证最初的对准精度。但是由于对键合的两个圆片表面的平整度要求非常高，一般要达到原子级，即亚纳米量级，因此在键合之前要进行严格的表面平整化处理，成为制造的难点并增加了成本；另外，二氧化硅直接键合对退火温度的要求很高，通常600℃以下的退火难以满足二氧化硅直接键合的要求，影响键合质量；而制造好集成电路的圆片通常只能承受450℃以下的后退火，否则金属化将受到损害。
为了解决SOI圆片三维集成电路制造过程中，二氧化硅直接键合所需的高温过程对集成电路的损害问题，本发明提出了利用有机聚合物热压键合实现多层圆片集成的方法。首先在圆片表面涂覆有机高分子聚合物，随后施加一定的温度和压力使聚合物固化实现两层圆片间的键合。一般有机聚合物的键合温度在450℃以下，与集成电路工艺兼容性好，不会对金属化产生影响；另外这种方法对圆片表面平整度的要求不高，降低了制造难度和成本。
发明内容
本发明的目的是克服高温过程的二氧化硅直接键合，实现多层芯片的三维集成，特别涉及一种基于SOI圆片的三维集成电路的实现方法，其特征在于：将一个制造好集成电路(或微结构)的圆片作为第一层圆片，将另一个制造好集成电路(或微结构)的SOI圆片作为第二层圆片；利用有机聚合物作为键合层实现SOI圆片与辅助圆片的临时键合，将SOI器件层向辅助圆片转移；利用有机聚合物实现相邻圆片间的背面对正面的永久键合；通过穿透圆片的垂直互连实现导电连接，实现基于SOI圆片的三维集成电路，本发明的技术方案包括以下工艺过程：
步骤A：利用干法刻蚀技术刻蚀去除第二层圆片SOI层上对应垂直互连位置的硅，使SOI层的集成电路(或微结构)在埋层二氧化硅层上形成类似硅岛的结构；
步骤B：利用临时键合有机聚合物作为键合层，把所述第二层圆片的正面与一个辅助圆片临时键合；
步骤C：采用减薄的方法从背面去除所述第二层圆片的衬底层，实现第二层圆片的SOI层向辅助圆片的转移，其中第二层圆片的埋层二氧化硅层作为去除衬底的停止层；
步骤D：利用另一种永久键合有机聚合物，把所述的第二层圆片的埋层二氧化硅层与所述的第一层圆片的正面永久键合；去除所述第二层圆片上用于临时键合的有机聚合物，使辅助圆片分离；
步骤E：利用干法刻蚀技术刻蚀永久键合后两层圆片的介质层和永久键合有机聚合物层，实现连接两层圆片的垂直互连通孔；
步骤F：在垂直互连孔内填充导电金属，制造高密度三维垂直导电互连，实现电路的三维集成。
所述第一层圆片可使用硅、锗硅、砷化镓或者绝缘体上硅SOI圆片。
所述临时键合有机聚合物包括但不限于低温固化耐高温聚合物聚酰亚胺(polymide)或者光敏变性聚合物光刻胶。
所述的永久键合有机聚合物包括但不限于苯并环丁烯(BCB)，聚酰亚胺(polymide)或二甲苯聚合物(parylene)。
所述填充导电金属的方法可以是大马士革电镀、自底向上电镀、溅射或化学气相沉积。
所述的导电金属可以是铜、锡、钨、金、铝或铂。
所述方法还包括：将所述键合后的三维集成电路作为新的第一层电路圆片，重复执行所述步骤A至所述步骤F，实现多层电路圆片构成的三维集成电路。
本发明在制造好集成电路(或微结构)的基础上，通过有机聚合物的低温键合实现多层芯片的集成，利用刻蚀和金属互连实现垂直互连。本发明提供的技术方案的有益效果是：采用有机聚合物临时键合，容易实现SOI圆片向辅助圆片的临时转移；采用有机聚合物永久键合，实现多层圆片的集成，避免了二氧化硅直接键合对SOI圆片表面极高的平整化要求和键合所需的高温退火；将垂直互连区域的SOI层单晶硅刻蚀去除，可以使垂直互连直接被二氧化硅绝缘层包围，不需要在通孔内制造绝缘层；采用电镀或溅射制造垂直金属导电互连，占用面积小、密度高。
附图说明
图1是本发明实施例提供的基于SOI圆片的三维集成电路的实现方法过程图。
图2是本发明实施例提供的制造好集成电路(或微结构)的半导体SOI圆片的示意图。
图3是本发明实施例提供的对图2中的半导体SOI圆片与辅助圆片临时键合后的示意图。
图中：201-金属互连、202-表面钝化层、203-绝缘体上硅层(SOI层)、204-埋层二氧化硅层(BOX层)、205-半导体衬底(Si)、206-临时健合有机聚合物、207-辅助圆片。
图4是本发明实施例提供的对图3中的半导体SOI圆片从背面去除衬底层后的示意图。
图5是本发明实施例提供的图4中的去除衬底的SOI圆片作为第二层圆片与另一个制造好集成电路(或微结构)的圆片作为第一层圆片永久键合形成叠加圆片后的示意图。
图中：101-第一层圆片金属互连、102-第一层圆片表面钝化层、103-第一层圆片绝缘体上硅层(SOI层)、104-第一层圆片埋层二氧化硅层(BOX层)、105-第一层圆片半导体衬底(Si)、永久键合有机聚合物106。
图6是本发明实施例提供的对图5中叠加圆片去除临时键合层使辅助圆片分离后的示意图。
图7是本发明实施例提供的对图6中的叠加圆片利用干法刻蚀技术刻蚀垂直互连孔的示意图。
图中：208-光刻胶、I20-垂直互连孔。
图8是本发明实施例提供的对图7中的垂直互连孔采用电镀工艺填满导电金属材料的示意图。
图中：100-第一层制造好集成电路(或微结构)的圆片、200-第二层制造好集成电路(或微结构)的SOI圆片、I21-金属扩散阻挡层、I22-垂直金属互连。
图9是本发明实施例提供的对图8的表面进行钝化处理的示意图。
图10是本发明实施例提供的三层圆片的三维集成电路示意图。
图中：209-第二层SOI圆片与第三层SOI圆片的永久键合有机聚合物、300-第三层制造好集成电路(或微结构)的SOI圆片、301-第三层SOI圆片金属互连、302-第三层SOI圆片表面钝化层、303-第三层SOI圆片绝缘体上硅层(SOI层)、304-第三层SOI圆片埋层二氧化硅层(BOX层)、305-第三层SOI圆片半导体衬底(Si)。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。本发明实施例提供一种基于SOI圆片的三维集成电路实现方法，该方法可以有效地实现单层很薄且非常紧凑的三维集成电路。
参见图1，本实施例提供了一种基于SOI圆片的三维集成电路的实现方法的制造过程。参见图2，图中所示作为第二层半导体圆片为SOI圆片，包括半导体衬底(Si)205、埋层二氧化硅层(BOX层)204、绝缘体上硅层(SOI层)203、表面钝化层202以及金属互连201。已经在该圆片的SOI层203上制造好集成电路(或微结构)。以图2提供的半导体SOI圆片为基础实现两层电路垂直集成为例，如图1所示，三维集成电路的实现方法包括以下步骤：
步骤401：刻蚀第二层圆片的SOI层203，去除对应垂直互连位置的SOI层，使集成电路(或微结构)形成类似硅岛的结构；
步骤402：用临时键合的有机聚合物206作为键合层，将第二层圆片与辅助圆片207临时键合，如图3所示。
临时键合有机聚合物206可以是但不限于低温固化耐高温聚合物聚酰亚胺或者光敏变性聚合物光刻胶。
辅助圆片207可以是玻璃或高分子聚合物(如聚四氟乙烯)制成的透明圆片，也可以是硅、陶瓷、金属或砷化镓等材料制成的非透明圆片。
步骤403：第二层SOI圆片与辅助圆片207临时键合后，从背面减薄去除半导体衬底205，如图4所示。
减薄的方法是机械研磨、干法刻蚀、湿法刻蚀或者化学机械抛光(CMP)，或者上述多种方式相结合，其中埋层二氧化硅层204作为减薄衬底的停止层。最终半导体SOI圆片的剩余厚度可以在几十纳米至几十微米范围。
步骤404：第二层SOI圆片减薄以后，在所述的第二层SOI圆片的埋层二氧化硅层204上涂覆永久键合有机聚合物106，然后将所述的第二层SOI圆片背面与第一层圆片正面永久键合，形成叠加圆片，如图5所示。
第一层圆片可以为硅、锗硅、砷化镓或者SOI，并且已经在圆片正面制造好集成电路(或微结构)。
永久键合有机聚合物106可以是苯并环丁烯(BCB)、聚酰亚胺(polyimide)或二甲苯聚合物(parylene)；键合采用有机物热压的方式，最终两层圆片叠加在一起，成为叠加圆片。
步骤405：永久键合后，去除用于临时键合的临时键合有机聚合物206，使辅助圆片207与叠加圆片分离，如图6所示。
去除临时键合有机聚合物206的临时键合层可以采用高温分解的方法，也可以使用光照变性或者化学腐蚀的方法。
步骤406：在叠加圆片上涂敷光刻胶208并光刻，采用干法刻蚀技术各向异性刻蚀第二层SOI圆片的表面钝化层202，直到露出金属互连201；以金属互连201作为掩膜继续刻蚀第二层圆片的表面钝化层202，再刻蚀有机聚合物键合层永久键合有机聚合物106以及第一层圆片表面钝化层102，形成垂直互连孔I20，如图7所示。
步骤407：刻蚀垂直互连孔I20后，在垂直互连孔I20内填充金属导电材料，实现第二层SOI圆片的金属互连201与第一层圆片金属互连101的导电互连，如图8所示。
垂直互连孔I20内填充的金属材料可以是铜、锡、钨、金、铝或铂中的一种或几种材料，或上述任意两种或多种金属构成的合金材料。例如：先使用铜完成一部分填充，然后再使用锡。本实施例以铜材料为例进行说明。采用大马士革工艺电镀垂直金属互连I22，在电镀前先制造金属扩散阻挡层I21。本实施例用铜作垂直金属互连材料，铜的扩散阻挡层为Ta或Ti系列材料或氮化硅，采用溅射或化学气相沉积的方法制造铜扩散阻挡层。填充导电金属还可以采用自底向上电镀、溅射或化学气相沉积。
制备完成垂直互连后，对叠加圆片的表面进行钝化处理，如图9所示。实现了第二层制造好集成电路(或微结构)的SOI圆片200与第一层制造好集成电路(或微结构)的圆片100的三维集成，并且二者为背面对正面键合，即第二层SOI圆片的绝缘体上硅层(SOI层)203在下方，金属互连201在上方。
步骤408：以上步骤完成后实现了两层电路的三维垂直集成，重复以上步骤就可以实现多层电路的三维集成和垂直互连。图10为三层圆片的集成示意图。三层圆片分别为第一层制造好集成电路(或微结构)的圆片100，第二层制造好集成电路(或微结构)的SOI圆片200和第三层制造好集成电路(或微结构)的SOI圆片300。相邻圆片间永久键合的有机聚合物层分别为永久键合第一层圆片和第二层SOI圆片的永久键合有机聚合物106和第二层SOI圆片与第三层SOI圆片的永久键合有机聚合物209。三层圆片均为背面对正面键合，即所有圆片的金属互连层都在器件层上方，金属互连层与器件层交替排布。应用本发明实施例提供的方法，可以实现任意层数的垂直叠加，并且对衬底材料的种类和晶格取向没有要求，具有很好的通用性。
Claims (5)
1.一种基于SOI圆片的三维集成电路的实现方法，其特征在于，将一个制造好集成电路或微结构的圆片作为第一层圆片，将另一个制造好集成电路或微结构的SOI圆片作为第二层圆片；利用有机聚合物作为键合层实现SOI圆片与辅助圆片的临时键合，将SOI器件层向辅助圆片转移；利用有机聚合物实现第一层圆片正面和第二层圆片背面之间的永久键合；通过穿透第一层圆片和第二层圆片的垂直互连实现导电连接，实现基于SOI圆片的三维集成电路，过程如下：
步骤A：利用干法刻蚀技术刻蚀去除第二层圆片SOI层上对应垂直互连位置的硅，使SOI层集成电路或微结构在埋层二氧化硅层上形成类似硅岛的结构；
步骤B：利用临时键合有机聚合物作为键合层，把所述第二层圆片的正面与一个辅助圆片临时键合；
步骤C：采用减薄的方法从背面去除所述第二层圆片的衬底层，实现第二层圆片的SOI层向辅助圆片的转移，其中第二层圆片的埋层二氧化硅层作为去除衬底的停止层；
步骤D：利用另一种永久键合有机聚合物，把所述的第二层圆片的埋层二氧化硅层与所述的第一层圆片的正面永久键合，去除所述第二层圆片上用于临时键合的有机聚合物，使辅助圆片分离；
步骤E：利用干法刻蚀技术刻蚀永久键合后所述的第一层圆片和所述的第二层圆片的介质层和永久键合有机聚合物层，实现连接所述的第一层圆片和所述的第二层圆片的垂直互连通孔；
步骤F：在垂直互连孔内填充导电金属，制造高密度三维垂直导电互连，实现电路的三维集成。
2.根据权利要求1所述的基于SOI圆片的三维集成电路的实现方法，其特征在于，所述临时键合有机聚合物为低温固化耐高温聚合物聚酰亚胺或者光敏变性聚合物光刻胶。
3.根据权利要求1所述的基于SOI圆片的三维集成电路的实现方法，其特征在于，所述两层圆片的垂直互连孔内采用溅射或化学气相沉积的方法制造金属扩散阻挡层，铜的扩散阻挡层材料为Ta或Ti系列材料，或者为氮化硅。
4.根据权利要求1所述的基于SOI圆片的三维集成电路的实现方法，其特征在于，所述填充导电金属的方法是大马士革电镀、自底向上电镀或化学气相沉积。
5.根据权利要求1所述的基于SOI圆片的三维集成电路的实现方法，其特征在于，所述方法还包括将所述键合后的三维集成电路作为新的第一层电路圆片，重复执行所述步骤A至所述步骤F，实现多层电路圆片构成的三维集成电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008101024949A CN101241882B (zh) | 2008-03-21 | 2008-03-21 | 基于soi圆片的三维集成电路的实现方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008101024949A CN101241882B (zh) | 2008-03-21 | 2008-03-21 | 基于soi圆片的三维集成电路的实现方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101241882A CN101241882A (zh) | 2008-08-13 |
| CN101241882B true CN101241882B (zh) | 2010-09-01 |
Family
ID=39933258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101024949A Active CN101241882B (zh) | 2008-03-21 | 2008-03-21 | 基于soi圆片的三维集成电路的实现方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101241882B (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101615990B1 (ko) * | 2008-09-18 | 2016-04-28 | 고쿠리츠다이가쿠호우진 도쿄다이가쿠 | 반도체장치의 제조방법 |
| CN102723285B (zh) * | 2012-06-09 | 2013-11-27 | 江苏长电科技股份有限公司 | 单面三维线路芯片正装先蚀后封制造方法及其封装结构 |
| CN102689874A (zh) * | 2012-06-20 | 2012-09-26 | 清华大学 | 一种传感器阵列与信号处理电路的三维集成方法 |
| CN103258810B (zh) * | 2013-05-10 | 2015-07-08 | 华进半导体封装先导技术研发中心有限公司 | 一种减少硅通孔电镀铜后晶圆表面过电镀的方法 |
| CN103904015A (zh) * | 2014-03-21 | 2014-07-02 | 中国电子科技集团公司第五十五研究所 | 一种砷化镓基外延层剥离转移的方法 |
| CN104347364A (zh) * | 2014-09-23 | 2015-02-11 | 武汉新芯集成电路制造有限公司 | 三维堆叠器件的制备方法 |
| US10304811B2 (en) | 2015-09-04 | 2019-05-28 | Hong Kong Beida Jade Bird Display Limited | Light-emitting diode display panel with micro lens array |
| US10032757B2 (en) | 2015-09-04 | 2018-07-24 | Hong Kong Beida Jade Bird Display Limited | Projection display system |
| US10177127B2 (en) * | 2015-09-04 | 2019-01-08 | Hong Kong Beida Jade Bird Display Limited | Semiconductor apparatus and method of manufacturing the same |
| CN108063097A (zh) * | 2017-12-19 | 2018-05-22 | 武汉新芯集成电路制造有限公司 | 一种三层芯片集成方法 |
| CN108336020B (zh) * | 2018-01-24 | 2020-12-18 | 中芯集成电路（宁波）有限公司 | 晶圆级封装中形成通孔的方法 |
| CN108470722B (zh) * | 2018-04-17 | 2020-05-19 | 中芯集成电路（宁波）有限公司 | 半导体结构及其形成方法 |
| CN111732074B (zh) * | 2020-08-21 | 2021-01-29 | 中芯集成电路制造(绍兴)有限公司 | 晶圆减薄方法 |
| CN112285827B (zh) * | 2020-09-30 | 2022-10-04 | 中国科学院微电子研究所 | 一种多层硅光子器件的制备方法 |
-
2008
- 2008-03-21 CN CN2008101024949A patent/CN101241882B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101241882A (zh) | 2008-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101241882B (zh) | 基于soi圆片的三维集成电路的实现方法 | |
| CN108346588B (zh) | 一种晶圆级系统封装方法以及封装结构 | |
| Das et al. | Technology, performance, and computer-aided design of three-dimensional integrated circuits | |
| CN100570846C (zh) | 高深宽比三维垂直互连及三维集成电路的实现方法 | |
| CN103426732B (zh) | 低温晶圆键合的方法及通过该方法形成的结构 | |
| US7183176B2 (en) | Method of forming through-wafer interconnects for vertical wafer level packaging | |
| CN101483149B (zh) | 一种硅通孔互连结构的制备方法 | |
| US20180337091A1 (en) | Novel 3d integration method using soi substrates and structures produced thereby | |
| US7855101B2 (en) | Layer transfer process and functionally enhanced integrated circuits produced thereby | |
| US7626257B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| US9064849B2 (en) | 3D integrated circuit structure, semiconductor device and method of manufacturing same | |
| US20100164062A1 (en) | Method of manufacturing through-silicon-via and through-silicon-via structure | |
| Lai et al. | Wafer-level three-dimensional integrated circuits (3D IC): Schemes and key technologies | |
| US20150054149A1 (en) | Novel 3D Integration Method Using SOI Substrates And Structures Produced Thereby | |
| Chen et al. | Design and demonstration of low cost, panel-based polycrystalline silicon interposer with through-package-vias (TPVs) | |
| CN112635461A (zh) | 一种三维存算电路结构及其制备方法 | |
| CN111968953A (zh) | 硅通孔结构及其制备方法 | |
| CN101553914B (zh) | 在基片中制造开口、通孔的方法和含该通孔的半导体器件 | |
| Kwon et al. | Novel thinning/backside passivation for substrate coupling depression of 3D IC | |
| CN112635472A (zh) | 一种三维存算电路结构及其制备方法 | |
| CN116031240A (zh) | 半导体元件及其制备方法 | |
| US11145572B2 (en) | Semiconductor structure having through-substrate via (TSV) in porous semiconductor region | |
| CN101179038A (zh) | 无转移圆片的三维集成电路实现方法 | |
| Shan et al. | Through-silicon capacitor interconnection for high-frequency 3-D microsystem | |
| Morikawa et al. | A Novel Chiplet Integration Architecture Employing Pillar-Suspended Bridge with Polymer Fine-Via Interconnect |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |