CN112635472A - 一种三维存算电路结构及其制备方法 - Google Patents

一种三维存算电路结构及其制备方法 Download PDF

Info

Publication number
CN112635472A
CN112635472A CN202011422740.6A CN202011422740A CN112635472A CN 112635472 A CN112635472 A CN 112635472A CN 202011422740 A CN202011422740 A CN 202011422740A CN 112635472 A CN112635472 A CN 112635472A
Authority
CN
China
Prior art keywords
layer
low
insulating layer
temperature
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011422740.6A
Other languages
English (en)
Inventor
殷华湘
刘战峰
罗彦娜
毛淑娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202011422740.6A priority Critical patent/CN112635472A/zh
Publication of CN112635472A publication Critical patent/CN112635472A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种三维存算电路结构及其制备方法，包括：制备第一半导体结构，作为第一逻辑层；在第一绝缘层上键合第一材料层；并对第一材料层进行第一减薄处理和第一表面处理，形成第一衬底层；在第一衬底层上低温制造若干第一低温MOS晶体管，并在若干第一低温MOS晶体管上形成第二绝缘层，形成第二半导体结构，作为存储层；重复上述制备第二半导体结构的操作，形成第三半导体结构，作为第二逻辑层；在第一绝缘层、第二半导体结构和第三半导体结构中开设通孔，形成互连层，以将第一半导体结构、第二半导体结构和第三半导体结构互连；其中，存储层完成存储功能，第二逻辑层完成逻辑计算功能。本发明可以实现高精度、高效能3D存算单元电路集成，大幅提升内部带宽，提升存算效率和性能。

Description

一种三维存算电路结构及其制备方法
技术领域
本发明涉及半导体技术领域，具体涉及一种三维存算电路结构及其制备方法。
背景技术
随着CMOS集成电路微缩持续发展，同时，基于CMOS集成电路的微系统集成也从三维封装、系统级封装、多芯片三维系统集成向单芯片三维集成方向发展，以持续减少微系统体积、电路延迟和电路功耗，大幅提升系统性能。
同时未来集成电路系统结构中，突破逻辑与存储单元之间的“存储墙”瓶颈，发展近存计算、存内计算或存算一体技术，成为突破传统冯诺依曼限制，大幅提升性能的趋势。
在电路中利用3D集成技术将存储部分垂直叠加在逻辑部分之上，形成3D存算芯片或电路，可以大幅减少存储和逻辑之间的连线距离，降低时延，极大提升访存带宽，从而大幅提升近存计算或存内计算的效率和性能，并降低整体功耗。
现有的存算电路的设计方法是分别制作完存储和逻辑芯片或电路之后，利用基于TSV技术的3D-SiP、3D-SIC、3D-SoC方法，形成3D的存算芯片或电路。
这些方法的缺点是受制于TSV的尺寸，存储与逻辑部分之间的互连通道在数微米或几十微米级，因此大幅限制了3D垂直互连的效率和带宽，带宽在数十到数百Gb/mm2之间，并且在制造过程中已制备的存储或逻辑芯片厚度需要极端减薄(从数百微米到几十微米)，将带来严重的工艺可靠性问题。
发明内容
本发明的目的是通过以下技术方案实现的。
为了克服现有存储与逻辑部分之间的互连通道限制了3D垂直互连的效率和带宽，并且在制造过程中已制备的存储或逻辑芯片厚度需要极端减薄，将带来严重的工艺可靠性问题的技术问题，本发明提供一种三维存算电路结构及其制备方法。
本发明所述的三维存算电路结构的制备方法，包括以下步骤：
制备第一半导体结构，作为第一逻辑层；其中，所述第一半导体结构包括若干MOS晶体管，以及形成在若干所述MOS晶体管上的第一绝缘层；
在所述第一绝缘层上键合第一材料层；并对所述第一材料层进行第一减薄处理和第一表面处理，形成第一衬底层；
在所述第一衬底层上低温制造若干第一低温MOS晶体管，并在若干所述第一低温MOS晶体管上形成第二绝缘层，形成第二半导体结构，作为存储层；
在所述第二绝缘层上键合第二材料层；并对所述第二材料层进行第二减薄处理和第二表面处理，形成第二衬底层；
在所述第二衬底层上低温制造若干第二低温MOS晶体管，并在若干所述第二低温MOS晶体管上形成第三绝缘层，形成第三半导体结构，作为第二逻辑层；
在所述第一绝缘层、第二半导体结构和第三半导体结构中开设通孔，并在所述通孔内沉积金属，形成互连层，以将所述第一半导体结构、第二半导体结构和第三半导体结构互连；
其中，所述存储层用于完成存储功能，所述第二逻辑层用于完成逻辑计算功能。
优选地，所述MOS晶体管为CMOS晶体管；所述第一低温MOS晶体管为浮栅型CMOS晶体管，第二低温MOS晶体管为HKMG型CMOS晶体管；所述第一材料层和第二材料层为单晶硅片、单晶锗片或SOI衬底中的任意一种。
优选地，采用硅硅直接键合工艺、金属表面键合工艺、聚合物黏结层键合工艺或共晶键合工艺中的任意一种，在所述第一绝缘层上键合所述第一材料层，以及在所述第二绝缘层上键合所述第二材料层。
优选地，采用所述硅硅直接键合工艺，在所述第一绝缘层上键合所述第一材料层的步骤包括：
对所述第一绝缘层的表面依次进行平坦化处理和清洗处理；并在所述第一绝缘层表面保留一层单层水分子；
对所述第一材料层表面进行氧化处理，形成氧化面；
将所述第一材料层通过所述氧化面倒置在保留有所述水分子的第一绝缘层表面上；并将所述氧化面与第一绝缘层表面以面对面的形式，进行低温键合处理；
对已形成的结构进行退火处理，以实现将所述第一材料层与所述第一绝缘层键合互连。
优选地，在形成所述氧化面后，并在将所述第一材料层倒置在所述第一绝缘层表面前；对所述氧化面和第一绝缘层的表面进行等离子体活化处理。
优选地，在将所述氧化面与第一绝缘层表面进行低温键合处理中，在所述第一材料层的表面进行机械施压处理。
优选地，所述第一绝缘层、第二绝缘层和第三绝缘层为SiO2、Si3N4或SiN中的任意一种，所述第一绝缘层、第二绝缘层和第三绝缘层的层厚为300nm至3μm。
优选地，低温制造所述第一低温MOS晶体管和第二低温MOS晶体管的温度为T；其中，0<T<500℃。
优选地，低温制造所述第一低温MOS晶体管的步骤包括：
在所述第一衬底层上低温制造有源区；
在所述有源区上低温制造牺牲栅；并在所述牺牲栅两侧的有源区内形成源漏延伸区，以及在所述牺牲栅的侧壁上形成侧墙；
在所述牺牲栅两侧的有源区内进行源漏掺杂，形成源/漏区；
在已形成的结构上沉积氧化介质层，并对所述氧化介质层进行第二平坦化处理，直至露出所述牺牲栅的顶部；
进行替代栅处理，并形成若干所述第一低温MOS晶体管的金属接触。
优选地，所述源漏掺杂为杂质重掺杂或全硅化金属。
同时，本发明还提供一种三维存算电路结构，包括：
第一半导体结构，作为第一逻辑层，所述第一半导体结构包括若干MOS晶体管，以及形成在若干所述MOS晶体管上的第一绝缘层；
第二半导体结构，作为存储层，所述第二半导体结构包括若干第一低温MOS晶体管，以及形成在若干所述第一低温MOS晶体管上的第二绝缘层；
第三半导体结构，作为第二逻辑层，所述第三半导体结构包括若干第二低温MOS晶体管，以及形成在若干所述第二低温MOS晶体管上的第三绝缘层；
互连层，所述互连层竖直位于所述第一绝缘层、第二半导体结构和第三半导体结构中，以将所述第一半导体结构、第二半导体结构和第三半导体互连；
其中，若干所述第一低温MOS晶体管形成在所述第一绝缘层上，若干所述第一低温MOS晶体管的衬底与远离所述MOS晶体管的第一绝缘层的一侧键合相连；
若干所述第二低温MOS晶体管形成在所述第二绝缘层上，若干所述第二低温MOS晶体管的衬底与远离所述第一低温MOS晶体管的第二绝缘层的一侧键合相连；
其中，所述存储层用于完成存储功能，所述第二逻辑层用于完成逻辑计算功能。
优选地，所述晶体管为CMOS晶体管；所述第一低温MOS晶体管为浮栅型CMOS晶体管，第二低温MOS晶体管为HKMG型CMOS晶体管。
优选地，所述第一绝缘层、第二绝缘层和第三绝缘层为SiO2、Si3N4或SiN中的任意一种；所述第一绝缘层、第二绝缘层和第三绝缘层的层厚为300nm至3μm。
与现有技术相比，本发明提供的制备方法通过基于单晶硅材料键合转移的低温CMOS器件的制备方法，各层分别形成逻辑和存储电路，利用单晶硅材料片上转移及低温工艺(一般小于500℃)可以实现高精度、高效能3D存算单元电路集成，大幅提升内部带宽，提升存算效率和性能。
本发明提供的三维存算电路结构同样具有所占面积小、品质高以及结构简单的优点。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1是本发明涉及的三维存算电路结构的制备方法流程图；图2至图11是本发明涉及的三维存算电路结构的制备方法每一步骤对应的结构图。
其中，1为第一半导体结构，2为MOS晶体管，3为半导体衬底，4为浅槽隔离，5为侧墙，6为源/漏区，7为接触孔刻蚀停止层，8为氧化介质层，9为金属接触，10为第一绝缘层，11为第一材料层，12为第一衬底层，13为第二半导体结构，14为第一低温MOS晶体管，15为有源区，16为牺牲栅，17为源漏延伸区，18为栅极介质层，19为栅极，20为第二绝缘层，21为第三半导体结构，22为第二低温MOS晶体管，23为第三绝缘层，24为互连层，25为氧化面。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
为了克服现有存储与逻辑部分之间的互连通道限制了3D垂直互连的效率和带宽，并且在制造过程中已制备的存储或逻辑芯片厚度需要极端减薄，将带来严重的工艺可靠性问题的技术问题，本发明提供一种三维存算电路结构及其制备方法；其中，本发明提供的制备方法通过基于单晶硅材料键合转移的低温CMOS器件的制备方法，各层分别形成逻辑和存储电路，利用单晶硅材料片上转移及低温工艺(一般小于500℃)可以实现高精度、高效能3D存算单元电路集成，大幅提升内部带宽，提升存算效率和性能。
本发明所述的三维存算电路结构的制备方法，如图1所示，包括以下步骤：
S1、具体参见图2，制备第一半导体结构1，作为第一逻辑层；其中，第一半导体结构1包括若干MOS晶体管2，以及形成在若干MOS晶体管2上的第一绝缘层10；
本步骤中，如图2所示，采用常规的MOS晶体管2的制备方法，形成若干MOS晶体管2；具体地，形成MOS晶体管2的方法可以为：
S11、提供半导体衬底3，并在半导体衬底3中形成浅槽隔离4；
S12、在半导体衬底3上形成牺牲栅(图中未示出)，以及在牺牲栅的侧壁上形成侧墙5；
S13、在牺牲栅的两侧形成源/漏区6；并在已形成的结构上依次沉积接触孔刻蚀停止层7和氧化介质层8；
S14、对氧化介质层8进行平坦化处理，露出牺牲栅的顶部；并进行替代栅处理；
S15、自氧化介质层8的顶部向下刻蚀孔，直至露出接触孔刻蚀停止层7，形成金属接触9。
本步骤中，待MOS晶体管2制备完成后，在若干MOS晶体管2上形成第一绝缘层10；其中，第一绝缘层10为SiO2、Si3N4或SiN中的任意一种，其层厚为300nm至3μm。
优选地，MOS晶体管2为CMOS晶体管；半导体衬底3为硅衬底；第一绝缘层10的优选层厚范围为500nm至1.5μm。
需要说明的是，可以通过多种方式来形成上述结构。如何形成上述结构并非本发明的主要特征所在，因此在本说明书中，只对其进行简要地介绍，以便本领域普通技术人员能够容易地实施本发明。本领域普通技术人员完全可以设想别的方式来制作上述结构。
S2、如图3所示，在第一绝缘层10上键合第一材料层11；如图4所示，对第一材料层11进行第一减薄处理和第一表面处理，形成第一衬底层12；
本步骤中，可以采用硅硅直接键合工艺、金属表面键合工艺、聚合物黏结层键合工艺或共晶键合工艺中的任意一种，在第一绝缘层10上键合第一材料层11；其中，第一材料层11可为单晶硅片、单晶锗片或SOI衬底中的任意一种；当然，第一材料层11还可以是任意一种满足工作要求的半导体材料。
具体地，若第一材料层11为单晶硅片或SOI衬底；则可以采用硅硅直接键合工艺，在第一绝缘层10上键合第一材料层11，其具体的操作步骤包括：
S21、对第一绝缘层10的表面依次进行第一平坦化处理和清洗处理；并在第一绝缘层10表面保留一层单层水分子；
本步骤中，待第一绝缘层10沉积形成后，为保证后续键合质量，需要对其进行第一平坦化处理，使得第一绝缘层10的上表面全局与局域高度平整；可以想到的是在第一平坦化处理后会在第一绝缘层10的表面残留部分颗粒，此时需要对第一绝缘层10进行清洗处理，全部去除残留颗粒，并在第一绝缘层10上表面保留一层单层水分子。
其中，可以采用CMP(化学机械抛光工艺)对第一绝缘层10的上表面进行第一平坦化处理。
S22、对第一材料层11表面进行氧化处理，形成氧化面25。
本步骤中，在进行硅硅直接键合前，需要将第一材料层11的上表面进行氧化，以在第一材料层11的上表面形成氧化面25；其中，形成氧化面25的厚度范围为：1nm至500nm。
S23、将第一材料层11通过氧化面25倒置在保留有水分子的第一绝缘层10表面上；并将氧化面25与第一绝缘层10表面，以面对面的方式，进行低温键合处理；
本步骤中，将第一材料层11通过氧化面25倒置在保留有水分子的第一绝缘层10表面上，即将第一材料层11的氧化面25，与第一绝缘层10上表面的水分子接触；在键合过程中，水分子和氧化面25中的氧原子形成氢键。
S24、对已形成的结构进行退火处理，以实现将第一材料层11与第一绝缘层10键合互连。
本步骤中，对已形成的结构进行退火处理，将形成的氢键转化为Si-O键；相比于氢键，Si-O键的结合强度更高，能够将第一绝缘层10的与第一材料层11紧密结合在一起，提高器件性能。
进一步地，在第一绝缘层10表面保留一层单层水分子后，并在将第一材料层11倒置在第一绝缘层10表面前；即在步骤S21后，并在步骤S22前；对第一材料层11的上表面和第一绝缘层10的上表面进行等离子体活化处理，以进一步去除两个表面上的杂质颗粒，提高键合效果。
进一步地，在将第一材料层11上的氧化面25与第一绝缘层10的上表面进行低温键合处理中，在第一材料层11的表面进行机械施压处理，提高键合效果；其中，机械施压的压强范围为：0至10kg/cm2。
需要具体说明的是，键合完成后，需要对第一材料层11的背面进行第一减薄处理和第一表面处理，以形成第一衬底层12；其中，第一减薄处理分为背面粗磨、背面精磨和应力释放；具体地，背面粗磨以减小第一材料层11的层厚，背面精磨以使得第一材料层11的背面高度平整，便于后期制备；应力释放和第一表面处理可以通过湿法腐蚀或CMP抛光等工艺进行，以进一步改善第一材料层11背面质量，避免表面物理损伤，降低颗粒度；
其中，若第一材料层11为SOI衬底，可以通过中间的埋氧层作为第一表面处理的阻挡层；若第一材料层11为单晶硅片，则需要控制第一表面处理的腐蚀速率，以将第一材料层11的层厚处理至500nm以下；优选处理至50至100nm。
S3、在第一衬底层12上低温制造若干第一低温MOS晶体管14(图9所示)，并在若干第一低温MOS晶体管14上形成第二绝缘层20，形成第二半导体结构13(图11所示)，作为存储层，存储层用于完成存储功能；
本步骤中，第一低温MOS晶体管14可为低温CMOS晶体管。更具体的，第一低温MOS晶体管为浮栅型CMOS晶体管。
具体地，低温制造第一低温MOS晶体管14的步骤包括：
S31、如图5所示，在第一衬底层12上低温制造有源区15；
S32、如图6所示，在有源区15上低温制造牺牲栅16；并在牺牲栅16两侧的有源区15内形成源漏延伸区17，以及在牺牲栅16的侧壁上形成侧墙5；
本步骤中，在有源区15上沉积牺牲栅16的栅极材料，并刻蚀栅极材料形成牺牲栅16，待牺牲栅16形成后，在牺牲栅16两侧的有源区15内通过掺杂形成源漏延伸区17；并且，在牺牲栅16的侧壁上沉积侧墙材料，刻蚀侧墙材料形成侧墙5；其中，栅极材料可为多晶硅；侧墙材料可为SiO2或SiN。
S33、在牺牲栅16两侧的有源区15内进行源漏掺杂，形成源/漏区6；具体地，可以采用杂质重掺杂或全硅化金属对牺牲栅16两侧的有源区15进行源漏掺杂。
S34、在已形成的结构上沉积氧化介质层8，并对氧化介质层8进行第二平坦化处理，直至露出牺牲栅16的顶部；本步骤中，在已形成的结构上沉积氧化介质层8；其中，氧化介质层8的高度应足以埋入突出的牺牲栅16；并采用CMP等工艺对其进行第二平坦化处理，露出牺牲栅16的顶部，便于后期进行替代栅。
S35、进行替代栅处理，形成若干第一低温MOS晶体管14的金属接触9。
本步骤中，去除栅极区域内的牺牲栅16，并如图7所示，依次在栅极区域内形成栅极介质层18和存储栅极19；待存储栅极19形成后，自氧化介质层8的顶部向下刻蚀孔，并如图8所示，在孔内填充金属，形成金属接触9；其中，孔的位置与源/漏区6相对，填充的金属可为钛、氮化钛、铝、氮化铝中的任意一种，或几种组合的叠层。
需要说明的是，如图9所示，待若干第一低温MOS晶体管14制备完成后，需要在其上形成第二绝缘层20，其中，第二绝缘层20的制备材料和层厚，可以与第一绝缘层10相同，也可以根据具体情况设置。
S4、在第二绝缘层20上键合第二材料层；并对第二材料层进行第二减薄处理和第二表面处理，形成第二衬底层；
S5、如图10所示，在第二衬底层上低温制造若干第二低温MOS晶体管22，并在若干第二低温MOS晶体管22上形成第三绝缘层23，形成第三半导体结构21，作为第二逻辑层，第二逻辑层用于完成逻辑计算功能；具体的，第二低温MOS晶体管为HKMG型CMOS晶体管。步骤S4和步骤S2中的操作，以及步骤S5和步骤S3中的操作大致相同，在此不再赘述。
需要说明的是，本发明提供的制备方法，仅采用步骤S2至S5中所述的操作，在第一半导体结构1上依次形成第二半导体结构13和第三半导体结构21；可以想到的是，也可以根据实际情况重复上述操作，制备第N半导体结构；其中，N大于等于1。
优选地，低温制造第一低温MOS晶体管14和第二低温MOS晶体管22的温度为T；其中，0<T<500℃。
优选地，第二绝缘层20和第三绝缘层23为SiO2、Si3N4或SiN中的任意一种，第二绝缘层20和第三绝缘层23的层厚为300nm至3μm。
S6、如图11所示，在第一绝缘层10、第二半导体结构13和第三半导体结构21中开设通孔，并在通孔内沉积金属，形成互连层24，以将第一半导体结构1、第二半导体结构13和第三半导体结构21互连。
本步骤中，待三层半导体结构依次形成后，需要将这三层半导体结构进行立体互连；具体地，在第一绝缘层10、第二半导体结构13和第三半导体结构21中开设通孔，通孔的位置与各MOS晶体管2或第一、第二低温MOS晶体管的金属接触9的位置相对；通孔形成后，在其内填充金属，以将各层的半导体结构互连；完成三维存算电路结构的制备。
同时，本发明还提供一种三维存算电路结构，如图11所示，包括：
第一半导体结构1，作为第一逻辑层，第一半导体结构1包括若干MOS晶体管2，以及形成在若干MOS晶体管2上的第一绝缘层10；
第二半导体结构13，作为存储层，第二半导体结构13包括若干第一低温MOS晶体管14，以及形成在若干第一低温MOS晶体管14上的第二绝缘层20；
第三半导体结构21，作为第二逻辑层，第三半导体结构21包括若干第二低温MOS晶体管22，以及形成在若干第二低温MOS晶体管22上的第三绝缘层23；
互连层24，互连层24竖直位于第一绝缘层10、第二半导体结构13和第三半导体结构21中，以将第一半导体结构1、第二半导体结构13和第三半导体互连；其中，存储层13用于完成存储功能，第二逻辑层21用于完成逻辑计算功能。
其中，若干第一低温MOS晶体管14形成在第一绝缘层10上，若干第一低温MOS晶体管14的衬底与远离MOS晶体管2的第一绝缘层10的一侧键合相连；
若干第二低温MOS晶体管22形成在第二绝缘层20上，若干第二低温MOS晶体管22的衬底与远离第一低温MOS晶体管14的第二绝缘层20的一侧键合相连。
本实施例中，在第一半导体结构1中，若干MOS晶体管2对应三维存算电路结构第一层中的逻辑驱动器件；若干第一低温MOS晶体管14对应三维存算电路结构第二层中的存储器件；若干第二低温MOS晶体管22对应三维存算电路结构第三层中的逻辑计算器件。
采用上述技术方案，通过较为成熟的MOS晶体管2的制备工艺，以及键合工艺，在若干MOS晶体管2上依次键合两层若干低温MOS晶体管，形成所占面积小，且品质高的三维存算电路结构，降低三维存算电路结构复杂度，以及制备难度。
进一步地，MOS晶体管2为CMOS晶体管；第一低温MOS晶体管14和第二低温MOS晶体管22为低温CMOS晶体管。具体的，例如，第一低温MOS晶体管为浮栅型CMOS晶体管，第二低温MOS晶体管为HKMG型CMOS晶体管。
采用上述技术方案，CMOS晶体管功耗低、抗干扰能力强、易于集成，便于三维存算电路结构的制备；并且，低温CMOS的电路工作速度更高、可靠性更强，低电源电压下工作，其性能与双极逻辑电路相近，且有较高的集成和封装密度，进一步较小三维存算电路结构所占的面积。
进一步地，第一绝缘层10、第二绝缘层20和第三绝缘层23为SiO2、Si3N4或SiN中的任意一种，第一绝缘层10、第二绝缘层20和第三绝缘层23的层厚为300nm至3μm。
综上所述，本发明提供的三维存算电路结构的制备方法，采用常规MOS晶体管2的制备方法，制备若干MOS晶体管2，并在若干MOS晶体管2上形成第一绝缘层10，对应形成第一半导体结构1；并在第一绝缘层10上键合第一材料层11，以将第一绝缘层10和第一材料层11紧密结合起来，之后对第一材料层11进行减薄和表面处理；并在其上低温制备若干第一低温MOS晶体管14，并在若干第一低温MOS晶体管14上形成第二绝缘层20，对应形成第二半导体结构13；重复上述形成第二半导体结构13的操作可以对应形成第三半导体结构21；并形成互连层24后，即完成三维存算电路结构的制备。
在本申请的另一些实施例中，除了前面实施例中列举的“第一逻辑层-存储层-第二逻辑层”的基本结构之外，可以进一步的在上面实施例基础上向上制造更多的存储层和逻辑层。例如：
基于上述方法，可以制造一种3D存算单元，第一层为逻辑层，第二层为存储层，第三层为逻辑层，第四层为存储层，以此类推。
基于上述方法，可以制造一种3D存算单元，第一层为逻辑层，第二层为存储层，第三层为存储层，第四层为逻辑层，第五层为存储层，第六层为存储层，以此类推。
基于上述方法，可以制造一种晶体管级3D存算单元，逻辑层与存储层的垂直互连通道尺寸小于100nm。
基于上述方法，可替代的，MOS器件不仅仅可为CMOS器件，也可以采用PMOS或NMOS器件。
基于上述方法，可替代的，MOS器件在存储层可为浮栅、电荷陷阱俘获等存储结构。
基于上述方法，可替代的，逻辑层制造方法可为平面、FinFET或GAA CMOS制造工艺。
基于上述方法，可替代的，存储层制造方法可为浮栅、电荷陷阱俘获等平面非易失存储器制造工艺。
基于上述方法，可替代的，单晶半导体键合材料可为单晶硅、单晶锗等。
与现有技术相比，本发明提供的制备方法通过基于单晶硅材料键合转移的低温CMOS器件的制备方法，各层分别形成逻辑和存储电路，利用单晶硅材料片上转移及低温工艺(一般小于500℃)可以实现高精度、高效能3D存算单元电路集成，大幅提升内部带宽，提升存算效率和性能。
本发明提供的三维存算电路结构同样具有三维存算电路结构所占面积小，且品质高的优点。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (13)

1.一种三维存算电路结构的制备方法，其特征在于，包括以下步骤：
制备第一半导体结构，作为第一逻辑层；其中，所述第一半导体结构包括若干MOS晶体管，以及形成在若干所述MOS晶体管上的第一绝缘层；
在所述第一绝缘层上键合第一材料层；并对所述第一材料层进行第一减薄处理和第一表面处理，形成第一衬底层；
在所述第一衬底层上低温制造若干第一低温MOS晶体管，并在若干所述第一低温MOS晶体管上形成第二绝缘层，形成第二半导体结构，作为存储层；
在所述第二绝缘层上键合第二材料层；并对所述第二材料层进行第二减薄处理和第二表面处理，形成第二衬底层；
在所述第二衬底层上低温制造若干第二低温MOS晶体管，并在若干所述第二低温MOS晶体管上形成第三绝缘层，形成第三半导体结构，作为第二逻辑层；
在所述第一绝缘层、第二半导体结构和第三半导体结构中开设通孔，并在所述通孔内沉积金属，形成互连层，以将所述第一半导体结构、第二半导体结构和第三半导体结构互连；
其中，所述存储层用于完成存储功能，所述第二逻辑层用于完成逻辑计算功能。
2.根据权利要求1所述的三维存算电路结构的制备方法，其特征在于，所述MOS晶体管为CMOS晶体管；所述第一低温MOS晶体管为浮栅型CMOS晶体管，第二低温MOS晶体管为HKMG型CMOS晶体管；所述第一材料层和第二材料层为单晶硅片、单晶锗片或SOI衬底中的任意一种。
3.根据权利要求1所述的三维存算电路结构的制备方法，其特征在于，采用硅硅直接键合工艺、金属表面键合工艺、聚合物黏结层键合工艺或共晶键合工艺中的任意一种，在所述第一绝缘层上键合所述第一材料层，以及在所述第二绝缘层上键合所述第二材料层。
4.根据权利要求3所述的三维存算电路结构的制备方法，其特征在于，采用所述硅硅直接键合工艺，在所述第一绝缘层上键合所述第一材料层的步骤包括：
对所述第一绝缘层的表面依次进行平坦化处理和清洗处理；并在所述第一绝缘层表面保留一层单层水分子；
对所述第一材料层表面进行氧化处理，形成氧化面；
将所述第一材料层通过所述氧化面倒置在保留有所述水分子的第一绝缘层表面上；并将所述氧化面与第一绝缘层表面以面对面的形式，进行低温键合处理；
对已形成的结构进行退火处理，以实现将所述第一材料层与所述第一绝缘层键合互连。
5.根据权利要求4所述的三维存算电路结构的制备方法，其特征在于，在形成所述氧化面后，并在将所述第一材料层倒置在所述第一绝缘层表面前；对所述氧化面和第一绝缘层的表面进行等离子体活化处理。
6.根据权利要求4所述的三维存算电路结构的制备方法，其特征在于，在将所述氧化面与第一绝缘层表面进行低温键合处理中，在所述第一材料层的表面进行机械施压处理。
7.根据权利要求1所述的三维存算电路结构的制备方法，其特征在于，所述第一绝缘层、第二绝缘层和第三绝缘层为SiO2、Si3N4或SiN中的任意一种，所述第一绝缘层、第二绝缘层和第三绝缘层的层厚为300nm至3μm。
8.根据权利要求1所述的三维存算电路结构的制备方法，其特征在于，低温制造所述第一低温MOS晶体管和第二低温MOS晶体管的温度为T；其中，0<T<500℃。
9.根据权利要求1所述的三维存算电路结构的制备方法，其特征在于，低温制造所述第一低温MOS晶体管的步骤包括：
在所述第一衬底层上低温制造有源区；
在所述有源区上低温制造牺牲栅；并在所述牺牲栅两侧的有源区内形成源漏延伸区，以及在所述牺牲栅的侧壁上形成侧墙；
在所述牺牲栅两侧的有源区内进行源漏掺杂，形成源/漏区；
在已形成的结构上沉积氧化介质层，并对所述氧化介质层进行第二平坦化处理，直至露出所述牺牲栅的顶部；
进行替代栅处理，并形成若干所述第一低温MOS晶体管的金属接触。
10.根据权利要求9所述的三维存算电路结构的制备方法，其特征在于，所述源漏掺杂为杂质重掺杂或全硅化金属。
11.一种三维存算电路结构，其特征在于，包括：
第一半导体结构，作为第一逻辑层，所述第一半导体结构包括若干MOS晶体管，以及形成在若干所述MOS晶体管上的第一绝缘层；
第二半导体结构，作为存储层，所述第二半导体结构包括若干第一低温MOS晶体管，以及形成在若干所述第一低温MOS晶体管上的第二绝缘层；
第三半导体结构，作为第二逻辑层，所述第三半导体结构包括若干第二低温MOS晶体管，以及形成在若干所述第二低温MOS晶体管上的第三绝缘层；
互连层，所述互连层竖直位于所述第一绝缘层、第二半导体结构和第三半导体结构中，以将所述第一半导体结构、第二半导体结构和第三半导体互连；
其中，若干所述第一低温MOS晶体管形成在所述第一绝缘层上，若干所述第一低温MOS晶体管的衬底与远离所述MOS晶体管的第一绝缘层的一侧键合相连；
若干所述第二低温MOS晶体管形成在所述第二绝缘层上，若干所述第二低温MOS晶体管的衬底与远离所述第一低温MOS晶体管的第二绝缘层的一侧键合相连；
其中，所述存储层用于完成存储功能，所述第二逻辑层用于完成逻辑计算功能。
12.根据权利要求11所述的三维存算电路结构，其特征在于，所述晶体管为CMOS晶体管；所述第一低温MOS晶体管为浮栅型CMOS晶体管，第二低温MOS晶体管为HKMG型CMOS晶体管。
13.根据权利要求11所述的三维存算电路结构，其特征在于，所述第一绝缘层、第二绝缘层和第三绝缘层为SiO2、Si3N4或SiN中的任意一种；所述第一绝缘层、第二绝缘层和第三绝缘层的层厚为300nm至3μm。
CN202011422740.6A 2020-12-08 2020-12-08 一种三维存算电路结构及其制备方法 Pending CN112635472A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011422740.6A CN112635472A (zh) 2020-12-08 2020-12-08 一种三维存算电路结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011422740.6A CN112635472A (zh) 2020-12-08 2020-12-08 一种三维存算电路结构及其制备方法

Publications (1)

Publication Number Publication Date
CN112635472A true CN112635472A (zh) 2021-04-09

Family

ID=75308869

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011422740.6A Pending CN112635472A (zh) 2020-12-08 2020-12-08 一种三维存算电路结构及其制备方法

Country Status (1)

Country Link
CN (1) CN112635472A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113206098A (zh) * 2021-04-30 2021-08-03 长江存储科技有限责任公司 三维存储器及制造三维存储器的方法
CN116598313A (zh) * 2023-07-18 2023-08-15 苏州华太电子技术股份有限公司 一种三维集成电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080283873A1 (en) * 2007-05-14 2008-11-20 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
US20090224330A1 (en) * 2005-07-28 2009-09-10 Hong Chang Min Semiconductor Memory Device and Method for Arranging and Manufacturing the Same
CN103137188A (zh) * 2011-11-23 2013-06-05 阿尔特拉公司 具有中继器件的存储器元件
CN109192721A (zh) * 2018-09-05 2019-01-11 中国科学院微电子研究所 一种半导体器件及其制造方法
CN110854117A (zh) * 2019-11-26 2020-02-28 中国科学院微电子研究所 一种三维静态随机存取存储器及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090224330A1 (en) * 2005-07-28 2009-09-10 Hong Chang Min Semiconductor Memory Device and Method for Arranging and Manufacturing the Same
US20080283873A1 (en) * 2007-05-14 2008-11-20 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
CN103137188A (zh) * 2011-11-23 2013-06-05 阿尔特拉公司 具有中继器件的存储器元件
CN109192721A (zh) * 2018-09-05 2019-01-11 中国科学院微电子研究所 一种半导体器件及其制造方法
CN110854117A (zh) * 2019-11-26 2020-02-28 中国科学院微电子研究所 一种三维静态随机存取存储器及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113206098A (zh) * 2021-04-30 2021-08-03 长江存储科技有限责任公司 三维存储器及制造三维存储器的方法
CN116598313A (zh) * 2023-07-18 2023-08-15 苏州华太电子技术股份有限公司 一种三维集成电路

Similar Documents

Publication Publication Date Title
US10651086B2 (en) 3D integration method using SOI substrates and structures produced thereby
US10756056B2 (en) Methods and structures for wafer-level system in package
TWI763341B (zh) 半導體裝置及半導體裝置的製造方法
CN112635461B (zh) 一种三维存算电路结构及其制备方法
CN110854117A (zh) 一种三维静态随机存取存储器及其制备方法
US20170271207A9 (en) Novel 3D Integration Method Using SOI Substrates And Structures Produced Thereby
TW202143335A (zh) 封裝半導體元件及其形成方法
CN112635472A (zh) 一种三维存算电路结构及其制备方法
US11830757B1 (en) 3D semiconductor device and structure with bonding
US20230019049A1 (en) 3d semiconductor memory device and structure
CN102856246B (zh) 制造半导体器件的方法和半导体器件
US20180350689A1 (en) 3d semiconductor device and system
KR100989546B1 (ko) 3차원 반도체 장치의 제조 방법
US20230130626A1 (en) 3d semiconductor device and structure with single-crystal layers
US11901210B2 (en) 3D semiconductor device and structure with memory
US20230170243A1 (en) 3d semiconductor device and structure with replacement gates
CN112635474A (zh) 一种三维nand存储器及其制备方法
KR101003542B1 (ko) 3차원 반도체 장치의 제조 방법 및 이에 따라 제조된 3차원반도체 장치
CN103137537A (zh) 一种图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法
US20240128116A1 (en) 3d semiconductor device and structure with memory
US20230187256A1 (en) Methods for producing a 3d semiconductor device and structure with memory cells
US20240055291A1 (en) 3d semiconductor device and structure with bonding
US20240112942A1 (en) 3d semiconductor device and structure with single-crystal layers
CN111146141A (zh) 一种片上单晶材料的制备方法
CN114141751A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination